等離子顯示裝置以及電容性負載驅動電路的製作方法
2024-02-13 23:08:15
專利名稱：等離子顯示裝置以及電容性負載驅動電路的製作方法
技術領域：
本發明涉及等離子顯示裝置以及電容性負載驅動電路。
背景技術：
等離子顯示裝置作為平面顯示器已經達到實用化，並且有望成為高輝度的薄型顯示器。圖1示出了三電極型AC驅動方式的等離子顯示裝置的整體結構。如圖所示，等離子顯示裝置包括鄰接配置的多個X電極(X1、X2、X3、…Xn)和Y電極(Y1、Y2、Y3、…Yn)、在與其交叉的方向上配置的多個選址電極(A1、A2、A3、…Am)、在具有配置在交叉部分上的螢光體的兩個基板之間封入了放電氣體的等離子顯示面板(PDP)1、在選址電極上施加尋址脈衝等的選址驅動器2、在X電極上施加維持放電(sustain)脈衝等的X公共驅動器3、在Y電極上施加順序掃描脈衝等的掃描驅動器4、將施加在Y電極上的維持放電(sustain)脈衝等提供給掃描驅動器4的Y公共驅動器5、以及對各部分進行控制的控制電路6。控制電路6進一步具有包括幀存儲器的顯示數據控制部7、以及由掃描驅動器控制部9和公共驅動器控制部10構成的驅動控制電路8。顯示數據控制部7輸入時鐘CLK和顯示數據DATA，而驅動控制電路8則輸入垂直同步信號Vsync和水平同步信號Hsync。在X公共驅動器3和Y公共驅動器5上設有輸出維持脈衝的保持電路，保持電路具有維持輸出元件。由於等離子顯示裝置是眾所周知的，所以在這裡省略對裝置整體的更詳細的介紹，而僅對與本發明有關的X公共驅動器3和Y公共驅動器5做進一步的說明。
圖2是在日本專利文獻特開2004-274719號公報中所公開的功率電晶體驅動電路的簡要結構的框圖，如虛線所示，其整體設置在IC 11上。在等離子顯示裝置中，將圖2的功率電晶體驅動IC作為驅動維持輸出元件的預驅動電路而使用。在圖2所示的功率電晶體驅動IC 11中，通過輸入電路21來放大高電平輸入電壓HIN，然後通過高電平轉換電路22轉換為以高電平基準電壓Vr為基準的電壓，並進一步作為高電平輸出電壓HO而通過輸出放大電路23輸出。另外，通過輸入放大電路24來放大低電平輸入電LIN，並通過延遲電路25向輸出放大電路26輸入，然後在放大後作為低電平輸出電壓LO輸出。參考標號12和13表示高電平輸入電壓HIN和低電平輸入電壓LIN的輸入端子，參考標號16和19表示高電平輸出電壓HO和低電平輸出電壓LO的輸出端子，參考標號15表示高電平電源電壓Vc的供應端子，參考標號17表示高電平基準電壓Vr的供應端子，參考標號18表示低電平電源電壓Vd的供應端子，參考標號20表示接地端子。
在圖2的功率電晶體驅動IC中，延遲電路25進行調整以使高電平輸入電壓HIN和高電平輸出電壓HO的上升時刻的差tdLH(HO)與低電平輸入電壓LIN和低電平輸出電壓LO的上升時刻的差tdLH(LO)相等。並且，延遲電路25還進行調整以使高電平輸入電壓HIN和高電平輸出電壓HO的下降時刻的差tdHL(HO)與低電平輸入電壓LIN和低電平輸出電壓LO的下降時刻的差tdHL(LO)也相等。但是，通過延遲電路25使tdLH(HO)與tdLH(LO)完全相等是做不到的，難免會產生一定程度的差。同樣，使tdHL(HO)與tdHL(LO)完全相等也做不到，產生一定程度的差同樣無法避免。
在將圖2的功率電晶體驅動IC作為等離子顯示裝置的預驅動電路來使用的情況下，在其輸出端子16、19上連接有功率MOSFET和IGBT(Insulated Gate Bipolar Transistor絕緣柵雙極電晶體)等維持輸出元件。在等離子顯示裝置(PDP裝置)中，通過使維持輸出元件導通、截止來生成維持脈衝，並提供給等離子顯示面板(PDP)的X電極和Y電極。
圖3示出了PDP裝置中的保持電路的一個例子，將圖2的功率電晶體驅動IC作為持續輸出元件的預驅動電路11A、11B來使用。在圖3中，CU和CD表示維持輸出元件，通過使該輸出元件導通、截止來向相當於電容性負載的PDP提供維持脈衝。在圖3中，輸入信號CUI作為預驅動電路11A的高電平輸入電壓而被輸入，然後作為高電平輸出電壓被提供給輸出元件CU。另外，輸入信號CDI作為預驅動電路11A的低電平輸入電壓而被輸入，然後作為低電平輸出電壓被提供給輸出元件CD。
使輸出元件CU導通，則電源電壓Vs通過二極體D1和輸出元件CU被提供給PDP(此時，輸出元件CD截止)。另外，輸出元件CD導通後，接地(GND)電壓通過該輸出元件CD被提供給PDP(此時，輸出元件CU截止)。並且，驅動輸出元件CU的預驅動電路11A的電源電壓(存儲在電容C1中的高電平電源電壓)通過二極體D2從電源Ve向電容C1充電。另外，驅動輸出元件CD的預驅動電路11A的電源電壓(存儲在電容C2中的低電平電源電壓)直接從電源Ve向電容C2充電。在圖3所示的電路中，通過交替地使輸出元件CU、CD導通、截止來向PDP提供維持脈衝。
圖3的LU和LD是電力回收輸出元件，通過使該LU、LD導通、截止來減少CU、CD的電力。在圖3中，輸入信號LUI作為預驅動電路的高電平輸入電壓而被輸入，並作為高電平輸出電壓而被提供給輸出元件LU。另外，輸入信號LDI作為預驅動電路的低電平輸入電壓而被輸入，並作為低電平輸出電壓而被提供給輸出元件LD。
輸出元件LU導通後，串連在電源電壓Vs和GND之間的電容C5和C6的中點電壓Vp通過輸出元件LU、二極體D4、線圈L1被提供給PDP(此時，輸出元件LD截止)。另外，輸出元件LD導通後，上述中點電壓Vp通過線圈L2、二極體D5、輸出元件LD被提供給PDP(此時，輸出元件LU截止)。並且，驅動輸出元件LU的預驅動電路的電源電壓(存儲在電容C3中的高電平電源電壓)通過二極體D3從電源Ve向電容C3充電。另外，驅動輸出元件LD的預驅動電路的電源電壓(存儲在電容C4中的低電平電源電壓)直接從電源Ve向電容C4充電。在圖3所示的電路中，通過緊接在維持輸出元件CU導通之前使上述輸出元件LU導通並且緊接在維持輸出元件CD導通之前使上述輸出元件LD導通，可以減少CU、CD所產生的電能損耗。
並且，在圖3所示的電路中，開關SW1在等離子顯示裝置的重置期間導通，通過輸出元件CU將重置電壓Vw提供給PDP。
另外，在日本專利文獻特開第3069043號公報中公開了功率電晶體的驅動方法和電路、以及包含該電路的集成電路。
專利文獻1日本專利文獻特開2004-274719號公報；專利文獻2日本專利文獻特許3069043號公報；在圖2的電路中，由於傳輸速度慢所以延遲時間的差異大。其結果是，需要確保下述間隙較長，其中該間隙是指用於確保提供給維持輸出元件的高端元件CU的驅動脈衝和提供給低端元件CD的驅動脈衝之間的定時容限的間隙(CU、CD同時截止的期間)。為此，會妨礙縮短維持周期以及增加維持脈衝數。
另外，當上述延遲時間大時，由於電力回收用元件LU和維持輸出元件的高端元件CU之間的導通時間的差異、以及電力回收用元件LD和輸出元件的低端元件CD之間的導通時間的差異變大，所以電力回收效率可能降低。並且，ALIS方式中的驅動容限的降低也會成為問題。
為了解決以上問題，需要進行相位調整等，但這又帶來了由於添加相位調整電路以及調整工時的增加而造成的成本上升。
發明內容
本發明的目的在於提供一種不用進行上述相位調整就能夠生成上述延遲時間差異小的驅動信號的等離子顯示裝置和電容性負載驅動電路。
另外，本發明的另一個目的在於提供一種等離子顯示裝置和電容性負載驅動電路，使得即使在進行上述相位調整時，通過比以往精度更高的調整，也能夠增加維持脈衝數並且能夠取得更高的電力回收效率，並且即使在使用ALIS方式時驅動容限也更大。
根據本發明的一個觀點，提供了一種等離子顯示裝置，其具有第一顯示電極、用於在和第一顯示電極之間產生放電的第二顯示電極、在第一顯示電極上施加放電電壓的第一顯示電極驅動電路以及在第二顯示電極上施加放電電壓的第二顯示電極驅動電路。第一顯示電極驅動電路具有使用變壓器來輸入第一信號並根據該輸入信號來向第一顯示電極提供第一電位的第一輸出元件。
由於第一輸出元件使用變壓器來輸入信號，所以不用進行相位調整就能夠減小延遲時間的差異，對第一輸出元件進行驅動。另外，即使進行相位調整時，也能夠使調整的精度更高，還可以增加維持脈衝數並提高電力的回收效率，並且即使在使用ALIS方式時，也可以使驅動容限更大。
圖1是表示等離子顯示裝置的整體結構的示意圖；圖2是表示功率電晶體驅動用IC的現有示例的示意圖；圖3是表示保持電路的現有示例的示意圖；圖4是表示本發明第一實施方式的Y公共驅動器的結構的例子的電路圖；圖5是用於說明圖4的Y公共驅動器的動作的時序圖；圖6是表示本發明第二實施方式的Y公共驅動器結構例子的電路圖；圖7是用於說明圖6的Y公共驅動器的動作的時序圖；圖8是表示本發明第三實施方式的Y公共驅動器結構例子的電路圖；圖9是用於說明圖8的電路的動作的時序圖；圖10是表示本發明第四實施方式的Y公共驅動器結構例子的電路圖；圖11是表示本發明第五實施方式的Y公共驅動器結構例子的電路圖；圖12是表示本發明第六實施方式的Y公共驅動器結構例子的電路圖。
具體實施例方式
以下，使用附圖來說明本發明的實施方式。
(第一實施方式)本發明第一實施方式的等離子顯示裝置具有如圖1所示的整體結構。其詳細情況與上述圖1的說明相同。以下，分別稱為X電極X1～Xn或將其總稱為X電極Xi，分別稱為Y電極Y1～Yn或將其總稱為Y電極Yi。X電極Xi和Y電極Yi為顯示電極，在其間具有絕緣體，兩者構成電容性負載。Y公共驅動器5是為了在X電極Xi和Y電極Yi之間進行維持放電而向Y電極Yi提供維持脈衝的Y電極的電容性負載驅動電路。X公共驅動器3是為了在X電極Xi和Y電極Yi之間進行維持放電而向X電極Xi提供維持脈衝的X電極的電容性負載驅動電路。由於X公共驅動器3和Y公共驅動器5的結構相同，所以以下以Y公共驅動器5為例進行說明。
圖4是表示本發明第一實施方式的圖1的Y公共驅動器(Y維持驅動電路)5的結構例子的電路圖。
放大電路M1放大從輸入端子CUI輸入的信號並輸出。變壓器T1具有一次線圈和二次線圈。放大電路M1的輸出通過變壓器T1的一次線圈和電容C11而接地。變壓器T1的二次線圈連接在N溝道功率MOS場效應電晶體(FET)CU的柵極和Y電極Yi之間。以下，稱功率MOSFET為MOS電晶體。MOS電晶體CU的源極連接在Y電極Yi上，漏極連接在正的電源電壓Vs上。電源電壓Vs例如為180V。MOS電晶體CU的基準電位為與MOS電晶體CU的源極相連的Y電極Yi的電位。如圖5所示，Y電極Yi的電位在0V和電源電壓Vs之間變化。變壓器T1將輸入端子CUI的接地基準的輸入信號輸入，轉變為以Y電極Yi的電位為基準的信號後輸出給MOS電晶體CU的柵極。在後述中將對圖5進行詳細的說明。
P溝道MOS電晶體CU2與MOS電晶體CU並聯連接。MOS電晶體CU2的柵極通過驅動電路M11連接在輸入端子CUI上。MOS電晶體CU2的源極連接在電源電壓Vs上，漏極連接在二極體D11的陽極上。二極體D11的陰極連接在Y電極Yi上。通過設置驅動電路M11和二極體D11，可以驅動MOS電晶體CU2。
接下來，說明驅動電路M11的結構。阻抗R111連接在電源電壓Vs和MOS電晶體CU2的柵極之間。阻抗R112連接在MOS電晶體CU2的柵極和NPN結的雙極電晶體Q11的連接器之間。雙極電晶體Q11的發射極接地。阻抗R113連接在輸入端子CUI和雙極電晶體Q11的基極之間。阻抗R114連接在雙極電晶體Q11的基極和接地電壓之間。
放大電路M2放大從輸入端子CDI輸入的信號並輸出。變壓器T2具有一次線圈和二次線圈。放大電路M2的輸出通過變壓器T2的一次線圈和電容C12而接地。變壓器T2的二次線圈連接在N溝道MOS電晶體CD的柵極和接地電壓之間。MOS電晶體CD的源極接地，漏極連接在Y電極Yi上。
驅動電路M12為放大電路，放大從輸入端子CDI輸入的信號並輸出。N溝道MOS電晶體CD2的柵極連接在放大電路M12的輸出上，源極接地，漏極連接在Y電極Yi上。
MOS電晶體CU使用變壓器T1輸入信號並根據該輸入信號向Y電極Yi提供電源電壓(高電平)Vs。MOS電晶體CU2不用變壓器而輸入信號並根據該輸入信號向Y電極Yi提供電源電壓Vs。MOS電晶體CD使用變壓器T2輸入信號並根據該輸入信號向Y電極Yi提供接地電壓(低電平)。MOS電晶體CD2不用變壓器而輸入信號並根據該輸入信號向Y電極Yi提供接地電壓。
另外，開關SW1在等離子顯示裝置的重置期間導通，並將重置電壓Vw提供給Y電極Yi。
在本實施方式中，通過使用變壓器T1和T2來作為MOS電晶體CU和CD的驅動電路，與使用圖2所示電路的情況相比，可以更高速地驅動MOS電晶體CU和CD。但是，變壓器T1和T2可以傳輸高頻信號，但卻難以傳輸低頻信號。因此，與MOS電晶體CU並聯連接低頻用MOS電晶體CU2，與MOS電晶體CD並聯連接低頻用MOS電晶體CD2。在低頻信號被輸入到輸入端子CU1和CDI的情況下，MOS電晶體CU2和CD2導通。
圖5是用於說明圖4的Y公共驅動器5的動作的時序圖。通過MOS電晶體CU、CU2、CD、CD2的動作，維持脈衝被提供給Y電極Yi。在MOS電晶體CU、CU2、CD、CD2的波形中，高電平表示導通，低電平表示截止。N溝道MOS電晶體的柵極變為高電平後導通。P溝道MOS電晶體的柵極變為低電平後導通。
首先，在時刻t501，根據輸入端子CUI的輸入信號MOS電晶體CU導通，稍遲後MOS電晶體CU2導通。連接在MOS電晶體CU2上的驅動電路M11的動作晚於連接在MOS電晶體CU上的變壓器T1的動作。MOS電晶體CU使用變壓器T1將輸入端子CUI的信號輸入，MOS電晶體CU2不使用變壓器T1而是使用驅動電路M11將輸入端子CUI的信號輸入，因此，MOS電晶體CU2的導通開始時間晚。
電晶體CU導通後，電源電壓Vs通過電晶體CU被提供給Y電極Yi。Y電極Yi被箝位在電源電壓Vs上。之後，根據輸入端子CUI的輸入信號，電晶體CU和CU2截止。Y電極Yi維持為電源電壓Vs。
接著，在時刻t502，根據輸入端子CDI的輸入信號，電晶體CD和CD2導通。Y電極Yi通過電晶體CD和CD2而接地。Y電極Yi被箝位在接地電壓上。之後，根據輸入端子CDI的輸入信號，電晶體CD和CD2截止。Y電極Yi維持為接地電壓。之後，重複上述時刻t501-t502的動作。
以上說明了Y電極Yi的維持脈衝。X電極Xi的維持脈衝是與Y電極Yi的維持脈衝相位相反的信號。在時刻t501，在X電極Xi和Y電極Yi之間施加電壓Vs。用於X電極Xi和Y電極Yi之間的顯示的維持放電在時刻t501前後發生並發光。同樣，Y電極Yi接地時，X電極Xi變為電源電壓Vs，在該時刻前後發生維持放電並發光。
在圖3所示的電路中，為了驅動圖3中的MOS電晶體CU和CD而使用圖2所示的功率電晶體的驅動用IC。與此相對，在本實施方式中，使用變壓器T1和T2來代替上述功率電晶體的驅動用IC。
在本實施方式中，通過使用變壓器T1和T2來作為MOS電晶體(輸出元件)CU和CD的驅動電路，與使用圖2所示的電路的情況相比，可以更高速地驅動MOS電晶體CU和CD。即，可以縮短用於確保前述的時序容限的間隙。因此，在本實施方式中，不用進行使用圖2所示的電路時所需要的輸出輸入延遲時間的調整，並且可以高速地驅動MOS電晶體CU和CD。因此，可以縮短維持脈衝的周期、增加維持脈衝數並提高等離子顯示裝置的輝度。另外，還可以縮小MOS電晶體CU和CD的門信號的延遲時間的差異。
使用該變壓器T1和T2時，為了產生維持脈衝可以高頻驅動MOS電晶體CU和CD，但是難以長時間地將等離子顯示面板箝位在電源電壓Vs或接地電壓上。因此，與MOS電晶體CU並聯連接低頻用MOS電晶體(輸出元件)CU2，與MOS電晶體CD並聯連接低頻用MOS電晶體(輸出元件)CD2。長時間箝位Y電極Yi時，使這些MOS電晶體CU2和CD2導通。驅動電路M11是MOS電晶體CU2的驅動電路。放大電路M12是MOS電晶體CD2的驅動電路。在本實施方式中，MOS電晶體CU和CU2輸入輸入端子CUI的相同的輸入信號，MOS電晶體CD和CD2輸入輸入端子CDI的相同的輸入信號來進行驅動。此時，在MOS電晶體CU2截止後使MOS電晶體CD導通，在MOS電晶體CD2截止後使MOS電晶體CU導通，如此進行驅動即可。
另外，向MOS電晶體CU2和CD2提供獨立的驅動信號，在維持期間僅使MOS電晶體CU和CD導通，向等離子顯示面板的Y電極Yi提供比維持脈衝周期長的信號時，使MOS電晶體CU2和CD2導通，由此，可以不遵循上述驅動次序，並可以更高速地驅動。
(第二實施方式)圖6是表示本發明第二實施方式的圖1的Y公共驅動器(Y維持驅動電路)5的結構例子的電路圖。圖6的電路與圖4的電路基本相同，其追加了電力回收電路。
放大電路M3將從輸入端子LUI輸入的信號放大並輸出。變壓器T3具有一次線圈和二次線圈。放大電路M3的輸出通過變壓器T3的一次線圈和電容C13而接地。變壓器T3的二次線圈連接在N溝道MOS電晶體(輸出元件)LU的柵極和源極之間。MOS電晶體LU的源極連接在二極體D4的陽極上，漏極通過電容C6接地。線圈L1連接在二極體D4的陰極和Y電極Yi之間。二極體D4使正向電流從電容C6的電位Vp經過MOS電晶體LU和線圈L1流向Y電極Yi。
放大電路M4將從輸入端子LDI輸入的信號放大並輸出。變壓器T4具有一次線圈和二次線圈。放大電路M4的輸出通過變壓器T4的一次線圈和電容C14接地。變壓器T4的二次線圈連接在N溝道MOS電晶體(輸出元件)LD的柵極和源極之間。MOS電晶體LD的源極通過電容C6接地，漏極與二極體D5的陰極連接。線圈L2連接在二極體D5的陽極和Y電極Yi之間。二極體D5使正向電流從Y電極Yi經過MOS電晶體LD和線圈L2流向電容C6的電位Vp。
另外，如後面參照圖7而說明的那樣，上述的電力回收電路由於經常以高頻動作，所以不需要像MOS電晶體CU2和CD2那樣的低頻用MOS電晶體。
另外，與圖3的電路相同，也可以使電容C6和電容C5相連。此時，電容C5連接在電源電壓Vs和電容C6之間。
圖7是用於說明圖6的Y公共驅動器5的動作的時序圖。通過MOS電晶體CU、CU2、CD、CD2的動作，箝位在電源電壓Vs或接地電壓上，並通過MOS電晶體LU和LD進行電力回收。在MOS電晶體LU、CU、CU2、LD、CD、CD2的波形中，高電平表示導通，低電平表示截止。
首先，在時刻t701，根據輸入端子LUI的輸入信號，MOS電晶體LU導通。電容C6如後所述被充電，因此其電位Vp通過MOS電晶體LU、二極體D4和線圈L1並通過LC共振被提供給Y電極Yi。Y電極Yi向電源電壓Vs上升。
接著，在時刻t702，根據輸入端子CUI的輸入信號，MOS電晶體CU導通，稍遲後MOS電晶體CU2導通。該動作與圖5的時刻t501的動作相同。電源電壓Vs通過MOS電晶體CU被提供給Y電極Yi。Y電極Yi被箝位在電源電壓Vs上。之後，根據輸入端子LUI的輸入信號，MOS電晶體LU截止，根據輸入端子CUI的輸入信號，MOS電晶體CU和CU2截止。Y電極Yi維持為電源電壓Vs。
接著，在時刻t703，根據輸入端子LDI的輸入信號，MOS電晶體LD導通。Y電極Yi的電荷(電力)通過線圈L2、二極體D5和MOS電晶體LD並通過LC共振被釋放到接地電容C6的電位Vp。由此，電容C6被充電，從而可以回收電力。Y電極Yi向接地電壓下降。接著，在時刻t704，根據輸入端子CDI的輸入信號，MOS電晶體CD和CD2導通。Y電極Yi通過電晶體CD和CD2接地。Y電極Yi被箝位在接地電壓上。之後，根據輸入端子LDI的輸入信號，MOS電晶體LD截止，根據輸入端子CDI的輸入信號，MOS電晶體CD和CD2截止。Y電極Yi維持為接地電壓。之後，重複上述時刻t701-t704的動作。
本實施方式的特徵在於使用變壓器T3和T4來作為驅動電力回收電路的MOS電晶體LU和LD的驅動電路。MOS電晶體LU和LD在維持脈衝上升和下降之間的短暫期間(高頻)內導通。通過用變壓器T3和T4來驅動上述MOS電晶體LU和LD，與使用圖2所示的電路的情況相比，能夠更高速地驅動MOS電晶體LU和LD。其結果是，可以更高精度地設定電力回收用元件LU和維持輸出元件的高端元件CU的導通時間的差，以及電力回收元件LD和輸出元件的低端元件CD的導通時間的差，從而能夠提高電力回收效率。
(第三實施方式)圖8是表示本發明第三實施方式的圖1的Y公共驅動器(Y維持驅動電路)5的結構例子的電路圖。圖8的電路與圖6的電路基本相同，僅存在以下不同點。
追加了調製電路EN1、EN2、解調電路RE1、RE2和放大電路M13、M14，由此，既能夠以高頻也能夠以低頻來驅動MOS電晶體CU和CD。其結果是，不需要圖6的低頻用MOS電晶體CU2和CD2。
調製電路EN1連接在輸入端子CUI和放大電路M1的輸入之間，將來自輸入端子CUI的低頻信號調製為高頻信號並向放大電路M1輸出。解調電路RE1將變壓器T1的二次線圈的高頻信號解調為低頻信號並向放大電路M13輸出。放大電路M13放大解調電路RE1的輸出信號並向MOS電晶體CU的柵極輸出。
二極體D2的陽極連接在浮動電源電壓FVe上，陰極通過電容C1連接在Y電極Yi上。浮動電源電壓Fve例如為15V。解調電路RE1和放大電路M13連接在電容C1的兩端，被提供以Y電極Yi的電位為基準電位的浮動電源電壓。變壓器T1的二次線圈的基準電位也是Y電極Yi的電位。
調製電路EN2連接在輸入端子CDI和放大電路M2的輸入之間，將來自輸入端子CUI的低頻信號調製為高頻信號並向放大電路M2輸出。解調電路RE2將變壓器T2的二次線圈的高頻信號解調為低頻信號並向放大電路M14輸出。放大電路M14放大解調電路RE2的輸出信號並向MOS電晶體CD的柵極輸出。電容C2連接在浮動電源電壓FVe和接地電壓之間。解調電路RE2和放大電路M14連接在電容C2的兩端，被提供以接地電壓為基準電位的浮動電源電壓。變壓器T2的二次線圈的基準電位也是接地電壓。
圖9是用於說明圖8的電路的動作的時序圖。電壓V1表示調製電路EN1的輸出電壓。電壓V2表示變壓器T1的輸入電壓。電壓V3表示解調電路RE1的輸入電壓。電壓V4表示解調電路RE1的輸出電壓。電壓VCUG表示MOS電晶體CU的柵極電壓。
調製電路EN1將輸入端子CUI的輸入信號的上升沿信號輸入後輸出邊緣脈衝的電壓V1，輸入下降沿的信號後也輸出邊緣脈衝的電壓V1。由此，調製電路EN1可以將輸入端子CUI的低頻信號調製為高頻信號V1。放大電路M1放大電壓V1並輸出電壓V2。
變壓器T1輸入接地基準的電壓V2並輸出以Y電極Yi的電位為基準的電壓V3。由於電壓V2通過調製電路EN1被調製為高頻信號，所以即使輸入端子CUI的輸入信號為低頻信號，變壓器T1也能夠將電壓V2作為電壓V3來正常地傳輸。
解調電路RE1輸入電壓V3的邊緣脈衝後輸出上升沿或下降沿的信號V4。具體地說，解調電路RE1每次輸入邊緣脈衝就會進行電平反轉，並交替輸出上升沿和下降沿的信號V4。由此，解調電路RE1可以將高頻信號V3解調為低頻信號V4。放大電路M13放大電壓V4並輸出電壓VCUG。其結果是，電壓VCUG變為與輸入端子CUI的輸入信號相同的邏輯電平信號。
另外，調製電路EN2和解調電路RE2的動作與調製電路EN1和解調電路RE1的動作相同。
本實施方式的特徵在於使用了調製電路EN1、EN2和解調電路RE1、RE2。通過上述的調製電路EN1，將輸入端子CUI的信號編碼為高頻信號並通過放大電路M1提供給變壓器T1的一次線圈。另外，在解調電路RE1中，將從變壓器T1的二次線圈輸出的被編碼的高頻信號再現為驅動脈衝，並通過放大電路M13提供給MOS電晶體CU。至於MOS電晶體CD，也可以同樣地驅動。
再考慮驅動MOS電晶體CU和CD的脈衝是比維持脈衝周期長的脈衝的情況。例如，將等離子顯示面板的X電極Xi或Y電極Yi比較長時間地箝位在電源電壓Vs或接地電壓上的情況。此時，為了向MOS電晶體CU和CD提供足夠的驅動電壓，設置向放大電路M13和M14提供電源電壓用的浮動電源，並由該浮動電源提供電源電壓FVe。
為了防止接通電源電壓和斷開電源電壓時的誤操作，當輸入端子CUI和CDI的信號為高電平時使MOS電晶體CU和CD導通，當輸入端子CUI和CDI的信號為低電平時使MOS電晶體CU和CD截止。其結果是，電源電壓低並且調製電路EN1、EN2和解調電路RE1、RE2不動作時，MOS電晶體CU和CD的驅動脈衝變為低電平，MOS電晶體CU和CD變為截止狀態。因此，接通電源電壓和斷開電源電壓時，MOS電晶體CU和CD變為導通狀態，從而不至於損壞等。
(第四實施方式)圖10是表示本發明第四實施方式的圖1的Y公共驅動器(Y維持驅動電路)5的結構例子的電路圖。圖10的電路與圖6的電路基本相同，僅具有以下的不同點。
圖6的電路向Y電極Yi提供高電平為Vs並且低電平為接地電壓的維持脈衝，圖10的電路向Y電極Yi提供高電平為+Vs/2並且低電平為-Vs/2的維持脈衝。
電源電壓+Vs/2被提供給阻抗R111、MOS電晶體CU的漏極以及MOS電晶體CU2的源極。電源電壓-Vs/2被提供給變壓器T2的二次線圈、MOS電晶體CD的源極以及MOS電晶體CD2的源極。
在圖6中，驅動電路M12為放大電路，在圖10的電路中，驅動電路M12為低電平轉換電路。以下，說明低電平轉換電路M12的結構。阻抗R121連接在電源電壓-Vs/2和MOS電晶體CD2的柵極之間。阻抗R122連接在MOS電晶體CD2的柵極和PNP結雙極電晶體Q12的連接器之間。雙極電晶體Q12的發射極連接在電源電壓Vcc上。電源電壓Vcc例如為5V或3V。阻抗R123連接在輸入端子CDI和雙極電晶體Q12的基極之間。阻抗R124連接在電源電壓Vcc和雙極電晶體Q12的基極之間。低電平轉換電路M12將輸入端子CDI的接地基準的信號轉換為電位-Vs/2基準的信號並向MOS電晶體CD2的柵極輸出。
本實施方式的特徵在於使用+Vs/2和-Vs/2兩個電源電壓來作為維持電源電壓。在圖10的電路中，可以刪除圖6的電力回收用電容C6。MOS電晶體LU的漏極和MOS電晶體LD的源極接地。通過使用變壓器T1和T2來作為MOS電晶體CU和CD的驅動電路，能夠將輸入端子CUI和CDI的以接地電壓為基準的輸入信號容易地轉換為以輸出元件(MOS電晶體)CU和CD的基準電壓(MOS電晶體的源極電壓等)為基準的驅動脈衝。由於在本實施方式中使用高速性能優良的變壓器T1-T4，所以即使在這樣的轉換為基準電壓電平不同的信號的情況下也可以使延遲時間的差異較小。
(第五實施方式)圖11是表示本發明第五實施方式的圖1的Y公共驅動器(Y維持驅動電路)5的結構例子的電路圖。圖11的電路與圖8的電路基本相同，僅具有以下不同點。
圖8的電路向Y電極Yi提供高電平為Vs並且低電平為接地電壓的維持脈衝，圖11的電路向Y電極Yi提供高電平為+Vs/2並且低電平為-Vs/2的維持脈衝。電源電壓+Vs/2被提供給MOS電晶體CU的漏極。電源電壓-Vs/2被提供給變壓器T2的二次線圈、解調電路RE2、放大電路M14、電容C2以及MOS電晶體CD的源極。
與圖8所示的電路相比，本實施方式的不同點在於使用了+Vs/2和-Vs/2兩個電源電壓來作為維持電源電壓。在圖11的電路中，可以去掉圖8的電力回收用電容C6。MOS電晶體LU的漏極和MOS電晶體LD的源極接地。通過使用變壓器T1和T2來作為MOS電晶體CU和CD的驅動電路，能夠將輸入端子CUI和CDI的以接地電壓為基準的輸入信號轉換為以輸出元件(MOS電晶體)CU和CD的基準電壓(MOS電晶體的源極電壓等)為基準的驅動脈衝。其他的動作與圖8所示的電路相同。
(第六實施方式)圖12是表示本發明第六實施方式的圖1的Y公共驅動器(Y維持驅動電路)5的結構例子的電路圖。圖12的電路與圖8的電路基本相同，不同點在於追加了輸入輸出延遲時間調整電路CH1、CH2、CH3、CH4。輸入輸出延遲時間調整電路CH1～CH4由可變阻抗和電容構成，通過改變可變阻抗的阻抗值，可以調整輸出信號相對於輸入信號的延遲時間。
輸入輸出延遲時間調整電路CH1連接在輸入端子CUI和調製電路EN1之間，延遲輸入端子CUI的信號並向調製電路EN1輸出。輸入輸出延遲時間調整電路CH2連接在輸入端子CDI和調製電路EN2之間，延遲輸入端子CDI的信號並向調製電路EN2輸出。輸入輸出延遲時間調整電路CH3連接在輸入端子LUI和放大電路M3之間，延遲輸入端子LUI的信號並向放大電路M3輸出。輸入輸出延遲時間調整電路CH4連接在輸入端子LDI和放大電路M4之間，延遲輸入端子LDI的信號並向放大電路M4輸出。
調整輸入輸出延遲時間調整電路CH1～CH4內的延遲時間以使輸入端子CUI、CDI、LUI、LDI的信號的上升時刻和MOS電晶體CU、CD、LU、LD的驅動脈衝(柵電壓)VCUG、VCDG、VLUG、VLDG的上升時刻的差(輸入輸出延遲時間)為一定的值。在本實施方式中，由於使用變壓器T1～T4來高速地進行信號傳輸，所以與使用圖2所示的IC的情況相比，調整前的延遲時間的差異小。因此，可以更高精度地調整上述輸入輸出延遲時間。
在本實施方式中，使用由阻抗和電容構成的衰減時間常數值電路來作為輸入輸出延遲時間調整電路CH1～CH4，通過調整阻抗值來調整上述延遲時間，但也可以使用其他的電路。
另外，在第三實施方式(圖8)以外的上述實施方式的電路的輸入部中使用上述輸入輸出延遲時間調整電路CH1～CH4時，可以更高精度地調整延遲時間。
如上所述，在第一至第六實施方式中，使用高速響應性優良的變壓器來作為預驅動電路。但是，變壓器難以傳輸低頻信號。為了防止變壓器的飽和必須使用大型變壓器，從而導致電路規模增大。因此，通過下述兩種方法來解決該問題。
(1)用變壓器提供維持脈衝用的信號(高頻信號)，通過輔助電路來提供用於選擇脈衝等的低頻信號。
(2)在變壓器一次側設置調製電路，在變壓器二次側設置解調電路，將低頻信號轉換為高頻信號後傳輸，在變壓器二次側再現為原來的驅動信號。
根據第一至第六實施方式，提供了一種即使不進行相位調整也能夠具有延遲時間差異小的驅動信號的等離子顯示裝置和電容性負載驅動電路。
另外，即使進行上述的相位調整時，調整的精度也比圖2的電路高，並且可以增加維持脈衝數、提高電力回收效率並擴大ALIS方式的驅動容限。
下面對上述的ALIS方式進行說明。如圖1所示，等離子顯示裝置的X電極Xi和Y電極Yi交替排列，在X電極Xi的兩側存在Y電極Yi。在圖1的等離子顯示裝置中，X電極Xi只在與一個相鄰的Y電極Yi之間進行放電。例如，在X電極X1和Y電極Y1之間進行維持放電，在X電極X2和Y電極Y2之間進行放電。與此相對，在ALIS方式中，X電極Xi在與兩個相鄰的Y電極Yi之間均進行維持放電。例如，在第一區域中，在X電極X1和Y1之間進行維持放電，在第二區域中，在X電極X1和Y電極Y2之間進行維持放電。
電路元件的延遲時間有所差異並且維持脈衝的形狀和時間有偏差的話，則不能進行正常動作的可能性增加。通常，稱電源電壓Vs的工作電壓的最大值Vs(max)和最小值Vs(min)之間的差ΔVs為驅動容限，電路元件的延遲時間有所差異並且維持脈衝的形狀和時間有偏差的話，驅動容限ΔVs降低。這意味著裝置動作的穩定性下降。
另外，在ALIS方式中，在施加了相同電壓的相鄰電極之間不發生放電，但是若在其施加時間上產生偏差，有時在不進行顯示的顯示行中也發生放電，從而造成在選址期間內被寫入的壁電荷減少，導致不能進行正常的顯示。
如上所述，保持電路的各電路元件的延遲時間有所差異，與此相對應而產生維持脈衝有、無的時間和形狀會產生偏差，並從而導致電能消耗增加、誤操作等問題出現。根據第一至第六實施方式，實現了即使在ALIS方式中也沒有維持脈衝上升時間和形狀的不同的保持電路，從而能夠實現電力消耗低、不會出現誤操作的等離子顯示裝置。
並且，可以使用P溝道的MOS電晶體或PNP結的雙極電晶體來構成上述的MOS電晶體CU2。可以使用N溝道的MOS電晶體、NPN結的雙極電晶體或IGBT來構成上述的MOS電晶體CU、CD、CD2、LU、LD。另外，MOS電晶體CU、CU2、CD、CD2、LU、LD也可以是上述以外的輸出元件。
上述實施方式均只是實施本發明時的具體化的例子，不能根據這些實施方式來限定性地解釋本發明的技術範圍。即，本發明可以用各種不脫離其技術思想或其主要特徵的方式來實施。
權利要求
1.一種等離子顯示裝置，其特徵在於，具有第一顯示電極；第二顯示電極，用於在與所述第一顯示電極之間產生放電；第一顯示電極驅動電路，其在所述第一顯示電極上施加放電電壓；和第二顯示電極驅動電路，其在所述第二顯示電極上施加放電電壓；所述第一顯示電極驅動電路具有使用變壓器來輸入第一信號並根據該輸入信號來向所述第一顯示電極提供第一電位的第一輸出元件，另外，還具有不使用變壓器而輸入第二信號並根據該輸入信號來向所述第一顯示電極提供所述第一電位的第二輸出元件。
2.如權利要求1所述的等離子顯示裝置，其特徵在於，通過高頻信號來驅動所述第一輸出元件，通過低頻信號來驅動所述第二輸出元件。
3.如權利要求1所述的等離子顯示裝置，其特徵在於，所述第一輸出元件向所述第一顯示電極提供用於形成維持脈衝的電位，該維持脈衝用於在所述第一和第二顯示電極之間進行維持放電。
4.如權利要求3所述的等離子顯示裝置，其特徵在於，所述第二輸出元件在向所述第一顯示電極提供比所述維持脈衝周期長的信號時導通，並向所述第一顯示電極提供所述第一電位。
5.如權利要求1所述的等離子顯示裝置，其特徵在於，所述第一輸出元件使用變壓器來將輸入端子的輸入信號輸入，所述第二輸出元件不使用變壓器而輸入所述輸入端子的同樣的輸入信號。
6.如權利要求1所述的等離子顯示裝置，其特徵在於，所述第一輸出元件在所述第一信號為高電平時導通並向所述第一顯示電極提供所述第一電位，在所述第一信號為低電平時變為非導通並且不向所述第一顯示電極提供所述第一電位。
7.如權利要求1所述的等離子顯示裝置，其特徵在於，所述第一和第二輸出元件提供作為所述第一電位的高電平電位，並且還具有使用變壓器來輸入第三信號並根據該輸入信號來向所述第一顯示電極提供低電平電位的第三輸出元件，以及不使用變壓器而輸入第四信號並根據該輸入信號來向所述第一顯示電極提供所述低電平電位的第四輸出元件。
8.一種電容性負載驅動電路，其特徵在於，具有第一輸出元件，其使用變壓器來輸入第一輸入端子的第一輸入信號並根據該輸入信號來向電容性負載提供第一電位；和第二輸出元件，其不使用變壓器而輸入所述第一輸入端子的第一輸入信號並根據該輸入信號來向所述電容性負載提供所述第一電位。
9.一種等離子顯示裝置，其特徵在於，具有第一顯示電極；第二顯示電極，其用於在與所述第一顯示電極之間產生放電；第一顯示電極驅動電路，其在所述第一顯示電極上施加放電電壓；和第二顯示電極驅動電路，其在所述第二顯示電極上施加放電電壓；所述第一顯示電極驅動電路具有第一調製電路，其對來自第一輸入端子的信號進行調製並輸出；第一變壓器，其具有一次線圈和二次線圈，並且所述一次線圈連接在所述第一調製電路的輸出上；第一解調電路，其對來自所述第一變壓器的二次線圈的信號進行解調並輸出；以及第一輸出元件，其根據所述第一解調電路的輸出信號來向所述第一顯示電極提供第一電位。
10.如權利要求9所述的等離子顯示裝置，其特徵在於，所述第一調製電路將從所述第一輸入端子輸入的低頻信號轉換為高頻信號並輸出，所述第一解調電路將從所述第一變壓器的二次線圈輸入的高頻信號轉換為低頻信號並輸出。
11.如權利要求9所述的等離子顯示裝置，其特徵在於，所述第一調製電路輸入上升沿或下降沿的信號後輸出邊緣脈衝，所述第一解調電路輸入所述邊緣脈衝後輸出上升沿或下降沿的信號。
12.如權利要求9所述的等離子顯示裝置，其特徵在於，還具有放大所述第一調製電路的輸出信號並向所述第一輸出元件輸出的第一放大電路，所述第一放大電路使用以所述第一變壓器的二次線圈的基準電位為基準的浮動電源電壓來作為電源電壓。
13.如權利要求9所述的等離子顯示裝置，其特徵在於，所述第一輸出元件提供作為所述第一電位的高電平電壓，並且還具有第二調製電路，用於對來自第二輸入端子的信號進行調製並輸出；第二變壓器，其具有一次線圈和二次線圈，並且所述一次線圈連接在所述第二調製電路的輸出上；第二解調電路，其對來自所述第二變壓器的二次線圈的信號進行解調並輸出；以及第二輸出元件，其根據所述第二解調電路的輸出信號來向所述第一顯示電極提供低電平電位。
14.如權利要求13所述的等離子顯示裝置，其特徵在於，所述第一調製電路將從所述第一輸入端子輸入的低頻信號轉換為高頻信號並輸出，所述第一解調電路將從所述第一變壓器的二次線圈輸入的高頻信號轉換為低頻信號並輸出，所述第二調製電路將從所述第二輸入端子輸入的低頻信號轉換為高頻信號並輸出，所述第二解調電路將從所述第二變壓器的二次線圈輸入的高頻信號轉換為低頻信號並輸出。
15.如權利要求13所述的等離子顯示裝置，其特徵在於，所述第一和第二調製電路輸入上升沿和下降沿的信號後輸出邊緣脈衝，所述第一和第二解調電路輸入所述邊緣脈衝後輸出上升沿或下降沿的信號。
16.如權利要求13所述的等離子顯示裝置，其特徵在於，還具有第一放大電路，其將所述第一解調電路的輸出信號放大並向所述第一輸出元件輸出；和第二放大電路，其將所述第二解調電路的輸出信號放大並向所述第二輸出元件輸出；所述第一放大電路使用以所述第一變壓器的二次線圈的基準電位為基準的第一浮動電源電壓來作為電源電壓，所述第二放大電路使用以所述第二變壓器的二次線圈的基準電位為基準的第二浮動電源電壓來作為電源電壓。
17.如權利要求13所述的等離子顯示裝置，其特徵在於，還具有第一線圈，其連接在所述第一顯示電極上；第三輸出元件，其使用變壓器輸入來自第三輸入端子的信號並根據該輸入信號將第二電位通過所述第一線圈連接到所述第一顯示電極上；第一二極體，其使正向電流從所述第二電位經過所述第三輸出元件流向所述第一顯示電極；第二線圈，其連接在所述第一顯示電極上；第四輸出元件，其使用變壓器輸入來自第四輸入端子的信號並根據該輸入信號將所述第二電位通過所述第二線圈連接在所述第一顯示電極上；以及第二二極體，其使正向電流從所述第一顯示電極經過所述第四輸出元件和所述第二線圈流向所述第二電位。
18.一種電容性負載驅動電路，其特徵在於，具有第一調製電路，其用於對來自第一輸入端子的信號進行調製並輸出；第一變壓器，具有一次線圈和二次線圈，並且所述一次線圈連接在所述第一調製電路的輸出上；第一解調電路，對來自所述第一變壓器的二次線圈的信號進行解調並輸出；以及第一輸出元件，根據所述第一解調電路的輸出信號來向電容性負載提供第一電位。
19.如權利要求18所述的電容性負載驅動電路，其特徵在於，所述第一輸出元件提供作為所述第一電位的高電平電位，並且還具有第二調製電路，對來自第二輸入端子的信號進行調製並輸出；第二變壓器，具有一次線圈和二次線圈，並且所述一次線圈連接在所述第二調製電路的輸出上；第二解調電路，用於對來自所述第二變壓器的二次線圈的信號進行解調並輸出；以及第二輸出元件，根據所述第二解調電路的輸出信號來向所述電容性負載提供低電平。
20.如權利要求19所述的電容性負載驅動電路，其特徵在於，還具有第一線圈，其連接在所述電容性負載上；第三輸出元件，其使用變壓器輸入來自第三輸入端子的信號並根據該輸入信號將第二電位通過所述第一線圈連接到所述電容性負載上第一二極體，其使正向電流從所述第二電位經過所述第三輸出元件和所述第一線圈流向所述電容性負載；第二線圈，其連接在所述電容性負載上；第四輸出元件，其使用變壓器輸入來自第四輸入端子的信號並根據該輸入信號將所述第二電位通過所述第二線圈連接到所述電容性負載上；第二二極體，使正向電流從所述電容性負載經過所述第四輸出元件和所述第二線圈流向所述第二電位。
全文摘要
本發明提供了一種不用進行相位調整就能夠生成延遲時間差異小的驅動信號的等離子顯示裝置。該等離子顯示裝置包括第一顯示電極(Yi)、用於在與第一顯示電極之間產生放電的第二顯示電極(Xi)、在第一顯示電極上施加放電電壓的第一顯示電極驅動電路、在第二顯示電極上施加放電電壓的第二顯示電極驅動電路。第一顯示電極驅動電路具有使用變壓器(T1)來輸入第一顯示信號並根據該輸入信號來向第一顯示電極提供第一電位的第一輸出元件(CU)。
文檔編號H03K17/687GK1776791SQ20051012347
公開日2006年5月24日 申請日期2005年11月21日 優先權日2004年11月19日
發明者小野澤誠, 岸智勝, 黃木英明, 鐮田雅樹 申請人:富士通日立等離子顯示器股份有限公司