使用自旋mos電晶體的非易失性存儲器電路的製作方法

2023-06-14 06:45:16

專利名稱：使用自旋mos電晶體的非易失性存儲器電路的製作方法
技術領域：
本發明涉及一種使用自旋MOS電晶體的非易失性存儲器電路。
背景技術：
隨著近年來的微細化技術的發展，LSI(Large Scale htegration 大規模集成 電路)的消耗電力變大，不能無視半導體存儲器待機時的消耗電力。使用如下電源門控 (Power gating)技術，即，切斷LSI中未使用部分的電源，僅接通使用部分的電源。在通過 半導體的CMOS技術製作存儲器電路的情況下，使用易失性的SRAM (Static Random Access Memory :靜態隨機存取存儲器)作為存儲信息的存儲器。由於SRAM具有易失性，因此待機 時也不能切斷電源，因而，消耗電力變大。另外，由於SRAM具有易失性，突然切斷電源時，存 儲器信息會消失。在使用了大量的SRAM的情況下，即使在不動作時，由漏電流導致的消耗 電力也會變大。因此，成為難以實現低消耗電力化和高集成化的電路。並且，SRAM是切斷 電源時會丟失信息的易失性存儲器，因此，每次接通電源時需要寫入外部存儲器中存儲的 信息。因此，會有接通電源時費時費力的問題。另外，需要確保在切斷電源時用於存儲信息 的外部存儲器，而由於使用外部存儲器，會有需要消耗電力及容積的問題。因此，成為了妨 礙系統整體的高集成化及低消耗電力化的主要原因之一。作為基於當前半導體技術的非易失性存儲器電路，提出了一種阻變型非易失性存 儲器。阻變型非易失性存儲器在啟動了電源時使作為半導體存儲器的SRAM存儲信息。非 易失性存儲器即使切斷電源也可以存儲信息，因此，在不進行讀出或寫入動作時，可以切斷 電源。即，LSI中使用非易失性存儲器時，可以容易地進行電源門控。因此，阻變型非易失 性存儲器得到了關注。近年來，利用了電子的自旋自由度的自旋電子器件的研究開發盛行。以隧道磁阻 效應(TMR)為基礎的研究開發盛行，並已被應用到磁性隨機存取存儲器(MRAM)和硬碟驅動 器(HDD)的再生磁頭等中。進而，結合了半導體和鐵磁性材料的自旋電晶體得到了關注。鐵磁性材料可以具有非易失性的存儲功能，因此，如果用作非易失性存儲器，可以 期待應用於電源門控技術和存儲器的備份。提出了使用鐵磁性磁隧道結(MTJ)元件作為非 易失性存儲器的非易失性存儲器電路(例如，參見JP特開2007-5觀79號公報)。JP特開2007_5觀79號公報中記載的非易失性存儲器電路中，MTJ元件在反相環路 內與MOS電晶體串聯連接，因此，會大幅度降低動作餘量(margin)，不能得到高可靠度。另外，使用MTJ元件的非易失性存儲器電路中，由電源啟動時MTJ元件的電阻值決 定存儲器的存儲內容。但是，電源電壓低時MOS電晶體的電阻非常大，因此，MTJ元件的電阻 值的影響非常小。因此，電源電壓低時，容易因為MOS電晶體的電阻值的偏差引起誤動作， 不能得到高可靠度。

發明內容
本發明的非易失性存儲器電路，其特徵在於，其具備第一P溝道MOS電晶體，具有作為源極和漏極中的一個的第一電極和作為另一個的第二電極，所述第一電極被連接到第 一布線；第二 ρ溝道MOS電晶體，具有作為源極和漏極中的一個的第三電極和作為另一個的 第四電極，所述第三電極被連接到所述第一布線，所述第四電極被連接到所述第一 P溝道 MOS電晶體的柵極，該第二 ρ溝道MOS電晶體的柵極被連接到所述第一 ρ溝道MOS電晶體的 所述第二電極；第一η溝道自旋MOS電晶體，具有作為源極和漏極中的一個的第五電極和作 為另一個的第六電極，所述第五電極被連接到第二布線，所述第六電極被連接到所述第一 P 溝道MOS電晶體的所述第二電極，該第一 η溝道自旋MOS電晶體的柵極被連接到所述第二 ρ 溝道MOS電晶體的所述第四電極；第二 η溝道自旋MOS電晶體，具有作為源極和漏極中的一 個的第七電極和作為另一個的第八電極，所述第七電極被連接到所述第二布線，所述第八 電極被連接到所述第二 P溝道MOS電晶體的所述第四電極，該第二 η溝道自旋MOS電晶體 的柵極被連接到所述第一 P溝道MOS電晶體的所述第二電極；第一 η溝道MOS電晶體，具有 作為源極和漏極中的一個的第九電極和作為另一個的第十電極，所述第九電極被連接到所 述第一 P溝道MOS電晶體的所述第二電極，所述第十電極被連接到第三布線，該第一 η溝道 MOS電晶體的柵極被連接到第四布線；以及第二 η溝道MOS電晶體，具有作為源極和漏極中 的一個的第十一電極和作為另一個的第十二電極，所述第十一電極被連接到所述第二 P溝 道MOS電晶體的所述第四電極，所述第十二電極被連接到第五布線，該第二 η溝道MOS晶體 管的柵極被連接到所述第四布線。


圖1是表示第一實施方式的非易失性存儲器電路的存儲器單元的電路圖。圖2是表示用於判斷存儲器單元中存儲的信息的狀態的第一方法的時序圖。圖3是表示用於判斷存儲器單元中存儲的信息的狀態的第一方法的時序圖。圖4(a)是表示第一實施方式中的電源啟動時的模擬結果的圖，圖4(b)是表示比 較例中的電源啟動時的模擬結果的圖。圖5是表示第一實施方式的比較例的非易失性存儲器電路的存儲器單元的電路圖。圖6是說明第一實施方式中的寫入方法的第一具體例的時序圖。圖7是說明傳輸電晶體(pass-transistor)和自旋MOS電晶體的連接點的電壓的 特性圖。圖8是說明第一實施方式中的寫入方法的第二具體例的時序圖。圖9是表示第二實施方式的非易失性存儲器電路的存儲器單元的電路圖。圖10是說明第二實施方式中的寫入方法的時序圖。圖11是表示第三實施方式的非易失性存儲器電路的存儲器單元的電路圖。圖12是說明第三實施方式中的寫入方法的時序圖。圖13是表示第四實施方式的非易失性存儲器電路的存儲器單元的電路圖。圖14是說明第四實施方式中的寫入方法的時序圖。圖15是表示第五實施方式的非易失性存儲器電路的電路圖。
具體實施例方式下面，參照附圖詳細說明實施方式。其中，附圖是示意性的圖，各部分的大小、各電壓的高低和各時間的長短、部分間的大小比例、電壓間的比例、時間間隔等，和現實中不同。 另外，即使在各附圖相互之間表示相同部分的情況下，也有可能使相互的尺寸和比例不同 地進行表示。另外，信號的電壓中，將高電壓設為H電平，將低電壓設為L電平。H電平表示比電 源電壓Vdd的一半高的電壓，L電平表示比電源電壓Vdd的一半低的電壓。(第1實施方式)圖1表示本發明的第一實施方式的非易失性存儲器電路的存儲器單元。該實施方 式的非易失性存儲器電路具有存儲器單元1，該存儲器單元1具有存儲部10和由η溝道MOS 電晶體構成的兩個傳輸電晶體21、22。存儲部10具有ρ溝道MOS電晶體11、15和η溝道自旋MOS電晶體12、16。ρ溝道 MOS電晶體15具有和ρ溝道MOS電晶體11大致相同的電性能，η溝道自旋MOS電晶體16 具有和η溝道自旋MOS電晶體12大致相同的電性能。這裡，所謂「具有大致相同的電性能」 意味著相同尺寸的電晶體的電性能處於由規格說明書決定的允許範圍內。自旋MOS電晶體(又稱自旋MOSFET。下同)在通常的MOS電晶體(MOSFET)結構 的源電極和漏電極分別具有鐵磁性層。自旋MOS電晶體的特性根據設於源電極和漏電極的 兩個鐵磁性層的磁化方向而不同，並具有存儲功能。即，根據設於源電極和漏電極的兩個 鐵磁性層的相互的磁化方向，兩個鐵磁性層之間的電阻值不同。設於源電極和漏電極的兩 個鐵磁性層中的一個與另一個相比，在源電極和漏電極之間流過自旋極化了的電流的情況 下，磁化方向容易反轉，被稱為磁化自由層(或者自由層)，另一個則磁化方向不容易反轉， 被稱為磁化固定層(或者Pin layer)。該自旋MOS電晶體中的源電極和漏電極的鐵磁性層 的磁化方向成為大致平行和大致反平行中的任意一種，據此，兩個鐵磁性層間的電阻也成 為低電阻狀態或高電阻狀態。而且，源電極或漏電極的鐵磁性層具有夾著非磁性層來層疊 鐵磁性層的層疊結構的情況下的磁化方向，意味著離形成源電極或漏電極的半導體基板或 者半導體層最近的鐵磁性層的磁化方向。ρ溝道MOS電晶體11、15各自的源極被連接到節點31，n溝道自旋MOS電晶體12、 16各自的源極被連接到節點32。ρ溝道MOS電晶體11和η溝道自旋MOS電晶體12各自 的漏極被連接到節點33，ρ溝道MOS電晶體15和η溝道自旋MOS電晶體16各自的漏極被 連接到節點34。另外，ρ溝道MOS電晶體11和η溝道自旋MOS電晶體12各自的柵極被連 接到節點34，ρ溝道MOS電晶體15和η溝道自旋MOS電晶體16各自的柵極被連接到節點 33。傳輸電晶體21、22具有大致相同的電性能。傳輸電晶體21的源極和漏極中的一 個被連接到節點33，另一個被連接到節點51。傳輸電晶體22的源極和漏極中的一個被連 接到節點34，另一個被連接到節點52。另外，傳輸電晶體21、22各自的柵極被連接到節點 41。節點41被連接到用於選擇存儲器單元1的布線、例如字線，節點51、52被連接到用於 讀出存儲器單元1所存儲的信息的布線、例如兩個位線。而且，本實施方式中，兩個自旋MOS電晶體12、16被設定為一個自旋MOS電晶體 為低電阻狀態，另一個自旋MOS電晶體為高電阻狀態。例如，下述說明中，設定為自旋MOS 電晶體12為高電阻狀態，自旋MOS電晶體16為低電阻狀態。接著，參照圖2說明接通電源的情況下的第一實施方式的存儲器單元1的啟動動作特性。將節點31的電壓設為Vsp，節點32的電壓設為Vg，節點33的電壓設為VI，節點 34的電壓設為V2。圖2的橫軸表示時間，縱軸表示電壓。從節點31到節點32之間流動的電流具有兩條電流路徑，即，流過自旋MOS電晶體 12的路徑和流過自旋MOS電晶體16的路徑。如上所述，本實施方式中，由於設定為自旋MOS 電晶體12為高電阻狀態、自旋MOS電晶體16為低電阻狀態，因此，通過自旋MOS電晶體12 的路徑難以流過電流，通過自旋MOS電晶體16的路徑容易流過電流。圖2中，將供應到節點31的電壓Vsp設定為大致成為電源電壓Vdd。此外，啟動 時，供應到節點32的電壓Vg從電源電壓Vdd開始逐漸下降，並使其成為大致一定值(基準 電壓GND)。而且，電壓下降優選以比3X109V/s慢的速度進行。將節點32的電壓Vg從開 始動作到成為大致一定值的時間設為τ 2。在使供應電壓Vg下降的過程中，節點33、34的 電壓V1、V2的電壓差逐漸變大。將從開始動作到電壓Vl和V2的電壓差開始變大的時間設 為τ 1。在時間τ 2之後判斷存儲部10中存儲的信息的狀態時，節點33的電壓Vl成為H 電平(高電壓電平)，節點34的電壓V2成為L電平(低電壓電平)。即使在切斷電源並再 次啟動電源的情況下，該存儲部10中存儲的信息的狀態也不變。和上述說明不同，將圖1所示的自旋MOS電晶體12設定為低電阻狀態，自旋MOS 電晶體16設定為高電阻狀態。於是，通過和上述相同的程序進行動作的情況下，在時間τ 2 之後判斷存儲部10中存儲的信息的狀態時，節點33的電壓Vl成為L電平，節點34的電壓 V2成為H電平。即使在切斷電源並再次啟動電源的情況下，該存儲部10中存儲的信息的狀 態也不變。這樣，本實施方式的存儲器單元，能夠根據自旋MOS電晶體12、16的電阻狀態取得 2值的存儲器狀態，成為2值的非易失性存儲器單元。上述說明中，為了判斷存儲部10中存儲的信息的狀態，使用了如下方法，即，將節 點31的電壓Vsp固定為電源電壓Vdd，並使節點32的電壓Vg從電源電壓Vdd降低到基準 電壓GND。但是，如圖3所示，也可以使用如下方法，S卩，將節點32的電壓Vg固定為基準電 壓GND，並使節點31的電壓Vsp從基準電壓GND上升到電源電壓Vdd。在這種情況下，電壓 上升也優選以比3X109V/s慢的速度進行。本實施方式的存儲器單元和比較例的存儲器單元的電源啟動時的模擬結果分別 如圖4(a)、4(b)所示。如圖5所示，該比較例的存儲器單元具有如下結構將本實施方式的 存儲器單元1中的η溝道自旋MOS電晶體12、16更換為通常的η溝道MOS電晶體13、17， 並且，在MOS電晶體13和節點32之間設有MTJ元件14，在MOS電晶體17和節點32之間 設有MTJ元件18。而且，MOS電晶體13、17具有大致相同的電性能，MTJ元件14、18具有大 致相同的電性能。由圖4(a)、4(b)可知，本實施方式與比較例相比，電壓差開始變大的時間 τ 1小，因此，成為存儲部10中存儲的信息的狀態更快地穩定，且相對於元件的特性偏差和 電噪聲而穩定的非易失性存儲器電路。本實施方式中，通過自旋注入磁化反轉(Spin torque transfer switching)決定 自旋MOS電晶體12、16的電阻狀態，因此，自旋MOS電晶體12、16中，流過大於等於能夠使 自由層的磁化反轉的電流(磁化反轉電流)的電流。用於實現低電阻狀態的磁化反轉電流 的方向和用於實現高電阻狀態的磁化反轉電流的方向相反。因此，自旋MOS電晶體12、16中需要流過兩個方向的電流。通常的MOS電晶體中，電流流動的方向僅為一個方向，而本實 施方式的非易失性存儲器電路中，能夠在自旋MOS電晶體12、16中流過兩個方向的電流。接著，參照圖6所說明本實施方式的存儲器單元1的寫入方法。圖6表示用於使自旋MOS電晶體12和自旋MOS電晶體16自旋注入磁化反轉的波 形圖。圖6中，將圖2所示的節點51的電壓設為VbitlJffA 52的電壓設為Vbit2，將節 點32的電壓設為Vg，將流過自旋MOS電晶體12的電流設為II，將流過自旋MOS電晶體16 的電流設為12。而且，電流Il和電流12分別以電流從自旋MOS電晶體流向節點32的方向 為正。圖6的橫軸表示時間，縱軸表示各電壓。在節點41上施加電源電壓Vdd，節點51的電壓Vbitl和節點32的電壓Vg最初為 基準電壓GND，節點52的電壓Vbit2為電源電壓Vdd。於是，節點34的電壓V2為電源電壓 Vdd，節點33的電壓Vl為基準電壓GND，並保持穩定。然後，如圖6所示，使節點51的電壓Vbitl為電源電壓Vdd(時刻tl)。於是，電 流Il從節點51通過傳輸電晶體21和自旋MOS電晶體12流向節點32，電源電壓Vdd被串 聯施加到傳輸電晶體21和自旋MOS電晶體12。如圖7所示，節點33的電壓Vl由傳輸晶 體管21和自旋MOS電晶體12的Ids-Vds特性決定。因此，節點33的電壓Vl成為與自旋 MOS電晶體16的閾值電壓Vth相比更小的電壓。這裡，Ids表示MOS電晶體的源極-漏極 間的電流，Vds表示MOS電晶體的源極-漏極間的電壓。電壓Vl成為與自旋MOS電晶體16 的閾值電壓Vth相比更小的電壓，且節點33被連接到自旋MOS電晶體16的柵極，因此，自 旋MOS電晶體16成為OFF (截止)狀態，節點34的電壓V2接近電源電壓Vdd，被維持在高 電壓。這時，被施加到ρ溝道MOS電晶體11的柵極的電壓V2接近電源電壓Vdd並被維持 在高電壓，因此，P溝道MOS電晶體15中幾乎不流過電流。接著，使節點52的電壓Vbit2為基準電壓GND(圖6的時刻U)。於是，自旋MOS 電晶體12中不流過電流。然後，使節點32的電壓Vg為電源電壓Vdd(圖6的時刻t3)。於 是，負的電流12從節點32通過自旋MOS電晶體16和傳輸電晶體22流向節點52。然後，使 節點32的電壓Vg為基準電壓GND (圖6的時刻t4)。於是，自旋MOS電晶體16中不流過電流。通過上述方法，自旋MOS電晶體12中可以流過正的電流12，自旋MOS電晶體16中 可以流過負的電流12，因此，可以通過自旋注入磁化反轉來決定自旋MOS電晶體12、16的電 阻狀態，即，可以進行寫入。而且，將施加的電壓更換為圖6中的電壓Vbitl和電壓Vbit2 時，自旋MOS電晶體12中可以流過負的電流II，自旋MOS電晶體16中可以流過正的電流 12。如上所述，本實施方式中，η溝道自旋MOS電晶體12和η溝道自旋MOS電晶體16 中可以流過反方向的磁化反轉電流，因此，可以使自旋MOS電晶體12和自旋MOS電晶體16 的電阻狀態互補。本實施方式中，如圖6所示，η溝道自旋MOS電晶體16中開始流過自旋注入電流 時，過渡性地流過絕對值較大的負電流。自旋注入磁化反轉中，在從磁化固定層向自由層流 過自旋注入電流的方向上，需要較大的磁化反轉電流，因此，更希望如下構成自旋MOS晶體 管，即，源電極的鐵磁性層成為磁化固定層，漏電極的鐵磁性層成為自由層。上述寫入方法中，施加到各節點的電壓使用電源電壓Vdd和基準電壓GND，而流過自旋注入電流。該方法中，由於流過較大的電流，因此，可以不用準備電壓不同的電源，成為 電源電路小，趨向高集成化的方法。 雖然上述寫入方法中使用了電源電壓Vdd，但是，也可以將比電源電壓Vdd高的電 壓施加到節點51、52、32。另外，雖然上述寫入方法中使用了基準電壓GND，但是，也可以將 比基準電壓GND低的電壓施加到節點51、52、32。另外，雖然上述寫入方法中先進行在自旋MOS電晶體12中流過正的電流的程序， 但是，也可以如圖8所示先進行流過負的電流的程序。即，在節點41上施加電源電壓Vdd， 使節點51的電壓Vbitl為電源電壓Vdd，使節點52的電壓Vbit2為基準電壓GND。在該狀 態下，使節點32的電壓Vg為電源電壓Vdd時(圖8的時刻tl)，負的電流12從節點32通 過自旋MOS電晶體16和傳輸電晶體22流向節點52。然後，使節點32的電壓Vg為基準電 壓GND時(圖8的時刻t2)，自旋MOS電晶體16中不流過電流12。接著，使節點51的電壓 Vbitl為基準電壓GND、使節點52的電壓Vbit2為電源電壓Vdd後，使節點51的電壓Vbi11 為電源電壓Vdd時(圖8的時刻t3)，正的電流Il通過節點51、傳輸電晶體21和自旋MOS 電晶體12流向節點32。通過使節點51的電壓Vbitl為基準電壓GND，該電流Il不流動。如上所述，根據第一實施方式，使用自旋MOS電晶體作為非易失性存儲器元件，因 此，和使用MTJ元件的情況不同，可以抑制動作餘量的降低，並且可以抑制由MOS電晶體的 電阻值的偏差引起的誤動作。另外，根據第一實施方式，通過由相同工藝製作自旋MOS電晶體，能夠使電性能的 偏差非常小，因此可以得到高成品率的非易失性存儲器電路。(第二實施方式)下面，本發明的第二實施方式的非易失性存儲器電路如圖9所示。第二實施方式 的非易失性存儲器電路具有存儲器單元1A。該存儲器單元IA的結構為在圖1所示的第一 實施方式的存儲器單元1中，將存儲部10更換為存儲部10A，並且，將由η溝道MOS電晶體 構成的傳輸電晶體21、22更換為由ρ溝道MOS電晶體構成的傳輸電晶體21Α、22Α。存儲部 IOA的結構為在第一實施方式的存儲部10中，將ρ溝道MOS電晶體11、15更換為ρ溝道 自旋MOS電晶體11Α、15Α，並且，將η溝道自旋MOS電晶體12、16更換為η溝道MOS電晶體 12Α、16Α。ρ溝道自旋MOS電晶體11Α、15Α具有大致相同的電性能，η溝道MOS電晶體12Α、 16Α具有大致相同的電性能。另外，傳輸電晶體21Α、22Α具有大致相同的電性能。第二實施方式中，和第一實施方式相同，自旋MOS電晶體11A和自旋MOS電晶體 15Α被設定為，一個為低電阻狀態，另一個為高電阻狀態。例如，在電源啟動過程中，將自旋 MOS電晶體11A設定為低電阻狀態，將自旋MOS電晶體15Α設定為高電阻狀態。此外，以和 圖2所示情況相同的方法施加電壓。即，使節點31、32的電壓Vsp、Vg為電源電壓Vdd，然 後，將節點31的電壓Vsp逐漸降低到基準電壓GND。在時間τ 2之後判斷存儲部10A中存 儲的信息的狀態時，節點33的電壓Vl成為H電平，節點34的電壓V2成為L電平。即使在 切斷電源並再次啟動電源的情況下，該存儲部10A中存儲的信息的狀態也不變。而且，將自旋MOS電晶體IlA設定為高電阻狀態，將自旋MOS電晶體15Α設定為低 電阻狀態，並通過和圖3所示的情況相同的方法進行動作的情況下，在時間τ 2之後進行判 斷時，節點33的電壓Vl成為L電平，節點34的電壓V2成為H電平。即使在切斷電源並再 次啟動電源的情況下，該存儲部IOA中存儲的信息的狀態也不變。
這樣，第二實施方式的存儲器單元1A，能夠根據自旋MOS電晶體11A、15A的電阻狀 態取得2值的存儲器狀態，成為2值的非易失性存儲器單元。上述說明中，為了判斷存儲部IOA中存儲的信息的狀態，使用了如下方法，S卩，將 節點31的電壓Vsp固定為電源電壓Vdd，並使節點32的電壓Vg從電源電壓Vdd降低到基 準電壓GND。但是，如圖3所示，也可以使用如下方法，S卩，將節點32的電壓Vg固定為基準 電壓GND，並使節點31的電壓Vsp從基準電壓GND上升到電源電壓Vdd。第二實施方式中，和第一實施方式相同，也使用了即使供應的電壓較低、電阻狀態 也會產生變化的自旋MOS電晶體，因此，能夠縮短電壓差開始變大的時間τ 1，使存儲部IOA 中存儲的信息的狀態更快地穩定。因此，成為相對於電噪聲穩定的非易失性存儲器電路。接著，參照圖10說明第二實施方式的存儲器單元IA的寫入方法。圖10是說明第 二實施方式的存儲器單元IA的寫入方法的時序圖。圖10中，將流過自旋MOS電晶體IlA的電流設為13，將流過自旋MOS電晶體15Α 的電流設為14。其它附圖標記和第一實施方式相同。而且，電流13和電流14分別以從節 點31流向自旋MOS電晶體11Α、15Α的方向為正。首先，在節點41上施加基準電壓GND，使節點31的電壓Vsp和節點51的電壓 Vbitl為電源電壓Vdd，使節點52的電壓Vbit2為基準電壓GND。於是，節點33的電壓Vl 為電源電壓Vdd，節點34的電壓V2為基準電壓GND，並保持穩定。然後，如圖10所示，使節點51的電壓Vbitl為基準電壓GND(時刻tl)。於是，電 流13從節點31通過自旋MOS電晶體IlA和傳輸電晶體21A流向節點51，電源電壓Vdd被 串聯施加到自旋MOS電晶體IlA和傳輸電晶體21A。和第一實施方式相同，節點34的電壓 V2成為與自旋MOS電晶體IlA的閾值電壓Vth相比更小的電壓，並且，節點34被連接到自 旋MOS電晶體IlA的柵極，因此，自旋MOS電晶體IlA成為ON (導通)狀態，節點34的電壓 V2接近基準電壓GND，被維持在低電壓。這時，被施加到η溝道MOS電晶體12Α的柵極的電 壓V2接近基準電壓GND並被維持在低電壓，因此，η溝道MOS電晶體12Α中幾乎不流過電 流。接著，使節點52的電壓Vbit2為電源電壓Vdd(圖10的時刻t2)。於是，自旋MOS 電晶體IlA中不流過電流。然後，使節點31的電壓Vsp為基準電壓GND(圖10的時刻t3)。 於是，負的電流14從節點52通過傳輸電晶體22k和自旋MOS電晶體15A流向節點31。然 後，使節點31的電壓Vsp為電源電壓Vdd(圖10的時刻t4)。於是，自旋MOS電晶體15A中 不流過電流。通過上述寫入方法，自旋MOS電晶體IlA中可以流過正的電流13，自旋MOS電晶體 15A中可以流過負的電流14，因此，可以通過自旋注入磁化反轉來決定自旋MOS電晶體11A、 15A的電阻狀態，S卩，可以進行寫入。而且，更換圖10中的節點51的電壓Vbitl和節點52 的電壓Vbit2時，自旋MOS電晶體IlA中可以流過負的電流，自旋MOS電晶體15A中可以流 過正的電流。如上所述，第二實施方式中，自旋MOS電晶體IlA和自旋MOS電晶體15A中可以流 過反方向的自旋注入磁化反轉電流，因此，可以使自旋MOS電晶體IlA和自旋MOS電晶體 15A的電阻狀態互補。雖然上述寫入方法中使用了電源電壓Vdd，但是，也可以將比電源電壓Vdd高的電壓施加到節點51、52、31。另外，雖然上述寫入方法中使用了基準電壓GND，但是，也可以將 比基準電壓GND低的電壓施加到節點51、52、31。另外，雖然上述寫入方法中先進行在自旋MOS電晶體IlA中流過正的電流的程序， 但是，也可以先進行流過負的電流的程序。如上所述，根據第二實施方式，使用自旋MOS電晶體作為非易失性存儲器元件，因 此，和使用MTJ元件的情況不同，可以抑制動作餘量的降低，並且可以抑制由MOS電晶體的 電阻值的偏差引起的誤動作。另外，根據第二實施方式，通過由相同工藝製作自旋MOS電晶體，能夠使電性能的 偏差非常小，因此可以得到高成品率的非易失性存儲器電路。(第三實施方式)下面，本發明的第三實施方式的非易失性存儲器電路如圖11所示。第三實施方式 的非易失性存儲器電路具有存儲器單元1B。該存儲器單元IB的結構為在圖1所示的第一 實施方式的非易失性存儲器單元1中，將存儲部10更換為存儲部10B，並且，將由η溝道MOS 電晶體構成的傳輸電晶體21、22更換為由η溝道自旋MOS電晶體構成的傳輸電晶體21Β、 22Β。存儲部IOB的結構為在第一實施方式的存儲部10中，將η溝道自旋MOS電晶體12、 16更換為η溝道MOS電晶體12Α、16Α。η溝道自旋MOS電晶體21Β、22Β具有大致相同的電 性能，η溝道MOS電晶體12Α、16Α具有大致相同的電性能。第三實施方式中，自旋MOS電晶體21Β和自旋MOS電晶體22Β被設定為一個為低 電阻狀態，另一個為高電阻狀態。接著，對第三實施方式中的電源的啟動動作進行說明。首先，使節點41的電壓為 電源電壓Vdd，使節點51的電壓Vbitl和節點52的電壓Vbit2為基準電壓GND。然後，和圖3所示情況相同，將節點32的電壓Vg固定為基準電壓GND，使節點31 的電壓Vsp從基準電壓GND上升到電源電壓Vdd。在將自旋MOS電晶體21B設定為高電阻 狀態，將自旋MOS電晶體22B設定為低電阻狀態的情況下，和第一實施方式的圖3所示情況 相同，節點33的電壓Vl和節點34的電壓V2的電壓差逐漸變大。在時間τ2之後判斷時， 節點33的電壓Vl成為H電平，節點34的電壓V2成為L電平。即使在切斷電源並再次啟 動電源的情況下，該存儲器狀態也不變。而且，在將自旋MOS電晶體21Β設定為低電阻狀態，將自旋MOS電晶體22Β設定為 高電阻狀態，並通過和上述相同的程序進行動作的情況下，在時間τ 2之後進行判斷時，節 點33的電壓Vl成為L電平，節點34的電壓V2成為H電平。即使在切斷電源並再次啟動 電源的情況下，該存儲器狀態也不變。這樣，第三實施方式的非易失性存儲器電路，能夠根據自旋MOS電晶體21Β、22Β的 電阻狀態取得2值的存儲器狀態，成為2值的非易失性存儲器電路。即，該第三實施方式中， 由自旋MOS電晶體構成的傳輸電晶體21Β、22Β也和存儲部IOB —同起到存儲器的作用。第三實施方式中，和第一實施方式相同，也使用了即使供應的電壓較低、電阻狀態 也會變化的自旋MOS電晶體，因此，能夠縮短電壓差開始變大的時間τ 1，使非易失性存儲 器電路的存儲器狀態更快地穩定。因此，成為相對於電噪聲穩定的非易失性存儲器電路。接著，參照圖12說明第三實施方式的存儲器單元IB的寫入方法。圖12是說明第 三實施方式的存儲器單元IB的寫入方法的時序圖。
圖11中，將流過自旋MOS電晶體21B的電流設為15，將流過自旋MOS電晶體22B 的電流設為16。其它附圖標記和第一實施方式相同。而且，電流15以從節點51通過自旋 MOS電晶體21B流向節點33的方向為正，電流16以從節點52通過自旋MOS電晶體22B流 向節點；34的方向為正。首先，使節點41的電壓為電源電壓Vdd，使節點31的電壓Vsp為電源電壓Vdd，使 節點32的電壓Vg為基準電壓GND。然後，使節點51的電壓Vbitl為基準電壓GND，使節點 52的電壓Vbit2為電源電壓Vdd(參見圖12)。在該狀態下，自旋MOS電晶體21B、22B為ON 狀態。另外，由於節點33為低電壓，節點34為高電壓，因此，ρ溝道MOS電晶體11成為OFF 狀態，η溝道MOS電晶體12Α成為ON狀態，ρ溝道MOS電晶體15成為ON狀態，η溝道MOS 電晶體16Α成為OFF狀態。因此，自旋MOS電晶體21B、22B中不流過電流。接著，使節點51 的電壓Vbitl上升到電源電壓Vdd時，正的電流15從節點51通過自旋MOS電晶體21B和 η溝道MOS電晶體12Α流向節點32 (圖12的時刻tl)。這時，和第一實施方式中說明的相 同，節點33的電壓Vl比η溝道MOS電晶體16Α的閾值電壓低，η溝道MOS電晶體16Α維持 OFF狀態，MOS電晶體16A和自旋MOS電晶體22B中不流過電流。而且，該第三實施方式中， 更換了圖7所示的MOS電晶體和自旋MOS電晶體的Ids-Vds特性。S卩，圖7所示的上方的 曲線表示MOS電晶體12A的特性，下方的曲線表示自旋MOS電晶體21B的特性。然後，使節 點51的電壓Vbitl降低到基準電壓GND時，自旋MOS電晶體2IB中不流過電流(圖12的 時刻t2)。這時，ρ溝道MOS電晶體11和η溝道MOS電晶體16Α維持OFF狀態，ρ溝道MOS 電晶體15和η溝道MOS電晶體12Α維持ON狀態。在該狀態下，使節點52的電壓Vbit2降 低到基準電壓GND時，負的電流16從節點31通過ρ溝道MOS電晶體15和自旋MOS電晶體 22B流向節點52 (圖12的時刻t3)。這時，節點33的電壓Vl成為接近基準電壓GND的電 壓，η溝道MOS電晶體16Α為OFF狀態，η溝道MOS電晶體16Α中不流過電流。另外，ρ溝道 MOS電晶體15為ON狀態，因此，節點34的電壓V2成為接近電源電壓Vdd的電壓，ρ溝道 MOS電晶體11為OFF狀態，η溝道MOS電晶體12Α中不流過電流。然後，使節點52的電壓 Vbit2上升到電源電壓Vdd時，自旋MOS電晶體22B中不流過電流(圖12的時刻t4)。通過這種寫入方法，自旋MOS電晶體21B中可以流過正的電流15，自旋MOS電晶體 22B中可以流過負的電流16，可以進行寫入。而且，更換圖12中的節點51的電壓Vbitl和 節點52的電壓Vbit2時，自旋MOS電晶體21B中可以流過負的電流，自旋MOS電晶體22B 中可以流過正的電流。如上所述，第三實施方式中，自旋MOS電晶體21B和自旋MOS電晶體22B中可以流 過反方向的自旋注入磁化反轉電流，因此，可以使自旋MOS電晶體21B和自旋MOS電晶體 22B的電阻狀態互補。而且，雖然第三實施方式的寫入方法中，在節點51、節點52及節點31中施加了電 源電壓Vdd，但是，也可以施加比電源電壓Vdd高的電壓。另外，雖然第三實施方式的寫入 方法中，在節點51、節點52及節點32中施加了基準電壓GND，但是，也可以施加比基準電壓 GND低的電壓。另外，雖然上述寫入方法中先進行了在自旋MOS電晶體21B中流過正的電流的程 序，但是，也可以先進行在自旋MOS電晶體22B中流過負的電流的程序。如上所述，根據第三實施方式，使用自旋MOS電晶體作為非易失性存儲器元件，因此，和使用MTJ元件的情況不同，可以抑制動作餘量的降低，並且可以抑制由MOS電晶體的 電阻值的偏差引起的誤動作。另外，根據第三實施方式，自旋MOS電晶體位於反相環路的外側，因此，可以進一 步減少降低存儲器的動作餘量的因素，容易地得到大的動作餘量。另外，根據第三實施方式，通過由相同工藝製作自旋MOS電晶體21B、22B，電性能 的偏差非常小，因此可以得到高成品率的非易失性存儲器電路。(第四實施方式)下面，本發明的第四實施方式的非易失性存儲器電路如圖13所示。第四實施方式 的非易失性存儲器電路具有存儲器單元1C。該存儲器單元IC的結構為在圖11所示的第 三實施方式的存儲器單元IB中，將由η溝道自旋MOS電晶體構成的傳輸電晶體21Β、22Β更 換為由P溝道自旋MOS電晶體構成的傳輸電晶體21C、22C。ρ溝道自旋MOS電晶體21C、22C 具有大致相同的電性能。而且，第四實施方式中，自旋MOS電晶體21C和自旋MOS電晶體22C被設定為一 個為低電阻狀態，另一個為高電阻狀態。接著，對第四實施方式的存儲器單元IC中的電源的啟動動作進行說明。首先，使 節點41的電壓為基準電壓GND。接著，使節點51的電壓Vbitl和節點52的電壓Vbit2為 電源電壓Vdd。如圖2所示，將節點31的電壓Vsp固定為電源電壓Vdd，使節點32的電壓 Vg從電源電壓Vdd降低到基準電壓GND。在第四實施方式中，在將自旋MOS電晶體21C設定為低電阻狀態，將自旋MOS晶體 管22C設定為高電阻狀態的情況下，和圖2所示情況相同，節點33的電壓Vl和節點34的 電壓V2的電壓差逐漸變大。在時間τ 2之後進行判斷時，節點33的電壓Vl成為H電平， 節點34的電壓V2成為L電平。即使在切斷電源並再次啟動電源的情況下，該存儲器狀態 也不變。另外，在第四實施方式中，在將自旋MOS電晶體21C設定為高電阻狀態，將自旋MOS 電晶體22C設定為低電阻狀態，並通過和圖2所示情況相同的程序進行動作的情況下，在時 間τ 2之後進行判斷時，節點33的電壓Vl成為L電平，節點34的電壓V2成為H電平。即 使在切斷電源並再次啟動電源的情況下，該存儲器狀態也不變。這樣，第四實施方式的存儲器單元1C，能夠根據自旋MOS電晶體21C、22C的電阻狀 態取得2值的存儲器狀態，成為2值的非易失性存儲器單元。即，該第四實施方式中，由自 旋MOS電晶體構成的傳輸電晶體21C、22C也和存儲部IOB —同起到存儲器的作用。另外，根據第四實施方式，使用了即使供應的電壓較低電阻狀態也會變化的自旋 MOS電晶體，因此能夠減少電壓差開始變大的時間τ 1，使存儲器狀態更快地穩定。因此，成 為相對於電噪聲穩定的非易失性存儲器電路。接著，參照圖14說明第四實施方式的存儲器單元IC的寫入方法。圖14是說明第 四實施方式的存儲器單元IC的寫入方法的時序圖。圖13中，將流過自旋MOS電晶體21C的電流設為17，將流過自旋MOS電晶體22C 的電流設為18。其它附圖標記和第一實施方式相同。而且，電流17以從節點33通過自旋 MOS電晶體21C流向節點51的方向為正，電流18以從節點34通過自旋MOS電晶體22C流 向節點52的方向為正。
首先，使節點41的電壓為基準電壓GND，使節點31的電壓Vsp為電源電壓Vdd，使 節點32的電壓Vg為基準電壓GND。然後，使節點51的電壓Vbitl為電源電壓Vdd，使節點 52的電壓Vbit2為基準電壓GND(參見圖14)。接著，使節點51的電壓Vbitl降低到基準 電壓GND時，正的電流17從節點31通過ρ溝道MOS電晶體11和自旋MOS電晶體2IC流向 節點51 (圖14的時刻tl)。這時，節點34的電壓V2變低，MOS電晶體12A成為OFF狀態， MOS電晶體12A中不流過電流。另外，節點33的電壓Vl成為接近電源電壓Vdd的高電壓， 因此，P溝道MOS電晶體15成為OFF狀態，ρ溝道MOS電晶體15中幾乎不流過電流。然後， 使節點51的電壓Vbitl上升到電源電壓Vdd時，自旋MOS電晶體21C中不流過電流(圖 14的時刻t2)。接著，使節點52的電壓Vbit2上升到電源電壓Vdd時，負的電流18從節點 52通過自旋MOS電晶體22C和η溝道MOS電晶體16Α流向節點32 (圖14的時刻t3)。這 時，節點33的電壓Vl成為接近電源電壓Vdd的高電壓，MOS電晶體15為OFF狀態，MOS晶 體管15中不流過電流。另外，節點34的電壓V2成為比MOS電晶體12A的閾值電壓低的電 壓，因此，η溝道MOS電晶體12Α中幾乎不流過電流。然後，使節點52的電壓Vbit2下降到 基準電壓GND時，自旋MOS電晶體22C中不流過電流(圖14的時刻t4)。這樣，按照圖14所示的程序向節點51和節點52中施加高電壓和低電壓，即電壓 Vbitl和電壓Vbit2，由此，自旋MOS電晶體21C中可以流過正的電流17，自旋MOS電晶體 22C中可以流過負的電流18，可以寫入信息。而且，更換圖14中的節點51的電壓Vbitl和 節點52的電壓Vbit2時，自旋MOS電晶體21C中可以流過負的電流，自旋MOS電晶體22C 中可以流過正的電流。雖然第四實施方式的寫入方法中，在節點51、52及節點31中施加了電源電壓Vdd， 但是，也可以施加比電源電壓Vdd高的電壓。另外，雖然第四實施方式的寫入方法中，在節點51、52及節點32中施加了基準電 壓GND，但是，也可以施加比基準電壓GND低的電壓。另外，雖然上述寫入方法中先進行了在自旋MOS電晶體21C或自旋MOS電晶體22C 中流過正的電流的程序，但是，也可以先進行流過負的電流的程序。另外，在第四實施方式中，自旋MOS電晶體21C和自旋MOS電晶體22C中可以流過 反方向的磁化反轉電流，因此，可以使自旋MOS電晶體21C和自旋MOS電晶體22C的電阻狀 態互補。如上所述，根據第四實施方式，使用自旋MOS電晶體作為非易失性存儲器元件，因 此，和使用MTJ元件的情況不同，可以抑制動作餘量的降低，並且可以抑制由MOS電晶體的 電阻值的偏差引起的誤動作。另外，根據第四實施方式，自旋MOS電晶體21C、22C位於反相環路的外側，因此，可 以進一步減少降低存儲器的動作餘量的因素，容易地得到大的動作餘量。另外，根據第四實施方式，通過由相同工藝製作自旋MOS電晶體21C、22C，使電性 能的偏差非常小，可以得到高成品率的非易失性存儲器電路。(第五實施方式)下面，本發明的第五實施方式的非易失性存儲器電路如圖15所示。第五實施方式 的非易失性存儲器電路具有矩陣狀排列的多個存儲器單元1、字線WL、位線BL1、BL2、解碼 電路 101、102、驅動電路 201 和吸收電路(sinker circuit or sink circuit) 202。存儲器單元1的結構和第一至第四實施方式任意其一的非易失性存儲器電路的存儲器單元相同。 字線WL對應各行設置，並被連接到對應的行的存儲器單元1的節點41和解碼電路101、102 上。位線BL1、BL2對應各列設置，並被分別連接到對應的列的存儲器單元1的節點51、52 上。解碼電路101、102通過選擇字線WL來進行矩陣狀排列的多個存儲器單元的行的 選擇。另外，為了對存儲器單元1進行寫入及讀出，解碼電路101中，相對各行設置兩個選 擇電晶體111、113，解碼電路102中，相對各行設置兩個選擇電晶體112、114。選擇電晶體 111的柵極被連接到解碼電路101，漏極被連接到電源電壓Vdd，源極被連接到對應的行的 存儲器單元1的節點31。選擇電晶體113的柵極被連接到解碼電路101，源極被連接到基 準電壓GND，漏極被連接到對應的行的存儲器單元1的節點32。選擇電晶體112的柵極被 連接到解碼電路102，源極被連接到基準電壓GND，漏極被連接到對應的行的存儲器單元1 的節點31。選擇電晶體114的柵極被連接到解碼電路102，漏極被連接到電源電壓Vdd，源 極被連接到對應的行的存儲器單元1的節點32。即，選擇電晶體111和選擇電晶體112分 別由解碼電路101和解碼電路102來選擇，選擇電晶體113和選擇電晶體114分別由解碼 電路101和解碼電路102來選擇。驅動電路201和吸收電路202選擇矩陣狀排列的多個存儲器單元1的列，並在選 擇的列的位線BL1、BL2中流過電流。因此，驅動電路201中，與各列對應設置兩個選擇晶體 管211、213，吸收電路202中，與各列對應設置兩個選擇電晶體212、214。選擇電晶體211的 柵極被連接到驅動電路201，漏極被施加高電壓(例如，電源電壓Vdd以上)，源極被連接到 對應的列的位線BL1。選擇電晶體213的柵極被連接到驅動電路201，漏極被施加高電壓， 源極被連接到對應的列的位線BL2。另外，選擇電晶體212的柵極被連接到吸收電路202， 源極被施加低電壓(例如，基準電壓GND以下)，漏極被連接到對應的列的位線BL1。選擇 電晶體214的柵極被連接到吸收電路202，源極被施加低電壓，漏極被連接到對應的列的位 線 BL2。這些選擇電晶體111、112、113、114、211、212、213、214相對於多個存儲器單元1佔
有非常小的面積。而且，圖15中，可以施加高電壓和低電壓，而將高電壓設為電源電壓Vdd，將低電 壓設為基準電壓GND時，面積變小，因此是優選的。根據第五實施方式，無需在存儲器單元內增加電晶體數即可構成非易失性存儲器 電路，因此能夠得到高集成化的非易失性存儲器電路。如上所述，根據第一至第五實施方式的每一個的非易失性存儲器電路，存儲器單 元中使用自旋MOS電晶體，而自旋MOS電晶體具有非易失性存儲器功能，因此，不進行讀出 動作或寫入動作時，可以切斷電源。因此，可以實現低消耗電力的存儲器電路。另外，存儲 器具有非易失性，因此具有每次接通電源時不需要向存儲器單元寫入的優點。由於是非易 失性存儲器，因此，具有即使突然切斷電源，存儲器信息也不會消失的優點。另外，由於即使 突然切斷電源也能維持存儲器信息，因此不需要備份用的存儲器，可以縮小系統整體。由此，各實施方式的非易失性存儲器電路可以用於邏輯存儲器(logic-in memory)，而該邏輯存儲器可以用於易失性存儲器的備份。另外，各實施方式的非易失性存儲器電路可以用於使用了電源門控技術的電路的
17存儲器。 另外，各實施方式的非易失性存儲器電路可以用作FPGA(FieldProgrammalbe Gate Array 現場可編程門陣列)的配置存儲器。
權利要求
1.一種非易失性存儲器電路，其特徵在於，其具備第一 ρ溝道MOS電晶體，具有作為源極和漏極中的一個的第一電極和作為另一個的第 二電極，所述第一電極被連接到第一布線；第二 ρ溝道MOS電晶體，具有作為源極和漏極中的一個的第三電極和作為另一個的第 四電極，所述第三電極被連接到所述第一布線，所述第四電極被連接到所述第一 P溝道MOS 電晶體的柵極，該第二 P溝道MOS電晶體的柵極被連接到所述第一 ρ溝道MOS電晶體的所 述第二電極；第一 η溝道自旋MOS電晶體，具有作為源極和漏極中的一個的第五電極和作為另一個 的第六電極，所述第五電極被連接到第二布線，所述第六電極被連接到所述第一 P溝道MOS 電晶體的所述第二電極，該第一 η溝道自旋MOS電晶體的柵極被連接到所述第二 ρ溝道MOS 電晶體的所述第四電極；第二 η溝道自旋MOS電晶體，具有作為源極和漏極中的一個的第七電極和作為另一個 的第八電極，所述第七電極被連接到所述第二布線，所述第八電極被連接到所述第二 P溝 道MOS電晶體的所述第四電極，該第二 η溝道自旋MOS電晶體的柵極被連接到所述第一 ρ 溝道MOS電晶體的所述第二電極；第一 η溝道MOS電晶體，具有作為源極和漏極中的一個的第九電極和作為另一個的第 十電極，所述第九電極被連接到所述第一 P溝道MOS電晶體的所述第二電極，所述第十電極 被連接到第三布線，該第一 η溝道MOS電晶體的柵極被連接到第四布線；以及第二 η溝道MOS電晶體，具有作為源極和漏極中的一個的第十一電極和作為另一個的 第十二電極，所述第十一電極被連接到所述第二 P溝道MOS電晶體的所述第四電極，所述第 十二電極被連接到第五布線，該第二 η溝道MOS電晶體的柵極被連接到所述第四布線。
2.根據權利要求1所述的非易失性存儲器電路，其特徵在於在將所述第一布線的電壓設定為H電平，將所述第二布線的電壓設定為L電平，將所述 第四布線的電壓設定為H電平，並使施加到所述第三和第五布線中的一條布線上的電壓為 H電平，使施加到另一條布線上的電壓為L電平後，通過使所述一條布線的電壓為L電平或 者使所述另一條布線的電壓為H電平，在所述第一和第二 η溝道自旋MOS電晶體的一個中 流過電流，來向所述一個η溝道自旋MOS電晶體進行寫入。
3.根據權利要求1所述的非易失性存儲器電路，其特徵在於在將所述第一布線的電壓設定為H電平，將所述第二布線的電壓設定為L電平，將所述 第四布線的電壓設定為H電平，並使施加到所述第三和第五布線中的一條布線上的電壓為 H電平，使施加到另一條布線上的電壓為L電平後，通過使所述第二布線的電壓為H電平，在 所述第一和第二 η溝道自旋MOS電晶體的一個中流過電流，來向所述一個η溝道自旋MOS 電晶體進行寫入。
4.一種非易失性存儲器電路，其特徵在於，其具備第一 P溝道自旋MOS電晶體，具有作為源極和漏極中的一個的第一電極和作為另一個 的第二電極，所述第一電極被連接到第一布線；第二 P溝道自旋MOS電晶體，具有作為源極和漏極中的一個的第三電極和作為另一個 的第四電極，所述第三電極被連接到所述第一布線，所述第四電極被連接到所述第一 P溝 道自旋MOS電晶體的柵極，該第二 ρ溝道自旋MOS電晶體的柵極被連接到所述第一 ρ溝道自旋MOS電晶體的所述第二電極；第一 η溝道MOS電晶體，具有作為源極和漏極中的一個的第五電極和作為另一個的第 六電極，所述第五電極被連接到第二布線，所述第六電極被連接到所述第一 P溝道自旋MOS 電晶體的所述第二電極，該第一 η溝道MOS電晶體的柵極被連接到所述第二 ρ溝道自旋MOS 電晶體的所述第四電極；第二 η溝道MOS電晶體，具有作為源極和漏極中的一個的第七電極和作為另一個的第 八電極，所述第七電極被連接到所述第二布線，所述第八電極被連接到所述第二 P溝道自 旋MOS電晶體的所述第四電極，該第二 η溝道MOS電晶體的柵極被連接到所述第一 ρ溝道 自旋MOS電晶體的所述第二電極；第一 ρ溝道MOS電晶體，具有作為源極和漏極中的一個的第九電極和作為另一個的第 十電極，所述第九電極被連接到所述第一 P溝道自旋MOS電晶體的所述第二電極，所述第十 電極被連接到第三布線，該第一 P溝道MOS電晶體的柵極被連接到第四布線；以及第二 P溝道MOS電晶體，具有作為源極和漏極中的一個的第十一電極和作為另一個的 第十二電極，所述第十一電極被連接到所述第二 P溝道自旋MOS電晶體的所述第四電極，所 述第十二電極被連接到第五布線，該第二 P溝道MOS電晶體的柵極被連接到所述第四布線。
5.根據權利要求4所述的非易失性存儲器電路，其特徵在於在將所述第一布線的電壓設定為H電平，將所述第二布線的電壓設定為L電平，將所述 第四布線的電壓設定為L電平，並使施加到所述第三和第五布線中的一條布線上的電壓為 H電平，使施加到另一條布線上的電壓為L電平後，通過使所述一條布線的電壓為L電平，在 所述第一和第二 P溝道自旋MOS電晶體的一個中流過電流，來向所述一個ρ溝道自旋MOS 電晶體進行寫入。
6.根據權利要求4所述的非易失性存儲器電路，其特徵在於在將所述第一布線的電壓設定為H電平，將所述第二布線的電壓設定為L電平，將所述 第四布線的電壓設定為L電平，並使施加到所述第三和第五布線中的一條布線上的電壓為 H電平，使施加到另一條布線上的電壓為L電平後，通過使所述第一布線的電壓為L電平，在 所述第一和第二 P溝道自旋MOS電晶體的一個中流過電流，來向所述一個ρ溝道自旋MOS 電晶體進行寫入。
7.一種非易失性存儲器電路，其特徵在於，其具備第一 ρ溝道MOS電晶體，具有作為源極和漏極中的一個的第一電極和作為另一個的第 二電極，所述第一電極被連接到第一布線；第二 P溝道MOS電晶體，具有作為源極和漏極中的一個的第三電極和作為另一個的第 四電極，所述第三電極被連接到所述第一布線，所述第四電極被連接到所述第一 P溝道MOS 電晶體的柵極，該第二 P溝道MOS電晶體的柵極被連接到所述第一 ρ溝道MOS電晶體的所 述第二電極；第一 η溝道MOS電晶體，具有作為源極和漏極中的一個的第五電極和作為另一個的第 六電極，所述第五電極被連接到第二布線，所述第六電極被連接到所述第一 P溝道MOS晶體 管的所述第二電極，該第一 η溝道MOS電晶體的柵極被連接到所述第二 ρ溝道MOS電晶體 的所述第四電極；第二 η溝道MOS電晶體，具有作為源極和漏極中的一個的第七電極和作為另一個的第八電極，所述第七電極被連接到所述第二布線，所述第八電極被連接到所述第二 P溝道MOS 電晶體的所述第四電極，該第二 η溝道MOS電晶體的柵極被連接到所述第一 ρ溝道MOS晶 體管的所述第二電極；第一 η溝道自旋MOS電晶體，具有作為源極和漏極中的一個的第九電極和作為另一個 的第十電極，所述第九電極被連接到所述第一 P溝道MOS電晶體的所述第二電極，所述第十 電極被連接到第三布線，該第一 η溝道自旋MOS電晶體的柵極被連接到第四布線；以及第二 η溝道自旋MOS電晶體，具有作為源極和漏極中的一個的第十一電極和作為另一 個的第十二電極，所述第十一電極被連接到所述第二 P溝道MOS電晶體的所述第四電極，所 述第十二電極被連接到第五布線，該第二 η溝道自旋MOS電晶體的柵極被連接到所述第四 布線。
8.根據權利要求7所述的非易失性存儲器電路，其特徵在於在將所述第一布線的電壓設定為H電平，將所述第二布線的電壓設定為L電平，將所述 第四布線的電壓設定為H電平，並使施加到所述第三和第五布線中的一條布線上的電壓為 H電平，使施加到另一條布線上的電壓為L電平後，通過使所述一條布線的電壓為L電平或 者使所述另一條布線的電壓為H電平，在所述第一和第二 η溝道自旋MOS電晶體的一個中 流過電流，來向所述一個η溝道自旋MOS電晶體進行寫入。
9.一種非易失性存儲器電路，其特徵在於，其具備第一 ρ溝道MOS電晶體，具有作為源極和漏極中的一個的第一電極和作為另一個的第 二電極，所述第一電極被連接到第一布線；第二 P溝道MOS電晶體，具有作為源極和漏極中的一個的第三電極和作為另一個的第 四電極，所述第三電極被連接到所述第一布線，所述第四電極被連接到所述第一 P溝道MOS 電晶體的柵極，該第二 P溝道MOS電晶體的柵極被連接到所述第一 ρ溝道MOS電晶體的所 述第二電極；第一 η溝道MOS電晶體，具有作為源極和漏極中的一個的第五電極和作為另一個的第 六電極，所述第五電極被連接到第二布線，所述第六電極被連接到所述第一 P溝道MOS晶體 管的所述第二電極，該第一 η溝道MOS電晶體的柵極被連接到所述第二 ρ溝道MOS電晶體 的所述第四電極；第二 η溝道MOS電晶體，具有作為源極和漏極中的一個的第七電極和作為另一個的第 八電極，所述第七電極被連接到所述第二布線，所述第八電極被連接到所述第二 P溝道MOS 電晶體的所述第四電極，該第二 η溝道MOS電晶體的柵極被連接到所述第一 ρ溝道MOS晶 體管的所述第二電極；第一 P溝道自旋MOS電晶體，具有作為源極和漏極中的一個的第九電極和作為另一個 的第十電極，所述第九電極被連接到所述第一P溝道MOS電晶體的所述第二電極，所述第十 電極被連接到第三布線，該第一 P溝道自旋MOS電晶體的柵極被連接到第四布線；以及第二 P溝道自旋MOS電晶體，具有作為源極和漏極中的一個的第十一電極和作為另一 個的第十二電極，所述第十一電極被連接到所述第二P溝道MOS電晶體的所述第四電極，所 述第十二電極被連接到第五布線，該第二 P溝道自旋MOS電晶體的柵極被連接到所述第四 布線。
10.根據權利要求9所述的非易失性存儲器電路，其特徵在於在將所述第一布線的電壓設定為H電平，將所述第二布線的電壓設定為L電平，將所述 第四布線的電壓設定為L電平，並使施加到所述第三和第五布線中的一條布線上的電壓為 H電平，使施加到另一條布線上的電壓為L電平後，通過使所述一條布線的電壓為L電平或 者使所述另一條布線的電壓為H電平，在所述第一和第二 p溝道自旋MOS電晶體的一個中 流過電流，來向所述一個P溝道自旋MOS電晶體進行寫入。
全文摘要
本發明提供使用自旋MOS電晶體的非易失性存儲器電路，其具備第一p溝道MOS電晶體，具有作為源極和漏極中的一個的第一電極和作為另一個的第二電極；第二p溝道MOS電晶體，具有作為源極和漏極中的一個的第三電極和作為另一個的第四電極；第一n溝道自旋MOS電晶體，具有作為源極和漏極中的一個的第五電極和作為另一個的第六電極；第二n溝道自旋MOS電晶體，具有作為源極和漏極中的一個的第七電極和作為另一個的第八電極；第一n溝道MOS電晶體，具有作為源極和漏極中的一個的第九電極和作為另一個的第十電極；以及第二n溝道MOS電晶體，具有作為源極和漏極中的一個的第十一電極和作為另一個的第十二電極。
文檔編號G11C11/16GK102148055SQ20101050992
公開日2011年8月10日 申請日期2010年10月14日 優先權日2010年2月8日
發明者丸龜孝生, 井口智明, 杉山英行, 棚本哲史, 石川瑞惠, 齊藤好昭 申請人:株式會社東芝