具有q監控器的數位訊號接收機的製作方法

2023-06-21 08:03:16 4

專利名稱：具有q監控器的數位訊號接收機的製作方法
技術領域：
本發明涉及電信領域，並且更特別地涉及一種具有Q監控器的數字 信號接收機，它能夠用於在很高比特率下操作的光傳輸網絡中。
背景技術：
通過引用的方式包含於此的ITU推薦ITU-T 0.201描述了 Q因子測 量設備， 一般也稱為Q監控器。Q監控器是一種用於高速光信號性能監 控的功能強大的電路，也是用於在基於EDC (電子色散補償)的接收機 中自適應調節判決門限、判決相位和如放大增益或均衡器設置之類的其 他參數的傳感器。在圖1中示出的從ITU-T O.201中獲得的基本Q監控器電路，使用 兩個判決信道，其中一個信道工作於最佳採樣點(再生的輸入信號)， 而另 一個信道在幅度/相位的維度上掃描輸入信號。針對不同的監控器門 限和相位來比較(EXOR，異或)和整合(差錯計數器)兩個判決信道 的輸出。這樣就得到一維或二維的眼圖輪廓。如果使用算法來從這一測 量得到最佳判決門限和相位，接收機就工作在它的最佳採樣點並且還為 了性能監控的目的而計算Q因子。Q因子測量是一種用於光信道特徵描述的現有方法。特別地，在低 比特差錯率下，該方法具有比需要在從統計學上說重要的時間段內計算 比特差錯的傳統BER測量耗費的時間更少的優勢。Q因子定義為數字 信號接收機的判決電路的(電)信噪比。在通過引用的方式包含於此的EP0 923204 A2中也描述了Q監控 器。同樣通過引用的方式包含於此的EP 1 445 879 Al以可以交替地工作 於監控器和數據處理模式下的兩個判決信道的方式修改了基本的Q監
控器概念。在兩個判決信道之後的交叉交換為數據和監控器路徑選擇合 適的判決信道。這樣就能夠有效地補償電路中所有的相位和幅度偏移。但是，現有的Q監控器不是很適合遠大於10Gbit/s的最高比特率應 用。此外，對於最高比特率信號的進一步處理(也就是開銷處理、FEC 等)，典型地將這樣的信號轉換成並行格式。因此，本發明的一個目的是提供一種具有Q監控器的數位訊號接收 機，其適合於優選地在40Gbit/s及以上的最高比特率應用。發明內容這些目的以及以下將要提到的其它目的通過一種用於高比特率數 字信號的數位訊號接收機來實現，該數位訊號接收機具有串行信號輸入 和N個並行數位訊號輸出，其中NM。該接收機包括至少N+l個數字 採樣信道、用於對所述採樣信道中的至少兩個信道的輸出信號進行比較 的Q監控器、以及用於可控地將所述採樣信道中的N個信道連接到所 述輸出端並將所述採樣信道中的至少兩個信道連接到所述Q監控器的 交換架構。通過這種設計，可以使用N個採樣信道來提供N個輸出信號，而 同時Q監控器使用至少一個其餘的採樣信道來掃描眼圖。通過在不同的 測量輪次(measurement run)中使用不同的採樣信道來生成輸出信號和 掃描眼圖，可以一個接一個地掃描所有採樣信道並且可以優化諸如判決 相位和/或門限值之類的操作參數。交換架構、採樣信道和Q監控器可 以由微控制器控制，該微控制器可以在接收機內部或外部。與現有的實現相比，由於相同級別的性能需要更少的附加硬體，本 發明更適合40Gbps和其他高比特率的應用，這樣就提高了靈敏度，減 小了功耗和在矽上所佔用的區域。由於只需要填充有限數量的交叉點，所以Z字形或輪循 (round-robin)調度減小了在判決信道之後的交換矩陣的複雜性/大小。


現在將參考附圖來描述本發明的優選實施例，其中圖1示出了現有技術的具有Q監控器的判決電路；圖2示出了具有Q監控器的由處理器控制的接收機；圖3a示出了根據本發明的具有Q監控器的接收機；圖3b示出了具有備選時鐘生成器的圖3a的接收機；圖4示出了具有優化的判決點的眼圖；以及圖5示出了本發明的優選實施例中所使用的Z字形調度規則。
具體實施方式
圖1示出了如上所述的已知的判決電路。將所接收的經0/E轉換的 模擬輸入信號IO饋送到兩個判決電路11和12,這兩個電路都由恢復時 鍾信號16提供時鐘。由EXOR門13對兩個判決電路11、 12的輸出進 行比較，將EXOR門13的輸出饋送到差錯計數器14。計數值表示偽差 錯並且被由軟體驅動的控制單元15用來調節判決門12的門限。這種方法適合於上至10Gbit/s的中等比特率。更高比特率典型地需 要並行處理。圖2示出了具有可變增益放大器(VGA) 21、均衡器(EQ) 22、 時鐘恢復電路23、 Q監控器與解復用電路的組合24和微控制器25的接 收機。應當注意，微控制器25也可以在接收機外部並能夠例如在網絡 節點中控制更多接收機。所接收的經0/E轉換的數據信號20首先由放大器21放大並被饋送 到均衡器22,該均衡器補償由於光域中的色散效應而導致的信號失真。 均衡器22可以實現為例如線性均衡器、判決反饋均衡器或橫向濾波器。 將均衡信號分支到時鐘恢復電路23和Q監控器與解復用電路24。時鐘 恢復23將恢復的時鐘信號發送到Q監控器與解復用電路24，該Q監控 器與解復用電路24輸出偽差錯信號27和並行格式的恢復信號26,該偽 差錯信號27由微控制器25讀取。作為對偽差錯信號27的響應，微控 制器確定Q監控器與解復用電路24的相位和/或門限的調節參數28。另 夕卜，微控制器優選地也能夠生成用於均衡器22和放大器21的調節參數28，、 28"。圖2中的Q監控器與解復用電路24和時鐘恢復23在圖3a中更詳 細地示出。將來自於圖2中的可選均衡器22的接收信號20，分支到Q 監控器與解復用電路24和時鐘恢復23。電路24包括五個採樣信道(SCO 到SC4) 31到35，其並行地接收信號輸入20，、交換矩陣36、 EXOR 電路37、差錯計數器38、在信號輸出26處的可選D觸發器40和附加 時鐘輸出的可選的1:16分頻器。標註為SCO到SC4的五個採樣信道31-35是具有可調節相位和門限 值的判決門。每個釆樣信道包括採樣器、門限/偏移補償和移相器。移相 器具有低於0.5每秒每步長的高精確度並使得可以相對於43Gbit/s時鐘 進行全4 UI相移。每個採樣信道使得可以具有覆蓋模擬輸入信號的整 個範圍的門限範圍。實際有用的值是士250mV。在優選實施例中，使用簡單的向量相加的方法來實現採樣信道 31-35的移相器時鐘信號具有正弦波的形式。將時鐘信號的分別相互 移相90。的四個副本組合成加權和。這一加權和的結果又是一個時鐘信 號，但是具有依賴於所使用的加權因子的相移。通過簡單地調節移相器 中的加權因子，可以創建任意期望的相移時鐘。應當注意，如果允許加權因子是負數，作為對輸入時鐘的四個相互 移相的副本的替代，在0。和90。的兩個副本也可以起作用。通過交換矩陣36,每個採樣信道可以交替地連接到EXOR門37和 四個並行輸出端26中的一個輸出端。交換矩陣36由微控制器25以採 樣信道31-35根據預定調度以交替順序連接到四個輸出端26和EXOR 門37的方式來控制。依賴於所使用的調度，交換矩陣36的所有交叉點不一定要填充有 交換單元。在優選實施例中，使用了圖5所示出的Z字形調度。因此， 交換矩陣如圖3a所示地填充。特別地，交換矩陣具有以下交換單元-用於將採樣信道31， 33或35連通到EXOR門37的第一輸入的 三個交換單元，-用於將採樣信道32或34連通到EXOR門37的第二輸入的兩個交換單元，-用於將採樣信道31或32連通到第一輸出端的兩個交換單元， -用於將採樣信道32或33連通到第二輸出端的兩個交換單元， -用於將採樣信道33或34連通到第三輸出端的兩個交換單元，以及-用於將採樣信道34或35交換到第四輸出端的兩個交換單元。 在通過引用的方式包含於此的EP 1445863中描述了可用於在交換 矩陣中帶來益處的基本交換單元。每個判決門都接收同一信號輸入20，。但是，應當清楚，五個判決 門不是全部同時操作而是各自移位與輸入信號的 一個比特對應的時間 量。為了完成這一點，採樣信道由作為信號20'的數據速率的1/4的激 勵時鐘提供時鐘並工作在激勵時鐘的不同相位值。時鐘移位優選地通過 在每個判決門中設置適當的相位值來實現。例如，每次通過交換矩陣36 連接到輸出端的四個採樣信道可以分別具有0°、 90。、 180。和270°的相 位值。在具有N個輸出端的一般情況下，各採樣信道的相位相互移相的 值將是2兀/N。作為替代，採樣信道31 -35可以結合在時間上相互移位的不同時鐘作。在後一種情況下，例如通過計數器來實現的時鐘分頻器可以分別連 接在採樣信道的時鐘輸入之前。根據本發明的原理，可以同時使用第五採樣信道來掃描另一個採樣 信道的眼圖。這將在下面參考圖5更詳細地說明。在優選實施例中，數據速率是針對OTU-3而定義的速率，也就是 43Gbit/s。因此，激勵時鐘是10.75GHz。作為本發明的可選改進，可以在輸出端26提供D ("延遲")觸發 器(DFF)40。當時鐘選通時，DFF將它的輸入傳送到輸出。因此，數 據輸出在它到達輸入處之後的一個時鐘循環時被送到輸出。DFF 40由 激勵時鐘信號26，提供時鐘，所以所有的四個並行輸出端26以相同的時 鐘相位傳送它們各自的輸出信號。 在時鐘輸出端進一步地提供時鐘信號26，。另外，作為激勵時鐘的 1/16的較低速率的時鐘信號來自時鐘分頻器39並在各自的低速時鐘輸 出端被提供以支持接收機中的附加功能(沒有示出)，這超出了本發明 的範圍。EXOR門37的輸出被饋送到差錯計數器38並被計算為偽差錯。微 控制器25可以在預定的間隔讀出並重新設置差錯計數器38，並使用差 錯計數來根據調節算法調節採樣信道31-35的相位和/或門限參數。用以根據差錯率來確定調節參數的各種算法同樣是已知的並且可 以由本領域普通技術人員在無需過多實驗的情況下實現。 一般原理是調 節各自的參數，諸如判決相位和門限、均衡器參數或放大率，使得差錯 率最小化。例如，在通過引用的方式包含於此的C. Haslach的題目為 "Method and Apparatus for Controlling the Decision Point of a Receiver for Digital Communication Signals"的未公開的歐洲專利申請05292228中描 述了使得可以設置初始相位和門限值的算法。圖4中示出了接收機中對判決點的精確控制的重要性，其示出了在 通過色散光纖鏈路之後接收信號的眼圖。由於色散，相鄰的比特值重疊， 因此如果沒有精確地設置判決點就會導致錯誤的判決。特別地，眼圖1 和3是"錯誤"的眼圖，而由判決相位DPH和判決門限DTH限定的最佳 判決點位於右邊的眼圖2的中間。回到圖3a,時鐘恢復23的功能是生成並為解復用器和Q監控器電 路24提供恢復的時鐘。它基本上包括鎖相環，該鎖相環包括相位檢測 器43、低通濾波器44和壓控振蕩器(VCO) 42。VCO 42遞送21.5 GHz的時鐘信號。相位檢測器43檢測所接收的 數據脈沖與來自VCO 42的時鐘信號之間的相位偏移並提供對應的調節 電壓，該調節電壓在經過低通濾波後施加於VC0 42的控制端。分頻器 46將VCO 42的輸出時鐘信號除以2並將4個分別在0。、 90。、 180°和 270°的10.75 GHz的時鐘信號作為激勵時鐘提供給電路24。正如已經說明的，採樣信道31-35中的移相器通過簡單的向量相加 根據這些相互移相的時鐘創建正確移相的時鐘信號。可以通過調節所使
用的加權因子來調節相移。作為替代，VCO 42和相位檢測器43可以工作在1:4的時鐘分頻器 所沿循的43 GHz的全速率下，以生成0°、 90。、 180。和270。的時鐘。圖3b示出了時鐘恢復23的另一個實施例。在這一實施例中，時鐘 恢復基於四分之一速率(例如10.75 GHz)的正交VCO (QVCO) 45, 該QVCO 45生成四個具有0°、 90°、 180°和270。相位關係的時鐘。EXOR 門41用於根據QVCO 45的0°和90。時鐘輸出為在圖3a中工作在半速 率模式下的相位檢測器43生成21.5 GHz的時鐘。基於四分之一速率QVCO 25的備選時鐘恢復是用四分之一速率 (例如10.75 GHz)的時鐘來操作相位檢測器43。圖5的表格中示出了五個採樣信道31-35的交替操作的示例。表格 的每行與Q監控器的測量輪次對應。這樣的眼圖測量是用傳統的Q監 控器來執行的，也就是，通過在測量輪次期間改變第五採樣信道的相位 和/或門限值並對每個相位/門限配置的偽差錯進行計數來執行。依賴於控制算法所需要的Q因子測量的精確度， 一次測量的合理時 間在lps和100ps之間。測量次數需要適應於輸入信號的噪聲分布。前四列表明哪一個採樣信道通過交換矩陣36連接到四個並行輸出 端26中的哪一個。五個採樣信道標識為SCO、 SC1、 SC2、 SC3和SC4, 並行輸出端標識為DSO、 DS1、 DS2和DS3。第五列表示在該測量輪次 期間哪些採樣信道通過EXOR門37被饋送到差錯計數器38。最後一列 表示五個採樣信道31-35中的哪一個信道在該測量輪次期間被優化。這 始終是如下採樣信道，該採樣信道未連接到一個輸出端且在測量輪次期 間改變相位和門限值以掃描它的眼圖。因此，例如在第l行中，SCO連接到DSO, SC1連接到DS2， SC2 連接到DS3,並且SC4連接到DS3。 EXOR 37同時接收採樣信道SC1 和SC2的輸出，該輸出不被用作由微控制器25掃描並優化的活動的輸 出。如可以從圖5觀察到的，只有一個輸出信號的分配在一個測量輪次 與下一個測量輪次之間會改變。這一個輸出信號顯示為灰色陰影。例如，
從第1行到第2行，只有分配給輸出端DS2的採樣信道從SC1改變到 SC2，而現在在下一個測量輪次期間優化SC1。在圖5中，這產生Z字形圖案，所以這種操作模式稱為Z字形調度。 應當清楚，同樣可以使用諸如輪循等其他調度，這依賴於交換矩陣36 是怎樣設計的。所描述的接收機的一個特別的優勢是，它可以通過一次只使用一個 採樣信道用於數據輸出而針對10 Gbit/s操作也能無需任何修改地用在 HF路徑中。應當清楚，本發明並不限於四比特寬的並行數據輸出，而是可以用 類似的方式等同地實現任意其他合適的並行格式。例如，當所示出的四 比特寬的輸出提供半位元組(半字節)時，兩比特並行輸出將提供"炸 彈(crump)" (2比特)並且八比特寬的輸出將針對每個時鐘循環發送整 個字節。還應當清楚，對於N比特寬的輸出信號，可以提供多於N+1個採 樣信道。在這種情況下，可以並行測量若千眼圖。因此，例如對於8比 特寬的輸出信號，可以提供10個採樣信道使得8個採樣信道用於生成 並行輸出信號而兩個採樣信道用於Q監控器測量。
權利要求
1.一種用於高比特率數位訊號的數位訊號接收機，包括串行信號輸入(20，20′)和N個並行數位訊號輸出(26)，其中N＞1，所述接收機進一步包括至少N+1個數字採樣信道(31-35)；用於對所述採樣信道(31-35)中的至少兩個信道的輸出信號進行比較的Q監控器電路；以及用於可控地將所述採樣信道(31-35)中的N個信道連接到所述輸出端(26)並將所述採樣信道(31-35)中的至少兩個信道連接到所述Q監控器(37，38)的交換架構(36)。
2. 根據權利要求1所述的信號接收機，其中所述Q監控器包括 EXOR門(37 )和差錯計數器(38 )。
3. 根據權利要求1所述的信號接收機，包括連接在所述交換架構 (36)和所述輸出端(26)之間的D觸發器(40)。
4. 根據權利要求1所述的信號接收機，進一步包括微控制器，所述 微控制器用於配置所述交換架構，讀出所述Q監控器的偽差錯計數值， 以及為通過所述交換架構(36)連接到所述Q監控器上的所述採樣信道(31-35)中的至少一個信道確定至少一個優化參數。
5. 根據權利要求4所述的信號接收機，進一步包括可變增益放大器 (21)和/或電均衡器(22)，其中所述微控制器(25)適合於依賴於由所述Q監控器傳送的偽差錯計數值來調節所述可變增益放大器(21 )和 /或電均衡器(22)的至少一個操作參數。
6. 根據權利要求1所述的信號接收機，其中所述採樣信道都具有同 樣的設計，包括採樣器、門限/偏移補償(TH)以及移相器(PS)。
7. 根據權利要求1所述的信號接收機，進一步包括用於根據所述輸 入信號生成恢復的時鐘信號的時鐘恢復電路(23)。
8. 根據權利要求7所述的信號接收機，其中所述恢復的時鐘信號的 時鐘頻率是所述輸入信號的比特率的1/N。
9. 根據權利要求7所述的信號接收機，包括微控制器(25),所述 微控制器(25)適合於在所述通過所述交換架構(36)連接到所述輸出 端(26)的N個釆樣信道(31-35)中調節移相器(PS)，使得它們具有 相互移相2兀/N的相位值。
10. 根據權利要求9所述的信號接收機，其中所述移相器(PS)從 所述時鐘恢復電路(23)接收所述時鐘信號的相互移相90。的至少兩個 副本，其中所述移相器(PS)適合於創建相移時鐘信號作為所述至少兩 個副本的加權和，其中所述微控制器(25)適合於通過調節所述移相器(PS)的加權因子來調節所述移相器(PS)。
11. 一種對高比特率數位訊號進行再生並將它轉換成N比特寬的並 行輸出信號的方法，其中N〉1,所述方法包括以下步驟提供至少N+l個採樣信道(31-35 );將所述採樣信道(31-35 )中的N個信道連接到並行信號輸出(26 );將所述採樣信道(31-35)中的兩個信道，包括至少一個其餘信道 連接到Q監控器(37， 38);使用所述Q監控器(37， 38)，通過改變至少一個其餘採樣信道的 相位和/或門限值，來測量所述至少一個其餘採樣信道的一維或二維眼 圖；以及重複所述使用不同採樣信道(31-35)分配的步驟，直到已經測量 了所有採樣信道的眼圖。
全文摘要
一種用於高比特率數位訊號的數位訊號接收機，其具有串行信號輸入(20，20′)和N個並行數位訊號輸出(26)，其中N＞1。該接收機包括至少N+1個數字採樣信道(31-35)、用於對所述採樣信道(31-35)中的至少兩個信道的輸出信號進行比較的Q監控器(37，38)、以及用於可控地將所述採樣信道(31-35)中的N個信道連接到所述輸出端(26)並將所述採樣信道(31-35)中的至少兩個信道連接到所述Q監控器(37，38)的交換架構(36)。這就使得可以使用採樣信道中的N個信道來提供N個輸出信號，而同時Q監控器可以使用至少一個其餘的採樣信道來掃描眼圖。
文檔編號H04L1/20GK101132238SQ20071014771
公開日2008年2月27日 申請日期2007年8月24日 優先權日2006年8月25日
發明者H·普賴扎赫 申請人:阿爾卡特朗訊