Pll電路和使用該pll電路的角速度傳感器的製作方法

2023-06-18 10:28:46 2

專利名稱：Pll電路和使用該pll電路的角速度傳感器的製作方法
技術領域：
本發明特別涉及在飛機、車輛等移動體的姿勢控制和導航系統等中使用的PLL電 路和使用該PLL電路的角速度傳感器。
背景技術：
圖7是現有的PLL電路的電路圖。在圖7中，同步分離電路1從由外部輸入的信 號中提取同步信號。相位比較器2在一個輸入為L的區間，根據另一個輸入的高低比例來 改變輸出電壓。低通濾波器3從相位比較器2的輸出信號中去除噪聲信號，輸出輸出信號。 放大器4對來自低通濾波器3的輸出信號進行放大。壓控振蕩器5根據來自放大器4的輸 出信號的電壓來改變輸出頻率。分頻器6將來自壓控振蕩器5的輸出信號分頻為1/n。接著，說明以上結構的現有的PLL電路的動作。圖8是示出現有的PLL電路的動作狀態的時序圖。即，圖8的上部是從同步分離 電路1輸出並輸入到相位比較器2的信號a的電壓波形圖。圖8的中部是從分頻器6輸出 並輸入到相位比較器2的信號b的電壓波形圖。圖8的下部是從相位比較器2輸出並輸入 到低通濾波器3的信號c的電壓波形。如圖8所示，同步分離電路1向相位比較器2輸出一定時間為低電平(Low:以下 記為「L」)的輸出信號。並且，在來自同步分離電路1的信號a為低電平的情況下，如果另 一個信號b為高電平(High 以下記為「H」)，則相位比較器2在該期間內降低相位比較器2 的輸出電壓。相反，如果另一個輸入信號b為低，則相位比較器2在該期間內，提高相位比 較器2的輸出電壓。然後，根據來自上述同步分離電路1的信號a和另一個信號b而受到了電平變動 的信號c，經由低通濾波器3、放大器4而對壓控振蕩器5進行驅動。輸入到壓控振蕩器5 的信號為以η倍的頻率進行振蕩的輸出信號。分頻器6將輸入到分頻器6的信號分頻為η 分之一。此外，在同步分離電路1的後級連接有AD轉換器(未圖示)，當對相位比較器2輸 入了數位訊號時，能夠用矩形波信號代替模擬信號，來進行相位同步控制。另外，作為與本 申請的發明有關的現有技術文獻信息，例如公知有專利文獻1。但是，在上述現有結構的PLL電路中，當針對相位比較器2的輸入信號為數位訊號 時，該數位訊號的採樣間隔會導致相位比較器2的一個信號輸入的期間縮短。因此，受到了 電平變動的信號c的輸出減小。其結果，輸出頻率的變動量不穩定，所以，無法準確地調節 相位。專利文獻1 日本特開昭62-131630號公報

發明內容
本發明提供能夠準確地調節相位的PLL電路和使用該PLL電路的角速度傳感器。本發明的PLL電路具有AD轉換器；DA轉換器，其被輸入來自該AD轉換器的輸出；濾波電路，其對該DA轉換器的輸出信號進行濾波；壓控振蕩器，其根據來自該濾波電路的 輸出信號，輸出不同頻率的信號；以及分頻器，其對該壓控振蕩器輸出的信號進行分頻，AD 轉換器根據從壓控振蕩器輸出的定時信號而動作，DA轉換器輸出與在從分頻器輸出的定時 信號下的AD轉換器輸出的值對應的模擬信號。根據這種結構，在從分頻器輸出的定時信號下的AD轉換器的輸出值本身是這樣 的值該值對應於與分頻器輸出的正弦波信號的中央值之間的相位偏差量，因此，即使產生 由數位訊號引起的時間延遲，也能夠準確地調節相位。並且，本發明的角速度傳感器具有傳感器元件，其具有驅動電極、檢測電極和監 視電極；驅動器電路，其具有對來自傳感器元件的輸出信號進行AD轉換的AD轉換器、根據 來自AD轉換器的輸出信號將驅動信號設定為規定振幅的AGC電路、和根據來自AGC電路的 輸出信號對傳感器元件中的驅動電極施加電壓的驅動電路；檢測電路，其將從傳感器元件 中的檢測電極輸出的信號轉換為角速度輸出信號；以及定時控制電路，其向檢測電路和驅 動器電路輸出定時信號。而且，定時控制電路由本發明的PLL電路構成。


圖1是本發明的實施方式1中的PLL電路的電路圖。圖2是本發明的實施方式1中的PLL電路的AD轉換器的動作的說明圖。圖3是本發明的實施方式1中的PLL電路的相位監視部的動作的說明圖。圖4是本發明的實施方式2中的利用了 PLL電路的角速度傳感器的電路圖。圖5是示出本發明的實施方式2中的利用了 PLL電路的角速度傳感器的動作狀態 的圖。圖6是示出本發明的實施方式2中的角速度傳感器的傳感器元件所產生的電荷的 圖。圖7是現有的PLL電路的電路圖。圖8是示出現有的PLL電路的動作狀態的時序圖。標號說明21 :AD轉換器；22、126 相位監視部；23、126b 相位校正電路；24 :DA轉換器；25、 127 濾波電路；26 壓控振蕩器；27、126a 分頻器；30 傳感器元件；32 驅動電極；33 監 視電極；34,35 檢測電極；41 驅動電路46、111 濾波電路；47 =AGC電路；61,82 :AD轉換 器；71 時序控制電路；81 檢測電路；43、94 :DA轉換部；121 =PLL電路；129 壓控振蕩器。
具體實施例方式(實施方式1)圖1是本發明的實施方式1中的PLL電路的電路圖。在圖1中，AD轉換器21將 輸入的模擬信號轉換為數位訊號。AD轉換器21輸出的數位訊號輸入到相位監視部22，然 後，該相位監視部22根據所輸入的信號的值和該信號的輸入定時，輸出規定的上限值或下 限值或所輸入的信號的值中的某個值。從相位監視部22輸出的信號輸入到相位校正電路 23。然後，該相位校正電路23輸出對輸入信號進行了規定值的校正後的值。從相位校正電 路23輸出的信號輸入到DA轉換器24。然後，該DA轉換器24輸出與輸入的數位訊號的值對應的模擬信號。
從DA轉換器24輸出的模擬信號輸入到由環路濾波器構成的濾波電路25。然後， 該濾波器電路25以規定的特性進行濾波而輸出信號。從濾波電路25輸出的信號輸入到壓 控振蕩器26。然後，該壓控振蕩器26根據所輸入的模擬信號的值，輸出不同頻率的第1定 時信號。從壓控振蕩器26輸出的信號輸入到分頻器27。然後，該分頻器27輸出以規定值 (N)對該信號進行分頻後的第2定時信號。這樣，在本發明的實施方式1的PLL電路中，AD轉換器21根據從壓控振蕩器26輸 出的第1定時信號而進行工作，並且，相位監視部22根據從分頻器27輸出的第2定時信號 而進行工作。接著，參照圖2、圖3說明以上結構的本發明的實施方式1中的PLL電路的動作。圖2是本發明的實施方式1中的PLL電路的AD轉換器的動作的說明圖。在圖2 中，AD轉換器21被輸入正弦波的模擬信號。於是，轉換為與按照從壓控振蕩器26輸出的 第1定時信號的定時採樣到的模擬信號的大小對應的數位訊號的值。然後，將該數位訊號 的值輸入到相位監視部22。此時，例如被轉換成以輸入的正弦波信號的中央值為「零」的有 正負的數位訊號。在該相位監視部22中，按照從分頻器27輸出的第2定時信號的定時，輸 出數位訊號。然後，將該數位訊號輸入到相位校正電路23，校正為規定值。然後，校正後的 數位訊號輸入到DA轉換器24。然後，在該DA轉換器24中，根據輸入的數位訊號的值，輸出 轉換後的模擬信號。並且，該模擬信號經過由環路濾波器構成的濾波電路25而輸入到壓控 振蕩器26。然後，從該壓控振蕩器26輸出與輸入的模擬信號對應的頻率信號，將該信號作 為AD轉換器21的模擬信號採樣用的定時信號進行反饋。此時，第2定時信號是對第1定時信號進行分頻後的同步信號。而且，按照第2定 時信號的定時採樣到的AD轉換器21的數位訊號的輸出值本身是這樣的值該值對應於第 2定時信號與作為正弦波信號中央值的零點之間的相位偏差量。該值與從通常的PLL電路 中的相位比較器(未圖示)輸出的值相同。這裡，在從相位監視部22輸出的數位訊號的值為負的情況下，從DA轉換器24輸 出發揮如下作用的模擬信號，即使從壓控振蕩器26輸出的頻率減小。另一方面，在從相位 監視部22輸出的數位訊號的值為正的情況下，從DA轉換器24輸出發揮如下作用的模擬信 號使從壓控振蕩器26輸出的頻率增加。然後，進行PLL電路的循環控制，使得從該DA轉 換器24輸出的模擬信號恆定，即，使得在基於第2定時信號的採樣定時下的數位訊號的值 為「零」。通過這種控制，能夠使AD轉換器21的採樣定時與經過所輸入的模擬信號中央值 的定時同步。因此，能夠準確地調節相位。圖3是本發明的實施方式1中的PLL電路的相位監視部的動作的說明圖。在圖3 中，在相位監視部22中，監視輸入到相位監視部22中的數位訊號的值是否超過規定的上限 值和下限值。並且，根據輸入上述第2定時信號的定時，改變從相位監視部22輸出的數字 信號的值。具體而言，設從輸入第2定時信號起、到輸入的數字值低於規定的上限值之後、再 到低於規定的下限值、直到又高於下限值為止的期間為階段1。設從階段1結束起、到輸入 的數字值超過規定的上限值為止的期間為階段2。設此後直到下一次低於上限值為止的期 間為階段3。並且，在階段1中第2定時信號輸入到相位監視部22的情況下，輸出規定的下限值的數位訊號的值。而在階段2中第2定時信號輸入到相位監視部22的情況下，輸出按 照該第2定時信號的定時輸入的數位訊號的值。此外，在階段3中第2定時信號輸入到相 位監視部22的情況下，輸出規定的上限值的數位訊號的值。在圖3中，相位監視部22內的檢測信號A在低於下限值的期間內為H信號，在除 此之外的期間內為L信號。相位監視部22內的檢測信號B在高於上限值的期間內為H信 號，在除此之外的期間內為L信號。因此，通過對這些檢測信號A、B的狀態進行組合，來確 定在上述階段1、階段2、階段3中從相位監視部22輸出的數位訊號的值。從相位監視部22輸出的數位訊號的值被輸入到DA轉換器24。該DA轉換器24輸 出與輸入的數位訊號的值對應的大小的模擬信號。然後，該模擬信號被輸入到由環路濾波 器構成的濾器電路25。在該濾波電路25中，對模擬信號進行濾波，將其輸入到壓控振蕩器 26。這樣，從壓控振蕩器26輸出這樣的頻率該頻率是由對與從相位監視部22輸出的 數位訊號的值對應的模擬信號進行濾波後的信號決定的。由於相位監視部22設定了上述 這種階段的判定以及輸出信號的上限和下限，所以，是將一定範圍內的模擬信號輸入到壓 控振蕩器26。其結果，從壓控振蕩器26輸出的模擬信號的頻率受到限制。由此，在本發明 的PLL電路整體的動作中，能夠防止在將輸入的模擬信號的頻率與分頻器27的分頻值(N) 相乘得到的頻率以外的頻率下進行鎖定、即所謂的倍頻鎖定等的誤動作，能夠利用規定的 頻率可靠地鎖定PLL電路。並且，在輸入從相位監視部22輸出的數位訊號的相位校正電路23中，通過使輸入 的數位訊號的相位比較值增減規定的值並進行輸出，由此，能夠按照數字值的解析度對鎖 定的相位進行微調。例如，在相位校正電路23中，在加上了正值而輸出數位訊號的情況下， 與不加上該數位訊號的情況相比，壓控振蕩器26輸出增加了相加量後的頻率。其結果，在 提前了的點處將相位鎖定。另外，在AD轉換器21中，在因AD轉換或運算等產生了規定時鐘數的延遲後輸出 數位訊號的情況下，會在偏移了該延遲量的相位處進行鎖定。不過，針對從相位監視部22 輸出的數位訊號的值，通過構成為輸出從第2定時信號的定時偏移了延遲量的時鐘數後 的定時下的數位訊號的值，能夠使第2定時信號與經過輸入的模擬信號的中央值的定時同 步。由此，能夠準確地與作為模擬信號中央值的零點同步。(實施方式2)下面，參照附圖來說明本發明的實施方式2中的利用了 PLL電路的角速度傳感器。圖4是本發明的實施方式2中的利用了 PLL電路的角速度傳感器的電路圖。在 圖4中，傳感器元件30具有振動體31、具有用於使該振動體31振動的電壓體的驅動電極 32、具有根據振動狀態而產生電荷的電壓體的監視電極33、以及具有在對傳感器元件30施 加角速度時產生電荷的電壓體的一對檢測電極。並且，傳感器元件30中的一對檢測電極由 第1檢測電極34和產生與該第1檢測電極34相反極性的電荷的第2檢測電極35構成。驅動器電路41由以下部分構成輸入切換部42、DA轉換部43、積分部44、比較部45、由數字濾波器構成的濾波電路46、AGC電路47以及驅動電路48。並且，驅動器電路41 中的輸入切換部42由模擬開關構成，其與振動體31的監視電極33連接，且按照第2定時 φ2進行動作。驅動器電路41中的DA切換部49具有第1基準電壓50和第2基準電壓51。按照第2定時φ2，通過規定的信號對該第1基準電壓50和第2基準電壓51進行切換。此 夕卜，在驅動器電路41中還設有DA輸出部52。該DA輸出部52由以下部分構成被輸入DA 切換部49的輸出信號的電容器53 ；以及模擬開關54、55，它們與該電容器53的兩端連接， 且按照第1定時φ 1進行動作，使電容器53的電荷進行放電。由DA切換部49和DA輸出部 52構成DA轉換部43。該DA轉換部43按照第1定時φ 1使電容器53的電荷進行放電，按照 第2定時φ2充入與DA切換部49輸出的基準電壓對應的電荷。輸入切換部42和DA轉換部 43的輸出被輸入模擬開關56，且按照第2定時φ2進行輸出。
模擬開關56的輸出被輸入到積分部44，該積分部44由運算放大器57和按該運算 放大器57的反饋形式連接的電容器58構成。積分部44按照第2定時φ2進行動作，電容器 58對輸入積分部44的輸入信號進行積分。從積分部44輸出的積分信號輸入到比較部45。 該比較部45由以下部分構成對該積分信號與規定值進行比較的比較器59 ；以及輸入從該 比較器59輸出的1比特數位訊號的D型觸發器60。D型觸發器60在第1定時φ 的開始時 對1比特數位訊號進行鎖存，並輸出鎖存信號。該鎖存信號被輸入到DA轉換部43的DA切 換部49，對第1基準電壓50與第2基準電壓51進行切換。而且，由輸入切換部42、DA轉 換部43、積分部44和比較部45構成AD轉換器61，該AD轉換器61由Σ Δ調製器組成。從AD轉換器61輸出的脈衝密度調製記號被輸入到濾波電路46。然後，提取振動 體31的諧振頻率的信號，輸出去除了噪聲成分後的多比特信號。該多比特信號被輸入到 AGC電路47中設置的半波整流濾波電路(未圖示)而轉換為振幅信息信號。在AGC電路47 中，在振幅信息信號大的情況下，向驅動電路48輸入對濾波電路46輸出的多比特信號進行 衰減後的信號。另一方面，在振幅信息信號小的情況下，向驅動電路48輸入對濾波電路46 輸出的多比特信號進行放大後的信號。利用這種控制來進行調節，使得振動體31的振動為 恆定振幅。驅動電路48具有數字Σ Δ轉換器68和模擬濾波器69。數字Σ Δ轉換器68由 以下部分構成保持著二值的數字值輸出部62 ；對來自AGC電路47的輸出信號與數字值輸 出部62的輸出進行相加和積分的相加積分運算部63 ；對來自該相加積分運算部63的輸出 值與比較常數值64進行比較的值比較部65 ；根據來自該值比較部65的輸出值來切換從數 字值輸出部62輸出的數字值的值切換部66 ；以及按照規定的定時對來自值比較部65的輸 出進行鎖存的觸發器67。而且。數字Σ Δ轉換器68將從AGC電路47輸出的多比特信號 調製為1比特的脈衝密度調製信號而輸出。該脈衝密度調製信號被輸入到模擬濾波器69， 對不利於傳感器元件30的驅動的頻率成分進行濾波，然後輸出到傳感器元件30。定時控制電路71輸入從驅動器電路41中的濾波電路46輸出的多比特信號。根 據該多比特信號，生成第1定時φ 的定時信號和第2定時φ2的定時信號，輸入到驅動器電 路41。並且，根據該多比特信號，生成第3定時φ3的定時信號、第4定時φ4的定時信號、第 5定時φ5的定時信號、第6定時φ6的定時信號，輸入到檢測電路81。另外，定時控制電路71 的內部結構將在後面敘述。檢測電路81由AD轉換器82和運算部83構成，其中，AD轉換器82由Σ Δ調製 器構成。輸入切換部84具有模擬開關85、86。模擬開關85與傳感器元件30中的第1檢測 電極34連接，按照第4定時φ4進行動作。模擬開關86與傳感器元件30中的第2檢測電極35連接，按照第6定時φ6進行動作。根據這種結構，輸入切換部84按照第4定時φ4或第6定時φ6，對來自第1檢測電 極34或第2檢測電極35的輸出信號進行切換並輸出。DA切換部87具有第3基準電壓88和第4基準電壓89。該第3基準電壓88和第 4基準電壓89根據規定的信號而進行切換。DA輸出部90具有輸入來自DA切換部87的輸 出信號的電容器91以及模擬開關92、93。模擬開關93、93分別與電容器91的兩端連接，根 據第3定時φ3和第5定時φ5進行動作，使電容器91的電荷進行放電。此外，由DA切換部 87和DA輸出部90構成DA轉換部94。DA轉換部94根據第3定時φ3和第5定時φ5，使電 容器91的電荷進行放電，並且，根據第4定時φ4和第6定時φ6，進行與從DA切換部87輸 出的基準電壓對應的電荷的充放電。來自輸入切換部84和DA轉換部94的輸出被輸入到模擬開關95，並根據第4定時 φ4和第6定時φ6而輸出。來自模擬開關95的輸出被輸入到積分電路96。該積分電路96 由以下部分構成運算放大器97、按照該運算放大器97的反饋形式並聯連接的一對電容器 98、99、以及與該電容器98、99連接的一對模擬開關100、101。模擬開關100根據第3定時 φ3和第4定時φ4進行動作，在電容器98中對輸入積分電路96的輸入信號進行積分並保持 積分值。同樣，模擬開關101根據第5定時φ5和第6定時φ6進行動作，在電容器99中對輸 入積分電路96的輸入信號進行積分並保持積分值。由模擬開關95和積分電路96構成積 分部102。從積分部102輸出的積分信號被輸入到比較部103。該比較部103由以下部分構 成對該積分信號與規定值進行比較的比較器104 ；以及輸入該比較器104輸出的1比特數 字信號的D型觸發器105。D型觸發器105在第4定時φ4和第6定時φ6的開始時，對1比 特數位訊號進行鎖存，輸出鎖存信號。該鎖存信號被輸入到DA轉換部94的DA切換部87， 對第3、第4基準電壓88、89進行切換。由輸入切換部84、DA轉換部94、積分部102和比較 部103構成AD轉換器82。通過這種結構，AD轉換器82對從傳感器元件30中的第1檢測電極34和第2檢 測電極35輸出的電荷進行Σ Δ調製，轉換為1比特數位訊號而輸出。從AD轉換器82的比較部103中的比較器104輸出的1比特數位訊號被輸入到 鎖存電路106。鎖存電路106由對1比特數位訊號進行鎖存的一對D型觸發器107、108構 成。D型觸發器107根據第4定時φ4對1比特數位訊號進行鎖存。D型觸發器108根據第 6定時φ6對1比特數位訊號進行鎖存。由鎖存電路106中的一對D型觸發器107、108鎖存 並輸出的一對1比特數位訊號被輸入到差分運算部109，然後，通過置換處理來實現對該一 對1比特數位訊號之差進行運算的1比特差分運算。具體而言，構成為當輸入到差分運算 部109的一對1比特數位訊號為「00」、「01」、「10」、「11」時，分別將它們置換為「0」、「-1」、 「1」、「0」而輸出。所述差分運算部109輸出的1比特差分信號被輸入到校正運算部110。然後，通過 置換處理來實現該1比特差分信號與規定的校正信息之間的校正運算。具體而言，如上所 述，在輸入到校正運算部Iio的1比特差分信號為「0」、「1」、「-1」、校正信息例如為「5」的 情況下，分別置換為「0」、「5」、「-5」並輸出。
從校正運算部110輸出的數字差分信號被輸入到由數字濾波器構成的濾波電路 111。濾波電路111進行去除噪聲成分的濾波處理。並且，由鎖存電路106、差分運算部109、 校正運算部110和濾波電路111構成運算部83。運算部83根據第4定時φ4和第6定時φ6 對一對1比特數位訊號進行鎖存，進行差分運算、校正運算、濾波處理，輸出多比特信號。定時控制電路71由PLL電路121、定時生成電路、123以及振幅判定電路124構成。
PLL電路121對從驅動器電路41中的濾波電路46輸出的多比特信號的頻率進行 遞增，在時間上對相位噪聲進行積分而減小相位噪聲，向定時生成電路122、123輸出所需 的信號。相位監視部126輸入從濾波電路46輸出的對多比特信號進行波形整形後的矩形 波信號以及來自分頻器126a的輸出信號。而且，分頻器126a的第2定時信號是對後述的 壓控振蕩器129的第1定時信號進行分頻後的同步信號。而且，按照第2定時信號的定時 的來自驅動器電路41的數位訊號的輸出值本身是這樣的值該值對應於第2定時信號與正 弦波信號的中央值即零點之間的相位偏差量。從相位監視部126輸出的信號經由相位校正 電路126b和DA轉換器125，輸入到構成環路濾波器的濾波電路127。濾波電路127將其轉 換為交流成分少的直流信號。然後，該濾波電路127的輸出信號和恆定電壓值被輸入到定 時切換部128。該定時切換部128中的一方與濾波電路127連接，另一方與恆壓輸出器電連 接。從濾波電路46輸出的多比特信號被輸入到振幅判定電路124。該振幅判定電路 124對從濾波電路46輸出的多比特信號的振幅信息進行監視。並且，根據來自振幅判定電 路124的控制信號，選擇定時切換部128的信號。具體而言，在該振幅信息為目標振幅以上 的情況下，定時切換部128選擇濾波電路127的輸出信號。另一方面，在從濾波電路46輸 出的多比特信號的振幅信息小於目標振幅的情況下，定時切換部128選擇恆定電壓值。來自定時切換部128的輸出電壓被輸入到壓控振蕩器129。該壓控振蕩器129是 振蕩產生與輸入電壓對應的頻率信號的可變頻率振蕩器。從該壓控振蕩器129輸出的振蕩 信號被輸入到分頻器126a以及定時生成電路122、123。定時生成電路122根據從PLL電路121輸出的信號，生成第1定時φ 的定時信號 和第2定時φ2的定時信號，並輸出到驅動器電路41。定時生成電路123將監視信號的2個 周期期間分割為第3定時φ3、第4定時φ4、第5定時φ5、第6定時φ6，生成這些定時信號，並 輸出到檢測電路81。對以上結構的本發明的實施方式2中的利用了 PLL電路的角速度傳感器的動作進 行說明。當對傳感器元件30的驅動電極32施加了驅動信號時，振動體31進行諧振，在監 視電極33上產生電荷。在該監視電極33上產生的電荷被輸入到驅動器電路41中的AD轉 換器61而轉換為脈衝密度調製信號。該脈衝密度調製信號被輸入到濾波電路46。然後，由 濾波電路46提取振動體31的諧振頻率，得到去除了噪聲成分後的多比特信號。下面說明該情況下的AD轉換器61的動作。AD轉換器61重複第1定時φ 和第2 定時φ2來進行動作，其中，第1定時φ 和第2定時φ2是與從定時控制電路71輸出的監視 信號同步的定時。在第1定時φ 下，對從傳感器元件30中的監視電極33輸出的信號進行 Σ Δ調製，將其轉換為1比特數位訊號。
逐一地說明在上述2個定時下的動作。首先，在第1定時φ ι下，將保持在積分部44中的電容器58上的積分值輸入到進行比較的比較部45的比較器59中。在第1定時φ 的 上升時，從該比較器59輸出的1比特數位訊號被鎖存在D型觸發器60中。然後，將該鎖存 信號輸入到DA轉換部43的DA切換部49。並且，DA輸出部52中的模擬開關54和模擬開 關55接通，使保持在電容器53上的電荷進行放電。接著，在第2定時φ2下，根據輸入到DA切換部49的鎖存信號，對第1基準電壓50 和第2基準電壓51進行切換而輸入到電容器53。然後，輸出與由DA轉換部43切換後的基 準電壓對應的電荷。並且，輸入切換部42接通，輸入由傳感器元件30的監視電極33產生 的電荷。然後，積分部44中的模擬開關56接通，將從輸入切換部42和DA轉換部43輸出 的電荷輸入到積分部44。圖5是示出本發明的實施方式2中的利用了 PLL電路的角速度傳感器的動作狀態 的圖。在圖5中，在第2定時φ2下，在積分部44的電容器58中，對由信號A的斜線部表示 的電荷量與從DA轉換部43輸出的電荷量的總和進行積分並保持。通過上述第1定時φ 和 第2定時φ2下的動作，對從傳感器元件30的監視電極33輸出的相當于振幅值的電荷量進 行Σ Δ調製，並在第ι定時φ 的信號的上升時輸出1比特數位訊號。通過以上動作，AD轉換器61對從傳感器元件30的監視電極33輸出的電荷量進 行Σ Δ調製，並將其作為1比特數位訊號，按照上述定時進行輸出。圖5的信號B是示出本發明的實施方式2中的利用了 PLL電路的角速度傳感器的 經Σ Δ調製後的多比特信號的圖。圖5的信號C是示出由本發明的實施方式2中的PLL 電路生成的第1定時φ 和第2定時φ2的圖。從驅動器電路41中的濾波器電路46輸出的 多比特信號被輸入到AGC電路47中設置的半波整流濾波電路(未圖示)，從而被轉換為振 幅信息信號。在AGC電路47中，在振幅信息信號大的情況下，向驅動電路48輸入對濾波電 路46輸出的多比特信號進行衰減後的信號。另一方面，在振幅信息信號小的情況下，向驅 動電路48輸入對濾波電路46輸出的多比特信號進行放大後的信號。通過這種控制來進行 調節，使得振動體31的振動為恆定振幅。從AGC電路47輸出的多比特信號和從值切換部66輸出的常數值被輸入到數字 Σ Δ轉換器68的相加積分運算部63，其中，值切換部66保持著規定的二值，並輸出數字 值輸出部62的任一個值。然後，對這些信號進行相加和積分。值比較部65將從該相加積 分運算部63輸出的積分值與比較常數值64進行比較，從值比較部65輸出其比較結果。觸 發器67按照規定的定時，對該比較結果進行鎖存。根據該觸發器67的輸出，對從值切換部 66輸出的常數值進行切換。此時，在相加積分運算部63的輸出值小於比較常數值64的情 況下，選擇數字值輸出部62的二值中較大一方的值。相反，在相加積分運算部63的輸出值 大於比較常數值64的情況下，選擇數字值輸出部62的二值中較小一方的值。通過重複進 行該動作，將從AGC電路47輸出的多比特信號調製為1比特的脈衝密度調製信號，從觸發 器67輸出。這裡，在輸入到數字Σ Δ轉換器68的信號例如為10比特(=士9比特)的 情況下，優選比較常數值64為「0」、數字值輸出部62的二值為「511」、「-511」以上。另外，由於在Σ Δ調製中要進行過採樣，且在高頻帶中要對其量子化噪聲進行噪 聲整形，因此，包含有高頻成分的噪聲成分。但是，傳感器元件30的響應無法應對這樣的高 頻。因此，不是在脈衝密度調製信號的採樣頻率下，而是在過採樣後的規定的頻率成分下進行振動。並且，在傳感器元件30的高頻下的響應增益高、從而這種高頻成分的噪聲將成為 問題的情況下，追加模擬濾波器69，該模擬濾波器69被設定成，降低數字Σ Δ轉換器68的 輸出信號中成為問題的頻率成分。通過該措施，能夠實現噪聲更低的高精度驅動器電路41。在傳感器元件30以速度V在圖4所示的驅動方向上彎曲振動的狀態下，當傳感器 元件30以角速度ω繞振動體31的長度方向的中心軸旋轉時，在該傳感器元件30中產生 F = 2mVX ω的科裡奧利力。
圖6是示出在本發明的實施方式2的角速度傳感器的傳感器元件中產生的輸出信 號的圖。如圖6的信號D、信號E所示，由於科裡奧利力，在傳感器元件30所具有的一對檢 測電極34、35上產生電荷。在檢測電極34、35上產生的電荷是由於科裡奧利力而產生的， 所以，與監視電極33產生的信號相比，其相位提前90度。並且，在一對檢測電極34、35上 產生的輸出信號具有正極性信號和負極性信號的關係。下面說明該情況下的AD轉換器82的動作。AD轉換器82通過重複第3定時φ3、 第4定時φ4、第5定時φ5和第6定時φ6來進行動作。在第3定時φ3和第4定時φ4下，對從 傳感器元件30中的檢測電極34輸出的正極性信號進行Σ Δ調製，將其轉換為1比特數字 信號。而在第5定時φ5和第6定時φ6下，對負極性信號進行Σ Δ調製，將其轉換為1比特
數位訊號。逐一地說明在上述4個定時下的動作。首先，在第3定時φ3下，與積分部102中的 電容器98連接的模擬開關100接通。保持在該電容器98中的積分值被輸入到比較部103 的比較器104中。然後，比較結果作為1比特數位訊號從比較器104輸出。並且，DA轉換 部94中的模擬開關92、93接通，使保持在電容器91中的電荷進行放電。接著，在第4定時φ4下，在第4定時φ4的上升時，從比較部103的比較器104輸出 的1比特數位訊號被鎖存在D型觸發器105中。該鎖存信號被輸入到DA轉換部94的DA 切換部87。根據該輸入的鎖存信號，對第3、第4基準電壓88、89進行切換而輸入到電容器 91。然後，從DA轉換部94輸出與切換後的基準電壓對應的電荷。與此同時，在輸入切換部 84中，模擬開關85接通，輸出由傳感器元件30的第1檢測電極34產生的電荷。進而，積分 部102中的模擬開關95接通，從輸入切換部84和DA轉換部94輸出的電荷被輸入到積分 電路96。通過該動作，在第4定時φ4下，在積分電路96的電容器98中，對由圖6Α的斜線 部表示的電荷量與從DA轉換部94輸出的電荷量的總和進行積分並保持。通過上述第3定時φ3和第4定時φ4下的動作，對從傳感器元件30的第1檢測電 極34輸出的相當于振幅值一半的電荷量進行Σ Δ調製。並且，與第3定時φ3和第4定時 φ4的動作同樣，在第5定時φ5和第6定時φ6下，對從傳感器元件30的第2檢測電極35輸 出的相當于振幅值一半的電荷量進行Σ △調製。通過以上動作，由一個AD轉換器82對從傳感器元件30的一對檢測電極34、35輸 出的電荷的相當于振幅一半的電荷量進行Σ Δ調製，並按照上述定時，作為一對1比特數
字信號輸出。在從傳感器元件30的一對檢測電極34、35輸出的電荷中，不僅具有相位比監視器 電極33產生的信號提前90度的檢測信號，還具有與監視信號同相的無用信號。這裡，對從 傳感器元件30的一對檢測電極34、35輸出檢測信號與無用信號的合成信號的情況進行說明。圖6的信號D、信號E表示由基於角速度的科裡奧利力產生的檢測信號。而且，在積分電路96中，根據第4定時φ4和第6定時φ6，對由圖6的信號D、信號E的斜線部表示的 電荷量、即相當于振幅值一半的電荷量進行積分。圖6的信號F、信號G表示在本發明的實施方式2的角速度傳感器的傳感器元件 中產生的無用信號。對於信號F、信號G，與檢測信號同樣，根據第4定時φ4和第6定時φ6， 對由斜線部表示的電荷量、即從無用信號的振幅最大值到最小值的區間內的電荷量進行積 分。在以振幅中央值為基準進行積分的情況下，正負電荷抵消，成為「零」電荷量。即，根據 第4定時φ4和第6定時φ6，通過積分部102的動作，消除了無用信號。通過這種動作，分別 針對一對輸入信號實施了所謂的同步檢波處理，即，對與檢測信號的振幅對應的電荷量進 行積分。其結果，與不存在無用信號的情況下的動作同樣，在AD轉換器82中，對同步檢波 處理後的信號進行Σ Δ調製，將必要的信號成分轉換為1比特數位訊號而輸出。通過以上動作，針對傳感器元件30中的一對輸出信號，能夠在進行同步檢波處理 的同時進行Σ △調製。由此，無需通常的IV轉換電路、相位器、同步檢波電路等模擬電路， 即可取出這種經同步檢波後的數位訊號。因此，能夠在非常小的電路規模及低成本的條件 下得到所需的數位訊號。接著，對運算部83的動作進行說明。首先，基於第4定時φ4，從AD轉換器82的 比較部103的比較器104輸出的1比特數位訊號被鎖存在鎖存電路106的D型觸發器107 中。並且，基於第6定時φ6，從AD轉換器82的比較部103的比較器104輸出的1比特數 字信號被鎖存在鎖存電路106的D型觸發器108中。鎖存在這一對D型觸發器107、108中的一對1比特數位訊號是通過如下方式得到 的分別通過Σ Δ調製，將相當於從傳感器元件30的一對檢測電極34、35輸出的信號的去 除了無用信號後的振幅值一半的電荷量轉換為數字值。接著，將從鎖存電路106輸出的一 對1比特數位訊號輸入到1比特差分運算部109。在1比特差分運算部109中，計算這一對 1比特數位訊號之差，輸出1比特差分信號。這裡，第3定時φ3下的1比特差分信號是在上一個同步中的第4定時φ4、第6定 時φ6下鎖存的1比特數位訊號之差。該1比特差分信號表示圖6Α、圖6Β所示的從傳感器 元件30的一對檢測電極34、35輸出的信號的去除了無用信號後的振幅值。通過以上動作，使用同一個積分部102對從傳感器元件30的一對檢測電極34、35 輸出的具有正極性信號和負極性信號的關係的一對信號進行積分。因此，與利用2個積分 電路分別進行積分的情況相比，大幅降低了各個積分電路的特性對一對輸入信號積分結果 的相對誤差的影響。同樣，DA轉換部94也構成為，針對一對輸入信號的信號處理，使用同 一個DA轉換部。並且，在比較部103中，也使用相同的基準電壓和比較器對一對積分結果 進行比較。其結果，大幅降低了比較器的特性和基準電壓的變動對比較結果的相對誤差的 影響。如上所述，使用同一個積分電路96、DA轉換部94、比較部103，對一對輸入信號進行 信號處理，因此，與使用多個部件進行信號處理的情況相比，大幅降低了對部件之間相對誤 差的影響。並且，電源電壓變化和溫度變化對各模塊中的基準電壓變動等的影響也是同樣地施加給一對輸入信號。因此，通過運算部83具有的1比特差分運算部109對一對輸入信號 的信號處理結果之差進行運算，能夠抵消各部分中的基準電壓變動等的影響。因此，能夠高 精度地對一對輸入信號之差進行AD轉換。並且，還能夠消除從傳感器元件30的一對檢測電極34、35輸出並輸入到AD轉換 器82的包含一對輸入信號在內的同相噪聲成分和偏置成分的影響。由此，能夠高精度地形 成一對輸入信號的差信號。而且，在求取一對輸入信號之差的1比特差分運算中，在比較部103的輸出信號為 由「1」、「0」構成的1比特信號的情況下，輸入到差分運算部109的一對比較信號限於「00」、 「01」、「10」、「11」這4種。而且，求取它們之差後的結果也分別預先決定為「0」、「-1」、「1」、 「0」。利用這些1比特數字運算，能夠得到以非常簡單的電路結構來進行與輸入信號對應的 減法處理的效果。這樣，在將進行減法處理後的一對輸入信號形成為一個差分信號之後，利 用由數字濾波器構成的濾波電路111進行低通及抽取等信號處理。由此，能夠以非常小的 電路規模且低成本地構成差分運算部109、由數字濾波器構成的濾波電路111等的運算電 路，而且，能夠實現高精度的信號處理。接著，從1比特差分運算部109輸出的1比特差分信號被輸入到校正運算部110。 然後，通過置換處理進行該1比特差分信號與規定的校正信息之間的校正運算。該校正運 算可通過如下來實現利用1比特差分信號僅限於「0」、「1」、「-1」這3個值這一情況，例如 在規定的校正信息為「5」的情況下，將輸入到校正運算部的1比特差分信號「0」、「1」、「-1」 分別置換處理為「0」、「5」、「-5」。從濾波電路46輸出的多比特信號被輸入到定時控制電路71中的振幅判定電路 124，且作為波形整形後的矩形波信號輸入到相位監視部126。該振幅判定電路124監視從 濾波器電路46輸出的多比特信號的振幅信息。在該振幅信息為目標振幅的50%以上的情況下，定時切換部128進行切換，以選 擇由環路濾波器構成的濾波電路127的輸出信號。此時，PLL電路121為閉環，將音叉驅動 頻率的監視器信號作為輸入信號進行遞增，輸出在時間上對相位噪聲進行積分而減小了相 位噪聲的信號。由此，將與傳感器元件30的固有驅動頻率同步的信號輸入到定時生成電路 122,123ο另一方面，在從濾波電路46輸出的多比特信號的振幅信息小於目標振幅的50% 的情況下，定時切換部128進行切換，以選擇恆定電壓值。此時，從壓控振蕩器129輸出與 恆定電壓值對應的固定頻率的信號，將該信號輸入到定時生成電路122、123。在以上條件下，定時生成電路122根據從PLL電路121輸出的信號，生成並輸出圖 5C所示的第1定時φ 、第2定時φ2的定時信號，作為驅動器電路41中的輸入切換部42、DA 切換部49、模擬開關54、55、56和D型觸發器60的切換定時。並且，定時生成電路123生 成並輸出第3定時φ3、第4定時φ4、第5定時φ5、第6定時φ6的定時信號，作為檢測電路81 中的輸入切換部84、0々切換部87、模擬開關92、93、95、100、101和D型觸發器105的切換 定時。產業上的可利用性本發明的PLL電路具有這樣的效果即使產生了由數位訊號引起的時間延遲，也 能夠準確地進行相位調節，因此，對於飛機、車輛等移動體的姿勢控制和導航系統等，特別有用
權利要求
一種PLL電路，其中，該PLL電路具有AD轉換器；DA轉換器，其被輸入來自所述AD轉換器的輸出；濾波電路，其對所述DA轉換器的輸出信號進行濾波；壓控振蕩器，其根據來自所述濾波電路的輸出信號，輸出不同頻率的信號；以及分頻器，其對所述壓控振蕩器輸出的信號進行分頻，所述AD轉換器根據從所述壓控振蕩器輸出的定時信號而動作，所述DA轉換器根據從所述分頻器輸出的定時信號，輸出與所述AD轉換器輸出的值對應的模擬信號。
2.根據權利要求1所述的PLL電路，其中，該PLL電路還具有相位監視部，該相位監視部被輸入來自所述AD轉換器的輸出信號， 所述相位監視部監視來自所述AD轉換器的輸出信號的相位，並控制針對所述濾波電 路的輸入信號。
3.根據權利要求1所述的PLL電路，其中，該PLL電路在所述AD轉換器與所述DA轉換器之間還具有相位校正電路， 所述相位校正電路對來自所述AD轉換器的輸出信號的值進行校正。
4.根據權利要求1所述的PLL電路，其中，所述DA轉換器輸出如下定時的、與所述AD轉換器輸出的值對應的模擬信號，所述定時 是相對於從所述分頻器輸出的定時信號，偏移了所述AD轉換器的AD轉換所需要的時鐘數 後的定時。
5.一種角速度傳感器，其中，該角速度傳感器具有 傳感器元件，其具有驅動電極、檢測電極和監視電極；驅動器電路，其具有對來自所述傳感器元件的輸出信號進行AD轉換的AD轉換器、根 據來自所述AD轉換器的輸出信號將驅動信號設定為規定振幅的AGC電路、和根據來自所述 AGC電路的輸出信號對所述傳感器元件中的所述驅動電極施加電壓的驅動電路；檢測電路，其將從所述傳感器元件中的所述檢測電極輸出的信號轉換為角速度輸出信 號；以及定時控制電路，其向所述檢測電路和所述驅動器電路輸出定時信號， 所述定時控制電路由權利要求1所述的PLL電路構成。
全文摘要
本發明的PLL電路具有AD轉換器DA轉換器，其被輸入來自AD轉換器的輸出；濾波電路，其對DA轉換器的輸出信號進行濾波；壓控振蕩器，其根據來自濾波電路的輸出信號，輸出不同頻率的信號；以及分頻器，其對壓控振蕩器輸出的信號進行分頻，AD轉換器根據從壓控振蕩器輸出的定時信號而動作，DA轉換器根據從分頻器輸出的定時信號，輸出與AD轉換器輸出的值對應的模擬信號。
文檔編號G01C19/56GK101842987SQ20088011444
公開日2010年9月22日 申請日期2008年11月7日 優先權日2007年11月12日
發明者川井孝士, 村上英之, 鍋谷公志 申請人:松下電器產業株式會社