電容器、電容器的製造方法及半導體集成電路與流程

2023-07-04 00:27:31 2

本發明涉及半導體集成電路製造領域，尤其涉及一種提高電容密度的多層堆疊結構的電容器及其製造方法，以及具有該電容器的半導體集成電路。

背景技術：

當前，隨著半導體集成電路製造技術的不斷進步，其性能得到不斷提升，同時也伴隨著器件小型化和微型化的集成進程，要求在一定的區域內設置儘可能多的器件，以獲得較高的集成性能。電容器作為集成電路中的重要組成單元，廣泛運用於存儲器、微波、射頻、智慧卡、高壓和濾波等晶片中。為了獲得較高的電容密度，目前通常採用的方法有三種，一是採用較高介電常數的介電材料來提高電容密度；但是由於目前可用的介電材料有限，而可以與現有工藝結合的介電材料更少，因此換用高介電常數材料的提升空間有限。二是根據物理學電容計算原理，減少兩極板的距離也可以增大電容；而在具體電容器製造過程中既是減少介質層的厚度，但是降低介質層厚度，會引起在同等工作電壓下，介質材料所承受的電場強度也相應增加，且由於介質材料的耐擊穿程度是一定的，所以為了獲得可靠的電容器件，減少被擊穿損壞的危險，利用減少介質層的厚度來實現電容密度提高也是有限的。三是在單層電容器的結構下，利用起伏的形貌或者半球狀晶粒，增加單位面積上的電容極板面積，但是這種方法，所能提高的幅度有限，而且工藝具有很大難度。

技術實現要素：

鑑於以上內容，本發明提供一種提高電容密度的電容器、該電容器的製造方法及一種集成該電容器的半導體集成電路。

一種電容器，包括依次堆疊且間隔設置的多個導電層，相鄰導電層之間設置有介質層，每一導電層均具有一個接觸區，該接觸區未被該導電層朝該多個導電層堆疊方向一側的任一導電層所遮擋；沿該多個導電層的堆疊方向，該多個導電層中所有的奇數號的導電層的接觸區通過第一金屬線電連接，該多個導電層中所有的偶數號的導電層的接觸區通過第二金屬線電連接。

一種半導體集成電路，集成上述電容器。

一種電容器的製造方法，包括如下步驟：

形成一堆疊結構，該堆疊結構包括依次堆疊且間隔設置的多個導電層，相鄰導電層之間設置有介質層，每一導電層上存在未被其以後堆疊的各導電層遮擋的區域，該區域被至少一層介質層所覆蓋；

在每一該未被後續堆疊的導電層遮擋的區域上的介質層上形成貫穿該介質層的接觸孔，使得每一導電層的一部分曝露出來，定義該導電層曝露的部分為接觸區；該貫穿該介質層上的全部接觸孔通過同一刻蝕工藝形成；

形成第一金屬線填充該接觸孔，使沿該多個導電層的堆疊方向，該多個導電層中所有的奇數號的導電層的接觸區電連接；形成第二金屬線填充該接觸孔，使沿該多個導電層的堆疊方向，該多個導電層中所有的偶數號的導電層的接觸區電連接。

本發明的電容器集成於半導體集成電路中。該第一導電層、第一金屬線、第二金屬線及各接觸孔均可與該半導體集成電路內的結構同步形成，該多層堆疊結構的電容器在該半導體集成電路的金屬走線之間堆疊形成多個電容並聯結構，有效利用半導體集成電路中金屬走線間的空間，提高電容密度，且工藝簡單。

附圖說明

圖1為本發明第一實施例的電容器的平面俯視圖。

圖2為圖1中電容器沿ii-ii方向的剖面示意圖。

圖3為本發明第二實施例的電容器的平面俯視圖。

圖4為圖3中電容器沿iv-iv方向的剖面示意圖。

圖5一半導體電路的剖面示意圖。

圖6為本發明一實施例的半導體電路的剖面示意圖。

圖7～圖11為圖1中電容器的製造方法步驟圖。

主要元件符號說明

如下具體實施方式將結合上述附圖進一步說明本發明。

具體實施方式

以下通過具體實施例配合附圖進行詳細說明。

請一併參閱圖1和圖2，圖1為本發明第一實施例的電容器1的平面俯視圖，圖2為圖1所示電容器1沿ii-ii方向的剖面示意圖。該電容器1為一多層堆疊式的電容器，其集成於半導體集成電路中，設置於該半導體集成電路的金屬走線之間，其至少一個電極可與半導體集成電路的金屬走線在同一道製造工藝中形成，至少一個介質層可與該半導體集成電路的介質層在同一道製造工藝中形成。該半導體集成電路為形成在矽基底上的半導體結構，如：大型集成電路、顯示面板驅動電路等。

該電容器1包括依次交替堆疊的第一導電層10、第一介質層21、第二導電層11、第二介質層22和第三導電層12。該第一導電層10、第二導電層11、第三導電層12的面積依次減小。該第一導電層10具有第一接觸區31，該第一接觸區31未被該第二導電層11和第三導電層12遮擋，該第二導電層11具有第二接觸區32，該接觸區32未被該第三導電層12遮擋，該第三導電層12具有第三接觸區33。第三導電層12與第二導電層11至少部分重疊設置，該第二導電層11與該第一導電層10至少部分重疊。在本實施例中，該第三導電層12的外輪廓的正投影落在該第二導電層11的外輪廓內，該第二導電層11的外輪廓的正投影落在該第一導電層10的外輪廓內。

保護層20設於該第三導電層12上，該保護層20上對應該第一接觸區31處設有第一接觸孔41，該第一接觸孔41貫穿該保護層20、該第二介質層22和該第一介質層21連接該第一接觸區31；該保護層20上對應對該第二接觸區32處設有第二接觸孔42，該第二接觸孔42貫穿該保護層20和該第二介質層22連接該第二接觸區32；該保護層20上對應對該第三接觸區33處設有第三接觸孔43，該第三接觸孔43貫穿該保護層20連接該第三接觸區33。第一金屬線51延伸於第一接觸孔41和第三接觸孔43中，並連接該第一接觸區31和第三接觸區33，具體地，第一金屬線51自該第一接觸區31經由該第一接觸孔41延伸至該保護層20的上表面，再自該保護層20上表面延伸至該第三接觸孔43，經由該第三接觸孔43與該第三接觸孔33相連。在本實施例中，該第一金屬線51在該保護層20上表面上的走線形狀呈一u形。第二金屬線52延伸至第二接觸孔42中與該第二接觸孔42電連接。

該第一導電層10、該第一介質層21、該第二導電層11構成第一電容(未標示)，該第三導電層12、該第二介質層22和該第二導電層11構成第二電容(未標示)，該第一電容和該第二電容並聯。

請一併參閱圖3和圖4，圖3為本發明第二實施例的多層堆疊結構的電容器2的平面俯視圖，圖4為該多層堆疊結構的電容器2沿iv-iv方向的剖面示意圖。該多層堆疊結構的電容器2的結構與該多層堆疊結構的電容器1基本相同，區別在於，該第三導電層12和該保護層20之間還依次堆疊有第三介質層23和第四導電層13，該第四導電層13的面積小於該第三導電層12的面積，且該第四導電層13與該第三導電層12至少有部分重疊；該第四導電層13未遮擋該第一接觸區31、該第二接觸區32和該第三接觸區33。該第四導電層13上具有第四接觸區34，該保護層20上對應該第四接觸區34處設有一第四接觸孔44，該第四接觸孔44貫穿該保護層20，該第二金屬線52延伸於該第四接觸孔44，並連接該第四接觸區34和該第二接觸區32，具體地，第二金屬線52自該第四接觸區34經由該第四接觸孔44延伸至該保護層20的上表面，再自該保護層20上表面延伸至該第一接觸孔43，經由該第一接觸孔41與該第一接觸孔31相連。在本實施例中，該第二金屬線52在該保護層20上表面上的走線形狀呈一u形。

該第三導電層12、第二介質層22和該第四導電層13構成一第三電容(未標示)，該第三電容與該第一電容、該第二電容並聯。

依此類推，該第一導電層10和該保護層20之間可重複堆疊該介質層和導電層結構，形成交替堆疊的多個導電層和多個介質層。沿該多個導電層的堆疊方向，每一個導電層的面積依次減小；每一導電層均具有一接觸區，該接觸區未被該導電層朝該多個導電層堆疊方向一側的任一導電層所遮擋；相應地，該保護層20上設有多個彼此絕緣的接觸孔，該多個接觸孔與該多個接觸區一一對應設置，該多個接觸孔僅僅貫穿該保護層20和覆蓋在相應接觸區上的每一介質層。第一金屬線51延伸至相應的接觸孔並連接沿該多個導電層的堆疊方向，該多個導電層中所有的奇數號的導電層；第二金屬線52延伸至相應的接觸孔並連接沿該多個導電層的堆疊方向，該多個導電層中所有的偶數號的導電層，進而形成多個電容並聯結構。

請一併參閱圖5和圖6，圖5為半導體集成電路3的部分剖面示意圖，圖6為該半導體集成電路3中集成該電容器1部分剖面示意圖。該半導體集成電路3形成於一矽基板30上，至少包括第一金屬走線81和設於該第一金屬走線81上的絕緣材料層82，該絕緣材料層82的厚度為幾百納米量級。第二金屬走線83、第三金屬走線84和第四金屬走線85設於該絕緣材料層82的上方，該第二金屬走線83通過一貫穿該絕緣材料層82的連接孔86與第一金屬走線81電連接。該半導體集成電路3集成該電容器1，形成半導體集成電路4。該電容器1堆疊於該半導體集成電路3的金屬走線之間，該半導體集成電路3的第一金屬走線81可充當該電容器1的第一導電層10，該第一金屬線51和第二金屬線52可分別與該半導體集成電路的3的第三金屬走線84及第四金屬走線85一道工藝形成；該保護層20可與該絕緣材料層82一道工藝形成；該第一接觸孔41、第二接觸孔42和第三接觸孔43可與該連接孔86用一道光罩(mask)形成，僅在原來工藝步驟中的光罩上增加了打孔的數目，無需增加額外的光罩。各導電層可通過物理氣相澱積形成，其材質可為銅、鋁、鉬等金屬；各介質層和該絕緣材料層82可通過化學氣相澱積形成，其材質可為如矽氧化物或矽氮化物等。

該半導體集成電路為形成在矽基底上的半導體結構，如大型集成電路、顯示面板驅動電路等。該第一導電層10和保護層20之間的每一導電層和介質層的厚度均為幾十納米量級，堆疊於該半導體集成電路的金屬走線之間幾百納米的空間內。該電容器有效利用半導體集成電路中金屬線間的空間，提高單位面積的電容大小。

本發明還提供該電容器1的製造方法。請參閱圖7～圖11，圖7～圖11為本發明電容器1的製造方法步驟圖。該方法包括如下步驟：

請參閱圖7，在第一導電層10上依次堆疊形成第一介質層21和第二導電層11，該第二導電層11的面積小於該第一導電層10，從而使得該第一導電層10存在與該第二導電層11未重疊的第一區61，該未重疊的第一區61未被該第二導電層11所遮擋。

具體地，在一基板，如矽基板，上澱積第一金屬層，對該第一金屬層進行刻蝕以形成第一導電層10，在該第一導電層上澱積一第一絕緣材料以覆蓋該第一導電層以形成一第一介質層21，在該第一介質層21上形成第二金屬層，對該第二金屬層進行圖案化刻蝕，以在該第一導電層10上方形成該第二導電層11，該第二導電層11與該第一導電層10至少部分重疊，且該第二導電層11的面積小於該第一導電層10的面積，從而使得該第一導電層10存在與該第二導電層11未重疊的第一區61。

請參閱圖8，在該第二導電層11上依次堆疊形成一第二介質層22和一第三導電層12，該第三導電層12的面積小於該第二導電層11，從而使得該第二導電層11存在與該第三導電層12未重疊的第二區62，該未重疊的第二區62未被該第三導電層12所遮擋。

具體地，澱積一第二絕緣材料層在該第二導電層11上以形成一第二介質層22，進一步澱積一第三金屬層，對應該第二導電層11所在處對該第三金屬層進行圖案化刻蝕以形成第三導電層12，使得該第三導電層12與該第二導電層11至少部分重疊，且該第三導電層12的面積小於該第二導電層11的面積，從而使得該第二導電層11存在與該第三導電層12未重疊的第二區62。

請參閱圖9，澱積一第三絕緣材料層在該第三導電層12上並平坦化該絕緣材料層形成保護層20。該保護層20也為一介質層。

請參閱圖10，在該保護層20上對應該第一區61定義一第一接觸孔區71，對應該第二區62定義一第二接觸孔區72，對應該第三導電層12定義一第三接觸孔區73，分別對應該第一接觸孔區71、第二接觸孔區72及該第三接觸孔區73對該保護層20及各介質層同步刻蝕形成第一接觸孔41、第二接觸孔42和第三接觸孔43；其中，該第一接觸孔41貫穿該保護層20、覆蓋在該第一導電層10上的第一介質層21及第二介質層22並曝露出部分第一導電層10，該曝露出的區域定義為第一接觸區31，該第二導電層11貫穿該保護層20和覆蓋在該第二導電層11上第二介質層22，並曝露出部分第二導電層11，該曝露出的區域定義為第二接觸區32，該第三接觸孔43貫穿該保護層20並曝露出該第三導電層12，該導電層曝露出的區域定義為第三接觸區33。對該保護層20與各介質層的刻蝕採用同一刻蝕液在同一道製造工藝進行，即，該貫穿該介質層上的全部接觸孔通過同一刻蝕工藝形成。該刻蝕液不對金屬材料造成蝕刻，從而避免誤蝕刻。

請參閱圖11，形成第一金屬線51填充該第一接觸孔41和第三接觸孔中43，使該第一接觸區31與第三接觸區33通過該第一金屬線51電連接；形成第二金屬線52填充該第二接觸孔42，使該第二接觸區32通過該第二接觸孔42與該第二金屬線52連接。其中，形成該第一金屬線與第二金屬線的步驟可為半導體集成電路製造中的常用工藝，在此不再贅述。該第一金屬線和第二金屬線可在一道工藝中形成。

這樣便形成了上述電容器1。

在形成該保護層20之前，可重複形成介質層和導電層的交替堆疊，即在該第二導電層11上形成多個介質層和多個導電層交替堆疊結構；沿該多個導電層的堆疊方向，每一個導電層的面積依次減小，每一導電層上均具有未被其以後堆疊的各導電層遮擋的區域。

相應地，該保護層20上對應每一導電層的該區域定義有一個接觸孔區，該接觸孔區彼此不重疊，分別對應該每一接觸孔區對該保護層20及各介質層同步刻蝕形成多個接觸孔，該多個接觸孔貫穿該保護層20及各介質層並曝露出相應的部分導電層，將該導電層曝露出的區域定義為接觸區，第一金屬線51延伸至相應的接觸孔並連接沿該多個導電層的堆疊方向，該多個導電層中所有的奇數號的導電層；第二金屬線52延伸至相應的接觸孔並連接沿該多個導電層的堆疊方向，該多個導電層中所有的偶數號的導電層，進而形成多個電容並聯結構。

如前所述，該電容器集成於半導體集成電路中，該電容器的第一導電層10、第一金屬線51和第二金屬線52可與半導體集成電路的金屬走線在同一道製造工藝中形成，該保護層20可與半導體集成電路的絕緣材料層在同一道製造工藝中形成，僅需在二者之間增加其中各導電層和介質層的澱積工藝以及各導電層的圖案化工藝。各導電層可通過物理氣相澱積形成，其材質可為銅、鋁、鉬等金屬；各介質層可通過化學氣相澱積形成，其材質可為如矽氧化物或矽氮化物等。該第一導電層10和保護層20之間的每一導電層和介質層的厚度均為幾十納米量級，堆疊於半導體集成電路的金屬走線之間，有效提高了該半導體集成電路的電容密度。該接觸孔可與半導體電路中原有連接孔用一道光罩(mask)形成，僅在原來工藝步驟中的光罩上增加了打孔的數目，無需增加額外的光罩。該半導體集成電路為形成在矽基底上的半導體結構，如：大型集成電路、顯示面板驅動電路等。

以上已描述本發明的代表實施例，但本領域技術人員一旦得知了基本創造性概念，則可對這些實施例作出另外的變更與修改。倘若這些變更與修改屬於本發明權利要求極其等同技術範圍，則本發明也意圖包含這些變更與修改。