具有高靈敏度柵極的場效應電晶體的製作方法
2023-06-03 05:14:56
專利名稱：具有高靈敏度柵極的場效應電晶體的製作方法
技術領域：
本發明涉及場效應電晶體。
背景技術：
場效應電晶體(FET)是最重要的電子器件之一。FET具有源極、漏極和用於在源極和漏極之間輸送電流的有源半導體溝道。在FET中，在有源半導體溝道中流動的電流通過溝道的導電率被控制。具體地說，FET包括一種柵極結構，用於產生改變有源半導體溝道的導電率的電場。所述柵極結構包括柵極和用於使柵極與溝道電氣絕緣的柵極電介質。
柵極電介質的構形部分地確定某一特定的柵極電壓在半導體溝道產生的電場的強度。一些柵極電介質具有這樣的構形，其引起柵極電壓的小的改變，以便產生施加於有源半導體溝道的電場強度的大的改變。這些柵極結構具有高的靈敏度，因而在許多FET應用中是需要的。
用於產生高靈敏度的柵極結構的一種方法涉及由非常薄的層製造柵極電介質。傳統的用於柵極電介質的層正在快速地接近電絕緣層的最小厚度，因而，需要一種用於製造具有高靈敏度的柵極結構的其它方法。
發明內容
多種實施例提供了其中以準一維(1D)材料作為柵極介電層的場效應電晶體(FET)。所述準一維材料具有這樣的介電常數，其在低、中柵極操作頻率下具有較大的實部。介電常數的大的實部使得柵極結構成為超敏感的。這種新的柵極介電層或者是一個薄的層，或者是一個比常規的柵極介電層厚得多的層。
在一方面，本發明的特徵在於一種場效應電晶體(FET)，其具有源極，漏極，柵極，以及一個作為FET的有源溝道的半導體層。所述有源溝道被構成用於在源極和漏極之間傳送電流，並具有對施加於柵極的電壓敏感的導電率。所述柵極介電層位於柵極和所述半導體層之間，並且包括準一維電荷或自旋密度波動材料。
在另一方面中，本發明的特徵在於一種用於操作一種場效應電晶體的方法，所述電晶體具有柵極，源極，漏極和有源半導體溝道。所述方法包括通過在所述源極和漏極之間施加電壓在所述有源半導體溝道中建立電流，並通過調節施加於柵極的電壓改變所述電流。調節電壓的步驟引起位於所述溝道和柵極之間的電荷或自旋密度波動材料中的電場強度的改變。
圖1是具有超靈敏的柵極的場效應電晶體(FET)的截面圖；圖2是適用於圖1的FET的柵極介電層的摻雜的銅酸鹽階梯材料的透視圖；圖3a，3b，3c是在圖2所示的摻雜的銅酸鹽階梯材料的一個單位晶格中的Cu2O3片，CuO2鏈和Sr(鍶)或Ca(鈣)摻雜劑原子的側視圖；圖4是用於表示操作圖1的FET的方法流程圖；圖5A-5B表示圖1的FET的特定實施例的截面圖，其中柵極介電層由摻雜的銅酸鹽階梯材料的塊狀晶體構成；以及圖5C-5D表示圖1的FET的另一個特定實施例的截面圖，其中柵極介電層是摻雜的階梯材料的薄的多晶膜。
在附圖和正文中，相同的標號表示類似功能的元件。
具體實施例方式
在2002年1月9日由Girsh Blumberg等人申請的美國專利申請No.10/043372(『372)的全文被包括在此作為參考。
圖1表示位於電介質或半導體襯底12上的場效應電晶體(FET)10。FET12包括柵極14，源極16，漏極18以及半導體層20。柵極、源極和漏極14，16和18位於半導體層20的同一側上。柵極介電層22被插在柵極14和半導體層20之間。半導體層20作為FET 10的有源溝道，這是因為層20被構成用於在源極16和漏極18之間傳送電流，並具有可由柵極14控制的導電率。示例的半導體層20包括無機或有機半導體，它們是本徵的n型摻雜的或p型摻雜的。
柵極14的位置被設置用於在位於源極16和柵極18之間的半導體層20的部分產生控制電場。具體地說，一些柵極電壓產生引起半導體層20傳導在源極16和漏極18之間流動的電流的電場。另一些柵極電壓產生引起半導體層20基本上不傳導在源極16和漏極18之間流動的電流的電場。
在中等和高的操作頻率下，柵極電壓的小的改變便引起半導體層20的表面的合成電場的強度的大的改變。具體地說，柵極電壓的小的改變可以引起半導體層20從導電狀態改變為非導電狀態，藉以使有源溝道從導通狀態改變為截止狀態。由於這個原因，FET 10具有高靈敏度的柵極結構。
柵極結構的高靈敏度源自柵極介電層22的成分。柵極介電層22是晶體的或多晶的準一維(1D)材料，其在室溫下具有電荷密度波動狀態或自旋密度波動狀態。在中頻和高頻下，密度波動狀態產生具有大的實部介電常數。大的實部使得柵極14上的小的電壓能夠在準一維材料內部產生大的電場。這種大的內部電場又產生用於控制半導體層20的導電率的大的電場。
柵極介電層22的準一維材料具有垂直於有源半導體溝道20和柵極14表面的各向異性的軸「c」。沿著「c」軸，準一維材料的介電常數的實部比沿著垂直於c軸的方向的介電常數的實部大100倍或更多。因此，柵極14能夠響應小的柵極電壓產生強電場。
示例的柵極介電層22由摻雜有鍶(Sr)和鈣(Ca)的晶體或多晶銅酸鹽階梯材料構成。在一些摻雜的銅酸鹽階梯材料中，滑動的自旋密度波動狀態使介電常數在室溫下具有大的實部。例如，摻雜的銅酸鹽階梯材料Sr14Cu24O41的介電常數沿著c晶格軸，即ID各向異性軸，具有非常大的實部。沿著c軸，實部的示例的值大約是106或更大。這些值比在室溫下其它好的介電材料的介電常數的實部大103倍或更多。在等於和大於室溫的溫度下，Sr14Cu24O41的介電常數的實部在從0赫茲到大約100千兆赫茲的寬的頻率範圍內具有大的值。
圖2表示用於圖1的柵極介電層22的示例的摻雜的銅酸鹽階梯材料30。摻雜的銅酸鹽階梯材料30沿著晶體的b軸形成一堆成對的Cu2O3片32和CuO2鏈34。幾排摻雜劑原子36位於Cu2O3片32附近。摻雜劑原子36相對銅(Cu)和氧(O)原子的相對百分數由晶體的化學計量固定。用作柵極介電層22的示例的銅酸鹽階梯晶體具有化學計量成分(Sr14-xCax)Cu24O41，即Sr和/或Ca摻雜劑原子36。
圖3a，3b，3c表示圖2的銅酸鹽階梯材料30的一個單位晶格38的Cu2O3片32，CuO2鏈34和幾排摻雜劑原子36。Cu2O3片32包括階梯狀的、和氧(黑圓圈)連結的銅(淺圓圈)的結構單元39。在Cu2O3片32中，階梯狀的結構單元39通過氧鍵合而連結在一起。CuO2鏈34具有和氧連結的銅的結構單元40。Cu2O3片32和CuO2鏈34具有幾乎等量的結構，其中沿著單位晶格38的c軸7個階梯狀的單元39和10個鏈結構單元40匹配。
圖2，3a-3c表示銅-氧片32固定一個各向異性的軸c，用於摻雜的銅酸鹽階梯材料30。由於銅-氧階梯32，摻雜的銅酸鹽階梯材料作為準一維(1D)材料。摻雜的銅酸鹽階梯材料30的1D各向異性使得其介電性能是各向異性的。晶體的介電常數的實部沿著c晶格和1D各向異性軸比沿著垂直的a-和b-晶格軸一般大幾個數量級或更多。
再次參見圖1，在柵極介電層22中，使用圖2，3a-3c的摻雜的銅酸鹽階梯材料30的晶體形式的FET 10最好使材料的c晶格軸線的方向基本上垂直於柵極14的表面15和有源半導體溝道的表面17。這種定向能夠增加柵極電壓在FET10的有源溝道產生的有效電場的強度，藉以增加FET的柵極結構的總體靈敏度。
最好是，柵極介電層22的自旋或電荷密度波動材料也和FET的有源半導體溝道的表面17接觸。即，在半導體層20的有源溝道部分和柵極介電層22之間最好不設置其它材料。這種接觸結構使得能夠在自旋或電荷密度波動材料內部產生強電場的改變，從而引起FET的有源溝道的導電率的較大的改變，藉以使得柵極結構更加靈敏。
圖4表示用於操作圖1的FET 10的方法。所述方法40包括在FET的有源溝道上施加一個偏壓，從而在其中建立電流(步驟42)。為了施加所述偏壓，在位於半導體層20的有源溝道部分的相對側上的源極和漏極16和18上施加一個電壓。方法40包括藉助於調節施加於柵極14上的電壓，使得在位於有源溝道和柵極14之間的自旋或電荷密度波動材料中即柵極介電層22的材料中的電場強度改變，改變在有源溝道中流過的電流(步驟44)。由於自旋或電荷密度波動材料的存在，柵極電壓的改變比沒有所述材料時在柵極介電層22的內部產生大得多的電場的改變。這個較大的電場的改變能夠使得一個較小的柵極電壓的改變便能改變有源溝道的導電性的狀態，例如在導通和截止溝道狀態之間轉換。
有兩種用於製造摻雜的銅酸鹽階梯材料例如Sr14Cu24O41的方法。一種方法生產摻雜的銅酸鹽階梯材料的塊狀晶體，例如在『372申請中所述。另一種方法形成摻雜的銅酸鹽階梯材料的膜。用於製造銅酸鹽階梯材料的不同的方法提供圖1的FET 10的不同的實施例。
圖5A和5B表示FET 10A，10B，即圖1所示的FET 10的實施例。FET 10A，10B藉助於使用銅酸鹽階梯材料的塊狀晶體的製造處理製成。
參看圖5A，FET 10A的製造處理使用塊狀的Sr14Cu24O41晶體。用於製造這種塊狀晶體的一種方法由E.M.McCarron，III inMat.Res.Bull.Vol.23(1988)page 1356說明了，該文件的全文被包括在此作為參考。所述方法包括混和SrO2粉末和CuO粉末的化學計量量。所述粉末混合物被裝入一個金制的坩鍋，並被加熱到其範圍大約為875℃-900℃的最終溫度。在加熱期間，每小時使溫度升高5℃，直到達到最終溫度。混合物在最終溫度下被保持大約36個小時，從而形成熔化物，然後以大約每小時1℃的速率冷卻到400℃。使熔化物進一步冷卻到大約100℃，使得可以除去坩鍋而獲得最終的晶體。
另一種用於製造單一的Sr14Cu24O41銅酸鹽階梯晶體的方法由mtoyama在Physical Review 55B(1997)page R3386中說明了。其中的處理基於由Tanaka在Nature 337(1989)page 21以及由Kimura在J.Crystal Growth 41(1997)192中說明的移動溶劑漂浮區方法。Motoyma，Tanaka以及Kimra的論文全文被包括在此作為參考。
用於FET 10A的製造處理包括沿著基本上垂直於晶體的c晶格軸線的平面切割塊狀的SF14Cu24O41晶體。切割步驟生產Sr14Cu24O41晶體的薄片22A。示例的薄片22A具有小於大約為0.5毫米的厚度，最好小於大約0.05毫米。薄片22 A將作為FET 10A的柵極介電層。
用於製造FET 10A的處理包括在晶體Sr14Cu24O41的切片22A的表面46上蒸發而成金屬柵極14。用於蒸發的示例的金屬包括金、銀、鋁和銅。金屬柵極14和介電片22A構成FET 10A的柵極結構。
在所述柵極結構中，和柵極14的表面正交的矢量相對於塊狀晶體Sr14Cu24O41的c晶格軸線成一小的角度。角度小的程度取決於介電片22A被初始切割時的取向。角度的大小至少小於45度。
FET 10A的製造處理包括把柵極結構安裝在襯底12上，以便幫助隨後的處理。一些處理包括對薄的切片22A例如利用化學機械平面化技術對安裝的柵極結構的暴露的表面48進行平面化。把切片22A弄薄使得最後的柵極結構對於施加的柵極電壓更靈敏。如果柵極結構被安裝在可硬化的臘中則有助於平面化。用於進行平面化的合適的臘和安裝材料是本領域技術人員熟知的。
製造處理包括在介電片22A的暴露的表面48上蒸發金屬源極和漏極16，18。蒸發在掩模的控制下進行，例如利用平板印刷形成的光抗蝕掩模。所述掩模固定橫向的邊界，使得源極16和漏極18之間的間隙位於柵極14的上方。所述間隙對切片22A的界面區域在電晶體的操作期間處於強電場下。
製造處理包括在切片22A的表面48上澱積半導體層20，從而在源極16和漏極18之間形成有源溝道21。用於澱積所述層的示例的方法包括無機半導體層的外延生成和基於溶液的有機半導體層的澱積。在一些實施例中，澱積還包括在半導體層20中擴散或植入n型或p型雜質，並熱激活所述的雜質。用於澱積和摻雜這種半導體層的方法上本領域技術人員熟知的。
由於切片22A的原始切割方向，半導體層20的表面的法線相對於塊狀晶體Sr14Cu24O41的c晶格軸線成一小的角度。所述角度的大小至少小於45度。
參看圖5B，FET 10B的製造處理還使用摻雜的銅酸鹽階梯材料的晶體塊，例如通過上述引入的『372專利申請或McCarron，III或Motoyama的論文中所述的方法生成的。FET 10A的製造處理包括從摻雜的銅酸鹽階梯材料的塊狀晶體上切割薄片22B。所述處理包括進行掩模控制的蒸發，從而在切片22B的表面46上形成金屬的源極16和漏極18。所述處理包括澱積或生成半導體層20，從而形成和切片22B具有界面的有源溝道21。所述界面連接源極16和漏極18。所述處理包括把所得結構安裝在一個支撐襯底12上，以便幫助進行隨後的處理步驟，例如切片22B的平面化。所述處理還包括進行掩模控制的蒸發，從而在切片22B的第二表面48上形成金屬的柵極14。所述掩模對準柵極14，以便蓋住半導體層20的有源溝道21上方的區域。
圖5C和5D表示由利用摻雜的銅酸鹽階梯材料的薄多晶膜的製造處理製成的FET 10C，10D。
參見圖5C，FET 10C的製造處理包括在襯底12(例如半導體或介電襯底內)形成柵極14。所述形成步驟包括製造金屬的或者重摻雜的半導體柵極14。製造金的、鋁的或銅的電極包括本領域技術人員熟知的處理，例如掩模控制刻蝕和蒸發澱積。製造重摻雜的半導體電極包括在襯底12例如半導體襯底內的n型或p型摻雜劑的掩模控制的擴散或植入，並隨後熱激活所述雜質原子。這種方法也是本領域技術人員熟知的。
製造處理包括在柵極14和襯底12的上形成多晶摻雜的銅酸鹽階梯材料(例如Sr14Cu24O41)的膜22C。膜22C將作為FET 10C的柵極介電層。
由於晶格失配，膜22C一般形成一個多晶層，其中各個晶粒的c晶格軸線不垂直於柵極14的表面50。這種晶粒未對準會稍微降低膜22C的介電常數的實部的有效值。
雖然膜22C的各個晶粒的c晶格軸線沒有完全和將要由柵極14產生的電場的方向對準，膜2是非常薄的。示例的膜22C小於10微米厚，最好小於大約1微米厚。這種膜22C比通過切割摻雜的銅酸鹽階梯材料的塊狀晶體形成的切片22A，22B薄得多。由於其具有薄的厚度，膜22C一般構成一種比由圖5A，5B的切片22A，22B構成的更靈敏的柵極結構。
Y.Furubayashi等人描述了一種用於形成和圖5C的膜22C類似的摻雜的銅酸鹽階梯材料的膜的方法。Y.Furubayashi等人的方法在Phys.Rev.B 60(1999)，pages r3702-R3723公開的論文中描述了。該文的全文被包括在此作為參考。
由材料例如CaxSr14-xCu24O41形成膜22C的一種方法包括脈衝雷射澱積。在進行澱積之前，製備固態的小球作為雷射靶。小球的製備包括形成CaCO3，SrCO3和CuO粉末的混合物，把所述混合物壓制而成直徑大約為20毫米的小球，並在流動的氧氣環境中在大約780℃下對小球進行燒結大約60小時。開始混合物的鍶和/或鈣相對於銅含量略豐富。例如，用於製造Sr14Cu24O41的膜的開始混合物具有大約在14/24和14/26之間的化學計量比的鍶和銅。膜22C的澱積包括使用雷射脈衝從小球逐出材料，其條件是在襯底12和柵極14上形成被逐出的材料的膜。一般的澱積條件包括使用波長大約為248納米，脈衝頻率大約為1赫茲的KrF激發物雷射脈衝。澱積條件包括保持襯底溫度大約為600℃，並保持氧氣壓力大約為1.6×102Pa。期望在這些體條件下以大約每秒0.1納米的速度澱積材料，並形成厚度大約為100納米或以上的最終的膜。
製造處理包括在摻雜的銅酸鹽階梯材料的膜22C的暴露的表面52上蒸發澱積金、鋁或銅的源極16和漏極18。在蒸發期間，一個掩模控制構成電極16和18的特徵細節。
製造處理還包括在膜22C的暴露的表面52上澱積半導體層20，藉以在源極和漏極16，18之間形成有源半導體溝道21。用於形成半導體層20的示例的方法已經參照圖5A進行了說明。半導體層20可被摻雜n型或p型摻雜劑。
有源溝道21和源極16、漏極18形成和摻雜的銅酸鹽階梯材料的膜22C之間的界面。這使得有源溝道21的界面區域也在源極16和漏極18之間形成導電溝道，其中所述界面區域對在膜22C中的強電場上是敏感的。界面區域的敏感性使得FET 10C的導電性能對於施加於柵極14的電壓是超敏感的。
參看圖5D，說明用於製造FET 10D的方法。所述方法包括在襯底12的表面54上澱積半導體層20。所述方法包括形成金屬或重摻雜的半導體源極16和漏極18，使得半導體層20的有源溝道部分21連接源極16和漏極18。製造方法包括在半導體層20和電極16，18上生成摻雜的銅酸鹽階梯材料的膜22D，例如採用已經參照圖5C說明的方法。介電膜22D接觸溝道部分21和源極16以及漏極18。所述方法還包括在膜22D的暴露的表面56上進行蒸發澱積，使得形成金、鋁或銅柵極14。一個掩模控制所述的蒸發，使得柵極14在半導體層20的有源溝道部分21上方對準。
對於本領域的普通技術人員，根據說明書、權利要求書和附圖，顯然可以作出許多其它的實施例。
權利要求
1.一種場效應電晶體，包括柵極，源極和漏極；被定位用作所述電晶體的有源溝道的半導體層，所述有源溝道被構成用於在源極和漏極之間傳送電流，並具有對施加於柵極的電壓敏感的導電率；以及柵極介電層，其包括準一維電荷或自旋密度波動材料，並位於所述柵極和所述半導體層之間。
2.如權利要求1所述的電晶體，其中所述準一維電荷或自旋密度波動材料是具有一維的各向異性軸的晶體，所述軸和所述半導體層的表面的法向量成一個角度，所述角度具有小於45度的值。
3.如權利要求1所述的電晶體，其中所述準一維電荷或自旋密度波動材料和所述半導體層接觸。
4.如權利要求1所述的電晶體，其中所述準一維電荷或自旋密度波動材料包括銅酸鹽材料。
5.如權利要求4所述的電晶體，其中所述銅酸鹽材料是多晶膜。
6.如權利要求4所述的電晶體，其中所述銅酸鹽材料包括鍶摻雜劑原子和鈣摻雜劑原子中的一種。
7.如權利要求6所述的電晶體，其中所述銅酸鹽材料包括Sr14Cu24O41。
8.一種用於操作一種場效應電晶體的方法，所述電晶體具有柵極、源極、漏極和有源半導體溝道，所述方法包括通過在所述源極和漏極之間施加電壓在所述有源半導體溝道中建立電流；以及通過調節柵極電壓使得位於所述溝道和柵極之間的電荷或自旋密度波動材料中的電場強度的改變來改變所述電流。
9.如權利要求8所述的方法，其中所述電荷或自旋密度波動材料上被定位用作柵極介電層的銅酸鹽階梯材料。
10.如權利要求9所述的方法，其中所述銅酸鹽階梯材料和所述半導體溝道接觸。
全文摘要
一種場效應電晶體，包括源極、漏極、柵極、柵極介電層，和被設置用作所述電晶體的有源溝道的半導體層。所述有源溝道被構成用於在源極和漏極之間傳送電流，並具有對施加於柵極的電壓敏感的導電率。所述柵極介電層位於所述柵極和所述半導體層之間，並包括準一維電荷或自旋密度波動材料。
文檔編號H01L21/02GK1591898SQ200410034820
公開日2005年3月9日 申請日期2004年4月14日 優先權日2003年4月15日
發明者格什·布魯姆伯格, 彼得·B.·利託伍德 申請人:朗迅科技公司