電阻變化型非易失性存儲元件的寫入方法和電阻變化型非易失性存儲裝置的製作方法

2023-06-12 11:51:31

專利名稱：電阻變化型非易失性存儲元件的寫入方法和電阻變化型非易失性存儲裝置的製作方法
技術領域：
本發明涉及針對對應於施加的電信號而電阻值發生變化的電阻變化型非易失性 存儲元件的數據的寫入方法、以及具備電阻變化型非易失性存儲元件來作為存儲單元的電 阻變化型非易失性存儲裝置。
背景技術：
近年來，具有使用電阻變化型非易失性存儲元件(以下，也簡稱為「電阻變化元 件」)而構成的存儲單元的電阻變化型非易失性存儲裝置(以下，也簡稱為「非易失性存儲 裝置」)的研究開發不斷發展。所謂電阻變化元件是指下述這樣的元件，即，其具有至少2個 閾值電壓(寫入以及擦除時的閾值電壓)，具有電阻值因超過所述寫入或擦除閾值電壓這 樣的電信號而進行可逆變化的性質，進而能夠非易失性地存儲與該電阻值相對應的數據。作為使用電阻變化元件的非易失性存儲裝置，一般公知有在以正交的方式配置的 位線與字線、源極線(源極線與位線或者字線的任一個平行配置)的交點的位置，以矩陣狀 來陣列配置了將MOS電晶體和電阻變化元件串聯連接的被稱為所謂ITlR型的存儲單元的 非易失性存儲裝置。在專利文獻1中，示出了利用將存儲層由稀土類氧化膜等的非晶體薄膜構成的元 件作為電阻變化元件使用的ITlR型存儲單元構成的非易失性存儲裝置。圖32是其中所示的存儲單元的結構圖。存儲單元1001將電阻變化元件1002與控制對電阻變化元件1002的存取的作為 有源元件的MIS電晶體1003串聯電連接而形成。電阻變化元件1002的構成是在第一電極100 與第二電極1002b之間夾持有存 儲層1002c。此處，作為在存儲層1002c中使用的材料，公開有在稀土類氧化膜中含有Cu、Ag、 或Si這樣的離子化容易的金屬。如圖32所示，對存儲單元1001的電壓施加是如下結構對電阻變化元件1002與 MIS電晶體1003連接的端子的相反側端子施加端子電壓VI，對MIS電晶體1003與電阻變 化元件1002連接的端子的相反側的一方(例如源極側)端子施加端子電壓V2，對MIS晶體 管1003的柵極施加柵極電壓Vgs。而且，通過對構成存儲單元1001的電阻變化元件1002以及MIS電晶體1003的兩 端分別施加端子電壓VI、V2，從而會在兩端子間產生電位差V( = IV2-V11)。對於對存儲單元1001的寫入方法，在電阻變化元件1002的電阻值為高電阻狀 態時，使MIS電晶體1003的柵極導通，並且，在對存儲單元1001的兩端子施加電壓V (=
V2-V1|)時，若加在電阻變化元件1002的兩端的電壓大於上述的電阻變化元件1002的寫 入閾值電壓，則電阻變化元件1002的電阻值從高電阻狀態開始下降，向低電阻狀態轉變， 在電阻變化元件1002的電阻值為低電阻狀態時，使MIS電晶體1003的柵極導通，並且，在對存儲單元1001內的電阻變化元件1002以及MIS電晶體1003施加與寫入時相反極性的 電壓V時，若加在電阻變化元件1002的兩端的電壓大於上述的電阻變化元件1002的擦除 閾值電壓，則電阻變化元件1002的電阻值從低電阻狀態開始增大，向高電阻狀態轉變。也 就是說，公開了雙極性的電阻變化動作。進而，電阻變化元件1002從高電阻狀態向低電阻狀態的轉變，如圖33所示由串聯 連接電阻變化元件1002和MIS電晶體1003的電流-電壓的動作點來決定電阻變化元件 1002的電阻值，該值由電阻變化元件1002的電壓為寫入閾值電壓(設為Vth)時所流動的 電流值決定。因此，電阻變化元件1002的低電阻狀態的電阻值能夠由MIS電晶體1003的柵極 電壓控制，在圖33中公開了，通過使柵極電壓變化為VG3、VG2、VG1從而在閾值電壓Vth附 近的動作點變為P3、P2、Pl,電阻變化元件1002的電阻值依次任意設定為較低的(電流大 的)狀態，利用該性質構成能夠存儲3值以上的信息的多值存儲裝置。在專利文獻2中，示出了由使用基於強關聯電子氧化物的電阻變化元件的ITlR型 存儲單元構成的非易失性存儲裝置。圖34是其中所示的存儲單元的結構圖。存儲單元1140將電阻變化元件1130與控制對電阻變化元件1130的存取的作為 有源元件的MIS電晶體1138串聯電連接而形成。電阻變化元件1130的構成是在第一電極1136與第二電極1132之間夾持有存儲 層 1134。此處，作為各自所使用的材料，公開有對第一電極1136使用鈦(Ti)，對第二電極 1132使用銅(Cu)，對變化層1134使用氧化銅(CuO)。對於對存儲單元1140的寫入方法，在電阻變化元件1130的電阻值為高電阻狀態 時，使MOS電晶體1138的漏極/源極端子中的與電阻變化元件1130不連接的端子(例如 源極端子)為基準電壓(接地)，以對電阻變化元件1130施加編程電壓Vpg的方式對第一 電極1136提供正電壓。由此，電阻變化元件1130的電阻值從高電阻狀態向低電阻狀態轉 變，存儲單元1140的電阻值變為低電阻狀態。另一方面，在電阻變化元件1130的電阻值為低電阻狀態時，當電流在從第二電極 1132到第一電極1136的方向流動的擦除電壓Ver施加到電阻變化元件1130時，電阻變化 元件1130的電阻值從低電阻狀態向高電阻狀態轉變，存儲單元1140的電阻值變為高電阻 狀態。進而，公開了存儲單元1140的低電阻狀態中，電阻值與所述編程時的編程電壓 Vpg的大小或柵極G的電壓的大小成反比例地決定。也就是說，當編程電壓Vpg或者柵極G 的電壓變大時，存儲單元的電阻設定移動到低值。因此，公開了感測電阻等級，在對低電阻狀態的寫入不足的情況下，一邊增加寫入 電壓一邊降低寫入等級進行調整的低電阻值的調整單元。圖35(a)是一邊使上部電極1136的施加電壓上升一邊調整電阻值的流程圖，圖 35(b)是一邊使電晶體1138的柵極G的施加電壓上升一邊調整電阻值的流程圖。專利文獻1公開了對多值存儲裝置的應用，但根據公開內容，暗示了即使在應用 於低電阻狀態與高電阻狀態的2值存儲器的情況中，因電晶體的製造工序偏差引起的電流能力偏差也表現為低電阻值的偏差。作為抑制低電阻值的偏差的方法，在低電阻化的寫入時一邊使同一極性電壓變大 一邊調整電阻等級的專利文獻2記載的調整單元是很有用的。將存儲單元的電阻變化利用於數據存儲中的存儲器裝置中，許多存儲單元的高電 阻狀態與低電阻狀態的分布差留有餘量(margin)地分離，這會使數據判別的可靠性提高。 此外，在存儲器裝置的讀出速度中，一般是單元電流利用較多流過的存儲單元(低電阻狀 態的存儲單元)的最壞值進行匹配，在電阻變化存儲器中將低電阻值的上限抑制得較低會 帶來高速化。因此，將低電阻狀態的存儲單元的單元電流量設定到規定以上是極為重要的。專利文獻1 日本特開2005-235360號公報(圖2、圖4)專利文獻2 美國專利第7289351號說明書(圖2、圖4、圖5)作為電阻變化型非易失性存儲裝置之一，本申請發明人研究了由在電阻變化層中 具有鉭、鉿等的過渡金屬的缺氧型氧化物的存儲單元構成的電阻變化型非易失性存儲裝 置。在此，所謂缺氧型的氧化物是指氧根據化學計量(stoichiometry)的組成而不足 的氧化物。雖然具有化學計量的組成的金屬氧化物多是示出絕緣性，但是通過做成缺氧型， 從而會示出半導體或者導體的特性。在實施與所述專利文獻2所示的方法相同的重寫方法，即，對在電阻變化層中具 有上述這樣的過渡金屬的缺氧型氧化物的存儲單元，在轉變為高電阻狀態的情況下施加正 電壓的寫入脈衝，在轉變為低電阻狀態的情況下施加負電壓的寫入脈衝，這樣的方法的情 況下，在從高電阻狀態變化到低電阻狀態時，有時低電阻等級沒有充分地變為低電阻而是 變為了移動到高電阻側的狀態，從而產生了問題。以後，將留在中間的低電阻狀態的低電阻 狀態稱為半LR。在上述這樣的情況中，在搭載多個存儲單元的電阻變化型非易失性存儲裝置中， 會發生特性惡化、動作不良的情況，例如，有時半LR等級的存儲單元狀態會決定速度，作為 高電阻狀態與低電阻狀態之間的電阻差的讀出窗口變小，讀出速度下降，或者，有時因電阻 狀態的偏差而使窗口消失，無法讀出。這樣，半LR的狀態的存儲單元特性就成為新的問題。

發明內容
本發明是鑑於這樣的狀況而做出的，其目的是，提供一種即使是能出現半LR的狀 態的電阻變化元件，也能夠修正為正常的低電阻狀態，能最大限度地確保電阻變化窗口的 電阻變化元件的寫入方法以及非易失性存儲裝置。為了實現上述目的，本發明的電阻變化元件的寫入方法的一個方案是一種電阻 變化型非易失性存儲元件的寫入方法，是針對電阻變化型非易失性存儲元件的數據的寫入 方法，其中上述電阻變化型非易失性存儲元件具備第一電極以及第二電極，根據在上述第 一以及第二電極間施加的電壓的極性可逆地轉變高電阻狀態和低電阻狀態，其特徵在於， 上述寫入方法包括高電阻化寫入步驟，為了使上述電阻變化型非易失性存儲元件成為高 電阻狀態，以上述第一電極為基準對上述第二電極施加正的第一電壓；低電阻化寫入步驟，為了使上述電阻變化型非易失性存儲元件成為低電阻狀態，以上述第一電極為基準對上述 第二電極施加負的第二電壓；以及低電阻穩定化寫入步驟，在通過上述低電阻化寫入步驟 施加了上述負的第二電壓之後，通過以上述第一電極為基準對上述第二電極施加正的第三 電壓從而使上述電阻變化型非易失性存儲元件成為低電阻狀態。由此，即使在通過低電阻化寫入步驟為了使電阻變化型非易失性存儲元件低電阻 化而施加負的電壓之後，之後也施加正的電壓，也就是說，在低電阻化寫入之後進行低電阻 穩定化寫入，因此，即使是通過低電阻化寫入而使電阻變化型非易失性存儲元件半LR化的 情況，也通過續接其後的低電阻穩定化寫入而使電阻變化型非易失性存儲元件可靠地被低 電阻化。此外，本發明是也能夠作為如下的電阻變化型非易失性存儲元件的初始化方法來 實現，該初始化方法是一種電阻變化型非易失性存儲元件的初始化方法，是使電阻變化型 非易失性存儲元件從剛製造後的初始狀態變化到能用作存儲元件的狀態的初始化方法，其 中上述電阻變化型非易失性存儲元件具備第一電極以及第二電極並根據在上述第一以及 第二電極間施加的電壓的極性而可逆地轉變高電阻狀態和低電阻狀態，其特徵在於，上述 初始化方法包括成形步驟，對於處於剛製造後的初始狀態的電阻變化型非易失性存儲元 件，為了使其電阻值下降，以上述第一電極為基準對上述第二電極施加負的第四電壓；以及 低電阻穩定化寫入步驟，在通過上述成形步驟施加了上述負的第四電壓之後，通過以上述 第一電極為基準對上述第二電極施加正的電壓從而使上述電阻變化型非易失性存儲元件 成為低電阻狀態。由此，由於對剛製造後的初始狀態中的電阻變化型非易失性存儲元件，在進行由 負的電壓施加引起的成形之後繼續進行低電阻穩定化寫入，所以即使是通過成形而使電阻 變化型非易失性存儲元件半LR化的情況，通過續接其後的低電阻穩定化寫入而使電阻變 化型非易失性存儲元件可靠地被低電阻化。此外，本發明的電阻變化型非易失性存儲裝置的一個方案是一種電阻變化型非易 失性存儲裝置，其使數據存儲在電阻變化型非易失性存儲元件中，其特徵在於，上述電阻變 化型非易失性存儲裝置具備存儲單元陣列，由電阻變化型非易失性存儲元件和開關元件 串聯連接的多個存儲單元構成，所述電阻變化型非易失性存儲元件具有第一電極以及第二 電極並根據上述第一電極以及第二電極間施加的電壓的極性而可逆地轉變高電阻狀態與 低電阻狀態；選擇部，從上述存儲單元陣列中選擇至少一個存儲單元；寫入用電源，對上述 電阻變化型非易失性存儲元件提供用於寫入數據的電源；以及寫入電路，基於從上述寫入 用電源提供的電源，對由上述選擇部選擇出的存儲單元中所包含的上述電阻變化型非易失 性存儲元件施加用於寫入數據的電壓，上述寫入用電源具有高電阻化用電源，提供用於使 上述電阻變化型非易失性存儲元件成為高電阻狀態的電源；低電阻化用電源，提供用於使 上述電阻變化型非易失性存儲元件成為低電阻狀態的電源；以及低電阻穩定化寫入用電 源，提供用於使上述電阻變化型非易失性存儲元件追加地成為穩定的低電阻狀態的電源， 上述寫入電路具有高電阻化寫入部，以基於來自上述高電阻化用電源的電源，將使上述選 擇部所選擇的存儲單元中所包含的上述電阻變化型非易失性存儲元件成為高電阻狀態所 需要的正的第一電壓，以上述電阻變化型非易失性存儲元件的上述第一電極為基準而施加 於上述第二電極的方式，對該存儲單元施加電壓；低電阻化寫入部，以基於來自上述低電阻化用電源的電源，將使上述選擇部所選擇的存儲單元中所包含的上述電阻變化型非易失性 存儲元件成為低電阻狀態所需要的負的第二電壓，以上述電阻變化型非易失性存儲元件的 上述第一電極為基準而施加於上述第二電極的方式，對該存儲單元施加電壓；以及低電阻 穩定化寫入部，在由上述低電阻化寫入部進行了上述負的第二電壓施加之後，以基於來自 上述低電阻穩定化寫入用電源的電源，將使上述選擇部所選擇的存儲單元中所包含的上述 電阻變化型非易失性存儲元件成為低電阻狀態所需要的正的第三電壓，以上述電阻變化型 非易失性存儲元件的上述第一電極為基準而施加於上述第二電極的方式，對該存儲單元施 加電壓。由此，由於能夠在通過低電阻化寫入部施加用於使電阻變化型非易失性存儲元件 低電阻化的負電壓之後，通過低電阻穩定化寫入部施加正的電壓，所以即使是通過低電阻 化寫入部使電阻變化型非易失性存儲元件半LR化的情況，也能夠通過續接其後的低電阻 穩定化寫入部的寫入，使電阻變化型非易失性存儲元件可靠地低電阻化。發明效果通過本發明，由於即使在對電阻變化元件進行低電阻化寫入時電阻變化元件半LR 化的情況下，也會通過低電阻穩定化寫入可靠地進行低電阻化，所以可提供一種對於能出 現半LR的電阻變化元件，能抑制低電阻狀態的偏差並最大限度地確保電阻變化的窗口的 電阻變化型非易失性存儲元件的寫入方法以及電阻變化型非易失性存儲裝置。因此，能夠 實現電阻變化型非易失性存儲元件的電阻變化狀態的穩定化，能夠實現存儲器的讀出高速 化、合格率提高。


圖1(a) (C)是本發明實施方式的電阻變化元件的結構圖。圖2是本發明實施方式的存儲單元的結構圖。圖3(a) (d)是本發明實施方式的存儲單元的脈衝V-I特性圖。圖4是本發明實施方式的存儲單元的正負交替脈衝施加所決定的電阻變化特性 圖。圖5是本發明實施方式的存儲單元的正負交替脈衝施加所決定的電阻變化特性 圖。圖6(a) (c)是本發明實施方式的存儲單元的脈衝V_I特性圖。圖7(a) (c)是本發明實施方式的存儲單元的脈衝V-I特性圖。圖8(a) (d)是本發明實施方式的半LR的狀態的電阻變化機理推定圖。圖9(a) (d)是本發明實施方式的半LR的狀態的電阻變化機理說明圖。圖10是本發明實施方式的非易失性存儲裝置的結構圖。圖11是本發明實施方式的非易失性存儲裝置中搭載的電源以及寫入電路的詳細 結構圖。圖12是本發明實施方式的讀出放大器的詳細結構圖。圖13是本發明實施方式的讀出放大器的判定電流等級說明圖。圖14是表示本發明實施方式的電阻變化型非易失性存儲裝置的存儲單元部的構 成的一個例子的剖視圖。
圖15(a) (d)是本發明實施方式的對存儲單元的各種序列圖。圖16A是本發明實施方式的對選擇存儲單元的重寫狀態轉變圖。圖16B是本發明實施方式的對選擇存儲單元的重寫狀態轉變圖。圖17A是本發明實施方式的低電阻穩定化寫入的流程圖。圖17B是本發明實施方式的低電阻穩定化寫入的流程圖。圖18A是本發明實施方式的低電阻穩定化寫入的序列圖和選擇存儲單元狀態的 示意圖。圖18B是本發明實施方式的低電阻穩定化寫入的序列圖和選擇存儲單元狀態的 示意圖。圖19是本發明實施方式的對選擇存儲單元的重寫狀態轉變圖。圖20是本發明實施方式的對選擇存儲單元的重寫狀態轉變圖。圖21是本發明實施方式的低電阻穩定化寫入的流程圖。圖22是本發明實施方式的低電阻穩定化寫入的序列圖和選擇存儲單元狀態的示 意圖。圖23是本發明實施方式的低電阻穩定化寫入的流程圖。圖M是本發明實施方式的非易失性存儲裝置的第二結構圖。圖25(a)、(b)是本發明實施方式的電阻變化元件的脈衝V-I特性圖。圖沈是本發明實施方式的電阻變化元件單體的重寫時的電壓-電流特性圖。圖27(a)、(b)是本發明實施方式的存儲單元的脈衝電壓設定方法說明圖。圖28(a)、(b)是本發明實施方式的存儲單元的電壓施加說明圖。圖四是本發明實施方式的存儲單元的低電阻穩定化寫入的流程圖。圖30是本發明實施方式的帶校驗的低電阻穩定化寫入的流程圖。圖31是本發明實施方式的低電阻穩定化寫入的脈衝電壓產生電路的結構圖。圖32是專利文獻1中記載的存儲單元的結構圖。圖33是專利文獻1中記載的存儲單元的寫入動作點分析圖。圖34是專利文獻2中記載的存儲單元的結構圖。圖35(a)、(b)是專利文獻2中記載的存儲單元的重寫流程圖。附圖標記說明IOaUObUOc電阻變化元件(電阻變化型非易失性存儲元件)11上部電極12氧化層13電阻變化層14p、14t 下部電極15氧化層104電晶體105存儲單元200非易失性存儲裝置(電阻變化型非易失性存儲裝置)201存儲器主體部202存儲單元陣列
203列選擇電路204讀出放大器205數據輸出電路206寫入電路207行驅動器208行選擇電路209地址輸入電路210控制電路211寫入用電源212低電阻(LR)化用電源213高電阻(HR)化用電源214低電阻(LR)穩定化寫入用電源215數據輸入電路221LR化用基準電壓產生器222、225、500、511、512 差動放大電路2MHR化用基準電壓產生器2 、227三態驅動器2 施加電壓控制器231電壓選擇開關組232、246、247、248、503、505 固定電阻233、513 驅動器234、240、241、249、250、251、502、506N 溝道電晶體235、242、243、501、504P 溝道電晶體236低電阻穩定化寫入電路237平滑電容245緩衝器262存儲器控制器300存儲單元301半導體基板302a、302b N型擴散層區域303a柵極絕緣膜30 柵電極304、306、308、310 過孔305、307、311 布線層317電晶體507、508偽存儲單元電路
具體實施例方式下面，一邊參照附圖一邊對本發明的實施方式進行詳細說明。
首先，作為非易失性電阻變化材料，本申請發明人研究了由在電阻變化層中具有 鉭、鉿的缺氧型氧化物的存儲單元構成的電阻變化型非易失性存儲裝置。其基本構造主要是3種，在圖1 (a)、圖1 (b)、圖1 (c)中示出3種電阻變化元件10a、 IObUOc的示意圖。圖1(a)中做成了如下這樣的構造對電阻變化層13使用缺氧型的鉭氧化物 (TaOx)或者缺氧型的鉿氧化物(HfOx,)，對其上部界面照射300°C、200W、20秒的氧等離子 體，較薄地形成由比TaOx或者HfOx,氧濃度高的TaOy或者HfOy,構成的氧化層12，將其利用 由鉬(Pt)構成的上部電極11和由氮化鉭(TaN)構成的下部電極14t來進行中間夾入。圖1 (b)中做成如下的構造對電阻變化層13使用缺氧型的鉭氧化物(TaOx)或者 缺氧型的鉿氧化物(HfOx,)，將其利用由鉬Pt構成的上部電極11和由氮化鉭(TaN)構成的 下部電極14t來進行中間夾入。圖1(c)中做成了如下這樣的構造對電阻變化層13使用缺氧型的鉭氧化物 (TaOx)或者缺氧型的鉿氧化物(HfOx,)，對其上部界面照射氧等離子體，較薄地形成由比 TaOx或者HfOx,氧濃度高的TaOy或者HfOy,構成的氧化層12，將其利用由鉬(Pt)構成的上 部電極11和下部電極14p來進行中間夾入。在此，所謂缺氧型的氧化物是指氧根據化學計量的組成而不足的氧化物。利用作 為過渡金屬之一的鉭的例子來說的話，作為具有化學計量的組成的氧化物有Ta205。在該 Ta2O5中，氧包含鉭的2. 5倍，當用氧含有率表現時，為71. 4%。在表現為氧含有率比該氧 含有率71. 4%低的狀態的氧化物時、即TaOx時，將滿足0 < χ < 2. 5的具有非化學計量的 組成的鉭氧化物稱為缺氧型的鉭氧化物。同樣地，在鉿氧化物(HfOx,)的情況下，當滿足0 <x' < 2.0時，稱為缺氧型的鉿氧化物。雖然具有化學計量的組成的金屬氧化物多是示出絕緣性，但是通過做成缺氧型， 從而會示出半導體或者導體的特性。作為上述電阻變化層，優選使用氧含有率為45 65at%的組成範圍，S卩，對電阻 變化層使用缺氧型的鉭氧化物，可以說記作TaOx的情況中的χ的範圍是比0. 8彡χ彡1. 9 更合適的電阻變化層的範圍(氧含有率=45at%對應於x = 0. 8，氧含有率=65at%對應 於 χ = 1. 9)。在將缺氧型的鉭氧化物使用於電阻變化膜的非易失性存儲元件中，通過在上部電 極和下部電極使用具有不同標準電極電位的材料，從而會在單側的電極附近佔優勢地引起 電阻變化，能夠實現理想的雙極型的電阻變化。進而，還不會引起電阻變化模式的混合， 能夠進行穩定的電阻變化動作。此外，對電阻變化層使用缺氧型的鉿氧化物，可以說記作 HfOx,的情況中χ'的範圍是比0.9彡χ'彡1.6更合適的電阻變化層的範圍。更優選地，在使用鉭氧化物作為電阻變化膜的情況下，只要對一方的電極材料，使 用比鉭的標準電極電位大而且相差較大的材料，對另一的電極材料，使用比鉭的標準電極 電位大且相差較小的材料，即可。進一步更優選地，只要對一方的電極材料，使用比鉭的標準電極電位大的材料，對 另一方的電極材料，使用比鉭的標準電極電位小的材料，即可。此外，在使用鉿氧化物作為電阻變化膜的情況下，只要對一方的電極材料，使用比 鉿的標準電極電位大而且相差較大的材料，對另一的電極材料，使用比鉿的標準電極電位大且相差較小的材料，即可。進一步更優選地，只要對一方的電極材料，使用比鉿的標準電 極電位大的材料，對另一方的電極材料，使用比鉿的標準電極電位小的材料，即可。也就是說，上述電阻變化層成為以缺氧型的過渡金屬氧化物層為主的電阻變化材 料，上述第一電極和上述第二電極通過由不同元素構成的材料來構成，上述第一電極的標 準電極電位VI、上述第二電極的標準電極電位V2、構成上述過渡金屬氧化物層的過渡金屬 的標準電極電位Vt只要成為滿足Vt < V2且Vl 11 (Ni)、鉭(Ta)、鈦(Ti)、鋁(Al)等。因此，優選上述第二電極選自由Pt、Ir、Pd、Ag、 Cu、Au等構成的組，上述第一電極選自由W、Ni、Ta、Ti、Al等構成的組。此外，在使用缺氧型 的鉿氧化物的非易失性存儲元件中，優選作為上述第二電極材料，是Pt、Ir、Pd、Ag、Cu、Au、 W等，上述第一電極材料是鉿(Hf)、Ti、Al等。因此，優選上述第二電極選自由Pt、Ir、Pd、 Ag、Cu、Au、W等構成的組，上述第一電極選自由Hf、Ti、Al等構成的組。通過成為上述的構成，從而在標準電極電位高的電極與電阻變化膜的界面附近， 電阻變化膜的氧濃度有選擇地變化，能得到穩定的電阻變化特性。此外，上述電阻變化層既可以具有層疊了具有TaOx(其中，0. 8 ^ χ ^ 1. 9)所表示 的組成的第一缺氧型鉭氧化物層、和具有TaOy (其中，x < y)所表示的組成的第二缺氧型鉭 氧化物層的層疊構造，也可以做成層疊了具有HfOx,(其中，0.9彡χ'彡1.6)所表示的組 成的第一缺氧型鉿氧化物層、和HfOy,(其中，χ' <y')所表示的組成的第二缺氧型鉿氧 化物層的層疊構造。通過成為上述的構成，從而在第二缺氧型金屬氧化物層與電極的界面附近，上述 第二缺氧型金屬氧化物層的氧濃度發生變化，能得到穩定的電阻變化特性。進而，也可以做成第二缺氧型鉭氧化物層配置於第二電極側的構造。圖2是將電阻變化元件IOa與電晶體104連接的ITlR型存儲單元105，是將電阻 變化元件IOa的下部電極14t與電晶體104的擴散區域302b利用過孔(via) 20連接起來 而形成的。存儲單元的端子由將上部電極11利用過孔19引出至第二布線層17的端子U、將 與下部電極14t連接的電晶體104的擴散區域30 利用過孔21引出至第一布線層18的 端子S、和將電晶體104的柵電極30 作為端子的端子G來構成。303a是構成電晶體104 的柵極氧化膜。圖2的存儲單元105雖然示出了應用圖1(a)所示的電阻變化元件IOa作為電阻 變化元件的情況，但是應用圖1(b)和圖1(c)所示的電阻變化元件IObUOc的情況也是與 電阻變化元件IOa同樣地，成為將下部電極14p或者14t與電晶體104的擴散區域302b利 用過孔20連接起來的構成。在圖3、圖6、圖7示出電流-電壓特性圖的一個例子，這些電流-電壓特性圖示出 將圖1所示構造的3個不同電阻變化元件IOa IOc用於圖2的存儲單元105而得到的電 阻變化特性的3個不同狀況。另外，在本說明書中，關於電壓施加的極性，只要沒有特別說 明，就是將比電阻變化元件IOa IOc的下部電極14t、14p高的電壓施加於上部電極11的 情況定義為正的電壓施加。不過，作為施加電壓的具體端子，並不限定於僅是電阻變化元件的兩端子，也包括電阻變化元件和電晶體被串聯連接的存儲單元的兩端子。對於在哪一端 子間施加電壓，會在各實施方式中寫明。(實施方式1)首先，針對本發明實施方式1中的電阻變化元件的寫入方法以及非易失性存儲裝 置進行說明。圖3是表示伴隨存儲單元105的電阻變化的脈衝電壓(Vp)與單元電流(Ir)的 狀況的一個例子的電流-電壓特性的圖表，對圖2的電晶體104的端子G施加使電晶體 104導通的電壓(=2. 4V)，對圖2的布線U-S間施加以布線S為基準電位的電阻變化脈衝 (0V — Vp — 0V,脈衝寬度50ns)，在橫軸示出使脈衝電壓Vp從負電壓振擺到正電壓的值。而 且，在縱軸示出讀出電流值，該讀出電流值是在施加根據電阻變化脈衝的電壓後，寫入加在 電阻變化元件IOa的兩端的電壓、或者將絕對值比擦除閾值電壓低的電壓Vr = 0. 4V作為 讀出電壓施加而流過電阻變化元件IOa的讀出電流值。以下，將根據該測定方法的電壓-電 流特性稱為脈衝V-I特性。另外，寫入或擦除閾值電壓是在不使電阻變化元件的電阻值變 化的情況下能夠施加的最大的電壓(絕對值)，也是在不使電阻變化元件的電阻值變化地 讀出時能夠施加的最大的電壓(絕對值)。圖3(a)是利用最初的成形(施加Vp = -1. 7V)使處於剛製造後的初始狀態的高 電阻狀態(HR、VP = 0 -1. 6V的狀態)的電阻變化元件IOa為低電阻狀態(Li )時的脈衝 V-I特性(對電阻變化元件施加脈衝電壓Vp，測定此時電阻變化元件中流過的單元電流Ir) 圖表，圖3(b)是根據上述評價方法的第一次的測定結果，圖3(c)是根據相同評價方法的第 二次的測定結果，圖3(d)是根據相同評價方法的第三次的測定結果。由於其後還是大致相 同的波形的重複，所以進行省略。此外，所謂「成形(forming) 」是指使處於剛製造後的初始狀態的電阻變化元件轉 變為能夠根據所施加的電壓的極性而可逆地轉變高電阻狀態(HR)和低電阻狀態(LR)的狀 態(進行初始化)。通常，電阻變化元件在初始狀態中，處於比通常使用時的高電阻狀態高 的高電阻狀態，通過成形而轉變為低電阻狀態，引起電阻變化。因此，「處於剛製造後的初始 狀態的電阻變化元件」或者「剛製造後的電阻變化元件」是指，在製造後而且尚未成為能夠 根據所施加的電壓的極性而可逆地轉變高電阻狀態(HR)和低電阻狀態(LR)的狀態(也就 是說未被進行初始化)的電阻變化元件。在圖3(b)的脈衝V-I測定前和圖3(d)的脈衝V-I測定後，實施根據正負交替脈 衝的通常的電阻變化測定，在圖4示出測定圖3(b)之前的電阻變化特性圖，在圖5示出測 定圖3(d)之後的電阻變化特性圖。在此，圖3 (a)、圖3 (b)、圖3 (c)、圖3 (d)、圖4、圖5的測定順序步驟示出如下。(評價步驟1)圖3 (a)根據脈衝V-I法的成形(初始LR化)脈衝電壓Vp = OV — -1. 7V (0. IV 步驟)(評價步驟2)圖4根據正負交替脈衝的電阻變化測定(LR穩定化序列前)脈衝電壓Vp= — 2.4VO+2.4V 41 次施加(評價步驟3)
圖3 (b)脈衝V-I測定第一次脈衝電壓Vp = OV — -2. 4V — OV — +2. 4V — OV (0. IV 步驟)(評價步驟4)圖3 (C)脈衝V-I測定第二次脈衝電壓 Vp = OV — -2. 4V — OV — +2. 4V — OV (0. IV 步驟)(評價步驟5)圖3 (d)脈衝V-I測定第三次脈衝電壓Vp = OV — -2. 4V — OV — +2. 4V — OV (0. IV 步驟)(評價步驟6)圖5根據正負交替脈衝的電阻變化測定(LR穩定化序列實施後)脈衝電壓
權利要求
1.一種電阻變化型非易失性存儲元件的寫入方法，是針對電阻變化型非易失性存儲 元件的數據的寫入方法，其中上述電阻變化型非易失性存儲元件具備第一電極以及第二電 極，並根據在上述第一電極以及第二電極間施加的電壓的極性可逆地轉變高電阻狀態和低 電阻狀態，其特徵在於，所述寫入方法包括高電阻化寫入步驟，為了使上述電阻變化型非易失性存儲元件成為高電阻狀態，以上 述第一電極為基準對上述第二電極施加正的第一電壓；低電阻化寫入步驟，為了使上述電阻變化型非易失性存儲元件成為低電阻狀態，以上 述第一電極為基準對上述第二電極施加負的第二電壓；以及低電阻穩定化寫入步驟，在通過上述低電阻化寫入步驟施加了上述負的第二電壓之 後，通過以上述第一電極為基準對上述第二電極施加正的第三電壓從而使上述電阻變化型 非易失性存儲元件成為低電阻狀態。
2.根據權利要求1所述的電阻變化型非易失性存儲元件的寫入方法，其特徵在於，存在通過在上述低電阻化寫入步驟中所進行的負的第二電壓施加而上述電阻變化型非易失性存儲元件的電阻值變化為中間低電阻值的情況，所述中間低電阻值是作為上述高 電阻狀態下的電阻值的高電阻值與作為上述低電阻狀態下的電阻值的低電阻值之間的電 阻值，在上述低電阻穩定化寫入步驟中，使上述電阻變化型非易失性存儲元件的電阻值從上 述中間低電阻值變化為上述低電阻值。
3.根據權利要求2所述的電阻變化型非易失性存儲元件的寫入方法，其特徵在於，在 上述低電阻穩定化寫入步驟中，施加階梯式上升的正的電壓。
4.根據權利要求3所述的電阻變化型非易失性存儲元件的寫入方法，其特徵在於，在 上述低電阻穩定化寫入步驟中，通過施加階梯式上升的正的電壓，從而使上述電阻變化型 非易失性存儲元件的電阻值從上述中間低電阻值經由上述低電阻值變化為上述高電阻值。
5.根據權利要求2所述的電阻變化型非易失性存儲元件的寫入方法，其特徵在於，在 上述低電阻穩定化寫入步驟中，通過僅施加1次預定的上述正的第三電壓，從而使上述電 阻變化型非易失性存儲元件的電阻值從上述中間低電阻值變化為上述低電阻值。
6.根據權利要求5記載的電阻變化型非易失性存儲元件的寫入方法，其特徵在於，上 述預定的正的第三電壓是為了使上述電阻變化型非易失性存儲元件的電阻值成為處於低 電阻狀態下的上述電阻變化型非易失性存儲元所能取得的低電阻值中的最小的低電阻值 而應施加的電壓以下的電壓。
7.根據權利要求2 6中任一項所述的電阻變化型非易失性存儲元件的寫入方法，其 特徵在於，還包括確認步驟，該確認步驟判斷通過上述低電阻化寫入步驟施加了負的電壓後的上 述電阻變化型非易失性存儲元件的電阻值是否為上述低電阻值，上述低電阻穩定化寫入步驟僅在通過上述確認步驟判斷為上述電阻變化型非易失性 存儲元件的電阻值不是上述低電阻值的情況下才進行。
8.根據權利要求2 7中任一項所述的電阻變化型非易失性存儲元件的寫入方法，其 特徵在於，還包括成形步驟，該成形步驟在對剛製造後的上述電阻變化型非易失性存儲元件未進行上述高電阻化寫入步驟以及上述低電阻化寫入步驟的任一個步驟的情況下，為了使上述 電阻變化型非易失性存儲元件的電阻值從上述高電阻值以上的高電阻值變化為比其低的 電阻值，以上述第一電極為基準對上述第二電極施加負的電壓，上述低電阻穩定化寫入步驟繼上述成形步驟之後進行。
9.根據權利要求1或2所述的電阻變化型非易失性存儲元件的寫入方法，其特徵在於， 上述第三電壓是使與通過上述低電阻化寫入步驟而施加了上述負的第二電壓時在上述電 阻變化型非易失性存儲元件中流過的電流相同值的電流從該電阻變化型非易失性存儲元 件的第二電極流到第一電極而所需的電壓。
10.一種電阻變化型非易失性存儲元件的初始化方法，是使電阻變化型非易失性存儲 元件從剛製造後的初始狀態變化到能作為存儲元件使用的狀態的初始化方法，其中上述電 阻變化型非易失性存儲元件具備第一電極以及第二電極並根據在上述第一電極以及第二 電極間施加的電壓的極性而可逆地轉變高電阻狀態和低電阻狀態，其特徵在於，所述初始 化方法包括成形步驟，對於處於剛製造後的初始狀態的電阻變化型非易失性存儲元件，為了使其 電阻值下降，以上述第一電極為基準對上述第二電極施加負的第四電壓；以及低電阻穩定化寫入步驟，在通過上述成形步驟而施加了上述負的第四電壓之後，通過 以上述第一電極為基準對上述第二電極施加正的電壓從而使上述電阻變化型非易失性存 儲元件成為低電阻狀態。
11.根據權利要求10所述的電阻變化型非易失性存儲元件的初始化方法，其特徵在於，在上述成形步驟中，通過施加上述負的第四電壓，從而使上述電阻變化型非易失性存 儲元件的電阻值從比作為上述高電阻狀態下的電阻值的高電阻值高的電阻值，變化為上述 高電阻值與作為上述低電阻狀態下的電阻值的低電阻值之間的中間低電阻值，在上述低電阻穩定化寫入步驟中，使上述電阻變化型非易失性存儲元件的電阻值從上 述中間低電阻值變化為上述低電阻值。
12.根據權利要求10或11所述的電阻變化型非易失性存儲元件的初始化方法，其特徵 在於，上述電阻變化型非易失性存儲元件有多個，上述初始化方法還包括選擇步驟，該選擇步驟從上述多個電阻變化型非易失性存儲元 件中一個一個地依次選擇電阻變化型非易失性存儲元件，每當在上述選擇步驟一個電阻變化型非易失性存儲元件被選擇時，進行上述成形步驟 和上述低電阻穩定化寫入步驟。
13.—種電阻變化型非易失性存儲裝置，使數據存儲在電阻變化型非易失性存儲元件 中，其特徵在於，上述電阻變化型非易失性存儲裝置具備存儲單元陣列，由電阻變化型非易失性存儲元件和開關元件串聯連接而形成的多個存 儲單元構成，所述電阻變化型非易失性存儲元件具有第一電極以及第二電極並根據上述第 一電極以及第二電極間施加的電壓的極性而可逆地轉變高電阻狀態和低電阻狀態；選擇部，從上述存儲單元陣列中選擇至少一個存儲單元；寫入用電源，對上述電阻變化型非易失性存儲元件提供用於寫入數據的電源；以及寫入電路，基於從上述寫入用電源提供的電源，對由上述選擇部選擇出的存儲單元中 所包含的上述電阻變化型非易失性存儲元件施加用於寫入數據的電壓，上述寫入用電源具有高電阻化用電源，提供用於使上述電阻變化型非易失性存儲元件成為高電阻狀態的電源；低電阻化用電源，提供用於使上述電阻變化型非易失性存儲元件成為低電阻狀態的電 源；以及低電阻穩定化寫入用電源，提供用於使上述電阻變化型非易失性存儲元件追加地成為 穩定的低電阻狀態的電源，上述寫入電路具有高電阻化寫入部，基於來自上述高電阻化用電源的電源，將使上述選擇部所選擇的存 儲單元中所包含的上述電阻變化型非易失性存儲元件成為高電阻狀態所需要的正的第一 電壓，以上述電阻變化型非易失性存儲元件的上述第一電極為基準而施加於上述第二電 極，由此對該存儲單元施加電壓；低電阻化寫入部，基於來自上述低電阻化用電源的電源，將使上述選擇部所選擇的存 儲單元中所包含的上述電阻變化型非易失性存儲元件成為低電阻狀態所需要的負的第二 電壓，以上述電阻變化型非易失性存儲元件的上述第一電極為基準而施加於上述第二電 極，由此對該存儲單元施加電壓；以及低電阻穩定化寫入部，在由上述低電阻化寫入部進行了上述負的第二電壓施加之後， 基於來自上述低電阻穩定化寫入用電源的電源，將使上述選擇部所選擇的存儲單元中所包 含的上述電阻變化型非易失性存儲元件成為低電阻狀態所需要的正的第三電壓，以上述電 阻變化型非易失性存儲元件的上述第一電極為基準而施加於上述第二電極，由此對該存儲 單元施加電壓。
14.根據權利要求13所述的電阻變化型非易失性存儲裝置，其特徵在於，在通過上述 低電阻化寫入部所進行的上述負的第二電壓施加而使上述電阻變化型非易失性存儲元件 的電阻值變化為中間低電阻值的情況下，上述低電阻穩定化寫入部通過上述正的第三電壓 施加，使上述電阻變化型非易失性存儲元件的電阻值從上述中間低電阻值變化為上述低電 阻值，所述中間低電阻值是作為上述高電阻狀態下的電阻值的高電阻值與作為上述低電阻 狀態下的電阻值的低電阻值之間的電阻值。
15.根據權利要求14記載的電阻變化型非易失性存儲裝置，其特徵在於，上述低電阻 穩定化寫入用電源通過依次選擇並提供從多個電壓中選擇出的一個電壓，從而提供階梯式 上升的正的電壓。
16.根據權利要求15記載的電阻變化型非易失性存儲裝置，其特徵在於，上述低電阻 穩定化寫入部基於來自上述低電阻穩定化寫入用電源的電源將階梯式上升的正的電壓施 加於上述電阻變化型非易失性存儲元件，由此使上述電阻變化型非易失性存儲元件的電阻 值從上述中間低電阻值經由上述低電阻值變化為上述高電阻值。
17.根據權利要求14記載的電阻變化型非易失性存儲裝置，其特徵在於，上述低電阻穩定化寫入用電源提供預定的正的電壓，在上述低電阻化寫入部所進行的上述負的第二電壓施加之後，上述低電阻穩定化寫入部基於來自上述低電阻穩定化寫入用電源的電源向上述電阻變化型非易失性存儲元件僅 施加1次上述預定的正的第三電壓，由此使上述電阻變化型非易失性存儲元件的電阻值從 上述中間低電阻值變化為上述低電阻值。
18.根據權利要求17所述的電阻變化型非易失性存儲裝置，其特徵在於，上述低電阻 穩定化寫入用電源提供為了使上述電阻變化型非易失性存儲元件的電阻值成為處於低電 阻狀態下的上述電阻變化型非易失性存儲元件所能得到的低電阻值中的最小的低電阻值 而應施加的電壓以下的電壓，來作為上述預定的正的第三電壓。
19.根據權利要求13或14所述的電阻變化型非易失性存儲裝置，其特徵在於，上述第 三電壓是使與通過上述低電阻化寫入部施加上述負的第二電壓時在上述電阻變化型非易 失性存儲元件中流過的電流相同值的電流從該電阻變化型非易失性存儲元件的第二電極 流到第一電極而所需的電壓。
20.根據權利要求19所述的電阻變化型非易失性存儲裝置，其特徵在於，上述低電阻 穩定化寫入部具有第一偽存儲單元以及第二偽存儲單元，串聯連接有電阻元件和開關元件，所述電阻元 件具有與上述低電阻狀態下的電阻變化型非易失性存儲元件的電阻值相同的電阻值；第一緩衝放大器，以來自上述低電阻化用電源的電源為輸入，將與上述低電阻化寫入 部使上述存儲單元成為低電阻化時所施加的電壓相同值的電壓，施加於上述第一偽存儲單 元；電流反射鏡電路，產生與在上述第一偽存儲單元中流過的電流相同值的電流，具有以 將產生的上述電流施加於上述第二偽存儲單元的方式對電流進行控制的端子；以及第二緩衝放大器，以在上述第二偽存儲單元的兩端產生的電壓為輸入，輸出與所輸入 的上述電壓相同值的電壓。
21.根據權利要求20所述的電阻變化型非易失性存儲裝置，其特徵在於，上述第一緩 衝放大器是差動放大電路，該差動放大電路的非倒相輸入端子連接於上述低電阻化用電 源，倒相輸入端子連接於第一偽存儲單元，輸出端子連接於上述電流反射鏡電路中的控制 上述電流的端子。
22.根據權利要求20所述的電阻變化型非易失性存儲裝置，其特徵在於，在上述第一偽存儲單元以及第二偽存儲單元中，連接上述電阻元件的一個端子和上述 開關元件的一個端子，上述第一緩衝放大器以構成上述第一偽存儲單元的電阻元件的另一端子為基準，對構 成該第一偽存儲單元的開關元件的另一端子施加上述電壓，上述電流反射鏡電路施加上述電流，以便從構成上述第二偽存儲單元的電阻元件的另 一端子向構成該第二偽存儲單元的開關元件的另一端子流過電流。
23.根據權利要求20所述的電阻變化型非易失性存儲裝置，其特徵在於，在上述第一偽存儲單元以及第二偽存儲單元中，連接上述電阻元件的一個端子和上述 開關元件的一個端子，上述第一緩衝放大器以構成上述第一偽存儲單元的開關元件的另一端子為基準，對構 成該第一偽存儲單元的電阻元件的另一端子施加上述電壓，上述電流反射鏡電路施加上述電流，以便從構成上述第二偽存儲單元的開關元件的另一端子向構成該第二偽存儲單元的電阻元件的另一端子流過電流。
24.根據權利要求20所述的電阻變化型非易失性存儲裝置，其特徵在於，上述第一偽 存儲單元以及第二偽存儲單元中包含的開關元件是MOS電晶體，具有由同一柵長度及柵寬 度構成的柵極。
25.根據權利要求20所述的電阻變化型非易失性存儲裝置，其特徵在於，上述第一偽 存儲單元以及第二偽存儲單元中包含的電阻元件由利用多晶矽或者半導體基板上的擴散 層構成的布線來構成。
26.根據權利要求20所述的電阻變化型非易失性存儲裝置，其特徵在於，上述第一偽 存儲單元以及第二偽存儲單元中包含的電阻元件是設定為與上述低電阻狀態下的電阻變 化型非易失性存儲元件的電阻值相同電阻值的可變電阻元件。
27.根據權利要求20所述的電阻變化型非易失性存儲裝置，其特徵在於，上述電流反射鏡電路由柵極彼此被連接的第一 MOS電晶體以及第二 MOS電晶體構成， 上述第一 MOS電晶體連接於上述第一偽存儲單元，上述第二 MOS電晶體連接於上述第二偽存儲單元，並具有比上述第一 MOS電晶體大的 電流能力。
28.根據權利要求20所述的電阻變化型非易失性存儲裝置，其特徵在於， 上述低電阻穩定化寫入部還具有低電阻穩定化寫入用電源，將從上述第二緩衝放大器輸出的電壓按從多個分壓比中選 擇出的一個分壓比進行分壓後輸出；以及第三緩衝放大器，以從上述低電阻穩定化寫入用電源輸出的電壓為輸入，輸出與所輸 入的上述電壓相同值的電壓。
全文摘要
本發明提供一種即使是能出現半LR的狀態的電阻變化元件也能修正為正常的低電阻狀態並能最大限確保電阻變化窗口的電阻變化元件的寫入方法。一種針對根據所施加的電壓的極性而可逆地轉變高電阻狀態與低電阻狀態的電阻變化元件(10a)的數據的寫入方法，其包括高電阻化寫入步驟(405)，作為以下部電極(14t)為基準施加於上部電極(11)的電壓，施加正的電壓以使電阻變化元件(10a)成為高電阻狀態(401)；低電阻化寫入步驟(406)和(408)，施加負的電壓以使電阻變化元件(10a)成為低電阻狀態(403)和(402)；以及低電阻穩定化寫入步驟(404)，通過在由低電阻化寫入步驟(408)施加了負的電壓之後施加正的電壓，從而使電阻變化元件(10a)經過低電阻狀態成為高電阻狀態(401)。
文檔編號H01L27/10GK102067234SQ201080001861
公開日2011年5月18日 申請日期2010年4月27日 優先權日2009年4月27日
發明者東亮太郎, 島川一彥, 村岡俊作, 河合賢 申請人:松下電器產業株式會社