包括功率電晶體和輔助電晶體的集成電路的製作方法

2023-05-31 22:15:46

專利名稱：包括功率電晶體和輔助電晶體的集成電路的製作方法
技術領域：
本發明涉及包括功率電晶體和輔助電晶體的集成電路。
背景技術：
在操作期間，電源和功率轉換器中的諸如開關的半導體部件因這些部件中的功率耗散而被加熱。如果半導體部件在所謂的穩定溫度點以下操作，則可能發生電流成絲(currentfilamentation)並且其導致半導體部件的毀壞。作為過度加熱和電流成絲的對策，通常在操作期間適當地限制諸如正向電流，dl/dt、dU/dt、溫度等的電參數並且使其保持在安全操作區域範圍內(S0A範圍)。然而,使操作範圍限於安全操作區域限制了半導體部件特性的進一步改進。因此，期望針對過度加熱和電流成絲改進半導體部件的保護。

發明內容
根據集成電路的一個實施例，集成電路包括具有功率控制端子、第一功率負載端子和第二功率負載端子的功率電晶體。集成電路進一步包括具有輔助控制端子、第一輔助負載端子和第二輔助負載端子的輔助電晶體。第一輔助負載端子電耦接到功率控制端子。集成電路進一步包括具有第一電容器電極、第二電容器電極和電容器介電層的電容器。電容器介電層包括鐵電材料和順電材料至少之一。第一電容器電極電耦接到輔助控制端子。在閱讀以下詳細描述，並且在觀看附圖之後，本領域技術人員將認識到另外的特徵和優點。


包括附圖用於提供對本發明的進一步的理解並且被併入本說明書並且構成本說明書的一部分。附示了本發明的實施例並且連同描述一起用於解釋本發明的原理。因為通過參考下面的詳細描述使得本發明的其他實施例以及本發明的許多預期優點變得更好被理解，從而它們被容易地認識到。附圖的元件不一定依照彼此之間的比例而繪製。類似的附圖標記表示對應的相似部件。所圖示的各個實施例的特徵可以被組合，除非它們彼此排斥。實施例在附圖中被圖示並且在下文中被詳細描述。圖1是包括功率電晶體的集成電路的一部分的示意圖，該功率電晶體具有電耦接到包括二極體和電容器的保護電路的功率控制端子。圖2是包括功率電晶體的集成電路的一部分的示意圖，該功率電晶體具有電耦接到包括兩個二極體和電容器的保護電路的功率控制端子。圖3是穿過包括輔助電晶體和電耦接到輔助電晶體的輔助控制端子的電容器的功率電晶體單元陣列的一部分的豎直橫截面的示意圖。
圖4是功率電晶體單元陣列和具有均勻散布在功率電晶體單元陣列上的保護電路部件的保護電路的一個版圖的示意性俯視圖。圖5是功率電晶體單元陣列和具有距功率電晶體單元陣列的橫向距離的保護電路的一個版圖的示意性俯視圖。
具體實施例方式在下面的詳細描述中，參考形成其一部分的附圖，並且在附圖中作為圖示示出了其中可以實踐本發明的具體實施例。在這一點上，參照所描述的附圖的取向使用了諸如「頂」、「底」、「前」、「後」、「頭」、「尾」、「上(over)」、「上(above)」、「下」等的方向性術語。由於實施例的部件可以定位在許多不同的取向上，因此出於說明的目的使用了方向性術語並且這些方向性術語並非限制。將理解，可以利用其他實施例並且在不偏離本發明的範圍的情況下可以進行結構或邏輯上的修改。例如，被說明或描述為一個實施例的一部分的特徵可以用在其他實施例上或結合其他實施例使用以產生又一實施例。本發明旨在包括這些修改和變化。使用不應被解釋為對所附權利要求的範圍的限制的特定語言描述了示例。附圖並非依比例繪製並且僅用於說明性目的。為了清楚起見，如果沒有另外說明，在不同的附圖使用相同的附圖標記表示相同的元件或製造工藝。如本說明書中使用的術語「橫向」和「水平」旨在描述與半導體襯底或半導體本體的第一表面平行的取向。這可以是例如晶片或管芯的表面。如本說明書中使用的術語「豎直」旨在描述被布置為與半導體襯底或半導體本體的第一表面垂直的取向。如本說明書中採用的，術語「耦接」和/或「電耦接」並非意味著意指元件必須直接耦接在一起，可以在「耦接」或「電耦接」的元件之間設置介入元件。術語「電連接」旨在描述電連接在一起的元件之間的低歐姆電連接，例如經由金屬和/或高摻雜半導體的連接。在本說明書中，η摻雜可以指示第一傳導類型，而P摻雜指示第二傳導類型。不言而喻，半導體器件可以被形成為具有相反的摻雜關係，使得第一傳導類型可以是P摻雜，並且第二傳導類型可以是η摻雜。此外，一些附圖通過緊接摻雜類型指示或「 + 」來圖示相對摻雜濃度。例如，「η_」意指小於「η」摻雜區域的摻雜濃度的摻雜濃度，而「η_」摻雜區域具有大於「η」摻雜區域的摻雜濃度。然而，除非另外說明，否則指示相對摻雜濃度決非意指具有相同的相對摻雜濃度的摻雜區域具有相同的絕對摻雜濃度。例如，兩個不同的η—摻雜區域可以具有不同的絕對摻雜濃度。對於例如η+摻雜區域和P+摻雜區域，情況亦是如此。本說明書中描述的具體實施例涉及，但不限於，受場效應控制的功率半導體器件，並且具體地涉及諸如MOSFET的單極器件。如本說明書中使用的術語「場效應」旨在描述「反向溝道」的電場介導(mediate)形成和/或半導體溝道區域中的反向溝道的傳導和/或形狀的控制。在本說明書的背景下，術語「場效應結構」旨在描述在半導體襯底或半導體本體或半導體器件中形成的並且具有至少通過介電區域或介電層與本體區域絕緣的柵極電極的結構。用於形成柵極電極和本體區域之間的介電區域或介電層的介電材料的示例包括，但不限於，氧化娃(SiO2)、氮化娃(Si3N4)、氧氮化娃(SiOxNy)、氧化錯(ZrO2)、氧化鉭(Ta2O5)、氧化鈦(TiO2)和氧化鉿(HfO2)或者這些材料的堆疊。
在柵極電極和典型地連接到本體區域的源極電極之間的閾值電壓Vth以上，由於鄰接介電區域或介電層的本體區域的溝道區域中的場效應，形成和/或控制反向溝道。閾值電壓Vth典型地指示在形成電晶體的源極和漏極的兩個第一傳導類型的半導體區域之間的單極電流流動的始發所需的最小柵極電壓。在本說明書的背景下，術語「M0S」(金屬氧化物半導體)應被理解為包括更一般的術語「MIS」(金屬絕緣體半導體)。例如，術語MOSFET (金屬氧化物半導體場效應電晶體)應被理解為包括具有非氧化物的柵極絕緣體或者非金屬的柵極材料的FET，即術語MOSFET分別用在更一般的術語含義IGFET (絕緣柵場效應電晶體)和MISFET中。此外，諸如「第一」、「第二」等的術語還用於描述各種元件、區域、部分等，並且並非旨在作為限制。在描述通篇中相同的術語指示相同的元件。如這裡使用的術語「具有」、「包含」、「包括(including)」^包括(comprising)」等是開放性術語，其指示所陳述的元件或特徵的存在，但是並未排除額外的元件或特徵。除非上下文清楚地指示其他情況，否則冠詞「一個(a、an)」和「該(the)」旨在包括複數和單數。圖1圖示了根據一個實施例的集成電路100的電路圖的一部分。集成電路100包括η型MOSFET (NMOS) 102。NMOS 102包括作為第一負載端子的漏極端子DP、作為第二負載端子的源極端子Sp和作為功率控制端子的柵極端子GP。集成電路100進一步包括輔助NMOS 104。構成第一負載端子的輔助NMOS 104的漏極端子Da電連接到功率NMOS 102的柵極端子GP。構成輔助NMOS 104的第二負載端子的源極端子Sa電連接到功率電晶體102的源極端子SP。二極體106和電容器107的串聯連接與輔助NMOS 104的漏極和源極端子DA、SA並聯連接。二極體106的陽極電連接到輔助NMO`S 104的漏極端子Da和功率NMOS 102的柵極端子Gp兩者。電容器107包括電連接到二極體106的陰極和輔助NMOS 104的控制端子Ga兩者的第一電容器電極108，電容器107的第二電容器電極109電連接到輔助NMOS 104的源極端子Sa和功率NMOS 102的源極端子Sp兩者。電容器107的電容器介電層110包括鐵電材料和順電材料中的至少之一。電容器介電層110包括具有負溫度係數的相對介電常數電容器介電層110可以包括具有小於300 K的居裡ATc的鐵電材料。根據一個實施例，在溫度!\=400 K的電容器介電層110的相對介電常數ε r (T1)和在溫度T2=475 K的電容器介電層110的相對介電常數ε r (T2)滿足ε r (T2) ^0.75X er (T1)。根據另一實施例，電容器介電層110包括順電材料或鐵電材料，其包括BaTi03、SrTiO3> BaxSr1^xTiO3和KTaO3中的至少一個。在集成電路100操作期間，柵極信號Sp經由節點N提供給功率NMOS 102的柵極端子GP。當功率NMOS 102經由柵極信號Sp導通時，經由二極體106對電容器107充電。通過將輔助NMOS 104的閾值電壓調整到功率NMOS 102的閾值電壓以上，柵極信號Sp使功率NMOS 102導通，同時輔助NMOS 104保持關斷。通過限制電容器107和功率NMOS 102的電晶體單元區域之間的距離，例如通過使電容器107的子電容器(sub capacitor)均勻散布在功率NMOS 102的單元區域上，可以將電容器電介質110熱耦接到功率NMOS 102。當例如由於功率NMOS 102的短路致使功率NMOS 102內的溫度上升時，電容器介電層110內的溫度也上升。由於電容器介電層110的相對介電常數ε ^的負溫度係數，電容器107的電容值下降。由於二極體106防止電容器107經由節點N的放電，因此電容器107兩端的壓降增加。因此，輔助NMOS 104的柵極端子Ga和源極端子Sa之間的壓降也增力口。當輔助NMOS 104的柵極端子Ga處的電壓超過輔助NMOS 104的閾值電壓時，輔助NMOS104導通，導致功率NMOS 102的柵極端子Gp和源極端子Sp之間的短路。結果，功率NMOS102關斷。因此，當電容器介電層110內的溫度因來自熱耦接到電容器107的功率NMOS 102的熱耗散而增加時，包括元件104、106、107的保護電路103允許通過利用電容器介電層110的相對介電常數L的下降來關斷功率NMOS 102。通過適當地調整保護電路103的參數，諸如例如閾值電壓的輔助電晶體104的特性，以及例如相對介電常數ε,的電容器107的特性，可以使功率NMOS 102在期望的閾值溫度關斷。根據一個實施例，輔助NMOS 104的閾值電壓以如下方式超過功率NMOS 102的閾值電壓:在功率NMOS 102的典型的操作柵極電壓，輔助NMOS 104的漏電流仍是低的，意味著輔助NMOS 104的閾值電壓在功率NMOS 102的典型操作柵極電壓以上。由於功率NMOS102典型地具有約0.8 V至約8 V的範圍內的閾值電壓並且利用約3.3 V至約20 V的範圍中的典型的柵極電壓進行操作，因此輔助NMOS 104的閾值電壓在3.3 V以上高達20 V。輔助NMOS 104可以具有典型地比功率NMOS 102的閾值電壓高出多於50%的閾值電壓。根據一個實施例，經由節點N將柵極信號Sp提供給功率NMOS 102的柵極端子Gp的驅動器電路被配置成保證由於保護電路103而導致的功率NMOS 102的關斷和功率NMOS102的新的導通之間的時間段At。通過保證功率NMOS 102和電容器介電層110的充分冷卻，時間段At可以被適當地選擇以計及電容器介電層110的滯後作用。根據一個實施例，例如連接在圖1中的端子N和驅動器電路之間的功率NMOS 102的柵極端子Gp的降壓電阻器Rd的值，即與柵極端子Gp串聯使用的電阻器的值，根據下式按照與輔助NMOS 104的導通電阻Raux相關的方式設定:
權利要求
1.一種集成電路，包括: 功率電晶體，其具有功率控制端子、第一功率負載端子和第二功率負載端子； 輔助電晶體，其具有輔助控制端子、第一輔助負載端子和第二輔助負載端子，其中所述第一輔助負載端子電耦接到所述功率控制端子；以及 電容器，其具有第一電容器電極、第二電容器電極和電容器介電層，所述電容器介電層包括鐵電材料和順電材料至少之一，其中所述第一電容器電極電耦接到所述輔助控制端子。
2.根據權利要求1所述的集成電路，其中所述功率電晶體具有10Ω或以下的導通電阻和300 V或更大的規定阻擋電壓能力中的至少之一。
3.根據權利要求1所述的集成電路,進一步包括半導體襯底,其包括所述功率電晶體和所述電容器的單片集成。
4.根據權利要求3所述的集成電路，其中: 所述功率電晶體包括布置在所述半導體襯底的單元區域中的多個功率電晶體單元；以及 所述電容器布置在所述單元區域中。
5.根據權利要求4所述的集成電路，其中: 所述電容器包括並聯連接的多個子電容器；以及 所述多個子電容器均勻散布在所述單元區域上。
6.根據權利要求3所述的集成電路，其中: 所述功率電晶體具有最大關斷時間τ並且包括布置在所述半導體襯底的單元區域中的多個功率電晶體單元； 所述電容器布置在具有距所述單元區域的橫向距離為d的電容器區域中；以及 所述最大關斷時間τ和所述橫向距離d滿足d〈10_5m/y sX τ。
7.根據權利要求1所述的集成電路，進一步包括: 二極體，其具有陽極和陰極；以及其中 所述陽極和所述第一輔助負載端子電耦接到所述功率控制端子； 所述陰極和所述第一電容器電極電耦接到所述輔助控制端子；以及 所述第二電容器電極和所述第二輔助負載端子電耦接到所述第二功率負載端子。
8.根據權利要求7所述的集成電路，其中: 所述功率電晶體包括功率場效應電晶體； 所述輔助電晶體包括輔助場效應電晶體；以及 所述輔助場效應電晶體的閾值電壓大於所述功率場效應電晶體的閾值電壓。
9.根據權利要求8所述的集成電路，其中所述輔助場效應電晶體的柵極電介質的厚度大於所述功率場效應電晶體的柵極電介質的厚度。
10.根據權利要求7所述的集成電路，其中具有大於IO3Ω的電阻值的電阻器與所述二極體並聯連接。
11.根據權利要求1所述的集成電路，進一步包括: 第一二極體，具有第一陽極和第一陰極； 第二二極體，具有第二陽極和第二陰極；以及其中所述第二陰極和所述第一輔助負載端子電耦接到所述功率控制端子； 所述第二陽極電耦接到所述第一陽極； 所述第一陰極和所述第一電容器電極電耦接到所述輔助控制端子；以及 所述第二電容器電極和所述第二輔助負載端子電耦接到所述第二功率負載端子。
12.根據權利要求11所述的集成電路,其中: 所述功率電晶體包括功率場效應電晶體； 所述輔助電晶體包括輔助場效應電晶體；以及 所述輔助場效應電晶體的閾值電壓Vthl比所述功率場效應電晶體的閾值電壓Vth2高出多於50%。
13.根據權利要求12所述的集成電路，其中所述功率場效應電晶體的柵極電介質和所述輔助場效應電晶體的柵極電介質是同一圖案化的介電層的部分。
14.根據權利要求11所述的集成電路，其中所述第二二極體的反向擊穿電壓在5V至8 V的範圍內。
15.根據權利要求11所述的集成電路，其中具有大於IO3Ω的電阻值的電阻器並聯連接到所述第一二極體、所述第二二極體和所述電容器中的至少一個。
16.根據權利要求3所述的集成電路，其中: 所述輔助控制端子是柵極電極；以及 所述柵極電極和所述電容器的第一電極和所述電容器的第二電極中的一個是同一圖案化的傳導層的部分。
17.根據權利要求1所述的集成電路，其中所述功率電晶體包括金屬氧化物場效應電晶體和絕緣柵雙極型電晶體之一。
18.根據權利要求1所述的集成電路，其中所述輔助電晶體包括場效應電晶體。
19.根據權利要求1所述的集成電路，其中所述電容器介電層的溫度係數是負的。
20.根據權利要求1所述的集成電路，其中所述電容器介電層包括具有小於300K的居裡點T。的鐵電材料。
21.根據權利要求1所述的集成電路，其中在溫度！\=400K的所述電容器介電層的相對介電常數ε (T1)和在溫度T2=475 K的所述電容器介電層的相對介電常數ε (T2)滿足ε (Τ2) 0.75X ε (τι)。
22.根據權利要求21所述的集成電路，其中: 所述電容器介電層包括順電材料；以及 所述順電材料包括BaTi03、SrTiO3> BaxSr1^xTiO3和KTaO3中的至少一個。
23.根據權利要求1所述的集成電路,其中: 所述功率電晶體包括布置在所述半導體襯底的單元區域中的多個功率電晶體單元；以及 所述輔助電晶體布置在所述單元區域中。
全文摘要
本發明涉及包括功率電晶體和輔助電晶體的集成電路。在集成電路的一個實施例中，集成電路包括具有功率控制端子、第一功率負載端子和第二功率負載端子的功率電晶體。集成電路進一步包括具有輔助控制端子、第一輔助負載端子和第二輔助負載端子的輔助電晶體。第一輔助負載端子電耦接到功率控制端子。集成電路進一步包括具有第一電容器電極、第二電容器電極和電容器介電層的電容器。電容器介電層包括鐵電材料和順電材料至少之一。第一電容器電極電耦接到輔助控制端子。
文檔編號H01L23/62GK103151348SQ20121051852
公開日2013年6月12日 申請日期2012年12月6日 優先權日2011年12月6日
發明者A.莫德, F.D.普菲爾施, H-J.舒爾策 申請人:英飛凌科技奧地利有限公司