固體攝影裝置、固體攝影裝置的製造方法以及電子機器與流程

2023-05-30 12:35:56 1

本發明涉及檢測光並使用使電荷產生的光電轉換器件的固體攝影裝置、固體攝影裝置的製造方法以及電子機器。

背景技術：

作為檢測光並使用使電荷產生的光電轉換器件的固體攝影裝置(圖像傳感器)，實際使用提供CCD(電荷耦合器件)圖像傳感器或CMOS(互補式金屬氧化半導體)圖像傳感器。

CCD圖像傳感器及CMOS圖像傳感器，廣泛應用為數字攝影機、影像攝影機、監視攝影機、醫療用內視鏡、個人計算機(PC)、行動電話等的行動終端裝置(可移動機器)等的各種電子機器的一部分。

CCD圖像傳感器與CMOS圖像傳感器，將光電二極體用作光電轉換器件，但光電轉換的信號電荷的轉送方式不同。

CCD圖像傳感器中，垂直轉送部(垂直CCD、VCCD)與水平轉送部(水平CCD、HCCD)轉送信號電荷至輸出部之後轉換為電信號並放大。

相對於此，CMOS圖像傳感器中，放大按照包含光電二極體的每一像素轉換得到的電荷並輸出作為讀出信號。

以下，說明關於CCD圖像傳感器及CMOS圖像傳感器的基本構成。

圖1是表示行間轉送(IT)型CCD圖像傳感器的基本構成的圖。

IT(行間轉送)型CCD圖像傳感器1，基本上包括感光部2、水平轉送部(水平CCD)3、及輸出部4而構成。

感光部2，具有多個像素部21，配置為行列狀，將入射光轉換為與其光量相應的電荷量的信號電荷；以及垂直轉送部(垂直CCD)22，作為以列單位垂直轉送多個像素部21的各信號電荷的被遮光的電荷轉送部。

水平CCD3，在水平掃描期間從多個垂直CCD22依序水平轉送移位的1行的信號電荷。

輸出部4，包含將轉送的信號電荷轉換為信號電壓的、作為電荷檢測用浮動擴散層的Floating Diffusion(FD：浮動擴散)，輸出以FD得到的信號至未圖示的信號處理系統。

此IT型的CCD圖像傳感器1中，垂直CCD作用為模擬存儲器，重複線性位移與CCD3的水平轉送，從輸出部4依序輸出全像素的信號(幀信號)。

此IT型CCD圖像傳感器1，能夠進行循序讀出(循序掃描)，但因為以水平CCD3轉送信號電荷，成為難以高速轉送的構造。

圖2是表示幀行間轉送(FIT)型CCD圖像傳感器的基本構成圖。

FIT(幀行間轉送)型CCD圖像傳感器1A，在IT型CCD圖像傳感器1的感光部2的垂直CCD22的輸出段與水平CCD3之間，具有配置遮光的電荷蓄積部(儲存部)5的構成。

FIT型CCD圖像傳感器1A中，從接收來自像素部21的信號電荷(束)的感光部2的垂直CCD22，以高速幀轉送同時轉送全信號電荷至完全遮光的蓄積部5。

而且，FIT型CCD圖像傳感器1A，因為由垂直CCD22同時轉送感光部2中從像素部21讀出的信號電荷至蓄積部5，相較於圖1的IT型CCD圖像傳感器1，可以高速轉送。

但是，FIT型CCD圖像傳感器1A，因為形成蓄積部5，晶片面積變成IT型CCD圖像傳感器的約2倍左右大。

另外，上述CCD圖像傳感器，具有能夠進行全像素同時開始光電荷蓄積的全局快門讀出的特徵。

圖3是表示CMOS圖像傳感器的基本構成圖。

CMOS圖像傳感器1B，基本上包括作為感光部的像素陣列部6、行列解碼器(Row Decoder或行掃描電路)7、列解碼器(Column Decoder或是水平掃描電路)8、輸出部(輸出放大器)9及列切換CSW而構成。

另外，圖3中，分別表示LSL為行掃描線、LSG為信號讀出線、LTR為轉送線。

CMOS圖像傳感器1B中，像素陣列部是以包含光電二極體的多個像素行列狀配置而構成。

CMOS圖像傳感器1B中，像素陣列部6的各像素PXL是由行列解碼器7供給的列控制信號(脈衝信號)按行進行控制。

從像素PXL輸出至輸出信號線LSG的信號，根據列解碼器8的列掃描，經由列切換CSW傳達至轉送線LTR，從輸出部9輸出至外部。

此CMOS圖像傳感器1B中，是雖然可以高速轉送信號，但不能進行全局快門讀出的構造。

而且，CMOS圖像傳感器基本上為不能進行全局快門讀出的構造，但提出了採用疊層構造，能夠進行全局快門讀出的CMOS圖像傳感器(例如，參照非專利文件1)。

圖4，是表示採用疊層構造的CMOS圖像傳感器的構成例的圖。

圖4的CMOS圖像傳感器1C，採用以第1基板11與第2基板12夾住屏蔽層13的疊層構造。

第1基板11上形成光電二極體(光電轉換器件)陣列部6-1及行掃描電路7的一部分7-1。

而且，第2基板12上，形成蓄積節點陣列6-2、行掃描電路7的其餘部分7-2、列緩衝器CBUF、水平掃描電路(列解碼器)8、輸出部9等。

此CMOS圖像傳感器1C，特徵在於改善作為一般的CMOS圖像傳感器的缺點、即不能進行全局快門讀出的缺點。

[先行技術文件]

[非專利文件]

[非專利文件1]：ISSCC 2013/SESSION 27(第27節)/IMAGE SENSORS(圖像傳感器)/27.3「A Rolling-Shutter Distortion-Free 3D Stacked Image Sensor with-160dB Parasitic Light Sensitivity In-Pixel Storage Node」

技術實現要素：

[發明所要解決的課題]

以上，說明了CCD圖像傳感器及CMOS圖像傳感器的基本構成。

上述的CCD圖像傳感器，具有能夠進行全像素同時開始光電荷蓄積的全局讀出的特徵。

不過，IT型CCD圖像傳感器1，雖然能夠進行循序讀出，但因為以水平CCD3轉送信號電荷，具有難以高速轉送的不利因素。

FIT型CCD圖像傳感器1A，相較於IT型CCD圖像傳感器1，雖然能夠高速轉送，但因為形成蓄積部5，晶片面積為IT型CCD圖像傳感器的約2倍左右大。

相對於此，圖3的CMOS圖像傳感器1B，能夠高速轉送信號，但具有不能進行全局快門讀出的不利因素。

圖4的CMOS圖像傳感器1C，具有改善不能進行全局快門讀出的缺點的特徵，但有以下所示的不利因素。

CMOS圖像傳感器1C，如非專利文件1中所記載，因為是選擇4像素讀出的構成，沒有能夠實現嚴格意義上下的全局快門。

而且，CMOS圖像傳感器1C，嚴格來說不能實現全局快門，因為不能實現同時讀出，難以完全消去移動體拍攝時的拍攝物模糊。

另外，CMOS圖像傳感器1C，由於結合像素寄生電容增大，引起檢測增益下降。

起因於此，CMOS圖像傳感器1C中，需要權衡全局快門讀出與讀出增益，難以連結眾多的像素來讀出。換言之，作為CMOS圖像傳感器1C，在像素相加上存在限制。

CMOS圖像傳感器1C，為了形成疊層構造，像素陣列中必須形成凸塊構造，可能引起布局上的限制、或暗電流、白缺陷等的像素特性惡化。

另外，CMOS圖像傳感器1C，具有kTC噪聲(電容噪聲)增加的缺點。

本發明在於提供一種能以小的晶片面積，能夠高速讀出，而且布局上的限制少且能夠抑制白缺陷等的像素特性惡化的固體攝影裝置、固體攝影裝置的製造方法以及電子機器。

[用以解決課題的手段]

本發明的第1觀點的固體攝影裝置，包括：感光部，包含行列狀配置的多個光電轉換器件以及以列或行單位轉送上述多個光電轉換器件的信號電荷的多個電荷轉送部；多個電荷蓄積部，蓄積上述感光部的上述多個電荷轉送部轉送的信號電荷；中繼部，對上述感光部的上述多個電荷轉送部轉送的信號電荷往上述各電荷蓄積部的轉送進行中繼；輸出部，輸出上述多個電荷蓄積部內蓄積的信號電荷作為電信號；第1基板，在該第1基板上形成有上述感光部；以及第2基板，在該第2基板上形成有上述電荷蓄積部以及上述輸出部，至少第1基板與第2基板疊層，上述中繼部在上述感光部的感光區域外經由通過基板的連接部電氣結合上述第1基板上形成的電荷轉送部與上述第2基板上形成的上述電荷蓄積部。

本發明的第2觀點的固體攝影裝置的製造方法，包括下列步驟：第1形成步驟，在第1基板上形成感光部，感光部包含行列狀配置的多個光電轉換器件以及以列或行單位轉送上述多個光電轉換器件的信號電荷的多個電荷轉送部；第2形成步驟，第2基板上至少形成蓄積上述感光部的上述多個電荷轉送部轉送的信號電荷的多個電荷蓄積部、以及輸出上述多個電荷蓄積部內蓄積的信號電荷作為電信號的輸出部；以及連接步驟，在上述第1基板與上述第2基板疊層的狀態下，在上述感光部的感光區域外經由通過基板的連接部電連接上述第1基板上形成的電荷轉送部與上述第2基板上形成的上述電荷蓄積部。

本發明的第3觀點的電子機器，包括：固體攝影裝置；光學系統，在上述固體攝影裝置的感光部中成像；以及信號處理部，處理上述固體攝影裝置的輸出信號，上述固體攝影裝置，包括：感光部，包含行列狀配置的多個光電轉換器件以及以列或行單位轉送上述多個光電轉換器件的信號電荷的多個電荷轉送部；多個電荷蓄積部，蓄積上述感光部的上述多個電荷轉送部轉送的信號電荷；中繼部，對上述感光部的上述多個電荷轉送部轉送的信號電荷往上述各電荷蓄積部的轉送進行中繼；輸出部，輸出上述多個電荷蓄積部內蓄積的信號電荷作為電信號；第1基板，在該第1基板上形成有上述感光部；以及第2基板，在該第2基板上形成有上述電荷蓄積部以及上述輸出部，至少第1基板與第2基板疊層，上述中繼部，在上述感光部的感光區域外經由通過基板的連接部電氣結合上述第1基板上形成的電荷轉送部與上述第2基板上形成的上述電荷蓄積部。

[發明效果]

根據本發明，能以小的晶片面積進行高速讀出，而且布局上的限制少，能夠抑制白缺陷等的像素特性惡化。

另外，根據本發明，暗電流特性佳的CCD處理中能夠形成像素部，另外，作為全局快門的像素能夠微細化。

另外，根據本發明，驅動界面可以簡單化，又因為可以省略水平CCD，能夠低消耗電力化。

另外，根據本發明，能夠實現數字輸出化和晶片上信號處理化這種的多功能化。

附圖說明

圖1是表示IT型CCD圖像傳感器的基本構成的圖；

圖2表示FIT型CCD圖像傳感器的基本構成的圖；

圖3是表示CMOS圖像傳感器的基本構成的圖；

圖4是表示採用疊層構造的CMOS圖像傳感器的構成例的圖；

圖5是表示本發明第一實施方式的固體攝影裝置的構成例平面展開圖；

圖6是表示本實施方式的固體攝影裝置的基板疊層構造的第1例的示意圖；

圖7是表示本實施方式的固體攝影裝置的基板疊層構造的第2例的示意圖；

圖8是用以說明本第一實施方式的固體攝影裝置中疊層的第1基板的感光部與第2基板的電荷蓄積部的實際配置關係的圖；

圖9是本實施方式的輸出部的構成例的圖；

圖10是用以說明本實施方式疊層的第1基板與第2基板，以及中繼部的具體構成例的簡略剖面圖；

圖11是用以說明關於本實施方式的第1基板上形成的像素部採用的縱型溢流口(overflow drain)的構成及原理圖；

圖12是用以說明關於本實施方式中以中繼部轉送信號電荷的動作圖，表示貫通孔(TSV)區域的寄生電容小的情況下的電荷轉送例圖；

圖13是用以說明關於本實施方式中以中繼部轉送信號電荷的動作圖，表示貫通孔(TSV)區域的寄生電容大的情況下的電荷轉送圖；

圖14是表示設置TSV區域在中間電位的一構成例圖；

圖15是表示本實施方式的設置疊層的第1基板與第2基板，以及中繼部中設定TSV區域在中間電位的重置電晶體的構成例的簡略剖面圖；

圖16是用以說明本發明第二實施方式的固體攝影裝置的構成例的圖；

圖17是表示包含第二實施方式的第1基板側的中繼選擇部的中繼部的第1構成例的圖；

圖18是表示包含第二實施方式的第1基板側的中繼選擇部的中繼部的第2構成例的圖；

圖19是表示包含第二實施方式的第1基板側的中繼選擇部的中繼部的第3構成例的圖；

圖20是表示包含第二實施方式的第1基板側的中繼選擇部的中繼部的第4構成例的圖；

圖21是用以說明本發明第三實施方式的固體攝影裝置的構成例的圖；

圖22是用以說明本發明第四實施方式的固體攝影裝置的構成例的圖；

圖23是表示作為比較例的背面照射型CMOS圖像傳感器的疊層構造例的圖；

圖24是用以說明根據CMOS圖像傳感器的疊層構造的晶片縮小例的圖；

圖25是表示非疊層構造的CMOS圖像傳感器晶片、疊層構造的CMOS圖像傳感器晶片、以及本實施方式的CCD圖像傳感器晶片的簡略剖面圖；

圖26是用以說明本發明第五實施方式的固體攝影裝置的構成例圖；

圖27是用以說明本發明第六實施方式的固體攝影裝置的構成例圖；

圖28是表示作為第六實施方式的疊層型CCD圖像傳感器的固體攝影裝置的驅動信號的時序的一示例圖；

圖29是用以說明本發明第七實施方式的固體攝影裝置的構成例的圖；

圖30是用以說明本發明第八實施方式的固體攝影裝置的構成例的圖；

圖31是表示本發明第八實施方式的固體攝影裝置中，實現共享驅動脈衝與輸出信號脈衝端子的構成例的圖；

圖32是用以說明本發明第八實施方式的共享電路的寄存器控制模式時的動作圖；

圖33是用以說明本發明第八實施方式的共享電路的圖像數據流模式時的動作圖；

圖34是用以說明本發明第八實施方式的共享電路的寄存器控制模式時以及圖像數據流模式時的動作的時序圖；以及

圖35是表示裝載應用本發明實施方式的固體攝影裝置的攝影系統的電子機器構成的一示例圖。

具體實施方式

以下，關聯附圖來說明本發明的實施方式。

[第一實施方式]

圖5是表示本發明第一實施方式的固體攝影裝置的構成例平面展開圖。

圖6是表示本實施方式的固體攝影裝置的基板疊層構造的第1例示意圖。

圖7是表示本實施方式的固體攝影裝置的基板疊層構造的第2例的示意圖。

圖8是用以說明本第一實施方式的固體攝影裝置中疊層的第1基板的感光部與第2基板的電荷蓄積部的實際配置關係的圖。

本固體攝影裝置100，例如可以應用類似FIT(幀行間轉送)型CCD圖像傳感器或FT(幀轉送)型CCD圖像傳感器的圖像傳感器。

以下的說明中，例如以FIT為例說明。

固體攝影裝置100，具有疊層第1基板110、第2基板120及第3基板130的構造。

固體攝影裝置100，例如，如圖6及圖7所示，在第3基板130上疊層第2基板120，在第2基板120上疊層第1基板110。

另外，疊層的基板，例如如圖6所示地黏合，或是如圖7所示以壓接、微凸塊(Microbump)接合。

而且，各基板間的電連接，是以作為連接部的貫通孔(Through Silicon Via：TSV)140、微凸塊、壓接等的接合部150實現。

圖6的示例中，通過貫通疊層的第1基板110、第2基板120及第3基板130的貫通孔140，進行各基板間的電連接，貫通孔140的第3基板130側的露出部接合凸塊BMP。

圖7的示例中，第1基板110中形成貫通孔140-1，第2基板120中形成貫通孔140-2。第1基板110的貫通孔140-1與第2基板120的貫通孔140-2以壓接或微凸塊形成的接合部150接合。而且，接合墊160接合至第1基板110的貫通孔140-1的上面側的露出部。

另外，本實施方式中，第1基板110及第2基板120中，形成攝影器件部200，包括蓄積轉送拍攝得到的信號電荷以及輸出的功能。

本實施方式中，影像器件部200，在第1基板110上形成有攝影功能的感光部210，在第2基板120上形成具有電荷蓄積功能的電荷蓄積部220及輸出部230。

而且，第1基板110與第2基板120之間，對感光部210的多個電荷轉送部轉送的電信號往電荷蓄積部220的轉送進行中繼的中繼部240，基本上橫跨兩基板形成。

固體攝影裝置100，包括信號處理及電源部(以下，稱作信號處理部)300，控制感光部210、電荷蓄積部220、輸出部230等的驅動，還對於從輸出部230輸出的電信號進行既定的處理。

圖5的信號處理部300，包含以FPGA等形成的定時產生器310、圖像處理電路(圖像處理IC)320及電源電路(電源IC)330而構成。

另外，包含定時產生器310、圖像處理電路(圖像處理IC)320及電源電路(電源IC)330而構成的信號處理部300，也可以在另外的基板或第2基板120、第3基板130上形成來疊層組裝。根據如此的構成，也能夠納入小型攝影系統至單一封裝內。

在第1基板110上形成的感光部210，包括：像素部211，包含以行列(m行n列)狀配置的光電轉換器件的光電二極體(PD)；以及垂直轉送部(垂直CCD：VCCD)212(-1～-4)，是以列(或行)單位轉送多個像素部211的光電轉換器件的信號電荷的多個電荷轉送部。

感光部210中，垂直轉送部212以未圖示的遮光膜遮光，以信號處理部300產生的2相或4相等的轉送脈衝轉送驅動，往列方向轉送像素部211產生的信號電荷。

另外，圖5及8中，為了簡化圖面，表示以6行4列的行列狀(m＝6，n＝4的矩陣狀)配置像素部211及垂直轉送部212的示例。

圖5及8圖中，排列4列的垂直轉送部212-1～212-4。

而且，垂直轉送部212-1～212-4，往圖5及8中所示的垂直坐標系的Y方向轉送信號電荷。

第2基板120上形成的電荷蓄積部220，蓄積由感光部210的多個垂直轉送部212-1～212-n(本示例n＝4)轉送並由中繼部240中繼的信號電荷。

電荷蓄積部220，分別對應第1基板110上形成的n(本示例4)列的垂直轉送部212-1～212-4，配置(本示例4)列的電荷蓄積部220-1～220-4。

電荷蓄積部220-1～220-4，往Y方向轉送中繼部240中繼的信號電荷。

而且，雖然以中繼部240，對感光部210的多個列的垂直轉送部212-1～212-4轉送的信號電荷往電荷蓄積部220的轉送進行中繼，但圖5示意表示：信號電荷沿著圖中往Y方向的流動在一方向Y1上，轉送至第1基板110的感光部210與第2基板120的電荷蓄積部220及輸出部230的示例。

然而，實際上，如圖8所示，信號電荷由第1基板110的感光部210的垂直轉送部212-1～212-4，被轉送至往圖下方的Y方向Y1後，在中繼部240中繼後，由第2基板120的電荷蓄積部220-1～220-4轉送至與第1基板110反方向的往圖上方的Y方向Y2。

第2基板120中，電荷蓄積部220-1～220-4的一端部形成輸入端部221-1～221-4，另一端部形成與輸出部230-1～230-4連接的輸出端部222-1～222-4。

電荷蓄積部220-1～220-4的輸入端部221-1～221-4，由中繼部240以連接部(241-1～241-4)與位於垂直轉送部212-1～212-4的感光區域外的各輸出端部213-1～213-4電氣結合。

第2基板120中，輸出部230輸出多個電荷蓄積部220-1～220-4內蓄積的信號電荷作為電信號至信號處理部300。

輸出部230-1～230-4，其輸入部連接至電荷蓄積部220-1～220-4的輸入端部221-1～221-4。

圖9是本實施方式的輸出部的構成例圖。

圖9，表示1列的輸出部230-1的構成例，其他列的輸出部230-2～230-4也具有與圖9相同的構成。

輸出部230-1，連接至電荷蓄積部220-1的輸出端部222-1中的輸出柵極OG222-1。

圖9的輸出部230-1，包含浮動擴散層(FD：Floating Diffusion)231、重置柵極(RG)232、重置漏極233以及輸出放大器234而構成。

輸出部230-1中，對重置漏極233施加重置漏極電壓VRD，對重置柵極232以信號電荷的檢測周期施加重置脈衝PRG。

而且，浮動擴散層231內蓄積的信號電荷轉換為信號電壓，經由輸出放大器234，作為CCD輸出信號SOUT送出至信號處理部300。

中繼部240，對第1基板110上形成的感光部210的多個垂直轉送部212轉送的信號電荷往第2基板120上形成的各電荷蓄積部220-1～220-4的轉送進行中繼。

中繼部240，在感光部210的感光區域PARA外的區域EPARA經由通過基板的連接部電氣結合第1基板110上形成的垂直轉送部212-1～212-4的輸出端部213-1～213-4與第2基板120上形成的電荷蓄積部220-1～220-4的輸入端部221-1～221-4。

中繼部240，以貫通孔241-1～241-4連接第1基板110上形成的垂直轉送部212-1～212-4的輸出端部213-1～213-4與第2基板120上形成的電荷蓄積部220-1～220-4的輸入端部221-1～221-4。

[疊層的第1基板及第2基板，以及中繼部的具體構成例]

在此，說明關於上述概要表示的第1基板110及第2基板120、以及中繼部的具體構成例。

圖10是用以說明本實施方式疊層的第1基板與第2基板，以及中繼部的具體構成例的簡略剖面圖。

圖10，表示相當於1列的垂直轉送部212以及與其對應的電荷蓄積部220的部分。

本實施方式中，第1基板110是第1導電型基板，例如以n型基板111形成，第2基板120是第2導電型基板，例如以p型基板121形成。

第1基板110中，n型基板(n-SUB)111中形成p阱區(p-WELL)112，在p阱區112的表面部形成n-層113。n-層113的Y方向的一端部形成用以連接作為中繼部的貫通孔241的n+層114。

在n-層113的上部及n+層114的上部，隔著絕緣膜115以既定間隔形成垂直轉送部212的轉送電極(轉送柵極)116。

從n+層114貫通p阱區112、n型基板111，到達後述的第2基板120側的n+層的貫通孔中形成(埋入)貫通孔(貫通電極)241。

另外，形成貫通孔241的p阱區112及n型基板111的壁部形成絕緣膜117。

而且，p阱區112、n-層113、n+層114、柵極絕緣膜115、轉送電極116以及貫通孔241上形成絕緣膜118，以覆蓋它們。

第2基板120中，在p型基板(p-SUB)121中形成n阱區(n-WELL)122，在n阱區122內形成p阱區(p-WELL)123。p阱區123的表面部形成n-層124。

n-層124的Y方向的一端部形成用以連接作為中繼部的貫通孔241的n+層125-1。n-層124的Y方向的另一端部形成n+層125-2，成為浮動擴散層FD等。

n-層124的上部及n+層125-1的上部，隔著絕緣膜126，以既定的間隔形成電荷蓄積部220的轉送電極127。

另外，n阱區122的表面部，形成用以形成周邊電路的p+層128等。

而且，n阱區122、p阱區123、n-層124、n+層125、柵極絕緣膜126等的上面形成絕緣膜129以覆蓋它們。

具有以上構成的第1基板110與第2基板120，讓第1基板110的n型基板111的底面與第2基板120的絕緣膜129的表面(上面)黏貼來疊層。換言之，第2基板120重疊在第1基板110的背面形成。

另外，第1基板110上形成的垂直轉送部212及第2基板120上形成的電荷蓄積部220，以金屬層等的遮光材料構成的遮光膜遮光。

圖10的示例中，形成貫通第1基板110與第2基板120的貫通孔242。

形成貫通孔242的第1基板110的p阱區112及n型基板111的壁部，以及第2基板120的p型基板121上形成絕緣膜。

本實施方式中，如上述，因為第1基板110由n型基板111形成，形成像素部211的第1基板110中，採用縱型溢流口(Vertical Overflow Drain)構造。

圖11是用以說明關於本實施方式的第1基板上形成的像素部採用的縱型溢流口(overflow drain)的構成及原理圖。

圖11中，符號2111表示遮光膜，OVFC表示過電流通道。

縱型溢流口VOD，如下實現。

像素部211的PD(光電轉換器件)與垂直轉送部(VCCD)212在p阱區112中形成，以p阱區112為基準電位，藉由施加正電壓至n型基板111，保持逆偏壓狀態。

此逆偏壓，形成對於來自n型基板111的電子擴散的電位障壁，完全阻斷光產生的電子及熱產生的電子侵入PD或垂直轉送部(VCCD)212。

因此，改善信號的串擾至不成問題的程度，顯著顯少漏光。另外，完全抑制起因於來自n型基板111的熱擴散電流的暗電流噪聲成分。

接著，說明關於縱型溢流口VOD的過剩電子的排出原理。

p阱區112與n型墓板111之間的pn接合耗盡層由於偏壓電壓擴大。

PD正下方的p阱區112的雜質層薄且低濃度的話，接合耗盡層到達PD的n層119，容易實現所謂的穿透狀態。

即，p阱區112完全耗盡化，其電位上升。此時，n層是電子充滿狀態的話，電子被n型基板111強力拉出。

即使強光入射從而PD內產生過剩電子，也超過上升的p阱區112的電位，從n層119全部掃出至n型基板111，因此可以完全防止光暈產生。

[根據中繼部產生的電荷轉送動作]

接著，在具有上述構成的固體攝影裝置10中，考察根據中繼部產生的電荷轉送動作。

本實施方式中，如上述，中繼部240，以連接部即貫通孔(TSV)241-1～241-4連接第1基板110上形成的垂直轉送部212-1～212-4的輸出端部213-1～213-4與第2基板120上形成的電荷蓄積部220-1～220-4的輸入端部221-1～221-4。

圖12是用以說明關於本實施方式中以中繼部轉送信號電荷的動作圖，表示貫通孔(TSV)區域的寄生電容小的情況下的電荷轉送例圖。

圖13是用以說明關於本實施方式中以中繼部轉送信號電荷的動作圖，表示貫通孔(TSV)區域的寄生電容大的情況下的電荷轉送例圖。

圖14是表示設置TSV區域在中間電位的一構成例圖。

轉送電極(轉送柵極)間有TSV區域時，如圖10的構成，假設為n+區域。

n+區域的寄生電容小的情況下，如下轉送信號電荷。

假設調製電位為ΔV，信號電荷為ΔQ、n+區域的寄生電容為C的話，根據ΔV＝ΔQC的關是，因為調製為與鄰接的轉送柵極的電位大致同相，如圖12所示，經由TSV區域能夠轉送電荷。

轉送電極(轉送柵極)間的TSV區域(n+區域)的寄生電容大的情況下，因為調製需要的信號電荷量變大，不調製至變動鄰接的轉送柵極的電位。

因此，如圖13及14所示，在轉送柵極之間，經由連接至n+區域的例如設定中間電位的重置電晶體243，設定中間電位MV，藉此經由TSV區域能夠轉送電荷。

具體而言，如圖14所示，以具有重置柵極RG243與重置漏極RD243的重置電晶體243，在轉送信號電荷時設定貫通孔(TSV)區域為中間電位MV。

圖15是表示設置本實施方式的疊層的第1基板與第2基板，以及中繼部中設定TSV區域在中間電位的重置電晶體的構成例的簡略剖面圖。

設定貫通孔(TSV)區域在中間電位的重置電晶體，除了圖10的構成之外，如圖15所示，也可以在n-層113的一端部側形成。

在此，所謂中間電位，是成為高電平H的電位與成為低電平L的電位之間的電位。

作為轉送例，如圖13所示，TSV節點的兩端設置輸出柵極(Output Gate(OG))以及輸入柵極(Input Gate(IG))，為了進行轉送對OG與IG設置電位級別差，使TSV的重置電平與IG的電位相等。

如上述，根據本第一實施方式，第1基板110上，形成：像素部211，包含行列狀配置的光電轉換器件即光電二極體(PD)；以及感光部210，以列單位轉送多個像素部211的光電轉換器件的信號電荷的多個電荷轉送部即垂直轉送部212。

第2基板120上，形成：電荷蓄積部220，由感光部210的多個垂直轉送部212-1～212-n(本示例n＝4)轉送，蓄積中繼部240中繼的信號電荷；以及輸出部230，設置於每垂直轉送列。

而且，藉由中繼部240，第1基板110上形成的垂直轉送部212-1～212-4的輸出端部213-1～213-4與第2基板110上形成的電荷蓄積部220-1～220-4的輸入端部221-1～221-4，在感光部210的感光區域PARA外的區域EPARA經由通過基板的連接部例如貫通孔241電氣結合。

因此，根據本第一實施方式，可以得到以下的效果。

根據本第一實施方式，能夠進行從像素部211往垂直轉送部(垂直CCD)212的循序讀出，往垂直轉送部(垂直CCD)212轉送的信號電荷經由中繼部240的連接部轉送至第2層的電荷蓄積部(儲存部)220。

因為電荷蓄積部(儲存部)220在第2層的第2基板120上形成，所以小晶片面積且能夠高速讀出。

另外，因為疊層基板的連接部在像素陣列外形成，布局上的限制少，能夠形成無白缺陷等的像素特性惡化的圖像傳感器。

換言之，根據本第一實施方式，像素陣列內不用形成特別的構造，就能在不引起SN的惡化的情況下，實現全局讀出且可以高速驅動的圖像傳感器。

另外，因為像素陣列的外側形成連接部的中繼部240，所以能夠形成不引起敏感度下降或暗電流增加的發生的像素。

[第二實施方式]

圖16是用以說明本發明第二實施方式的固體攝影裝置的構成例的圖。

本第二實施方式的固體攝影裝置100A與上述第一實施方式的固體攝影裝置100的相異點如下。

本第二實施方式的固體攝影裝置100A，包含選擇性連接多個垂直轉送部212-1～212-4與多個電荷蓄積部220-1～220-4的中繼選擇部250而構成。

本第二實施方式中，第1基板110A的中繼部240A中配置多個選擇電極251-1、251-2、251-3、251-4，第2基板120A的中繼部240A中配置多個選擇電極252-1、252-2、252-3、252-4。

而且，第1基板110A及第2基板120A中，對於多個選擇電極251-1～251-4、252-1～252-4，形成一個共同的貫通孔(TSV)241A。

圖16中，對第1基板110A側的貫通孔241A，供給由任一選擇電極251-1～251-4選擇的垂直轉送部212-1～212-4轉送的信號電荷。

在第2基板120A側，貫通孔241A轉送的信號電荷由任一選擇電極252-1～252-4選擇，轉送至電荷蓄積部(儲存部)220-1～220-4。

根據圖16的構成下，作為基本動作，如下進行動作。

在第1基板110A側，選擇電極251-1選擇的垂直轉送部212-1的信號電荷，經由貫通孔241A轉送至第2基板120A側，由選擇電極252-1選擇，轉送至電荷蓄積部220-1。

在第1基板110A側，選擇電極251-2選擇的垂直轉送部212-2的信號電荷，經由貫通孔241A轉送至第2基板120A側，由選擇電極252-2選擇，轉送至電荷蓄積部220-2。

在第1基板110A側，選擇電極251-3選擇的垂直轉送部212-3的信號電荷，經由貫通孔241A轉送至第2基板120A側，由選擇電極252-3選擇，轉送至電荷蓄積部220-3。

在第1基板110A側，選擇電極251-4選擇的垂直轉送部212-4的信號電荷，經由貫通孔241A轉送至第2基板120A側，由選擇電極252-4選擇，轉送至電荷蓄積部220-4。

以上是基本動作，雖然可以每次選擇一個電極251-1～251-4以及選擇電極252-1～252-4，但也可以是同時選擇2個或2個以上的選擇電極，或者既定的動作中讓既定的選擇電極不是選擇狀態等、各種形態。

藉由進行如此的驅動，能在維持循序讀出的狀態下，不引起檢測敏感度下降，並且容易地進行水平方向的信號相加或信號間除。

即，本第二實施方式中，能夠對並聯的多個垂直(電荷)轉送部212-1～212-4的信號電荷進行相加或間除。

另外，本第二實施方式中，多個列成為一個組群(圖16的示例中鄰接的4行成為一個組群)，因為以組群單位管理來形成一個貫通孔(TSV)241A，可以削減貫通孔的數量，在布局上也有利。

即，本第二實施方式中，能夠提供從像素部211高速實施循序讀出的傳感器，因為作為連接部的貫通孔(TSV)等以比垂直轉送部(垂直CCD)、電荷蓄積部(儲存部)大的重複間距形成，因而容易形成作為連接部的貫通孔(TSV)等。

[中繼選擇部250的構成例]

接著，說明中繼選擇部250的具體構成例。

圖17是表示包含第二實施方式的第1基板側的中繼選擇部的第1構成例圖。

圖17的中繼部240B中的中繼選擇部250B中，貫通孔(TSV)241A在4行的垂直轉送部(VCCD)212-1～212-4的X方向(水平方向)的大致中央部，即第2列的垂直轉送部212-2的配置位置與第3列的垂直轉送部212-3的配置位置之間的位置上形成。

另外，例示圖17的垂直轉送部212-1～212-4為根據驅動脈衝V1～V4產生的4相驅動。

圖17的中繼選擇部250B，包含選擇電極251-1(S1)～251-4(S4)、水平轉送部(HCCD)253-1～253-4與開路柵極(OG)254而構成。

選擇電極251-1(S1)～251-4(S4)配置於各垂直轉送部(VCDD)212-1～212-4的輸出端部213-1～213-4上。

選擇電極251-1(S1)～251-4(S4)，作為構成輸出柵極等電晶體的柵極發揮功能，選擇時控制至成為導通狀態的電位。

水平轉送部(HCCD)253-1～253-4，配置為位於分別對應的選擇電極251-1(S1)～251-4(S4)的輸出部，構成為朝向配置於中央的OG254轉送方向不同的HCCD。

水平轉送部253-1，配置於第1列的選擇電極251-1的輸出側。水平轉送部253-1，由驅動脈衝H1驅動，往圖17中的右方向的水平方向X1轉送垂直轉送部212-1產生的信號電荷，再轉送至鄰接的水平轉送部253-2。

水平轉送部253-2，配置於第2列的選擇電極251-2的輸出側。水平轉送部253-2，由驅動脈衝H2驅動，往圖17中的右方向的水平方向X1轉送垂直轉送部212-2產生的信號電荷或水平轉送部253-1產生的垂直轉送部212-1的信號電荷，並供給至連接至本段的OG254。

水平轉送部253-4，配置於第4列的選擇電極251-4的輸出側。水平轉送部253-4，由驅動脈衝H4驅動，往圖17中的左方向的水平方向X2轉送垂直轉送部212-4產生的信號電荷，再轉送至鄰接的水平轉送部253-3。

水平轉送部253-3，配置於第3列的選擇電極251-3的輸出側。水平轉送部253-3，由驅動脈衝H3驅動，往圖17中的左方向的水平方向X2轉送垂直轉送部212-3產生的信號電荷或水平轉送部253-4產生的垂直轉送部212-4的信號電荷，並供給至連接至本段的OG254。

OG254，配置於水平轉送部253-2的信號電荷供給部及水平轉送部253-3的信號電荷供給部與連接部的貫通孔(TSV)241A之間，藉由控制為導通狀態，由選擇電極251-1(S1)～251-4(S4)選擇，將水平轉送部253-1～253-4轉送的電荷信號轉送至貫通孔(TSV)241A。

此第1構成例中，可以構成為每次選擇一個選擇電極251-1～251-4及選擇電極252-1～252-4，但也可以使同時選擇2個或2個以上的選擇電極，或者既定的動作中既定的選擇電極不是選擇狀態等、各種形態。

因此，在維持循序讀出的狀態下，不引起檢測敏感度下降，且能夠容易地對並聯的多個垂直(電荷)轉送部212-1～212-4的信號電荷進行相加或間除。

另外，根據第1構成例，多個列(本示例4列)為一個群組，因為以組群單位管理來形成一個貫通孔(TSV)241A，可以削減轉換貫通孔的數量，在布局上也有利。

即，根據第1構成例，能夠提供從像素部211高速實施循序讀出的傳感器，因為連接部的貫通孔(TSV)等以比垂直轉送部(垂直CCD)、電荷蓄積部(儲存部)大的重複間距形成，所以容易形成連接部的貫通孔(TSV)等。

圖18是表示包含第二實施方式的第1基板側的中繼選擇部的中繼部的第2構成例圖。

圖18的中繼部240C中的中繼選擇部250C，與圖17的中繼選擇部250B基本構成相同。

圖18的中繼部240C，以貫通孔(TSV)241A轉送信號電荷的際，形成用以設定貫通孔(TSV)241A在中間電位的、具有重置柵極RG243、重置漏極RD243A的重置電晶體243。

根據第2構成例，得到與上述第1構成例相同的效果自不待言，轉送電極(轉送柵極)間的TSV區域(n+區域)的寄生電容大的情況下，能夠經由TSV區域轉送電荷。

圖19是表示包含第二實施方式的第1基板側的中繼選擇部的中繼部的第3構成例的圖。

圖19的中繼部240D與圖17的中繼部240B的相異點在於，貫通孔(TSV)241D的配置位置不是4列的垂直轉送部212-1～212-4的排列中央部，而是在X方向的一端側(圖19的示例在右端側)的第4列的垂直轉送部212-4的配置位置近旁形成。

圖19的中繼選擇部250D中，水平轉送部253-1由驅動脈衝H1驅動，往圖19的右方向的水平方向X1轉送垂直轉送部212-1產生的信號電荷，再轉送至鄰接的水平轉送部253-2。

水平轉送部253-2由驅動脈衝H2驅動，往圖19的右方向的水平方向X1轉送垂直轉送部212-2產生的信號電荷或水平轉送部253-1產生的垂直轉送部212-1的信號電荷，再轉送至鄰接的水平轉送部253-3。

水平轉送部253-3由驅動脈衝H3驅動，往圖19的右方向的水平方向X1轉送垂直轉送部212-3產生的信號電荷或水平轉送部253-2產生的垂直轉送部212-1、212-2的信號電荷，再轉送至鄰接的水平轉送部253-4。

水平轉送部253-4，由驅動脈衝H4驅動，往圖19的右方向的水平方向X1轉送垂直轉送部212-4產生的信號電荷，供給垂直轉送部212-4的信號電荷或水平轉送部253-3產生的垂直轉送部212-1、212-2、212-3的信號電荷至連接本段的OG254。

OG254，配置於水平轉送部253-4的信號電荷供給部與連接部的貫通孔(TSV)241D之間，藉由控制在導通狀態下，以選擇電極251-1(S1)～251-4(S4)選擇，將水平轉送部253-1～253-4轉送的信號電荷轉送至貫通孔(TSV)241D。

根據第3構成例，可以得到與上述第1構成例相同效果。

圖20是表示包含第二實施方式的第1基板側的中繼選擇部的中繼部的第4構成例圖。

圖20的中繼部240E的中繼選擇部250E與圖17的中繼選擇部250B的相異點在於，取代水平轉送部設置電位斜率部(SL)255。

此中繼選擇部250E中，以選擇電極251-1(S1)～251-4(S4)選擇的垂直轉送部212-1～212-4的信號電荷，經過電位斜率部(SL)255，再經由OG254轉送至貫通孔(TSV)241A。

根據第4構成例，可以得到與上述第1構成例相同的效果。

以上，說明了關於包含第1基板側的中繼選擇部的第1到4構成例。這些構成，基本上，可以採用作為第2基板120側的中繼選擇部。但是，信號電荷的轉送方向跟關聯第17到20圖的情況為相反方向。

換言之，貫通孔(TSV)轉送的信號電荷，經由OG254轉送到水平轉送部253-1、253-2、253-3、253-4或是經由電位斜率部(SL)255轉送至期望的位置，以選擇電極252-1～252-4選擇，轉送至電荷蓄積部220-1～220-4。

[第三實施方式]

圖21是用以說明本發明第三實施方式的固體攝影裝置的構成例的圖。

本第三實施方式的固體攝影裝置100B與上述第一實施方式的固體攝影裝置100的相異點如下。

本第三實施方式的固體攝影裝置100B，在第2基板120B側中，包含選擇性連接多個電荷蓄積部220-1～220-4、220-5～220-8與輸出部230B-1、230B-2的輸出選擇部260而構成。

第三實施方式的固體攝影裝置100B中，第1基板110B上形成的感光部210B以6行8列的矩陣狀配置像素部211及垂直轉送部212。

對應於此，第2基板120B上，形成8列的電荷蓄積部220-1～220-8。

第2基板120B中，電荷蓄積部220-1～220-4、220-5～220-8的輸出端部222-1～222-4、222-5～222-8中配置(形成)選擇電極261-1～161-4、261-5～261-8。

而且，第2基板120B中，對於多個選擇電極261-1～261-4、261-5～261-8，分別形成一個輸出部230B-1、230B-2。

圖21中，第1基板110B側的垂直轉送部212-1～212-8轉送的信號電荷經由中繼部240轉送至第2基板120B側的電荷蓄積部(儲存部)220-1～220-4、220-5～220-8。

而且，轉送至電荷蓄積部220-1～220-4、220-5～220-8的信號電荷，如下供給至對應的輸出部230B-1、230B-2。

電荷蓄積部220-1的信號電荷，由選擇電極261-1選擇，供給至輸出部230B-1。

電荷蓄積部220-2的信號電荷，由選擇電極261-2選擇，供給至輸出部230B-1。

電荷蓄積部220-3的信號電荷，由選擇電極261-3選擇，供給至輸出部230B-1。

電荷蓄積部220-4的信號電荷，由選擇電極261-4選擇，供給至輸出部230B-1。

電荷蓄積部220-5的信號電荷，由選擇電極261-5選擇，供給至輸出部230B-2。

電荷蓄積部220-6的信號電荷，由選擇電極261-6選擇，供給至輸出部230B-2。

電荷蓄積部220-7的信號電荷，由選擇電極261-7選擇，供給至輸出部230B-2。

電荷蓄積部220-8的信號電荷，由選擇電極261-8選擇，供給至輸出部230B-2。

本第三實施方式中，多個列成為一個組群(圖21的示例中鄰接的4列成為一個組群)，因為以組群單位管理來形成一個輸出部230B-1、230B-2，可以削減輸出部的數量，在布局上也有利。

即，本第三實施方式中，能夠提供從像素部211高速實施循序讀出的傳感器，因為輸出部以比電荷蓄積部(儲存部)大的重複間距形成，容易形成輸出部。

另外，本第三實施方式中，能夠對並聯的多個電荷蓄積部220-1～220-4、220-5～220-8的信號電荷進行相加或間除。

另外，本第三實施方式中，也藉由採用上述第二實施方式的中繼選擇部，在維持循序讀出的狀態下，不引起檢測敏感度下降，能夠容易進行水平方向的信號相加或信號間除。

另外，第二實施方式中，說明包含第1基板側的中繼選擇部的中繼部的第1到4構成例。這些構成，基本上，可以採用作為本第三實施方式的第2基板120B側的輸出選擇部260。

在此情況下，貫通孔(TSV)的部分成為輸出部230B-1～230B-2的輸入部。

[第四實施方式]

圖22是用以說明本發明第四實施方式的固體攝影裝置的構成例的圖。

本第四實施方式的固體攝影裝置100C與上述第一實施方式的固體攝影裝置100的相異點如下。

本第四實施方式的固體攝影裝置100C，在第2基板120C中，除了電荷蓄積部220、輸出部230之外，再形成屬於信號處理系統即周邊電路的模擬數字轉換器(ADC)341、串行器342、存儲器343、定時產生器(TG)344。

定時產生器(TG)344，包含CCD脈衝驅動部、電平位移等而構成。

在此，以CMOS圖像傳感器作為比較例，考察第2基板120C上裝載信號處理系統的本第四實施方式的固體攝影裝置100C即CCD圖像傳感器與CMOS圖像傳感器的晶片尺寸。

圖23是表示作為比較例的的背面照射型CMOS圖像傳感器的疊層構造例圖。圖23(A)表示CMOS圖像傳感器的第1構造例，圖23(B)表示疊層CMOS圖像傳感器的疊層化的第2構造例。

圖24是用以說明根據CMOS圖像傳感器的疊層構造的晶片縮小化示例的圖。圖24(A)表示不是疊層構造時的像素部及周邊電路，圖24(B)表示根據疊層構造表示縮小化的示例。

圖25是表示非疊層構造的CMOS圖像傳感器晶片、疊層構造的CMOS圖像傳感器晶片以及本實施方式的CCD圖像傳感器晶片的簡略剖面圖。

圖25(A)表示非疊層構造的CMOS圖像傳感器晶片，圖25(B)表示疊層構造的CMOS圖像傳感器晶片，圖25(C)表示根據本實施方式的CCD圖像傳感器晶片。

一般，CMOS圖像傳感器400A，如圖23(A)所示，由支承基板410、以及形成了像素部420與信號處理電路430的晶片440構成。

疊層構造中，如圖23(B)所示，取代支承基板使用形成了信號處理電路430的晶片450，再對其重疊像素部420。

採用此疊層構造，可以實現小型化。

如此的CMOS圖像傳感器中，周邊電路的信號處理電路430，如圖24(A)所示，由行解碼器(ROW decoder)431、列解碼器(column decoder)432，或是行(列)選擇電路、接合墊(Bonding pad)433等構成。

藉由將此周邊電路的信號處理電路430配置於第2層，例如圖24(B)所示，雖然可以削除周邊電路區域，但為了使來自行解碼器431的像素驅動信號用信號在各行(ROW)經由貫通孔(TSV)，在各行及列重新需要TSV區域。

結果，CMOS圖像傳感器晶片，藉由採用疊層構造，在結構上，如圖25(A)及(B)所示，相較於未採用疊層構造的情況，晶片尺寸可以削減一半左右。

不過，如圖25(B)及(C)所示，CMOS圖像傳感器晶片，即使如上所述使用疊層構造，因為在各行及列重新需要TSV區域等的理由，結構上例如比本實施方式的CCD圖像傳感器晶片大1.5倍左右。

換言之，根據本實施方式的CCD圖像傳感器，經由作為連接部的貫通孔(TSV)，因為可以疊層連接，由於不用引線接合，可以是晶片尺寸級中的小型封裝，例如以BGA等的連接，可以實現小型的攝影機模塊組裝。

而且，藉由組裝本疊層CCD封裝，可以實現超小型攝影機模塊。

另外，關於CMOS圖像傳感器晶片中具有全局快門的構造，以非專利文件1為首，提出多個方案，任意一例中像素陣列內都必須追加特別的電路，具有引起敏感度下降或噪聲增加的缺點。另外，公知的CMOS中的改善例中，選擇進行信號相加的構造時，具有寄生電容增加引起的SN惡化、損害信號的同時性的缺點。

相對於此，根據本實施方式的CCD圖像傳感器，不在像素陣列內形成特別的構造，即不會引起SN的惡化，能夠以全局讀出高速驅動。

另外，由於貫通孔(TSV)的晶片間連接而可以小晶片尺寸封裝，又藉由往第2基板裝載周邊電路，通過削減驅動接腳數，能夠提供高性能、小型、低成本的攝影機系統。

[第五實施方式]

圖26是用以說明本發明第五實施方式的固體攝影裝置的構成例的圖。

本第五實施方式的固體攝影裝置100D與上述第四實施方式的固體攝影裝置100C的相異點如下。

本第五實施方式的固體攝影裝置100D，是在同一封裝內組裝包含定時產生器310、圖像處理電路(圖像處理IC)320以及電源電路(電源IC)330而構成的信號處理部300與第1基板110D、第2基板120D。

根據如此的構成，小型攝影系統可以納入單一封裝內。

[第六實施方式]

圖27是用以說明本發明第六實施方式的固體攝影裝置的構成例的圖。

本第六實施方式的固體攝影裝置100E與上述第四實施方式的固體攝影裝置100C的相異點如下。

本第六實施方式的固體攝影裝置100E，在第2基板120E中，除了電荷蓄積部220、輸出部230，形成屬於信號處理系統即周邊電路部的ADC341、串行器342並混載。

其他的構成與第四實施方式相同。

圖27中，表示信號處理部300與疊層晶片之間收送的電源系統、驅動及驅動脈衝系統、輸出端子系統的傳送線。

驅動需要的驅動脈衝及電源，例如基準電源VSS(GND)、CCD電源VCCD、ADC電源VADC、串行輸出電源VLVDS、垂直轉送脈衝φV1及φV2、水平轉送脈衝φH、從像素往垂直轉送部的讀出脈衝φR、串行輸出基準頻率φLVDS、CCD輸出樣品&保持脈衝φSH、串行信號輸出信號。

這各個信號的傳送線中，對各接腳裝載了FPGA(現場可編程門陣列)等構成的信號處理部300連接至裝載的外部基板(外部board)。

另外，本實施方式的固體攝影裝置100E，不執行水平轉送，但中繼選擇部250或輸出選擇部中採用水平轉送部時，因為局部進行水平轉送，所以具有產生水平轉送脈衝φH作為驅動脈衝的功能。

圖28是表示作為第六實施方式的疊層型CCD圖像傳感器的固體攝影裝置的驅動信號的時序的一示例圖。

圖28(A)表示電荷讀出脈衝φR，圖28(B)表示垂直轉送脈衝φV2，圖28(C)表示垂直轉送脈衝φV1，圖28(D)表示水平轉送脈衝φH，圖28(E)表示緩衝輸出VOUT。

圖27的固體攝影裝置100E中，輸入CCD驅動脈衝φV1及φV2作為外部信號，同步的圖像數據由內建的ADC341、串行器342，轉換為串行數字輸出並輸出，由其他基板上的例如FPGA 310取入，作為圖像信號處理。

根據本第六實施方式，可以得到與上述第四實施方式的效果同樣的效果。

而且，本第六實施方式的固體攝影裝置100E，在第1基板110E中，垂直轉送部(垂直CCD)鄰接像素部211，能夠循序讀出。

因為像素部是CCD，與第2基板120E(第2層)連接的貫通孔(TSV)，相較於疊層為對每行連接的CMOS圖像傳感器的主要作為周邊電路的第2層的情況，可以大幅削減，例如在晶片可以只上下配置，能夠縮小封裝尺寸。

[第七實施方式]

圖29是用以說明本發明第七實施方式的固體攝影裝置的構成例的圖。

本發明第七實施方式的固體攝影裝置100F與上述第六實施方式的固體攝影裝置100E的相異點如下。

本第七實施方式的固體攝影裝置100F，在第2基板120F中，除了裝載屬於信號處理系統即周邊電路的ADC341及串行器342，再加上作為驅動脈衝產生器的定時產生器(TG)344以及作為電壓產生電路的DCDC轉換器(DCDC)345。

本第七實施方式的固體攝影裝置100F中，裝載定時產生器(TG)344及DCDC轉換器(DCDC)345，可以削減將例如外部驅動脈衝連接為φVsync(V觸發脈衝)、φHsync(H觸發脈衝)、φRST(重置脈衝)需要的接腳、和將電源連接為VDD、VSS需要的接腳。

根據本第七實施方式，除了上述第六實施方式的效果，還可以得到以下的效果。

即，根據本第七實施方式，因為可以削減驅動接腳數，在第2基板120F上配置周邊電路，具有可以應用於設置攝影機的必要條件中有組裝尺寸、可連接電纜數、電纜長度、設置高度等限制的用途中使用的例如監視攝影機、醫療內視鏡攝影機等的電子機器的優點。

[第八實施方式]

圖30是用以說明本發明第八實施方式的固體攝影裝置的構成例的圖。

本發明第八實施方式的固體攝影裝置100G與上述第七實施方式的固體攝影裝置100F的相異點如下。

本發明第八實施方式的固體攝影裝置100G，在第2基板120G中，除了裝載屬於信號處理系統即周邊電路部的ADC341及串行器342、定時產生器(TG)344、DCDC轉換器(DCDC)345，再加上裝載存儲器346。

而且，本第八實施方式的固體攝影裝置100G，藉由以開關使電源工作，來共享驅動脈衝和輸出信號脈衝端子PIN1、PIN2。

[實現共享驅動脈衝與輸出信號脈衝端子的構成例]

在此，本第八實施方式的固體攝影裝置100G中，說明關於實現共享驅動脈衝與輸出信號脈衝端子PIN1、PIN2的構成例。

圖31是表示本第八實施方式的固體攝影裝置100G中，實現共享驅動脈衝與輸出信號脈衝端子的構成例的圖。

圖31中，抽出第2墓板120G中的驅動脈衝及輸出信號脈衝端子的共享電路350。

另外，包含攝影器件部200G的輸出部230、未圖標的驅動系統等，表示為傳感器內核270(Sensor Core)。

圖31的第2基板120G中，形成主時鐘端子PMC、輸入輸出端子PIN1、PIN2。

圖31的共享電路350，具有差動輸出電路351、寄存器控制器(Register Controller)352以及開關SW1～SW4。

此共享電路350，以寄存器控制器線LRGC與數據輸出線LDO共有輸入輸出端子PIN1與PIN2。共享電路350，以開關SW1～SW4進行其轉換。

共享電路350中，差動輸出電路351的輸入部連接至串行器342的輸出部，差動輸出電路351的正側輸出部經由開關SW1連接至輸入輸出端子PIN1，負側輸出部經由開關SW2連接至輸入輸出端子PIN2。

寄存器控制器352的第1輸入輸出端子T1經由開關SW3連接至輸入輸出端子PIN1，第2輸入輸出端子T2經由開關SW4連接至輸入輸出端子PIN2。

接著，關聯圖32～34，說明共享電路的動作例。

圖32是用以說明本第八實施方式的共享電路的寄存器控制模式時的動作的圖。

圖33是用以說明本第八實施方式的共享電路在圖像數據流模式時的動作的圖。

圖34是用以說明本第八實施方式的共享電路在寄存器控制模式時及圖像數據流模式時的動作的時序圖。

圖34(A)表示電源電壓VDD/VAA，圖34(B)表示基準時鐘(主時鐘)MCLK，圖34(C)圖表示輸入輸出端子PIN1的信號，圖34(D)表示輸入輸出端子PIN2的信號。

電源接通後，電源重置(Power On Reset)之後，如圖32所示，開關SW3、SW4為ON(通)，成為寄存器控制模式(Register Control Mode)。

在此情況下，使用輸入輸出端子PIN1、PIN2，重寫寄存器，進行傳感器的設定(Sensor)。之後，進行將傳感器轉換至影像輸出模式的寄存器設定，如圖33所示，使開關SW3、SW4為OFF(斷)，使開關SW1、SW2為ON(通)，結束寄存器控制模式。

圖像數據流模式(Image Data Streaming Mode)中，如圖33所示，開關SW1、SW2為ON(通)，開關SW3、SW4為OFF(斷)，將對多個位的影像數據以串行器(SERIALIZER)實施並行串行轉換得到的數據以差動輸出電路351驅動，從輸入輸出端子PIN1、PIN2輸出。

固體攝影裝置100G中，如圖34所示，以電源接通重置在電源接通後重置系統，成為寄存器控制模式，從外部實施內部脈衝的相位調整等直到模式結束。

接受模式結束命令後，成為圖像數據流模式，將對多個位的圖像數據以串行器(SERIALIZER)342從並行數據轉換為串行數據的並行串行轉換得到的數據以差動輸出電路351驅動，從輸入輸出端子(控制接腳)PIN1、PIN2輸出。

而且，本第八實施方式中，例如統合併行串行輸出信號接腳，以輸出接腳數為1系統。另外，共享接腳驅動脈衝輸入接腳與輸出信號接腳，以外部驅動脈衝為φMCLK(基準時鐘)，作為輸出及控制接腳(PIN1及PIN2)可以進一步削減驅動需要的接腳。

根據本第八實施方式，除了與上述第七實施方式同樣的效果，還可以得到以下的效果。

即，根據本第八實施方式，因為可以進一步削減驅動接腳數，在第2基板120G上配置周邊電路，具有可以應用於在設置攝影機的必要條件中有組裝尺寸、可連接電纜數、電纜長度、設置高度等限制的用途中使用的例如監視攝影機、醫療內視鏡攝影機等的電子機器的優點。

以上說明的固體攝影裝置100、100A～100G，作為攝影裝置可以應用至數字攝影機、影像攝影機、行動終端或監視攝影機、醫療用內視鏡攝影機等的電子機器。

[第九實施方式]

圖35是表示裝載應用本發明實施方式的固體攝影裝置的攝影系統的電子機器的構成的一示例圖。

本電子機器500，如圖35所示，具有可應用本實施方式的固體攝影裝置100、100A～100G的本發明的CCD/CMOS疊層型固體攝影裝置510。

另外，電子機器500，具有引導入射光至此CCD/CMOS疊層型固體攝影裝置510的像素區域(成像拍攝物像)的光學系統(鏡頭等)520。

電子機器500，具有處理CCD/CMOS疊層型固體攝影裝置510的輸出信號的信號處理電路(PRC)530。

信號處理電路530，對CCD/CMOS疊層型固體攝影裝置510的輸出信號，施行既定的信號處理。

信號處理電路530處理的圖像信號，在液晶表示器等構成的監視器上映出作為動態圖像，或是也可以輸出至印表機，還可以是直接記錄至存儲卡等的記錄介質等的各種形態。

如上述，作為CCD/CMOS疊層型固體攝影裝置510，藉由裝載上述的固體攝影裝置100、100A～100G，能夠提供高性能、小型、低成本的攝影系統。

而且，可以實現在設置攝影機的必要條件中有組裝尺寸、可連接電纜數、電纜長度、設置高度等限制的用途中使用的例如監視攝影機、醫療內視鏡攝影機等的電子機器。

【符號說明】

100、100A～100G～固體攝影裝置；

110、110A～110F～第1基板；

120、120A～120F～第2基板；

200～攝影器件部；

210～感光部(攝影部)；

211～像素部；

212-1～212-8～電荷轉送部(垂直轉送部)；

213-1～213-4～輸出端部；

220、220-1～220-8～電荷蓄積部(儲存部)；

230～輸出部；

240～中繼部；

241、241A～貫通孔(連接部、TSV)；

250～中繼選擇部；

260～輸出選擇部；

270～傳感器內核；

300～信號處理部(信號處理及電源部)；

310～FPGA、TG

320～圖像處理電路(圖像處理IC)；

330～電源電路(電源IC)；

341～ADC；

342～串行器；

343～存儲器；

344～定時產生器(TG)；

345～DCDC轉換器(DCDC)；

346～存儲器；

350～共享電路；

351～差動輸出電路；

352～寄存器控制器；

SW1～SW4～開關；

500～電子機器；

510～CCD/CMOS疊層型固體攝影裝置；

520～光學系統；

530～信號處理電路(PRC)。