一種複合混沌信號發生器的製作方法
2023-05-30 00:05:16 1
專利名稱：一種複合混沌信號發生器的製作方法
技術領域：
本發明涉及混沌保密通信中所需的混沌電路，具體涉及ー種基於切換控制函數的複合Lorenz-Chen-Lii混沛信號發生器。
背景技術：
如何產生用於混沌保密通信中所需的各種混沌電路是近年來非線性電路與系統學科研究的一個新領域，目前已取得了一些相關的研究成果，如中國專利授權公告號CN1199968A的專利文獻公開了ー種變型蔡氏電路，但沒涉及廣義Lorenz系統中多個雙翅膀混沌吸引子的複合，因此，用於混沌保密通訊還存在局限
發明內容
為了克服現有技術的不足，本發明的目的是提供一種複合混沌信號發生器，使混沌信號發生器硬體更易實現，加密性更強。為了實現上述目的，本發明採取以下方案一種複合混沌信號發生器，包括由運算放大器和乘法器組成的基本混沌信號產生電路NI、用於產生切換控制函數S1 (z)的序列發生器N2、用於產生切換控制函數S2 (z)的序列發生器N3、用於產生切換控制函數S3(Z)的序列發生器N4 ;所述基本混沌信號產生電路NI的輸出端分別與序列發生器N2、序列發生器N3、序列發生器N4的輸入端連接，序列發生器N2、序列發生器N3、序列發生器N4的輸出端均與基本混沌信號產生電路NI的輸入端連接。所述基本混沌信號產生電路NI包括22個運算放大器和15個乘法器；所述22個運算放大器分別為 OPp OP2, OP3> OP4, OP5, OP6, OP7, OP8, OP9, OP10, OP11, OP12, 0P13、OP14, OP15,OP16, OP17, OP18, OP19, OP20, OP21, OP22，所述 15 個乘法器分別為 MUL1' MUL2、MUL3、MUL4、MUL5'MUL6, MUL7, MUL8, MUL9, MUL10, MUL11^MUL12, MUL13 > MUL14, MUL15 ；所述運算放大器OP1的輸出端分別與序列發生器N2、序列發生器N3、序列發生器N4的輸入端連接；並分別通過電阻與OP12、OP17、OP22的正輸入端連接；所述運算放大器OP3的輸出端分別通過電阻與運算放大器0Ρ8、0Ρ9、0Ρ14、0Ρ19的負輸入端連接；並與乘法器MUL11的輸入端連接；所述運算放大器OP5的輸出端分別通過電阻與運算放大器0Ρ7、0Ρ1(ι、0Ρ13、0Ρ15、0Ρ18的負輸入端連接；並與乘法器mul1q、mul12、mul13、mul14、mul15的輸入端連接；mul14的另ー個輸入端接電壓E5;所述乘法器MUL1, MUL4, MUL7的輸出端均通過電阻與運算放大器OP6的負輸入端、輸出端連接；運算放大器OP6的輸出端通過電阻與運算放大器OP5的負輸入端連接；所述乘法器MUL2、MUL5, MUL8的輸出端均通過電阻與運算放大器OP4的負輸入端、輸出端連接；運算放大器OP4的輸出端通過電阻與運算放大器OP3的負輸入端連接；所述乘法器MUL3、MUL6, MUL9的輸出端均通過電阻與運算放大器OP2的負輸入端、輸出端連接；運算放大器OP2的輸出端通過電阻與運算放大器OP1的負輸入端連接；所述運算放大器OP8的輸出端與運算放大器OP7的負輸入端連接，運算放大器OP7的輸出端與乘法器MUL1的輸入端連接；所述運算放大器OPltl的輸出端通過電阻與運算放大器OP9的負輸入端連接，運算放大器OP9的輸出端與乘法器MUL2的輸入端連接；運算放大器OP10的輸出端與乘法器MUL11的另ー個輸入端連接；乘法器MUL11的輸出端通過電阻與運算放大器OP11的負輸入端連接，運算放大器OP11輸出端與乘法器MUL3的輸入端連接；運算放大器OP12輸出端與乘法器MULltl的另ー個輸入端連接，乘法器MULltl的輸出端通過電阻與運算放大器OP9的負輸入端連接；運算放大器OP12輸出端通過電阻與運算放大器OP11負輸入端連接；運算放大器OP14輸出端通過電阻與運算放大器OP13負輸入端連接；運算放大器OP13輸出端與乘法器MUL4的輸入端連接，運算放大器OP14輸出端還通過電阻與運算放大器OP15負輸入端連接；運算放大器OP15輸出端與乘法器MUL5的輸入端連接，運算放大器OP14輸出端與乘法器MUL13的另ー個輸入端連接；乘法器MUL13的輸出端通過電阻與運算放大器 OP16的負輸入端連接，運算放大器0 16輸出端與乘法器MUL6的輸入端連接；運算放大器OP17輸出端與乘法器MUL12的另ー個輸入端連接，乘法器MUL12的輸出端通過電阻與運算放大器OP15的負輸入端連接；運算放大器OP19輸出端通過電阻與運算放大器OP18負輸入端連接；運算放大器OP18輸出端與乘法器MUL7的輸入端連接，運算放大器OP19輸出端還通過電阻與運算放大器OP20負輸入端連接；運算放大器OP2tl輸出端與乘法器MUL8的輸入端連接，運算放大器OP19輸出端與乘法器MUL15的另ー個輸入端連接；乘法器MUL15的輸出端通過電阻與運算放大器OP21的負輸入端連接，運算放大器OP21輸出端與乘法器MUL9的輸入端連接；乘法器MUL14的輸出端通過電阻與運算放大器OP2tl的負輸入端連接；所述序列發生器N2的輸出端分別與乘法器MULi、MUL2、MUL3的另ー個輸入端連接；所述序列發生器N3的輸出端分別與乘法器MUL4、MUL5、MUL6的另ー個輸入端連接；所述序列發生器N4的輸出端分別與乘法器MUL7、MUL8、MUL9的另ー個輸入端連接；所述運算放大器OPp 0P2、OP3> 0P4、0P5、OP6,0P7、0P8、0P9、OP10, OP11, OP13, OP14, OP15,OP16> OP18, OP19, OP20, OP21 的正輸入端接地；所述運算放大器OP12正負輸入端分別通過電阻接地，運算放大器OP12的正輸入端通過電阻接向量平移量Ezl，OP22的正負輸入端分別通過電阻接地，運算放大器OP22的正輸入端通過電阻接向量平移量Ez2 ;所述運算放大器OP17的負輸入端通過電阻接地，正輸入端通過電阻接向量平移量ez3。所述序列發生器N2包括運算放大器0P23、OP24, OP25, OP26, OP27, OP36> OP37 ;所述基本混沌信號產生電路NI中第一運算放大器OP1的輸出端通過電阻分別與運算放大器0P23、OP26的正輸入端連接，運算放大器OP23的正輸入端還通過電阻分別接地和電壓E1，運算放大器OP23的負輸入端通過電阻接地，並通過電阻與運算放大器OP23的輸出端連接，運算放大器OP23的輸出端與運算放大器OP36的負輸入端連接，運算放大器OP36的輸出端通過電阻與運算放大器OP24的負輸入端連接，運算放大器OP36的正輸入端接地，運算放大器OP24的負輸入端通過電阻與運算放大器OP24的輸出端連接，運算放大器OP24的正輸入端接地，運算放大器OP24的輸出端通過電阻與運算放大器OP25的正輸入端連接，運算放大器OP25的正輸入端通過電阻接地，運算放大器OP25的負輸入端通過電阻與運算放大器OP25的輸出端連接。運算放大器OP26的正輸入端還通過電阻接地，運算放大器OP26的負輸入端通過電阻接電壓E2，並通過電阻與運算放大器OP26的輸出端連接，運算放大器OP26的輸出端與運算放大器OP37的負輸入端連接，運算放大器OP37的輸出端通過電阻與運算放大器OP27的負輸入端連接，運算放大器OP37的正輸入端接地，運算放大器OP27的負輸入端通過電阻與運算放大器OP27的輸出端連接，運算放大器OP27的正輸入端接地；運算放大器OP27的輸出端通過電阻與運算放大器OP25的負輸入端連接，運算放大器OP25的輸出端分別與基本混沌信號產生電路NI中第一乘法器MUL1、第二乘法器MUL2、第三乘法器MUL3的輸入端連接。所述序列發生器N3包括運算放大器0P28、OP29, OP30> OP31 ;所述基本混沌信號產生電路NI中第一運算放大器OP1的輸出端通過電阻與運算放大器OP28的正輸入端連接，運算放大器OP28的正輸入端通過電阻接地；運算放大器OP28的負輸入端通過電阻接電壓E3，運算 放大器OP28的負輸入端通過電阻與運算放大器OP28的輸出端連接，運算放大器OP28的輸出端與運算放大器OP29的負輸入端連接，運算放大器OP29的正輸入端接地，運算放大器OP29的輸出端通過電阻與運算放大器OP3tl的負輸入端連接，運算放大器OP3tl的負輸入端通過電阻與運算放大器OP3tl的輸出端連接，運算放大器OP3tl的正輸入端接地；運算放大器OP3tl的輸出端通過電阻與運算放大器OP31的正輸入端連接，運算放大器OP31的正輸入端通過電阻分別接地、電壓；運算放大器OP31的負輸入端通過電阻接地，並通過電阻與運算放大器OP31的輸出端連接，運算放大器OP31的輸出端分別與基本混沌信號產生電路NI中第四乘法器MUL4、第五乘法器MUL5、第六乘法器MUL6的輸入端連接。所述序列發生器N4包括運算放大器0P32、0P33、0P34、OP35 ;所述基本混沌信號產生電路NI中第一運算放大器OP1的輸出端通過電阻與運算放大器OP32的正輸入端連接，運算放大器OP32的正輸入端通過電阻接地，運算放大器OP32的負個輸入端通過電阻接電壓E4，並通過電阻與運算放大器OP32的輸出端連接，運算放大器OP32的輸出端通過運算放大器OP33及電阻與運算放大器OP34的負輸入端連接，運算放大器OP34的負輸入端通過電阻與運算放大器OP34的輸出端連接，運算放大器OP34的輸出端通過電阻與運算放大器OP35的負輸入端連接，運算放大器OP35的負輸入端通過電阻與運算放大器OP35的輸出端連接，運算放大器OP35的正輸入端通過電阻分別接地、電壓；運算放大器OP35的輸出端分別與基本混沌信號產生電路NI中第七乘法器MUL7、第八乘法器MUL8、第九乘法器MUL9的輸入端連接。序列發生器N2、序列發生器N3、序列發生器N4作為切換控制器來產生複合Lorenz-Chen-Lu混沛信號,其硬體電路更易實現。本發明與已有技術相比的有益效果為1)由於用階梯波函數序列作為切換控制器來產生複合Lorenz-Chen-LU混沌信號，其硬體電路的實現更加容易；2)採用本發明的混沛信號發生器，能產生Lorenz-Chen-Lii系統的複合混沛信號,用於通訊中的加密,其性能更佳。
圖I為本發明總體結構示意圖；圖2為產生切換控制函數S1 (Z)序列發生器N2的電路示意圖；圖3為產生切換控制函數S2 (Z)序列發生器N3的電路示意圖4為產生切換控制函數S3(z)序列發生器N4的電路示意圖。
具體實施例方式圖中各個器件OP1 OP22 :基本混沌信號產生電路NI的運算放大器；MUL1 MUL15 :基本混沌信號產生電路NI的乘法 器；OP23 0P27、0P36、OP37 :產生切換控制函數S1 (z)序列發生器N2的運算放大器；OP28 OP31 :產生切換控制函數S2 (Z)序列發生器N3的運算放大器；OP32 OP35 :產生切換控制函數S3 (Z)序列發生器N4的運算放大器；E1, E2 :產生切換控制函數S1 (Z)序列發生器N2的延時電壓；E3 :產生切換控制函數S2 (Z)序列發生器N3的延時電壓；E4 :產生切換控制函數S3(Z)序列發生器N4的延時電壓；Ezl =Lorenz系統在Z軸方向上的平移量；Ez2 =Chen系統在Z軸方向上的平移量；Ez3 Lu系統在Z軸方向上的平移量。以下實施用於說明本發明，但不用來限制本發明的範圍。如圖I所示,本發明所述的ー種複合Lorenz-Chen-Lii混沛信號發生器,包括基本混沌信號產生電路NI、用於產生切換控制函數S1 (Z)的序列發生器N2、用於產生切換控制函數S2 (z)的序列發生器N3、用於產生切換控制函數S3 (z)的序列發生器N4。基本混沌信號產生電路NI中第一運算放大器OP1輸出端分別與序列發生器N2、序列發生器N3、序列發生器N4的輸入端連接，序列發生器N2的輸出端分別與基本混沌信號產生電路NI中的第一乘法器MUL1、第二乘法器MUL2、第三乘法器MUL3的輸入端連接；序列發生器N3的輸出端分別與基本混沌信號產生電路NI中第四乘法器MUL4、第五乘法器MUL5、第六乘法器MUL6的輸入端連接；序列發生器N4的輸出端分別與基本混沌信號產生電路NI中第七乘法器MUL7、第八乘法器MUL8、第九乘法器MUL9的輸入端連接。電路各個部分的內部構成及相互之間的連接關係為基本混沌產生電路NI由22個運算放大器和15個乘法器構成，其具體的連接關係如圖 I 所示，其中 0P2、OP4, OP6, OP8, OP10, OP14, OP19 為反相器，OP1, OP3> OP5 為，OP12, OP17,OP22 為加減運算器，OP7, OP9, OP11, 0P13、OP15, OP16, OP18, OP20, OP21 為反相求和運算器，MUL1 MUL15為乘法器。產生切換控制函數S1(Z)序列發生器N2，其信號輸入端與基本混沌信號產生電路NI中積分器OP1的輸出端相連,其信號輸出端分別與基本混沛信號產生電路NI中的第一乘法器MUL1、第二乘法器MUL2、第三乘法器MUL3的其中一個輸入端相連。如圖2所示，序列發生器N2由運算放大器0P23、OP24, OP25, OP26, OP27, OP36> OP37 ;所述運算放大器OP1的輸出端通過電阻分別與運算放大器0P23、OP26的正輸入端連接，運算放大器OP23的正輸入端還通過電阻分別接地和電壓E1，運算放大器OP23的負輸入端通過電阻接地，並通過電阻與運算放大器OP23的輸出端連接，運算放大器OP23的輸出端與運算放大器OP36的負輸入端連接，運算放大器OP36的輸出端通過電阻與運算放大器OP24的負輸入端連接，運算放大器OP36的正輸入端接地，運算放大器OP24的負輸入端通過電阻與運算放大器OP24的輸出端連接，運算放大器OP24的正輸入端接地，運算放大器OP24的輸出端通過電阻與運算放大器OP25的正輸入端連接，運算放大器OP25的正輸入端通過電阻接地，運算放大器OP25的負輸入端通過電阻與運算放大器OP25的輸出端連接。運算放大器OP26的正輸入端還通過電阻接地，運算放大器OP26的負輸入端通過電阻接電壓E2，並通過電阻與運算放大器OP26的輸出端連接，運算放大器OP26的輸出端與運算放大器OP37的負輸入端連接，運算放大器OP37的輸出端通過電阻與運算放大器OP27的負輸入端連接，運算放大器OP37的正輸入端接地，運算放大器OP27的負輸入端通過電阻與運算放大器OP27的輸出端連接，運算放大器OP27的正輸入端接地；運算放大器OP27的輸出端通過電阻與運算放大器OP25的負輸入端連接，運算放大器OP25的輸出端分別與基本混沌信號產生電路NI中第一乘法器MUL1、第二乘法器MUL2、第三乘法器MUL3的輸入端連接。產生切換控制函數S2(Z)序列發生器N3，該發生器的信號輸入端與基本混沌信號產生電路NI中積分器OPl的輸出端相連，其信號輸出端分別與基本混沌信號產生電路NI 中的第四乘法器MUL4、第五乘法器MUL5、第六乘法器MUL6的其中一個輸入端相連。如圖3所示，序列發生器N3由運算放大器0P28、0P29、0P3Q、0P31 ;所述運算放大器OP1的輸出端通過電阻與運算放大器OP28的正輸入端連接，運算放大器OP28的正輸入端通過電阻接地；運算放大器OP28的負輸入端通過電阻接電壓E3，運算放大器OP28的負輸入端通過電阻與運算放大器OP28的輸出端連接，運算放大器OP28的輸出端與運算放大器OP29的負輸入端連接，運算放大器OP29的正輸入端接地，運算放大器OP29的輸出端通過電阻與運算放大器OP30的負輸入端連接，運算放大器OP3tl的負輸入端通過電阻與運算放大器OP3tl的輸出端連接，運算放大器OP3tl的正輸入端接地；運算放大器OP3tl的輸出端通過電阻與運算放大器OP31的正輸入端連接，運算放大器OP31的正輸入端通過電阻分別接地、電壓；運算放大器OP31的負輸入端通過電阻接地，並通過電阻與運算放大器OP31的輸出端連接，運算放大器OP31的輸出端分別與基本混沌信號產生電路NI中第四乘法器MUL4、第五乘法器MUL5、第六乘法器MUL6的輸入端連接。產生切換控制函數S1 (Z)序列發生器N4，該發生器的信號輸入端與基本混沌信號產生電路NI中OP1的輸出端相連，其信號輸出端分別與基本混沌信號產生電路NI中的第七乘法器MUL7、第八乘法器MUL8、第九乘法器MUL9的其中一個輸入端相連。如圖4所示，序列發生器N4由運算放大器0P32、0P33、0P34、OP35 ;所述運算放大器OP1的輸出端通過電阻與運算放大器OP32的正輸入端連接，運算放大器OP32的正輸入端通過電阻接地，運算放大器OP32的負個輸入端通過電阻接電壓E4,並通過電阻與運算放大器OP32的輸出端連接，運算放大器OP32的輸出端通過運算放大器OP33及電阻與運算放大器OP34的負輸入端連接，運算放大器OP34的負輸入端通過電阻與運算放大器OP34的輸出端連接，運算放大器OP34的輸出端通過電阻與運算放大器OP35的負輸入端連接，運算放大器OP35的負輸入端通過電阻與運算放大器OP35的輸出端連接，運算放大器OP35的正輸入端通過電阻分別接地、電壓；運算放大器OP35的輸出端分別與基本混沌信號產生電路NI中第七乘法器MUL7、第八乘法器MUL8、第九乘法器MUL9的輸入端連接。按照圖I-圖4連接電路，根據表I、表2給出的數據，可確定各圖中各個元器件的參數。電路產生複合Lorenz-Chen-Lii混沛信號。根據圖2，得序列發生器N2的切換控制函數S1 (Z)的數學表達式為
S1(Z) = O. 5 (sgn (ζ+0· 5)-sgn (ζ_0· 5)) (I)根據圖3，得序列發生器Ν3的切換控制函數S2(Z)的數學表達式為S2(Z) = O. 5 (Ι+sgn (ζ_0· 5)) (2)根據圖4，得序列發生器N4的切換控制函數S3(Z)的數學表達式為S3(Z) = O. 5 (1-sgn (z+0. 5)) (3)可得產生複合Lorenz-Chen-LU混沌信號的狀態方程為下式
權利要求
1.一種複合混沌信號發生器，其特徵在於包括由運算放大器和乘法器組成的基本混沌信號產生電路NI、用於產生切換控制函數S1 (Z)的序列發生器N2、用於產生切換控制函數S2(Z)的序列發生器N3、用於產生切換控制函數S3(Z)的序列發生器N4;所述基本混沌信號產生電路NI的輸出端分別與序列發生器N2、序列發生器N3、序列發生器N4的輸入端連接，序列發生器N2、序列發生器N3、序列發生器N4的輸出端均與基本混沌信號產生電路NI的輸入端連接。
2.根據權利要求I所述複合混沌信號發生器，其特徵在於所述基本混沌信號產生電路NI包括22個運算放大器和15個乘法器；所述22個運算放大器分別為OP1, OP2, 0P3、OP4,OP5> OP6> OP7> OP8> OP9> OP10> OP11 > OP12> 0P13、OP14> OP15> 0P16、0P17、0P18、OP19> OP20> 0P21、OP22,所述 15 個乘法器分別為 MULpMUL2、MUL3、MUL4、MUL5、MUL6、MUL7、MUL8、MUL9、MULltl、MUL1PMUL12、MUL13、MUL14、MUL15 ； 所述運算放大器OP1的輸出端分別與序列發生器N2、序列發生器N3、序列發生器N4的輸入端連接；並分別通過電阻與0Ρ12、0Ρ17、0Ρ22的正輸入端連接； 所述運算放大器OP3的輸出端分別通過電阻與運算放大器0Ρ8、0Ρ9、0Ρ14、0Ρ19的負輸入端連接；並與乘法器MUL11的輸入端連接； 所述運算放大器OP5的輸出端分別通過電阻與運算放大器0P7、OP10, 0P13、OP15, OP18的負輸入端連接；並與乘法器mul1q、mul12、mul13、mul14、mul15的輸入端連接；mul14的另ー個輸入端接電壓E5; 所述乘法器MUL1, MUL4, MUL7的輸出端均通過電阻與運算放大器OP6的負輸入端、輸出端連接；運算放大器OP6的輸出端通過電阻與運算放大器OP5的負輸入端連接； 所述乘法器MUL2、MUL5, MUL8的輸出端均通過電阻與運算放大器OP4的負輸入端、輸出端連接；運算放大器OP4的輸出端通過電阻與運算放大器OP3的負輸入端連接； 所述乘法器MUL3、MUL6, MUL9的輸出端均通過電阻與運算放大器OP2的負輸入端、輸出端連接；運算放大器OP2的輸出端通過電阻與運算放大器OP1的負輸入端連接； 所述運算放大器OP8的輸出端與運算放大器OP7的負輸入端連接，運算放大器OP7的輸出端與乘法器MUL1的輸入端連接；所述運算放大器OPltl的輸出端通過電阻與運算放大器OP9的負輸入端連接，運算放大器OP9的輸出端與乘法器MUL2的輸入端連接；運算放大器OP10的輸出端與乘法器MUL11的另ー個輸入端連接；乘法器MUL11的輸出端通過電阻與運算放大器OP11的負輸入端連接，運算放大器OP11輸出端與乘法器MUL3的輸入端連接；運算放大器OP12輸出端與乘法器MULltl的另ー個輸入端連接，乘法器MULltl的輸出端通過電阻與運算放大器OP9的負輸入端連接；運算放大器OP12輸出端通過電阻與運算放大器OP11負輸入端連接； 運算放大器OP14輸出端通過電阻與運算放大器OP13負輸入端連接；運算放大器OP13輸出端與乘法器MUL4的輸入端連接，運算放大器OP14輸出端還通過電阻與運算放大器OP15負輸入端連接；運算放大器OP15輸出端與乘法器MUL5的輸入端連接，運算放大器OP14輸出端與乘法器MUL13的另ー個輸入端連接；乘法器MUL13的輸出端通過電阻與運算放大器OP16的負輸入端連接，運算放大器OP16輸出端與乘法器MUL6的輸入端連接；運算放大器OP17輸出端與乘法器MUL12的另ー個輸入端連接，乘法器MUL12的輸出端通過電阻與運算放大器OP15的負輸入端連接；運算放大器OP19輸出端通過電阻與運算放大器OP18負輸入端連接；運算放大器OP18輸出端與乘法器MUL7的輸入端連接，運算放大器OP19輸出端還通過電阻與運算放大器OP2tl負輸入端連接；運算放大器OP2tl輸出端與乘法器MUL8的輸入端連接，運算放大器OP19輸出端與乘法器MUL15的另ー個輸入端連接；乘法器MUL15的輸出端通過電阻與運算放大器OP21的負輸入端連接，運算放大器OP21輸出端與乘法器MUL9的輸入端連接；乘法器MUL14的輸出端通過電阻與運算放大器OP2tl的負輸入端連接； 所述序列發生器N2的輸出端分別與乘法器MULi、MUL2、MUL3的另ー個輸入端連接；所述序列發生器N3的輸出端分別與乘法器MUL4、MUL5、MUL6的另ー個輸入端連接；所述序列發生器N4的輸出端分別與乘法器MUL7、MUL8、MUL9的另ー個輸入端連接；所述運算放大器 OP^ OP2、OP3、OP4、OP5、OP6、OP7、OP8、OP9、OPltl、OP1 ^ OP13、OP14、OP15、OP16、OP18> OP19, OP20, OP21的正輸入端接地； 所述運算放大器OP12正負輸入端分別通過電阻接地，運算放大器OP12的正輸入端通過電阻接向量平移量Ezl，OP22的正負輸入端分別通過電阻接地，運算放大器OP22的正輸入端 通過電阻接向量平移量Ez2 ;所述運算放大器OP17的負輸入端通過電阻接地，正輸入端通過電阻接向量平移量ez3。
3.根據權利要求I所述複合混沌信號發生器，其特徵在於所述序列發生器N2包括運算放大器OP23、OP24、OP25、OP26、OP27、OP36、OP37 ;所述基本混沌信號產生電路NI中的運算放大器OP1的輸出端通過電阻分別與運算放大器0P23、OP26的正輸入端連接，運算放大器OP23的正輸入端還通過電阻分別接地和電壓E1，運算放大器OP23的負輸入端通過電阻接地，並通過電阻與運算放大器OP23的輸出端連接，運算放大器OP23的輸出端與運算放大器OP36的負輸入端連接，運算放大器OP36的輸出端通過電阻與運算放大器OP24的負輸入端連接，運算放大器OP36的正輸入端接地，運算放大器OP24的負輸入端通過電阻與運算放大器OP24的輸出端連接，運算放大器OP24的正輸入端接地，運算放大器OP24的輸出端通過電阻與運算放大器OP25的正輸入端連接，運算放大器OP25的正輸入端通過電阻接地，運算放大器OP25的負輸入端通過電阻與運算放大器OP25的輸出端連接； 運算放大器OP26的正輸入端還通過電阻接地，運算放大器OP26的負輸入端通過電阻接電壓E2，並通過電阻與運算放大器OP26的輸出端連接，運算放大器OP26的輸出端與運算放大器OP37的負輸入端連接，運算放大器OP37的輸出端通過電阻與運算放大器OP27的負輸入端連接，運算放大器OP37的正輸入端接地，運算放大器OP27的負輸入端通過電阻與運算放大器OP27的輸出端連接，運算放大器OP27的正輸入端接地；運算放大器OP27的輸出端通過電阻與運算放大器OP25的負輸入端連接，運算放大器OP25的輸出端分別與基本混沌信號產生電路NI中乘法器MULp MUL2、MUL3的輸入端連接。
4.根據權利要求I所述複合混沌信號發生器，其特徵在於所述序列發生器N3包括運算放大器0P28、OP29, OP30> OP31 ;所述基本混沌信號產生電路NI中運算放大器OP1的輸出端通過電阻與運算放大器OP28的正輸入端連接，運算放大器OP28的正輸入端通過電阻接地；運算放大器OP28的負輸入端通過電阻接電壓E3，運算放大器OP28的負輸入端通過電阻與運算放大器OP28的輸出端連接，運算放大器OP28的輸出端與運算放大器OP29的負輸入端連接，運算放大器OP29的正輸入端接地，運算放大器OP29的輸出端通過電阻與運算放大器OP3tl的負輸入端連接，運算放大器OP3tl的負輸入端通過電阻與運算放大器OP3tl的輸出端連接，運算放大器OP3tl的正輸入端接地；運算放大器OP3tl的輸出端通過電阻與運算放大器OP31的正輸入端連接，運算放大器OP31的正輸入端通過電阻分別接地、電壓；運算放大器OP31的負輸入端通過電阻接地，並通過電阻與運算放大器OP31的輸出端連接，運算放大器OP31的輸出端分別與基本混沌信號產生電路NI中乘法器MUL4、MUL5、MUL6的輸入端連接。
5.根據權利要求I所述複合混沌信號發生器，其特徵在於所述序列發生器N4包括運算放大器0P32、OP33> OP34> OP35 ;所述基本混沌信號產生電路NI中運算放大器OP1的輸出端通過電阻與運算放大器OP32的正輸入端連接，運算放大器OP32的正輸入端通過電阻接地，運算放大器OP32的負輸入端通過電阻接電壓E4，並通過電阻與運算放大器OP32的輸出端連接，運算放大器OP32的輸出端通過運算放大器OP33及電阻與運算放大器OP34的負輸入端連接，運算放大器OP34的負輸入端通過電阻與運算放大器OP34的輸出端連接，運算放大器OP34的輸出端通過電阻與運算放大器OP35的負輸入端連接，運算放大器OP35的負輸入端通過電阻與運算放大器OP35的輸出端連接，運算放大器OP35的正輸入端通過電阻分別接 地、電壓；運算放大器OP35的輸出端分別與基本混沌信號產生電路NI中乘法器MUL7、MUL8, MUL9的 輸入端 連接。
全文摘要
本發明公開的一種複合混沌信號發生器，包括基本混沌信號產生電路N1、用於產生切換控制函數的序列發生器N2、用於產生切換控制函數的序列發生器N3、用於產生切換控制函數的序列發生器N4構成；基本混沌信號產生電路N1的輸出端分別與序列發生器N2、序列發生器N3、序列發生器N4的輸入端連接，序列發生器N2、序列發生器N3、序列發生器N4的輸出端與基本混沌信號產生電路N1輸入端連接。用於產生切換控制函數的序列發生器使複合混沌信號發生器硬體更易實現，本發明能產生複合Lorenz-Chen-Lü混沌系統，使得混沌加密性更強。
文檔編號H04L9/00GK102694643SQ20121012955
公開日2012年9月26日 申請日期2012年4月27日 優先權日2012年4月27日
發明者周如旗, 張朝霞, 禹思敏 申請人:廣東第二師範學院