絕緣體上半導體結構及其製造方法
2023-05-30 03:42:11
絕緣體上半導體結構及其製造方法
【專利摘要】一種絕緣體上半導體結構，包括半導體薄膜，該半導體薄膜具有形成在其中的電子器件，該半導體薄膜設置在電絕緣薄膜的第一面上；其中，為了減小寄生電容，不存在附著於電絕緣薄膜的與第一面相對的第二面的塊體基板，並且為了對來自器件的熱流提供路徑，電絕緣薄膜的熱導率基本上大於1.4W·m-1·K-1。
【專利說明】絕緣體上半導體結構及其製造方法
【技術領域】
[0001 ] 本發明涉及半導體加工，並且特別地涉及一種絕緣體上半導體結構(semiconductor-on-1nsulator structure)以及用於製造絕緣體上半導體結構的方法。
【背景技術】
[0002]儘管當前的用於形成集成電路和半導體器件的方法過於複雜，但是這樣的方法的基本步驟包括將受控量的雜質引入到半導體材料的選定區域中，以便改變那些區域的電性能，並且然後通過沉積諸如鋁或者近來的銅的金屬來形成與那些區域中的一些的電接觸，以形成導電通路。用於這些方法的起始材料為本領域中通常稱為「基板」的半導體本體，其通常(但不是必需)為本領域中稱為「晶片」的大體圓形薄盤的形式。
[0003]傳統上，集成電路和微電子器件已形成在「塊體(bulk，本體)」半導體(例如鍺或矽)晶片中，該晶片僅僅由半導體自身(忽略雜質)構成。因此，半導體晶片的厚度(通常為幾個毫 米)通常比其中形成器件的晶片的相對薄的表面區域(通常為幾個微米或更小)大幾個量級。然而，在近幾十年，已通過將現有技術的半導體器件形成在本領域中稱為絕緣體上矽或更通常地絕緣體上半導體(SOI)基板的一種類型的基板中來提高現有技術的半導體器件的性能，其中僅僅半導體的薄層設置在電絕緣體上。SOI基板製造成以下兩種形式中的一種:(i)作為厚的自支撐的塊體絕緣體(諸如藍寶石或玻璃的晶片)上的薄半導體層，或者(ii)作為厚的自支撐塊體半導體晶片上的薄的電絕緣層諸如二氧化矽上的薄半導體層。
[0004]由於減小的寄生電容、對閉鎖的更大的抗性、以及產生完全貧化和/或部分貧化的電晶體的能力，形成在絕緣體上半導體(SOI)基板中的半導體器件相對於它們的形成在塊體半導體基板中的對應物而言具有改進的性能。然而，由於電晶體的存在(無論是為薄膜的形式還是塊體的形式)，SOI基板具有比塊體半導體基板更差的導熱能力，並且因此由於器件密度和頻率不斷增加而使得用於降低自加熱的熱管理變成日益顯著的問題。在任何情況下，市場的不斷增加的要求意味著對於更好的性能和更低的成本存在持續需求。
[0005]期望的是提供一種絕緣體上半導體結構以及用於製造半導體上絕緣體結構的方法，其緩解了現有技術的一個或多個困難，或者其至少提供一種有用的替換方案。
【發明內容】
[0006]根據本發明的一些實施方式，提供一種絕緣體上半導體結構，包括半導體薄膜，該半導體薄膜具有形成於其中的電子器件，該半導體薄膜設置在電絕緣薄膜的第一面上；其中，為了減小寄生電容，不存在附著於電絕緣薄膜的與第一面相對的第二面的塊體基板(本體基板，bulk substrate)，並且為了對來自器件的熱流提供路徑，電絕緣薄膜的熱導率基本上大於1.4W.m-1.K'
[0007]在一些實施方式中，不存在附著於電絕緣薄膜的第二面的具有可與電絕緣薄膜的熱導率比較的熱導率的其他層。這意味著，當以如在圖1和圖2中示出的通常的方式定向時不存在附著於電絕緣薄膜之下的這樣的層，但是不排除位於半導體薄膜之上的一個或多個這樣的層。
[0008] 在一些實施方式中，基本上不存在附著於電絕緣薄膜的第二面的其他層。
[0009]在一些實施方式中，電絕緣薄膜為與半導體薄膜具有外延關係(epitaxialrelationship)的晶體薄膜。
[0010]在一些實施方式中，電絕緣薄膜的熱導率為至少14W.m-1.K'在一些實施方式中，電絕緣薄膜的熱導率為至少約100W.m-1.K'在一些實施方式中，電絕緣薄膜的熱導率至少接近等於半導體薄膜的熱導率。在一些實施方式中，電絕緣薄膜的熱導率大於半導體薄膜的熱導率。
[0011]在一些實施方式中，該結構包括設置在半導體薄膜上的至少一個互連層(interconnect layer),所述至少一個互連層包括與半導體薄膜中的器件的電接觸(電觸點，electrical contact)。
[0012]在一些實施方式中，該結構包括一個或多個結合墊(bond pad)，所述結合墊從所述至少一個互連層延伸穿過半導體薄膜以及電絕緣薄膜，以提供與器件的電接觸並且以對來自器件和電絕緣薄膜的熱流提供熱路徑(熱通路，thermal path)。
[0013]在一些實施方式中，該結構包括附著於互連層的支撐件，以對半導體薄膜和電絕緣薄膜提供機械支撐。
[0014]在一些實施方式中，所述器件包括完全貧化(fully-d印Ieted)和/或部分貧化的CMOS器件。在一些實施方式中，所述器件包括RF切換器。
[0015]在一些實施方式中，電絕緣薄膜為AlN薄膜。在一些實施方式中，半導體薄膜為娃薄膜。
[0016]根據本發明的一些實施方式，提供一種用於製造絕緣體上半導體結構的方法，包括:
[0017]形成設置在電絕緣薄膜的第一面上的半導體薄膜；
[0018]在半導體薄膜中形成電子器件；
[0019]其中，為了降低寄生電容，不存在附著於電絕緣薄膜的與第一面相對的第二面的塊體基板，並且為了對來自器件的熱流提供路徑，電絕緣薄膜的熱導率基本上大於1.4W.m-1.KT1。
[0020]在一些實施方式中，不存在附著於電絕緣薄膜的第二面的具有可與電絕緣薄膜的熱導率比較的熱導率的其他層。
[0021]在一些實施方式中，基本上不存在附著於電絕緣薄膜的第二面的其他層。
[0022]在一些實施方式中，電絕緣薄膜為與半導體薄膜具有外延關係的晶體薄膜。
[0023]在一些實施方式中，電絕緣薄膜的熱導率為至少14W.m-1.K'在一些實施方式中，電絕緣薄膜的熱導率為至少約100W.m-1.K'在一些實施方式中，電絕緣薄膜的熱導率至少接近等於半導體薄膜的熱導率。在一些實施方式中，電絕緣薄膜的熱導率大於薄膜半導體的熱導率。
[0024]本文中還描述了一種用於製造絕緣體上半導體結構的方法，包括:
[0025]在半導體基板上形成電絕緣薄膜，所述電絕緣薄膜具有的熱導率等於或大於所述半導體基板的熱導率；[0026]將顆粒的能量束(energetic beam)引導到半導體基板中，以形成位於半導體基板內的埋置注入層(buried implanted layer)；
[0027]將第一手柄層(處理層，操縱層，handle layer)結合至電絕緣薄膜；
[0028]沿著對應於埋置注入層的結構缺陷的層分離半導體基板，以留下結合至電絕緣薄膜的半導體基板的相對薄的層；
[0029]將半導體基板的相對薄的層拋光，以提供設置在電絕緣薄膜上的半導體薄膜；
[0030]在半導體的薄層中形成器件；以及[0031 ] 從電絕緣薄膜中去除第一手柄層。
【專利附圖】
【附圖說明】
[0032]在下文中參照附圖僅僅以實例的方式描述本發明的一些實施方式，在附圖中:
[0033]圖1為根據本發明的一些實施方式的絕緣體上半導體結構的示意性截面側視圖；
[0034]圖2為根據本發明的一些實施方式的具有形成於其中的電子器件的絕緣體上半導體結構的示意性截面側視圖；
[0035]圖3為根據本發明的一些實施方式的用於製造絕緣體上半導體結構的方法的流程圖；以及
[0036]圖4至圖14為在根據圖3的方法的步驟進行加工的過程中的半導體晶片的示意性截面側視圖。
【具體實施方式】
[0037]本發明人已確定現有半導體器件的高頻率和/或低功率性能仍然由自加熱並且由SOI基板的殘餘寄生電容所限制。為了解決這些困難，本發明人已開發出一種新形式的絕緣體上半導體結構，現在將對其進行描述。
[0038]如在圖1中所示，絕緣體上半導體結構包括位於電絕緣但導熱的薄膜或層104上的薄半導體膜或層102。然而，與現有技術的SOI結構不同的是:(i)不存在附著於電絕緣層104的下側(即與薄半導體層102相對的面)的塊體基板，以及(ii)電絕緣層104由選擇為具有相對高的熱導率的電絕緣材料構成，其在本說明書中限定為意味著其熱導率基本上大於約為1.4W.m-1.k-1的SiO2的熱導率。
[0039]不存在位於電絕緣層104之下的塊體基板相對於現有技術的SOI結構(包括藍寶石上娃以及具有塊體絕緣基板的相似基板)而目進一步減小了寄生電容，從而允許半導體層102中的有源半導體器件以較高頻率運行。然而，現有技術的SOI晶片的塊體基板還用作用以去除由半導體層102中的器件產生的熱的散熱器，並且因此該散熱器的移除以及對於高頻率運行的需要意味著自加熱可能限制使半導體層中的器件以高頻率運行的能力。為了解決該困難，如上所述，電絕緣層104由選擇為具有相對高的熱導率的材料構成。在一些實施方式中，電絕緣體的熱導率為至少SiO2的熱導率的十倍，即，為至少約14W.m-1.K'在一些實施方式中，電絕緣體的熱導率為至少100W.m-1.K'在一些實施方式中，電絕緣體的熱導率為至少接近等於薄膜半導體102的熱導率。在一些實施方式中，電絕緣體的熱導率大於薄膜半導體102的熱導率。
[0040]例如，在其中半導體層102由矽構成的實施方式中，電絕緣但導熱的層104可由氮化鋁(AlN)構成，氮化鋁具有的熱導率接近為矽的熱導率的兩倍。然而，電絕緣薄膜104可由其熱導率基本上大於SiO2的熱導率的任何電絕緣材料構成。通常，電絕緣材料將為二元氧化物或三元氧化物、氮化物，或者Al、Ga、In、Mg、Zn、S1、Ge、或Gd的氮氧化物(oxy-nitride)。
[0041]通過提供實現較高頻率性能的具有減小的寄生電容的無基板(substrate-less)的SOI結構同時包括具有比常規薄膜SiO2膜更高熱導率的薄膜絕緣體，本文中描述的絕緣體上半導體(SOI)結構解決了現有技術的器件性能和自加熱的困難。如本領域技術人員應當認識到的，薄膜絕緣體的真實的面內導熱性不僅依賴於其熱導率而且依賴於其厚度。然而，具有相對高的熱導率的絕緣體的使用增加了薄膜的導熱性並且因此允許無基板的SOI結構相比於否則可能的情況在更高的器件頻率下使用。在實踐中，一旦對應的器件功率發生的密度和構造以及任何散熱結構(包括諸如絲焊(wire bond)和塊(bump)的金屬結構)的傳導性是已知的，薄膜絕緣體的厚度可如所要求地增大，以便提供足夠的冷卻並且因此允許薄膜半導體中的器件以期望的運行頻率來運行。通常，薄膜絕緣體的厚度將在約50nm到幾個微米的範圍內。
[0042]因為半導體層102和絕緣層104均為薄膜，因而它們在形成於大的區域中時可以是脆弱的並且因此將通常需要某種形式的機械支撐以便防止開裂或斷裂。在所描述的實施方式中，以手柄(把手，處理層，handle) 106形式的支撐件通常通過一個或多個中間互連層108而附著於半導體層102的上面，如由圖1中的虛線所示。然而，對於本領域技術人員而言顯而易見的是，在其他實施方式中可使用其他形式的支撐件。例如，薄半導體膜102可在一個或多個外周區域(例如環)和/或僅僅在穿過半導體薄膜102的選定位置(例如器件之間)處附著於支撐件。對於本領域技術人員而言顯而易見的是，各種其他的支撐構造是可能的。
[0043]儘管為了清楚未在圖1中示出，然而半導體層102具有形成於其中的半導體器件。圖2示出了具有形成於(100)矽層102中的有源CMOS器件以及成通過中間器件互連層108附著於半導體層102的娃晶片形式的手柄覆蓋物(handle superstrate) 106的SOI結構。在該示意性圖示中，還示出了單個金屬結合墊202穿過絕緣AlN層104突出，示出了信號如何能夠通信至矽層102中的器件以及如何從其中通信。
[0044]圖1和圖2中所示的總體結構可通過各種不同的可能工藝來製造。例如，在其中器件層102的半導體為(100)矽並且電絕緣層104的組成為AlN的實施方式中，AlN層104可直接生長或沉積到矽層102上，或者可替換地矽層102可直接生長或沉積到AlN層104上，或者可替換地兩層102、104獨立形成並且然後結合在一起。
[0045]矽層102可生長或沉積為薄膜，或者可通過研磨和/或對相對厚的矽層或晶片(其可為例如塊體晶片或常規的埋置氧化物SOI晶片)進行內蝕刻來形成，或者可通過使用智能切割?(智能剝離?，smart cut?)或離子切割工藝來分離厚的矽層或晶片接著進行化學-機械拋光(CMP)而形成。
[0046]在一些實施方式中，薄的AlN層生長在薄的Si層或塊體矽基板上，並且AlN層然後結合至另外的AlN層以增加產生的最終的AlN層的厚度(以及因此熱傳導性)。在一些實施方式中，這通過以下方式實現:在兩個矽基板上同時生長AlN層，將這兩個AlN層結合在一起，並且然後將矽基板中的一個打薄(例如通過研磨和/或蝕刻或者通過離子切割工藝接著進行化學-機械拋光)並且完全去除其他矽基板(或者可替換地選擇性留下矽晶片的僅一個或多個支撐部分(例如成柵格和/或環的圖案)以支撐產生的薄膜102、104。在一些實施方式中，兩個矽晶片中的至少一個為SOI晶片，並且該工藝包括將SOI晶片的下層矽基板研磨和/或蝕刻至埋置氧化物層並且然後將氧化物層剝離以僅僅留下薄(100)矽器件層。用於在結合的AlN層上形成薄的矽層的工藝在2011年11月4日提交的美國專利申請號61/556，121以及2012年11月2日提交的對應的國際(PCT)專利申請(兩者標題均為「製造絕緣體上娃製品的方法(Method of producing a Si I icon-on-1nsulatorArticle)」)中描述，並且通過引用將後者整體明確地結合於本文中。
[0047]在一些實施方式中，如在圖3中所示，用於形成絕緣體上半導體(SOI)結構的方法通過在半導體基板404上形成電絕緣但導熱的層402以步驟302開始，如在圖4中所示。半導體基板為通常的整體的半導體晶片，並且在下文中為方便起見以這樣的方式描述，但這當然並不是必要的。該半導體基板404的構成可為其中可製造半導體器件的任何半導體，但是在所描述的實施方式中為具有的電阻率>100 Ω-cm的器件品質(100)矽晶片。[0048]電絕緣但導熱的層402的組成可為用於形成在半導體基板404上並且適於隨後的加工步驟以及形成在半導體基板404中的器件的任何電絕緣體，並且該絕緣體的熱導率基本上大於約為1.4W.m-1.k-1的SiO2的熱導率。在所描述的實施方式中，電絕緣但導熱的層402為具有的厚度為約50-200nm的AlN層。通常，AlN層402的厚度將選定為提供足夠的導熱性以使得SOI結構中的半導體器件能以期望的功率運行。因此，AlN層402在其他實施方式中可為更薄或更厚。通常，厚度不超過約I μ m，但是對於一些高功率應用而言可能需要幾個微米的厚度。
[0049]AlN層402可通過任何合適的方法來生長，包括為本領域技術人員已知的標準方法，諸如例如反應濺射(RS)、分子束外延(MBE)、金屬-有機化學氣相沉積(MOCVD)、或者氫化物氣相外延(HVPE)。AlN具有285W.!!!—1.IT1的很高的熱導率，基本上大於矽(149W.m-1 -k-1)以及藍寶石的 42W.m-1 -k-1 的 3 倍。AlN 的熱膨脹係數(TCE) (4.2X 10_6/。。垂直於c軸)相比於藍寶石(7X10_6/°C)基本上更接近矽的^^(2.6父10_6/°0，並且因此將產生更低的應力。AlN為直接的帶隙(6.2eV)材料並且具有對於完全貧化的CMOS器件運行而言良好的絕緣性能(P >1014 Ω -cm)。
[0050]儘管本文中描述的SOI結構以所想到的高速度和/或高功率電子器件開發，然而對於本領域技術人員而言顯而易見的是，本文中描述的方法和結構也可用於其他類型的器件。因此，半導體器件可包括電子(例如微電子或納米電子)半導體器件和/或光子器件和/或機械器件和/或電子-機械器件等，或者這些器件的任意組合，其通常具有微米量級或更小的尺寸。
[0051]在一些實施方式中，半導體基板404為單晶體(100)-定向塊體矽晶片，儘管對於本領域技術人員而言顯而易見的是在其他實施方式中可使用其他基板的形式和/或組成。例如，在一些實施方式中，基板404為標準的絕緣體上半導體基板，其中薄的半導體層設置在電絕緣層或基板上。
[0052]在其中使用塊體晶片(本體晶片,bulk wafer)的實施方式中，在步驟304中，利用氣體物質502離子注入晶片通過AlN層402以形成埋置注入層504，如在圖5中所示。在一些實施方式中，將150keV H+離子注入成約為6 X IO16CnT2的面密度(areal density)。在步驟306中，將第一手柄602(其在所描述的實施方式中為標準娃晶片,但這在其他實施方式中並不需要是這種情況)可逆地結合至AlN層402，如在圖6和圖7中所示，以形成結合的晶片堆。在一些實施方式中，第一手柄602為標準的娃晶片,其具有表面粗糙度〈lnm(RMS)的拋光表面。
[0053]AlN與Si之間的結合通常相當差，但是在所描述的實施方式的背景下這是期望的，因為該結合在工藝中將隨後逆轉。在任何情況下，結合的強度通過下述增加:在低溫下將堆加熱較短時間(例如在約120°C下2小時)並且然後升高溫度持續較長時間(例如約300°C下10小時)，以提高結合強度。然而，對於本領域技術人員而言顯而易見的是，可容易地確定溫度與時間的其他組合以提供足以在加工過程中保持結合直到AlN和Si在步驟316中分離的合適的結合強度，如在下文中描述的。
[0054]在步驟308中，將堆進行熱處理以使注入的晶片404沿著對應於注入層504的結構缺陷的埋置層分離成兩部分，如在圖8中所示，僅留下附著於AlN層402的(100)矽的相對薄的層802。在如上所述將氫注入物形成到矽中時，在一些實施方式中這可通過將堆加熱至約400-600°C的溫度下持續約15分鐘來實現。在將注入的晶片404的非結合部分806去除之後(其可重複使用)，剩餘的薄層802在約1100°C的溫度下退火約I小時，以將由注入的氫導致的任何殘餘損傷退火併且將來自薄層802的氫去除。
[0055]如本領域技術人員已知的，諸如以上描述的「離子切割」工藝在剩餘的矽層802上留下粗糙表面804。在步驟310中，然後去除該粗糙表面，並且通過化學-機械拋光(CMP)工藝將矽層802打薄，從而在AlN薄膜402上產生平滑的器件質量的半導體薄膜902，如在圖9中所示。在所描述的實施方式中，半導體薄膜902為具有的厚度為約IlOnm的(100)矽層。然而，對於本領域技術人員而言顯而易見的是，在其他實施方式中矽(或其他半導體，如該情況可以是)層可為基本上任何實踐的厚度，如由所注入的離子的能量和種類並且由CMP步驟去除的半導體的量所確定。
[0056]圖9中示出的結構具有標準的絕緣體上埋置絕緣體半導體(standard buriedinsulator semiconductor-on-1nsulator) (SOI)基板的通常形式，但是這裡絕緣材料選定為具有比半導體更高的熱導率。
[0057]在步驟312中，使用沒有在本文中進一步描述的本領域技術人員已知的標準工藝使器件形成在圖9的SOI基板中。如上所述，可形成各種不同類型的器件，但是在所描述的實施方式中器件包括CMOS電晶體。如對於本領域技術人員而言顯而易見的，這些標準工藝包括在半導體薄膜902中形成摻雜區域並且然後形成一個或多個上覆的互連層1002，如在圖10中所示，以提供與那些區域中的一些的電接觸；例如，通過使絕緣層諸如(在矽作為半導體的情況下)矽的氧化物和氮化物、矽化物)形成和/或沉積並圖案化，並且使金屬諸如例如鈦、鋁、或銅沉積和圖案化。
[0058]在形成器件之後，在步驟314中，將第二手柄1102結合在器件的頂部上，如在圖11和圖12中所示；8卩，第二手柄1102結合至形成在半導體薄膜902上的互連層1002，這可能需要互連層1002的最頂部的平坦化，以提供用於結合的平坦平滑表面。
[0059]在步驟316中，從AlN層104去除第一手柄602，如在圖13中所示並且可重複使用。(儘管在第一手柄602並非可逆地結合至AlN層104的情況下在其他實施方式中這可能不是該情況，在該情況中第一手柄602可通過其他手段去除，包括破壞性手段，諸如例如切割、研磨和/或蝕刻。)這使AlN層104的下側暴露，這是非常硬的，提供對於環境的良好屏障，並且不需要鈍化。
[0060]在一些實施方式中，使用標準的圖案化和蝕刻方法穿過絕緣層402和半導體層902形成一個或多個金屬結合墊1402，以形成與互連層1002的相應的電連接，如在圖14中示意性示出的。除了它們的電作用，結合墊1402還用作傳導來自AlN層104和半導體層902的熱。在其中AlN用作電絕緣材料的實施方式中，正性光致抗蝕劑顯影劑可用於選擇性地穿過AlN層進行蝕刻，如在2010年5月17日至20日在美國俄勒網波特蘭的MANTECH會議上 T.J.Anderson 的 「Demonstration of Enhancement Mode AlN/ultrathin AlGaN/GaNHEMTs Using A Selective Wet Etch Approach」所描述的。例如，已發現在85°C溫度下的Clariant AZ400K顯影劑從而以約4 A /分鐘的速度對AlN進行蝕刻。
[0061]儘管以上已就用於製造半導體薄膜902的智能切割?或離子切割方法方面描述了製造絕緣體上半導體結構的一些方法，然而在其他實施方式中可使用其他方法。例如，在一些實施方式中，離子注入和基板分離步驟304、108被省略並且基板404使用另外的方法諸如例如研磨和/或化學蝕刻和拋光進行打薄。在一些實施方式中，基板404為標準絕緣體上半導體基板，其中薄的半導體層設置在電絕緣層或基板上，該電絕緣層或基板隨後被去除以僅僅留下薄的半導體層。在還有的其他實施方式中，通過將半導體膜902直接生長在絕緣層104上來形成半導體薄膜902，其可為單晶、多晶、或者非晶的。薄的晶體矽層當前生長在單晶藍寶石基板上以製造藍寶石上矽晶片，然而在矽與藍寶石之間的晶格錯配導致在生長過程中在矽層中形成孿晶缺陷的構造。由於單晶AlN的點陣間隙比藍寶石更加緊密地與矽配合，因而生長在單晶AlN上的單晶矽的質量可比生長在藍寶石上的矽的質量更好。因此，在一些實施方式中，絕緣層104為生長在(100)(或者在一些實施方式中為(111))矽基板上的單晶AlN層，並且半導體薄膜902為通過標準外延方法諸如MBE或MOCVD或HVPE或反應濺射而生長在AlN層上的(100)矽層。
[0062]如本領域技術人員應當認識到的，在去除之前，第一手柄602(其可為矽晶片)與標準的埋置絕緣體SOI晶片中的下層塊體半導體類似，並且在範圍內在本領域中通常被稱為基板。因此，圖14中示出的最終的SOI結構1400可稱為「無基板」的SOI結構。
[0063]如上所述，儘管由於埋置氧化物層的存在而使得現有技術SOI晶片中的寄生電容降低，然而本發明人確定由於位於埋置氧化物層之下的塊體半導體的存在，所以剩餘的寄生電容繼續限制形成在這樣的晶片中的器件的性能。因此，本文中描述的「無基板」的SOI結構，諸如圖14中示出的SOI結構1400，提供寄生電容的進一步降低以及因此改進的高頻率器件性能。半導體薄膜902與第二手柄1102之間的物理分離(由於其間的互連層1002的存在)如此大使得第二手柄1102的存在基本上不引入任何進一步的寄生電容。由於不存在作為散熱器的塊體基板而潛在加劇的潛在自加熱問題可通過將位於器件之下的絕緣層402選定為具有的熱導率大於SiO2的熱導率或者甚至大於器件在其中形成的半導體層902的熱導率來解決或減輕。這有助於來自器件的熱穿過薄膜絕緣體傳導至散熱器，諸如金屬塊、絲焊、或其他熱傳導部件。在實踐中，在一個方面在增加薄膜絕緣體的厚度以便增加穿過膜的面內傳導性與另一個方面降低厚度以降低寄生電效應之間需要平衡。通常，在50nm到至少一個微米或幾個微米的範圍內的薄膜絕緣體厚度在這些競爭要求之間提供良好的平衡。[0064]本文中描述的絕緣體上半導體(SOI)結構因此能夠製造相對低成本、高性能器件，諸如用於具有降低的自加熱效應的高頻率和功率應用的完全貧化或部分貧化的互補金屬氧化物矽(CMOS)電路(包括用於行動電話和類似器件的RF切換器)。
[0065]對於本領域技術人員而言，在不背離本發明的範圍的情況下，多種修改是顯而易見的。
【權利要求】
1.一種絕緣體上半導體結構，包括半導體薄膜，所述半導體薄膜具有形成在其中的電子器件，所述半導體薄膜設置在電絕緣薄膜的第一面上；其中，為了降低寄生電容，不存在附著於所述電絕緣薄膜的與所述第一面相對的第二面的塊體基板，並且為了對來自所述器件的熱流提供路徑，所述電絕緣薄膜的熱導率為基本上大於1.4W.m-1.K-1
2.根據權利要求1所述的結構，其中，不存在附著於所述電絕緣薄膜的所述第二面的具有可與所述電絕緣薄膜的熱導率比較的熱導率的其他層。
3.根據權利要求1或2所述的結構，其中，基本上不存在附著於所述電絕緣薄膜的所述第二面的其他層。
4.根據權利要求1至3中任一項所述的結構，其中，所述電絕緣薄膜為與所述半導體薄膜具有外延關係的晶體薄膜。
5.根據權利要求1至4中任一項所述的結構，其中，所述電絕緣薄膜的熱導率為至少14W.m-1.K-1。
6.根據權利要求1至4中任一項所述的結構，其中，所述電絕緣薄膜的熱導率為至少約IOOff.m-1.K-1。
7.根據權利要求1至4中任一項所述的結構，其中，所述電絕緣薄膜的熱導率至少接近等於所述半導體薄膜的熱導率。
8.根據權利要求1至4中任一項所述的結構，其中，所述電絕緣薄膜的熱導率大於所述半導體薄膜的熱導率。
9.根據權利要求1至8中任一項所述的結構，包括設置在所述半導體薄膜上的至少一個互連層，所述至少一個互連層包括與所述半導體薄膜中的器件的電接觸。
10.根據權利要求9所述的結構，包括一個或多個結合墊，所述結合墊從所述至少一個互連層延伸穿過所述半導體薄膜以及所述電絕緣薄膜，以提供與所述器件的電接觸並且對來自所述器件和所述電絕緣薄膜的熱流提供熱路徑。
11.根據權利要求9或10所述的結構，包括附著於所述互連層的支撐件，以對所述半導體薄膜和所述電絕緣薄膜提供機械支撐。
12.根據權利要求1至11中任一項所述的結構，其中，所述器件包括完全貧化和/或部分貧化的CMOS器件。
13.根據權利要求1至12中任一項所述的結構，其中，所述器件包括RF切換器。
14.根據權利要求1至13中任一項所述的結構，其中，所述電絕緣薄膜為AlN薄膜。
15.根據權利要求1至14中任一項所述的結構，其中，所述半導體薄膜為矽薄膜。
16.一種用於製造絕緣體上半導體結構的方法，包括: 形成設置在電絕緣薄膜的第一面上的半導體薄膜； 在所述半導體薄膜中形成電子器件； 其中，為了降低寄生電容，不存在附著於所述電絕緣薄膜的與所述第一面相對的第二面的塊體基板，並且為了對來自所述器件的熱流提供路徑，所述電絕緣薄膜的熱導率基本上大於 1.4W.m-1.K-1
17.根據權利要求16所述的方法，其中，不存在附著於所述電絕緣薄膜的所述第二面的具有可與所述電絕緣薄膜的熱導率比較的熱導率的其他層。
18.根據權利要求16或17所述的方法，其中，基本上不存在附著於所述電絕緣薄膜的所述第二面的其他層。
19.根據權利要求16至18中任一項所述的方法，其中，所述電絕緣薄膜為與所述半導體薄膜具有外延關係的晶體薄膜。
20.根據權利要求16至19中任一項所述的方法，其中，所述電絕緣薄膜的熱導率為至少 14W.m-1.K-1。
21.根據權利要求16至20中任一項所述的方法，其中，所述電絕緣薄膜的熱導率為至少約 IOOff.m-1 .K-1
22.根據權利要求16至21中任一項所述的方法，其中，所述電絕緣薄膜的熱導率至少接近等於所述半導體薄膜的熱導率。
23.根據權利要求16至22中任一項所述的方法，其中，所述電絕緣薄膜的熱導率大於所述薄膜半導體的熱導率。
24.根據權利要求16至23中任一項所述的方法，其中，形成設置在所述電絕緣薄膜的所述第一面上的所述半導體薄膜的步驟包括在所述電絕緣薄膜上生長所述半導體薄膜。
25.根據權利要求16至24中任一項所述的方法，其中，形成設置在所述電絕緣薄膜的所述第一面上的所述半導體薄膜的步驟包括: 在半導體基板上形成所述電絕緣薄膜； 將第一手柄層結合至所述電絕緣薄膜； 去除所述半導體基板的大部分，以提供結合至所述電絕緣薄膜的所述半導體薄膜；以及 從所述電絕緣薄膜中去除所述第一手柄層。
26.根據權利要求25所述的方法，其中，所述半導體基板為包括設置在所述半導體薄膜與塊體半導體基板之間的埋置絕緣層的絕緣體上埋置絕緣體半導體基板。
27.根據權利要求25或26所述的方法，包括形成設置在所述半導體薄膜上的至少一個互連層，所述至少一個互連層包括與形成在所述半導體薄膜中的所述電子器件的電接觸，並且所述方法包括在去除所述第一手柄層之前將第二手柄層結合至所述至少一個互連層。
28.根據權利要求27所述的方法，包括在結合至所述第二手柄層之前對所述至少一個互連層的表面進行平坦化。
29.根據權利要求27或28所述的方法，包括形成一個或多個結合墊，所述結合墊從所述至少一個互連層延伸穿過所述半導體薄膜以及所述電絕緣薄膜，以提供與所述電子器件的電接觸並且對來自所述器件和所述電絕緣薄膜的熱流提供熱路徑。
30.根據權利要求25至29中任一項所述的方法，其中，形成設置在所述電絕緣薄膜的所述第一面上的所述半導體薄膜的步驟包括: 在半導體基板上形成所述電絕緣薄膜； 將顆粒的能量束引導到所述半導體基板中，以形成位於所述半導體基板內的埋置注入層； 將第一手柄層結合至所述電絕緣薄膜； 沿著對應於所述埋置注入層的結構缺陷的層分離所述半導體基板，以留下結合至所述電絕緣薄膜的所述半導體基板的相對薄的層； 使所述半導體基板的所述相對薄的層平坦化，以提供設置在所述電絕緣薄膜的所述第一面上的所述半導體薄膜；以及 從所述電絕緣薄膜中去除所述第一手柄層。
31.根據權利要求30所述的方法，其中，將所述顆粒的能量束引導穿過所述電絕緣層進入所述半導體基板中。
32.根據權利要求16至31中任一項所述的方法，其中，所述電子器件包括完全貧化和/或部分貧化的CMOS器件。
33.根據權利要求16至32中任一項所述的方法，其中，所述器件包括RF切換器。
34.根據權 利要求16至33中任一項所述的方法，其中，所述電絕緣薄膜為AlN薄膜。
35.根據權利要求16至34中任一項所述的方法，其中，所述半導體薄膜為矽薄膜。
36.根據權利要求16至35中任一項所述的方法，其中，所述第一手柄層與所述電絕緣薄膜的結合是可逆的，並且通過施加足以破壞所述第一手柄層與所述電絕緣薄膜之間的結合的力來實現所述第一手柄層從所述電絕緣薄膜的去除。
【文檔編號】H01L21/20GK103946969SQ201280054537
【公開日】2014年7月23日 申請日期:2012年11月2日 優先權日:2011年11月7日
【發明者】安德魯·約翰·布勞利 申請人:斯蘭納私人集團有限公司