存儲器元件和存儲器設備的製作方法

2023-05-28 08:05:46 2

專利名稱：存儲器元件和存儲器設備的製作方法
技術領域：
本發明涉及基於存儲層中出現的電學特性變化來存 儲信息的存儲器元件和存儲器設備，所述存儲層包括離子源層和電阻變化層。
背景技術：
NOR或NAND閃速存儲器是廣泛用於數據存儲的半導體非易失性存儲器。然而，已經指出，由於考慮到用於寫入和擦除的高電平電壓的需要以及注入到浮動柵極的有限數量的電子，這類半導體非易失性存儲器在微細加工(microfabrication)上存在限制。為了克服微細加工上的上述限制，目前提出的下一代非易失性存儲器為諸如ReRAM(電阻式隨機存取存儲器)或PRAM(相變隨機存取存儲器)等電阻變化存儲器(例如，參見日本未審查專利申請公開號No. 2006-196537,以及Waser et. al. , AdvancedMaterial, 21, p 2932(2009))。這些存儲器均具有在兩個電極之間包括電阻變化層的簡單結構。在日本未審查專利申請公開號No. 2006-196537所披露的存儲器中，在第一和第二電極之間提供離子源層和氧化物層(用於存儲的薄膜)，以作為電阻變化層的替代物。通過由加熱或電場引起的原子或離子的遷移，在這些電阻變化存儲器中均形成有導電路徑，由此能夠改變電阻值。例如，參見日本未審查專利申請公開號No. 2009-43757。為了通過先進的半導體工藝來增加電阻變化非易失性存儲器的容量，期望減小電壓和電流。這是因為，所要驅動的電晶體越小，用於驅動該電晶體的電流和電壓越低。換句話說，為了實現更小尺寸的電阻變化非易失性存儲器，期望最終的存儲器也由同樣具有小尺寸的電晶體驅動。為了能夠在低電流下操作，需要保持由高速(納秒級的短脈衝)低電流下的重寫所產生的電阻(數據)狀態，並需要通過低電壓或電流脈衝來恢復電阻值。然而，如果對先前使用的電阻變化存儲器的元件進行微細加工，即使施加的電壓或電流脈衝是低的電壓或電流脈衝，也不能充分恢復最終的電阻變化層的電阻值，從而不利地使重複特性變差。

發明內容
鑑於此，期望提供如下存儲器元件和存儲器設備，該存儲器元件和存儲器設備在以低電壓和電流進行操作期間具有改善的重複特性。本發明一個實施例的存儲器元件依次包括第一電極、存儲層和第二電極。在所述存儲器元件中，所述存儲層包括布置於所述第一電極一側的電阻變化層和布置於第二電極一側的離子源層，所述離子源層具有2. SmQcm以上且低於I Ω cm的電阻率。
本發明另一實施例的存儲器設備包括多個上述存儲器元件及脈衝施加單元。所述脈衝施加單元選擇性地向所述存儲器元件施加電壓或電流脈衝。利用本發明實施例的存儲器元件(存儲器設備)，當向處於初始狀態(高電阻狀態)的元件施加「正向」的電壓或電流脈衝(例如，第一電極一側處於負電位，第二電極一側處於正電位)時，離子源層中包含的任何金屬元素均離子化並擴散到電阻變化層中，繼而與第一電極處的電子結合而沉積下來，或者仍保持在離子源層內而形成雜質能級。由此，在存儲層中形成了包含金屬元素的低電阻部(導電路徑)，從而減小了電阻變化層的電阻(記錄狀態)。當向處於初始態(高電阻狀態)的元件施加「負向」的電壓或電流脈衝(例如，第一電極一側處於正電位，第二電極一側處於負電位)時，沉積在第一電極上的金屬兀素被離子化，繼而溶解到離子源層中。由此，由金屬元素形成的導電路徑消失，從而電阻變化層的電阻增加(初始狀態或擦除狀態)。此處，利用電阻率為2. 8mQcm以上且低於I Ω cm的離子源層，通過施加低電壓或電流脈衝可以更好地使用於構成導電路徑的金屬細絲離子化，從而恢復了電阻變化層的電阻值。

根據本發明實施例的存儲器元件或存儲器設備，利用電阻率為2.8mQcm以上且低於IQcm的離子源層，可以在施加低電壓或電流脈衝時，更好地將電阻變化層的電阻值從記錄狀態恢復到擦除狀態。換句話說，有利地提高了重複特性。應理解的是，上述簡要說明和下述詳細說明均為示例性的，並用於對所要求保護的技術做進一步說明。


所包含的附圖有助於進一步理解本發明，並且構成本說明書的一部分。附圖與說明書一起闡釋了實施例，並解釋了技術原理。圖I是本發明第一實施例中的存儲器元件的剖面圖，並示出了該存儲器元件的結構。圖2是用於說明圖I的存儲器元件的任一電阻變化的示意圖。圖3是採用圖I的存儲器元件的存儲器單元陣列的剖面圖，並示出了存儲器單元陣列的結構。圖4是圖3的存儲器單元陣列的平面圖。圖5是本發明第二實施例中的存儲器元件的剖面圖，並示出了存儲器元件的結構。圖6A-1至圖6C表示示例I的重複特性。圖7A至圖7E表示示例I的重複特性。圖8A至圖8F表示示例2的數據保持特性。圖9A和圖9B表示示例2的重複特性。圖IOA至圖IOD均表示示例3的重複特性和數據保持特性。
具體實施例方式在下文中，通過參照附圖，以如下順序說明本發明的實施例。
I.第一實施例I. I存儲器元件(具有如下存儲層的存儲器元件，該存儲層包括離子源層和電阻變化層)I. 2存儲器設備2.第二實施例2. I存儲器元件(具有如下存儲層的存儲器元件，該存儲層為由離子源層、中間層和電阻變化層形成的三層結構)3.示例I.第一實施例 I. I存儲器元件圖I是本發明第一實施例的存儲器元件I的剖面圖，其示出了存儲器元件I的結構。存儲器元件I構造成依次包括下電極10 (第一電極)、存儲層20和上電極30 (第二電極)。例如，下電極10布置在形成有下文所述(圖3)的CMOS (互補金屬氧化物半導體)電路的矽襯底41上，以由此作為與CMOS電路的一部分連接的接觸部。下電極10是由在半導體工藝中用作布線的材料形成，例如，鎢(W)、氮化鎢(WN)、銅(Cu)、鋁(Al)、鑰(Mo)、鉭(Ta)和娃化物。當下電極10由諸如Cu等能夠在電場中引起離子導電的材料形成時，由Cu等構成的下電極10的表面可以覆蓋有幾乎不引起離子導電或熱擴散的材料，例如，W、WN、氮化鈦(TiN)和氮化鉭(TaN)。當下文所述的離子源層21包含Al時，下電極10優選採用如下金屬膜，該金屬膜包括鉻(Cr)、W、鈷(Co)、Si、金(Au)、鈀(Pd)H (Ir)、鈦(Ti)等比Al更難於離子化的元素中的至少一種，或者上述元素的氧化物膜或氮化物膜。存儲層20由尚子源層21和電阻變化層22構成。尚子源層21包含如下兀素，該元素將轉變為向電阻變化層22擴散的可移動離子(陽離子和陰離子)。能夠陽離子化的元素包括諸如Cu、Al、鍺(Ge)和鋅(Zn)等金屬元素中的一種或多種。陰離子化的離子導電材料例如包括氧族元素(氧族元素包括氧(O)、碲(Te)、硫(S)和硒(Se))中的至少一種。離子源層21設置於上電極30 —側，且在該示例中，離子源層21與上電極30相接觸。金屬元素和氧族元素結合，從而形成金屬氧族化合物層。該金屬氧族化合物層主要具有非晶結構，並作為離子供應源。對於能夠陽離子化的金屬元素，由於其在寫入操作期間在陰極上被還原並形成金屬形態的導電路徑(細絲)，所以優選使用任何化學性質穩定(即，能夠在包含上述氧族元素的離子源層21中保持金屬形態)的元素。除了上述元素之外，此類金屬元素例如還包括周期表中的第3-11族過渡金屬。在這些元素中，可以採用一種或多種。可選地，銀(Ag)、Si等可用作離子源層21中的添加元素。在上述過渡金屬中，為了穩定導電路徑(細絲)以及調整上述離子源層21的電阻率，優選地採用下述元素中的兩種以上元素鋯(Zr)、鉿(Hf)、Mo、W、Nb (鈮)、Ta、鉬(Pt)、鈦(Ti)、Cr、錳(Mn)和鐵(Fe)。在本實施例中，離子源層21優選地具有2. 8m Qcm以上但小於I Ω cm的電阻率。如上所述，在存儲器元件I中，通過將寫入時形成的細絲溶解，使得電阻值被降低的電阻變化層22的電阻值重新恢復，從而進行數據的擦除。此時，如果離子源層21的電阻率低，則不能適當地施加擦除電壓，從而不能溶解細絲，即，不能進行數據的擦除。另一方面，如果離子源層21具有過高的電阻值，則不能進行數據的寫入。考慮到上述因素，離子源層21優選地具有落入合適範圍內的電阻率，即，落入上述範圍的電阻率。為了在低電流下(如在約75μΑ的電流下)穩定地寫入和擦除數據，優選地將離子源層21的電阻率設為落入2. SmQcm至127m Ω cm的範圍內，且更優選地,落入2. 8m Ω cm至44m Ω cm的範圍內。通過利用上述電阻率，能夠無誤地進行數據的擦除。應該指出的是，通過使用更易於與下文所述的電阻變化層22中的Te反應的任何金屬元素(M)，最終的離子源層21可以是Te/離子源層(包含金屬元素M)的分層結構。在上述結構的情況下，通過膜形成之後的熱處理，最終的結構穩定為MTe/離子源層21。更易於與Te反應的元素的示例為Al、鎂(Mg)等。上述離子源層21的具體材料的示例包括ZrTeAl、TiTeAl、CrTeAl、WTeAl、TaTeAl等。該具體材料還可包括通過向ZrTeAl中添加Cu而獲得的CuZrTeAl、通過向CuZrTeAl中添加Ge而獲得的CuZrTeAlGe、以及通過向CuZrTeAlGe中添加另一雜質元素而獲得的CuZrTeAlSiGe0另一選擇是將Al替換為Mg的ZrTeMg。對於離子化的金屬元素，即使所選用 的過渡金屬元素不是Zr而是Mo、Mn或Hf，也可以採用任何相似的添加元素，例如CuMoTeAl和CuMnTeAl。此外,離子導電材料不限於Te,還可採用硫(S)、硒(Se)或碘(I),例如,具體地為 ZrSAl、ZrSeAl、ZrIAl、CuGeTeAl 等，並且可以添加 Ta、W 等。應注意的是，可以向離子源層21添加任何其它元素，以例如防止存儲層20在高溫熱處理期間的膜脫落。矽(Si)是示例性添加元素，其也能夠提高保持特性(retentioncharacteristics),且優選地與Zr—起添加到離子源層21中。此處,如果添加的Si含量不足，則不能產生足夠的防膜脫落效果，如果含量過大，則不能得到滿意的存儲工作特性。考慮到以上因素，Si在離子源層21中的含量優選地大約在10至45原子％的範圍內。電阻變化層22設置在下電極10 —側，且在該示例中，電阻變化層22與下電極10接觸。該電阻變化層22用作妨礙導電的阻擋層，並在向下電極10和上電極30之間施加預定電壓時呈現出電阻值的變化。在本實施例中，只要電阻變化層22在與離子源層21接觸狀態下是保持穩定的半導體或絕緣體，該電阻變化層22可由任意物質構成。這類物質的示例為包含如下元素中的至少一種的氧化物或氮化物包括釓(Gd)的稀土元素、包括Al、Mg、Ge和Si的主族元素、及包括Ta、Hf、Zr、Nb、Cr、Ti和Cu的過渡元素。此外，電阻變化層22優選地具有IM Ω以上的初始電阻值，且處於低電阻狀態下的電阻值優選為數百kQ或更小。為了高速讀取任何微細加工的電阻變化存儲器的電阻狀態，處於低電阻狀態下的電阻值儘可能地小。然而，由於當在20至50μ A和2V的要求下進行寫入時的電阻值為40至IOOkQ，因此存儲器需要具有大於上述值的初始電阻值。考慮到一個數位寬度的電阻間隔，上述電阻值是合適的。此處應注意的是，為了以更低的電流記錄數據，可以增大低電阻狀態下的優選值。上電極30可以由與下電極10相似的材料形成，即用於半導體布線的已知材料，且優選地，上電極30是由即使在後退火之後也不與離子源層21反應的穩定材料形成。在本實施例的存儲器元件I的情況下，當電源電路(脈衝施加單元，未圖示)通過下電極10和上電極30施加電壓或電流脈衝時，存儲層20表現出電學特性的變化，如電阻值的變化，由此進行信息寫入、擦除和讀取。下文具體地說明該操作。首先，例如，向存儲器元件I施加正電壓，使得上電極30處於正電位，而下電極10一側處於負電位。作為響應，離子源層21中的任何金屬元素被離子化並擴散到電阻變化層22，並繼而在下電極10 —側通過與電子結合而沉積。由此，在下電極10和存儲層20之間的界面上形成細絲。該細絲是由還原成金屬形態的低電阻金屬元素形成。或者，離子化的金屬元素保留在電阻變化層22中，並形成雜質能級(impurity level)。由此,在電阻變化層22中形成導電路徑，因此降低了存儲層20的電阻值，即，存儲層20的電阻值降低(低電阻狀態)為低於初始狀態下的電阻值(高電阻狀態)。此後，即使通過停止向存儲器元件I施加正電壓而使得存儲器元件I不具有電壓，仍然能夠保持低電阻狀態。這意味著完成了信息寫入。對於在一次可寫存儲器設備中的應用，即所謂的PR0M(可編程只讀存儲器)，僅通過上述記錄過程就完成了存儲器元件I的記錄。另一方面，對於在可擦除存儲器設備中的應用，即RAM (隨機存取存儲器)、EEPROM (電可擦除可編程只讀存儲器)等，需要擦除過程。例如，在擦除過程期間，向存儲器元件I施加負電壓，使得上電極30處於負電位，而下電極10—側處於正電位。作為響應，在形成於存儲層20內部的細絲中，金屬元素被離子化，繼而溶解到離子源層21中或與Te等結合，由此形成諸如Cu2Te或CuTe等化合物。由此，由金屬元素形成的細絲消失或其面積減小，從而呈現出電阻值的增加。 此後，即使通過停止向存儲器元件I施加負電壓而使得存儲器元件I不具有電壓，其電阻值仍然保持在高電阻狀態。這允許擦除任何已寫入的信息。通過重複上述過程，可以重複對存儲器元件I重複進行信息的寫入和寫入信息的擦除。例如，如果將高電阻值的狀態與信息「O」相關聯，並將低電阻值的狀態與信息「 I 」相關聯，則在施加正電壓的信息記錄過程中，信息「O」變為信息「1」，而在施加負電壓的信息擦除過程中信息「I」變為信息「O」。應注意的是，在該示例中，儘管減小存儲器元件電阻的操作與寫入操作關聯且增加存儲器元件電阻的操作與擦除操作關聯，但也可進行相反的關聯。為了解調(demodulation)記錄的任何數據，初始電阻值和記錄後的電阻值之間優選地具有更大的比值。然而，電阻變化層22的過大的電阻值將導致難於寫入，即，難於降低電阻。因此，由於過多地增大了用於寫入的閾值電壓，所以初始電阻值調整為IGQ以下。例如，電阻變化層22的電阻值可以通過電阻變化層22的厚度或電阻變化層22中的陰離子的含量來進行控制。在本實施例中，電阻變化層22是由主要包含Te的化合物形成。因此，在降低電阻變化層22的電阻期間，擴散自離子源層21的金屬元素穩定在電阻變化層22中，使得最終的低電阻狀態變得易於保持。此外，與具有高負電性(electronegativity)的氧化物和作為共價化合物(covalent compound)的娃化合物相比，Te與金屬元素之間的結合力較弱，因此通過施加擦除電壓，容易使擴散到電阻變化層22內部的金屬元素向離子源層21移動，從而改善了擦除特性。應注意的是，對於氧族化合物的負電性，由於負電性的絕對值的升序為碲<硒<硫<氧，所以通過電阻變化層22中的更低的氧含量以及採用任何具有低負電性的氧族化合物，提高了改善效果。此外，在本實施例中，如上所述，離子源層21優選地包含Zr、Al、Ge等。以下說明其原因。當離子源層21包含Zr時，Zr與上述諸如銅(Cu)等金屬元素一同作為離子化元素，使得最終的導電路徑為Zr和上述諸如Cu等金屬元素的混合物。此處，Zr在寫入操作期間在陰極上還原，並在寫入之後形成低電阻狀態的具有金屬形態的細絲。由於Zr的還原而產生的金屬細絲相對地難於溶解在包含諸如S、Se和Te等氧族元素的離子源層21中。因此，一旦處於寫入狀態，即處於低電阻狀態，與導電路徑僅包含上述諸如Cu等金屬元素的情況相比，更易於保持上述最終形成的低電阻狀態。例如，Cu通過寫入操作形成為金屬細絲。然而，金屬形態下的Cu容易溶解在包含氧族元素的離子源層21中，且在不施加寫入電壓脈衝的狀態下，即在數據保持的狀態下，Cu將再次離子化，從而狀態變為高電阻。因此，最終的數據保持特性不理想。另一方面，通過將Zr與任何合適含量的Cu進行組合，有助於非晶化，並使離子源層21的微結構保持均一，從而提高了電 阻值保持特性。同樣地，例如，對於擦除期間的高電阻狀態的保持，當離子源層21包含Zr時，將要形成的導電路徑包含Zr，而當Zr作為離子再次溶解到離子源層21中時，由於Zr的離子遷移率至少比Cu低，因此，即使溫度增加或者長時間放置，Zr離子仍抵抗移動。由此，金屬形態的Zr不容易沉積在陰極上，因此即使將Zr保持在室溫以上的溫度下或長時間放置，Zr依然保持高電阻。此外，當離子源層21包含Al時，如果由於擦除操作而將上電極偏置為負電位，則通過在離子源層21和陽極之間的界面上形成穩定的氧化物膜來穩定高電阻狀態(擦除狀態)，其中離子源層21的表現類似於固體電解質層。考慮到電阻變化層的自再生(self-reproduction)的情況,這還有助於增加重複次數。此處，Al並不是唯一選擇,還可採用具有類似表現的Ge等。由此，當離子源層21包含Zr、Al、Ge等時，與之前的存儲器元件相比，最終的存儲器元件具有提高的寬範圍電阻值保持特性、高速寫入和擦除操作特性以及增加的重複次數。此外，例如，如果在電阻由低向高的轉變期間，通過調整擦除電壓來產生處於高和低之間的中間的任一電阻狀態，則最終的中間狀態以高穩定性保持。因此，最終的存儲器不僅能夠進行二進位存儲而且還能夠進行多級存儲。此處，也可以通過如下方式產生上述中間狀態在電阻由高向低的轉變期間，通過改變寫入電流來調整所沉積的原子的數量。存儲器的上述各種重要操作特性(即，由電壓施加實現的寫入和擦除的操作特性、電阻值保持特性和操作的重複次數)隨著Zr、Cu和Al以及Ge的添加量而變化。例如，如果Zr的含量過高，則最終的離子源層21的電阻值過大地降低，從而不能有效地向離子源層21施加電壓，或者導致Zr難於溶解於氧族化合物層中。特別地，這將導致難於進行擦除，且用於擦除的閾值電壓隨著Zr的添加量而增加。如果Zr的含量過高，還將導致難於進行寫入，即難於降低電阻。另一方面，如果Zr的添加量過少，則消弱了上述寬範圍電阻值保持特性的提高效果。考慮到以上因素，Zr在離子源層21中的含量優選地為7. 5原子％以上，且更優選地為26原子％以下。此外，儘管向離子源層21添加合適量的Cu確實有助於非晶化，但如果Cu的含量過多，金屬形態的Cu會降低寫入保持特性或不利地影響寫入操作的速度，這是因為Cu在包含氧族元素的離子源層21中不夠穩定。但是，Zr和Cu的組合產生了如下效果容易使離子源層21成為非晶態，並使離子源層21的微結構均一。因此，這將防止離子源層21中的材料成分由於重複操作而變得不均一，從而增加了重複次數並提高了保持特性。當Zr在離子源層21中的含量充分處於上述範圍內時，即使在由Cu形成的導電路徑再次溶解到離子源層21中的情況下，由金屬鋯(Zr)形成的導電路徑仍能夠保持原有狀態，因此寫入保持特性不會受到影響。此外，對於Cu的優選添加量，只要由解離和離子化產生的陽離子和陰離子具有電荷量等量關係(equivalent relationship),離子的電荷等量比(equivalent ratio)可落入如下範圍內，即，{(Zr離子的最高化合價X摩爾數或原子％ ) +(Cu離子的化合價X摩爾數或原子％ )}/(氧族離子的化合價X摩爾數或原子％ ) = O. 5至1.5。應注意的是，實際上，存儲器元件I的特性取決於Zr和Te之間的組成比。因此，Zr和Te之間的組成比優選地落入如下範圍內Zr的組成比(原子％)/Te的組成比(原子％ ) = O. 2 至 O. 74。上述關係不是在所有情況下都是明確的，但是由於Cu的解離度(dissociationdegree)低於Zr的解離度，且由於離子源層21的電阻值由Zr和Te之間的組成比決定，所以只要Zr和Te之間的組成比落入上述範圍內，電阻值仍將是合適的。這可能因為，施加到存儲器元件I的偏置電壓有效地施加到了電阻變化層22的部分。

當上述組成比沒有落入上述範圍內時，例如當等量比過大時，陽離子和陰離子之間將失去平衡，因此在現存的金屬元素中，任何未離子化的元素的量均增加。因此，在擦除操作期間不能有效消除由寫入操作產生的導電路徑。類似地，當陰離子元素由於共價比過小而過量存在時，由寫入操作產生的金屬形態的導電路徑將不易於保持金屬形態。因此，降低了寫入狀態保持特性。當Al的含量過高時，Al離子變得易於移動，從而通過Al離子的還原而產生寫入狀態。由於金屬形態下的Al在氧族化合物固體電解質中不夠穩定，所以降低了低電阻寫入狀態保持特性。另一方面，當Al的含量過低時，消弱了擦除操作自身或高電阻區域保持特性的提高效果，從而降低了重複次數。考慮到以上因素，離子源層21中Al的含量優選地為30原子％以上，且更優選地為50原子％以下。此處，不一定包含Ge，但是，當要添加Ge時，考慮到過高含量的Ge將降低寫入保持特性，Ge的含量優選地為15原子％以下。此外，除了 Zr之外，採用上述過渡金屬元素(特別是Hf、Mo、W、Nb、Ta、Pt、Cr、Mn和Fe)有利地導致離子源層21的微結構的穩定，及導致細絲保持的提高(即，低電阻的電阻變化層22的保持特性的提高)。以下說明存儲器元件I的製造方法。首先，例如，在形成有諸如選擇電晶體等CMOS電路的襯底上，形成由TiN製成的下電極10。此後,必要時,例如通過反派射(reverse sputtering)移除下電極10表面上的所有氧化物等。接著，通過更換濺射設備中的靶材，相繼形成電阻變化層22和離子源層21，直到形成上電極30。此處的靶材具有適用於相應層的材料的組成。電極的直徑為50至300ηηιφ。在採用組成元素的靶材的同時，形成合金膜。在直到形成上電極30之後，形成用於與上電極30連接的布線層(未圖示)，並與接觸部連接以實現所有存儲器元件I之間的公共電位。此後，對分層膜進行後退火處理。由此，完成了圖I的存儲器元件I。在該存儲器元件I中，如上所述，施加電壓使得上電極30處於正電位而下電極10處於負電位，從而在下電極10和電阻變化層22之間的界面上形成導電路徑。由此，減小了電阻變化層22的電阻值，從而進行寫入。接著,此時向上電極30和下電極10施加如下電壓，該電壓的極性與寫入時施加的電壓的極性相反。作為響應，形成在電阻變化層22內的導電路徑中的金屬元素再次離子化，並繼而溶解到離子源層21中。由此，電阻變化層22的電阻值增加，從而進行擦除。為了增加電阻變化存儲器的容量，即為了微細加工存儲器元件1，重要的是防止操作電流值的增加。具體地，考慮到二極體或要驅動的電晶體的強度，期望操作電流值為100 μ A以下。通過改變電晶體的驅動電流值，能夠控制在使電阻變化存儲器狀態變為低電阻(寫入狀態)時的電流值。具體地，通過減小電晶體的驅動電流值，可以防止用於使電阻變化存儲器變為低電阻狀態的電流值的增加。然而，在更低的操作電流值的情況下，在寫入數據期間形成的導電路徑(細絲)的寬度減小。與在通過高電流值所進行的寫入數據期間形成的金屬細絲不同的是，以上述方式減小寬度的金屬細絲將變得不穩定。此外，為了防止使電阻變化存儲器變為高電阻狀態(擦除狀態)時的電流值增加， 類似於寫入數據的情況，可以減小電晶體的驅動電流值。應注意的是，如果電晶體的驅動電壓低，將對電阻變化存儲器中的發熱的減小以及對電晶體或電阻變化存儲器的不必要部分的電壓分壓產生明顯影響，從而使操作裕度(operation margin)極劇下降。圖2是存儲器元件I中的存儲層20在寫入數據期間的示意圖。如上所述，在存儲層20中形成了細絲F。更具體地，如圖2所示，細絲F從離子源層21和電阻變化層22之間的界面形成至電阻變化層22和下電極10之間的界面。通過以納秒基準施加的電壓脈衝，形成在電阻變化層22中的細絲F通過金屬離子從離子源層的擴散而穿過電阻變化層22，但該細絲的直徑和密度不穩定。由此，無論電流值如何，通過以納秒基準施加的電壓脈衝形成的細絲F幾乎不表現出任何狀態差異。由於細絲F主要由合金構成，所以其電阻率小於離子源層的電阻率。因此，當正在形成細絲F時，由於變得難以向細絲F本身施加電壓，所以形成反應主要發生在細絲F和離子源層之間的界面附近。另一方面，在擦除數據期間，通過向細絲F和離子源層21之間的界面附近的反應區域S施加電壓，將高效地溶解細絲F。上述界面是進行細絲F的形成反應的區域。通過以上述方式高效地溶解細絲，期望地恢復存儲電阻變化層22的電阻值。然而，如果細絲F和離子源層21具有小的電阻率差異，那麼電壓不僅施加到反應區域S還施加到穩定的細絲F，即電壓被分壓地施加。於是，最終的電阻變化存儲器的擦除特性和重複特性降低。此外，當細絲F的電阻過高時，離子源層21和細絲F之間的電阻值的比率成為重要因素。上述情況同樣適用於具有兩個以上的層的結構的電阻變化存儲器。在本實施例的存儲器元件I中，離子源層21的電阻率設為高於所形成的細絲的電阻率，具體地為2. SmQcm以上。該電阻率的上限為不會引起電壓過多地分壓到離子源層21的值，具體地為小於I Ω cm。這有利於將電壓有效地施加到離子源層21和電阻變化層22之間的界面，即施加到發生細絲的形成反應的區域(反應區域S)，由此能夠使細絲溶解。如上所述，在本實施例的存儲器元件I中，由於離子源層21具有2. 8mQcm以上且小於I Ω cm的電阻率，所以在形成在離子源層21和下電極之間的細絲中，即在形成在電阻變化層22的內部的細絲中，將電壓有效地施加到離子源層21和電阻變化層22之間的發生形成反應的界面。由此，即使在低電壓下也能夠有效地溶解細絲，從而使電阻變化層22的電阻值恢復。換句話說，有利地提高了重複特性。
此外，通過採用兩種以上的過渡元素(特別是鋯(Zr)、鉿(Hf)、Mo、W、鈮(Nb)、Ta、鉬(Pt)、Cr、錳(Mn)和鐵(Fe))，最終的離子源層21變得穩定。由此，防止了在寫入數據期間形成的金屬細絲向離子源層21擴散，從而提高了數據保持特性。通過上述過渡金屬的組合，離子源層21的電阻率變得易於調節。I. 2存儲器設備例如，通過將多個上述存儲器元件I以行或矩陣的形式布置，能夠構成存儲器設備(存儲器)。此時，視情況，存儲器元件I可均與用於元件選擇的MOS電晶體連接或與二極體連接以構成存儲器單元。最終的存儲器單元可通過布線分別與讀出放大器、地址解碼器、寫電路、擦除電路和讀出電路等連接。圖3和圖4均示出了具有以矩陣形式布置的大量存儲器元件I的示例存儲器設備(存儲器單元陣列)。圖3示出了存儲器單元陣列的剖面結構，圖4示出了存儲器單元陣列的結構的平面圖。在該存儲器單元陣列中，向每個存儲器元件I提供用於連接到存儲器元件I的下電極10—側的布線，以與連接到存儲器元件I的上電極30 —側的布線相交叉，並 且在各個交叉點處，布置存儲器元件I。所有存儲器元件I共用如下的層，即，電阻變化層22、離子源層21和上電極30。換句話說，所有存儲器元件I共用這些層(即電阻變化層22、離子源層21和上電極30)中的每個層(所有存儲器元件I共用每個具體的層)。上電極30是由任何鄰近單元共用的盤電極PL。另一方面，為各個存儲器單元獨立地提供下電極10，以使存儲器單元彼此電隔離。由此，存儲器單元中的每個存儲器元件I是由與該存儲器元件I的下電極10相對應的位置來界定的。每個下電極10與相應的用於單元選擇的MOS電晶體Tr相連接，且每個存儲器元件I布置在相應的MOS電晶體Tr上方。MOS電晶體Tr由源極/漏極區域43和柵極44構成，源極/漏極區域43和柵極44形成在基板41中的由元件隔離層42隔離的區域中。在柵極44的壁表面上形成側壁絕緣層。柵極44還充當字線WL，字線WL是存儲器元件I的兩條地址布線中的一條地址布線。MOS電晶體Tr的源極/漏極區域43中的一個區域通過多個層與存儲器元件I的下電極10電連接，上述多個層即為插頭層45、金屬布線層46和插頭層47。MOS電晶體Tr的源極/漏極區域43中的另一個區域通過插頭層45與金屬布線層46電連接。金屬布線層46與位線BL連接(參見圖3)，位線BL是存儲器元件I的兩條地址布線中的另一條地址布線。應注意的是，在圖4中，MOS電晶體Tr的有源區域48由長短交替的虛線表示。在有源區域48中，接觸部51與存儲器元件I的下電極10連接，接觸部52與位線BL連接。在上述存儲器單元陣列中，當通過字線WL導通MOS電晶體Tr的柵極而向位線BL施加電壓時，通過MOS電晶體Tr的源極/漏極將電壓施加到所選存儲器單元的下電極10。在該示例中，對於施加到下電極10的電壓，當其極性與上電極30 (盤電極PL)的電位相比為負電位時，存儲器元件I的電阻值變為上述低電阻狀態，從而向所選存儲器單元寫入信息。接著，當此時施加到下電極10的電壓的電位與上電極30 (盤電極PL)的電位相比為正的時，存儲器元件I的電阻值變為上述高電阻狀態，從而將寫入到所選存儲器單元的信息擦除。例如，為了讀出所寫入的信息，通過MOS電晶體Tr來選擇存儲器單元，並對所選的存儲器單元施加預定大小的電壓或電流。通過與位線BL或盤電極PL的末端相連接的讀出放大器等來檢測如下電流或電壓，該電流或電壓的大小隨著存儲器元件I的電阻狀態而發生變化。此處，施加到所選存儲器單元的電壓或電流設定成小於存儲器元件I的電阻值發生變化時的電壓閾值等。本實施例的存儲器設備適用於上述各種類型的存儲器設備。例如，該存儲器設備適用於諸如一次性可寫PR0M、電可擦除EEPROM或所謂的用於高速寫入、擦除和複製的RAM等任何類型的存儲器。2.第二實施例圖5是本發明第二實施例的存儲器元件2的剖面圖，其示出了存儲器元件2的結構。與上述第一實施例相似的任何結構部件具有相同的附圖標記，將不再對其進行說明。存儲器元件2依次包括下電極10 (第一電極)、存儲層60和上電極30 (第二電極)。存儲層60的結構與第一實施例的結構的不同在於存儲層60具有從上電極30 —側起依次包括離子源層61、中間層63和電阻變化層62的三層結構。

離子源層61的結構與上述離子源層21的結構相似，即包括鋁(Al)離子、氧族元素以及下述群組中的至少一種過渡金屬鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Zr)、鑰(Mo)和鎢(W)。電阻變化層62的結構與上述電阻變化層22的結構相似，即包括如下氧化物或氮化物，該氧化物或氮化物包含至少一種稀土元素(包括Gd(釓))、Al、Mg(鎂)、Ta、Si(矽)和 Cu。中間層63的結構類似於上述第一實施例的電阻變化層22的結構，即中間層63是由即使與離子源層61接觸仍保持穩定的絕緣體或半導體構成，並且其電阻率低於電阻變化層62的電阻率。中間層63是由鋁(Al)以及主要包含Te的化合物形成，Te充當陰離子成分。該化合物的示例為AlTe、MgTe或ZnTe。對於諸如AlTe等包含Te的化合物的成分，Al的含量優選為20原子％以上及60原子％以下。對於陰離子成分，除Te之外，還可包括諸如硫(S)或硒(Se)等氧族元素。應注意的是，例如，由AlTe構成的中間層63具有2. 5eV的帶隙，由AlOx構成的電阻變化層62具有8eV至9eV的帶隙。本實施例的中間層63是充當絕緣膜的層，並可看作是一個與電阻變化層62相結合的電阻變化層。中間層63中的鋁的含量(鋁的濃度)與氧族元素的含量的比率優選地小於離子源層61中的鋁的含量(鋁的濃度)與氧族元素的含量的比率。對於中間層63中的鋁(Al)，其應當是通過來自離子源層61的擴散(該擴散是由濃度梯度導致的)產生的，並因而期望其含量將小於Al2Te3的化學計量成分(stoichiometric composition)。中間層63中的這些鋁應當主要以離子形態存在。由此，通過有效地使用所施加的用於驅動離子的電位，能夠有利於在更低的電流下以上述更好的保持特性進行非易失性存儲的操作。第二實施例中存儲器元件2的效果和優點與通過第一實施例中的存儲器元件I獲得的效果和優點類似，但由於具有上述中間層63，最終的存儲器能夠提高保持特性並保持理想的重複持久性。此外，可在低電流下穩定地進行操作。3.示例以下說明本發明的具體示例。示例 I與上述實施例中的存儲器元件類似地製造圖I和圖5的存儲器元件I和2。首先，對由TiN構成的下電極10與包含在基板中的電晶體進行清洗並通過氬等離子體進行等離子體氧化。隨後，通過利用濺射設備在最終的下電極10上形成存儲層20和40以及上電極30。電極直徑為150ηπιΦ。同時，通過採用成分元素的靶材來形成由合金構成的層。此後，對上電極30的表面進行刻蝕，從而形成厚度為200nm的布線層(Al層)，以用於與如下接觸部的連接，在該接觸部處連接有用於提供中間電位(Vdd/2)的外部電路。此後，在用於真空熱處理的火爐內，對最終的結構在320°C的溫度下進行2小時的熱處理，以作為後退火處理。由此，製造出圖3和4所示的具有不同成分和膜厚的存儲器單元陣列，並將其用作實驗樣品
1-1至1-9。在這些實驗樣品1-1至1-9中，將與上電極30相連接的上部布線圖案接地成中間電位Vdd/2，並接著向任一所選存儲器單元的柵極施加電壓，即向字線WL施加電壓，從而使所選存儲器單元的狀態變為導通。此後，對存儲器單元陣列中以10個元件X2行排列的全部20個元件進行「寫入操作」，並接著進行電阻值的讀取。「寫入操作」是向電晶體Tr的源極/漏極43中的未與存儲器元件I和2連接的電極(即向位線BL)施加3. OV的寫入電壓的操作，其中該電壓進行IOns的寫入/IOns的擦除。接著，向柵極施加電壓(其在寫入期間為3至3. 5V，在擦除期間為I. 6至2V)以使其狀態變為導通，並且向上電極和下電極施加與在「寫入」期間所施加的電壓反向的電壓以進行「擦除操作」，從而讀出擦除狀態下的 電阻值。通過對存儲器單元陣列重複進行這些寫入和擦除操作，完成了對重複操作特性的評估。在圖6和7中示出了評估結果。樣品中的存儲器單元陣列均具有I電晶體-I電阻(ITlR)結構，電晶體尺寸為W/L = O. 36/2. Oym0此外，即使在施加3. 5V的柵極電壓時短接電晶體，最大流量仍約為75μΑ。然而，僅實驗樣品1-1中所使用的電晶體能夠由高電流驅動。此外，對TiN進行在電極材料(即Ti和Te)之間不會引起反應的等離子體氧化，但TiN肯定不是唯一的選擇，只要所採用的電極材料為上述材料中的任一種，特性均保持不變。在各個實驗樣品1-1至1-9中，「下電極/電阻變化層/中間層/離子源層/上電極」的成分和厚度及離子源層21 (42)的電阻值為如下值。應注意的是，中間層的值為比值。離子源層21 (41)的電阻率是基於薄層電阻(sheet resistance)測得的電阻率。應注意的是，在實驗樣品1-3中沒有提供中間層。僅在實驗樣品1-3中，在下電極上提供了 Al，以用於等離子體氧化，但與其他任一樣品(即實驗樣品1-1、1_2和1-4至1-9)不存在具體的差別。(實驗樣品l-l)TiN/ 等離子體氧化 /AllTe9(3. 5nm)/Te28A137Zrl5Cul5Ge5 原子％ (45nm) /ff ； I. 32m Ω cm(實驗樣品1-2)TiN電極/等離子體氧化/AllTe9(3. 5nm)/Te34A127Zrl6. 5Cul6. 5Ge6 原子 ％ (45nm) /ff ；2. 04m Ω cm(實驗樣品1-3) TiN 電極 / 等離子體氧化/AllTe9(3. 5nm) /Te31A137Zrl3Cul3Ge6原子 ％ (45nm) /ff (50nm) ；2. 88m Ω cm(實驗樣品1-4) TiN 電極/Al (Inm)等離子體氧化/Te31A137Zrl3Cul3Ge6 原子％(45nm)/ff(50nm) ;2· 88mΩcm(實驗樣品1-5) TiN 電極 / 等離子體氧化/AllTe9(3. 5nm) /Te35A137ZrIICullGe6原子 ％ (45nm) /ff ；6. 43m Ω cm(實驗樣品1-6)TiN電極/等離子體氧化/AllTe9(3. 5nm)/Te40. 5A127Zrl2. 5Cul2. 5Ge7. 5 原子 % (45nm) /ff ；15. 72m Ω cm(實驗樣品1-7)TiN 電極/等離子體氧化/Te (5nm)/Cul3Mol3Te33A141原子％(45nm)/Zr(50nm) ； 15. 5m Ω cm(實驗樣品1-8)TiN電極/等離子體氧化/AllTe9(3. 5nm)/Te45. 6A132. 6ZrlO. 9CulO. 9 原子 % (45nm) /ff ；44. 6m Ω cm(實驗樣品1-9)TiN 電極/等離子體氧化/Te (5nm)/Cul3Mnl3Te33A141原子％(45nm)/Zr(50nm) ； 127m Ω cm首先，在實驗樣品1-1中，提供50 μ A的寫入電流和250 μ A的擦除電流(高電流)來測量重複操作。圖6A-1示出了測量結果。由圖可知，重複特性依然保持在IO6的重複次數。另一方面，當通過75 μ A的擦除電流(低電流)來測量重複操作時，在實驗樣品1-1 (圖6Α-2)和實驗樣品1-2(圖6Β)中，在約IO3次的重複之後，難於或不能進行重複。在實驗樣品1-3至1-8中，即使通過75 μ A的擦除電流，最終的重複特性仍處於充分水平。應注意的是，實驗樣品1-6至1-8的電阻率設定成高於實驗樣品1-3至1-5的電阻 率。因此，電阻率由於向離子源層61施加分壓電壓的原因而不能取得最佳值，但在操作時不存在任何問題。這是因為，離子源層61中的可移動離子聚集在金屬細絲和離子源層61之間的界面附近，從而將電阻率自動地改變為合適值。在離子源層具有127mQcm的電阻率的實驗樣品1-9中，在3. 5V電壓下經過IO4次重複之後，變得難於寫入。然而，這可以通過減小電阻變化層的厚度來解決，這是因為離子源層21優選地比電阻變化層22厚。此處，離子源層的在寫入期間不會引起Cu離子供應不足的最大允許膜厚度約為5nm。由此，離子源層21的最佳電阻值的最大值小於I Ω cm。考慮到以上因素，為了使電阻變化存儲器在低電流下正常工作，離子源層21 (61)電阻率的最小允許值是重要因素。此處，與實驗樣品1-3 (圖6C)相比，由於實驗樣品1_4(圖7A)具有更好的重複特性，所以可知的是，通過提供中間層63確實提高了重複特性。示例 2採用與上述示例I類似的方法，製造用於評估寫入保持特性的實驗樣品2-1至
2-4。同樣對上述實驗樣品1-3和1-4進行相似評估。圖8示出了它們的評估結果。還對實驗樣品2-3和2-4的重複特性進行了評估。圖9示出了它們的評估結果。應注意的是，在圖8的特性圖中，縱坐標表示在利用I至200 μ A的電晶體電流和Ins至IOms的電壓脈衝時間進行寫入之後電阻變化層22的電阻值。橫坐標表示在寫入之後在以130°C下加熱的烤箱內保持I小時並接著在高溫加速保持測試之後電阻變化層22的電阻值。在各個實驗樣品2-1至2-4中，「下電極/電阻變化層/中間層/離子源層/上電極」的成分和厚度及離子源層21 (61)的電阻值為如下值。應注意的是，電阻變化層的值為比值。離子源層21(61)的電阻率是基於薄層電阻測得的電阻率。(實驗樣品2-1) TiN 電極 / 等離子體氧化/AllTe9(3. 5nm) /Te31A137Zrl3Cul3Ge6原子％ +ff 5% (45nm)/ff(50nm)(實驗樣品2-2) TiN 電極 / 等離子體氧化/AllTe9(3. 5nm) /Te31A137Zrl3Cul3Ge6原子％+Ta 5% (45nm)/ff(50nm)(實驗樣品2-3) TiN 電極 / 等離子體氧化/Te (5nm)/Cul3Zr7Mo6Te33A141 原子％(45nm)/Zr(50nm) ；6m Ω cm(實驗樣品2-4) TiN 電極 / 等離子體氧化/Te (5nm)/Cul3Zr7Mo6Te33A141 原子％(23nm)/Zr(50nm) ；6m Ω cm
在向離子源層21 (61)中添加有兩種以上高熔點過渡金屬的實驗樣品2-1至2_4的寫入保持特性優於實驗樣品1-3和1-4。這是因為，離子源層21(61)的結構由於多種過渡金屬的添加而受到補償，使得最終的結構變得更穩定。此外，由於每種過渡金屬元素都有自己的電阻率，所以通過組合多種過渡金屬元素，最終的離子源層21 (61)的電阻率變得易於調整。此外，如在實驗樣品2-4中，即使減小離子源層21的厚度，數據保持特性和重複特性均仍保持不變。示例3在示例3中，對於包含在離子源層21中的金屬元素，用Hf替代示例I和2中所使用的Zr，以用於評估重複特性和寫入保持特性。圖10示出了它的評估結果。應注意的是，在與示例I和2相似的條件下進行上述特性的測試。在各個實驗樣品3-1至3-4中，「下電極/電阻變化層/中間層/離子源層/上電極」的成分和厚度及離子源層21 (61)的電阻值為如下值。應注意的是電阻變化層的值為比 值。離子源層21(41)的電阻率是基於薄層電阻測得的電阻率。(實驗樣品3_l)TiN電極/等離子體氧化/Te(5nm)/Cul3Hf 13Te33A141原子％(45nm)/Hf(50nm) ；0. 73m Ω cm(實驗樣品3-2)TiN電極/等離子體氧化/Te (5nm)/Cul3Hf7W6Te33A141原子％(45nm)/Hf(50nm)(實驗樣品3-3)TiN 電極 / 等離子體氧化 Te(5nm)/Cul4Hf7. 5Mo2. 5Te35A141 原子％ (45nm) /Hf (50nm) ；8. 5m Ω cm(實驗樣品3-4) TiN 電極 / 等離子體氧化 /Te(5nm)/Cul4Hf7. 5Mo2. 5Te35A141 原子％ (20nm) /Hf (50nm) ；8. 5m Ω cm圖10示出了即使離子源層21中所採用的金屬元素從Zr變為Hf時依然保持理想的重複特性和數據保持特性。此外，如在實驗樣品3-2和3-3中，通過向離子源層21中添加多種過渡金屬元素，數據保持特性和重複特性比實驗樣品3-1的上述特性更理想。此外，即使如在實驗樣品3-4中減小了離子源層21的厚度，最終的特性仍處於充分水平。考慮到上述因素，對於在第一實施例中所述的問題，即使離子源層21的成分中不包含Zr也是合適的。儘管通過第一和第二實施例和示例詳細地說明了本發明，但本發明不限於上述實施例和示例，應理解的是可以做出各種其他變形。例如，在上述實施例和示例中，具體地說明了存儲器元件I和2的結構和存儲器單元陣列的結構。然而，不必設置全部的層，或者還可設置其他的層。此外，例如，在上述實施例和示例中所述的層的材料、膜形成方法和條件等當然不是限制性的，還可採用任何其他材料或其他膜形成方法。例如，只要上述成分比保持不變，離子源層21和61均可以添加有諸如Ti、Hf、V、Nb、Ta、Cr、Mo或W等其他類型的過渡金屬元素，或者除Cu、Ag和Zn之外,還可添加鎳(Ni)。本領域技術人員應當理解，依據設計要求和其它因素，可以在本發明所附的權利要求或其等同物的範圍內進行各種修改、組合、次組合及改變。
權利要求
1.一種存儲器元件，所述存儲器元件依次包括第一電極、存儲層及第二電極，其中，所述存儲層包括 電阻變化層，其布置在所述第一電極一側 '及 離子源層，其布置在所述第二電極一側，並具有2. 8m Q cm以上且低於I Q cm的電阻率。
2.如權利要求I所述的存儲器元件，其中，所述存儲層包括中間層，所述中間層位於所述電阻變化層和所述離子源層之間。
3.如權利要求I或2所述的存儲器元件，其中，所述離子源層的電阻率為2.8mQ cm .127mQ cm。
4.如權利要求3所述的存儲器元件，其中，所述離子源層的電阻率為2.8mQ cm .44mQ cm。
5.如權利要求I或2所述的存儲器元件，其中，所述離子源層包含銅、鋁、鍺和鋅中的至少一種金屬元素及氧、碲、硫和硒中的至少一種元素。
6.如權利要求5所述的存儲器元件，其中，所述離子源層包含碲及作為所述金屬元素的銅和鋁。
7.如權利要求I所述的存儲器元件，其中，所述離子源層包含鋯。
8.如權利要求I所述的存儲器元件，其中，所述離子源層包含作為添加元素的矽。
9.如權利要求8所述的存儲器元件，其中，在所述離子源層中，矽的含量為10 45原子%。
10.如權利要求I所述的存儲器元件，其中，所述離子源層包含至少兩種過渡金屬。
11.如權利要求10所述的存儲器元件，其中，所述過渡金屬包括鋯、鉿、鑰、鈮、鉭、鈦、怕、絡、猛和鐵。
12.如權利要求2所述的存儲器元件，其中，所述中間層的電阻率低於所述電阻變化層的電阻率。
13.如權利要求2所述的存儲器元件，其中，所述中間層至少包含碲。
14.如權利要求5所述的存儲器元件，其中，在所述電阻變化層中，由於響應於向所述第一電極和所述第二電極施加電壓而形成的包括所述金屬元素的低電阻部，電阻值發生變化。
15.如權利要求I所述的存儲器元件，其中，所述離子源層包含鋯和碲。
16.如權利要求15所述的存儲器元件，其中，在所述離子源層中，鋯和碲之間的原子比為 0. 2 0. 74。
17.—種存儲器設備,其包括 多個如權利要求1-16中任一項所述的存儲器元件 '及 脈衝施加單元，其用於選擇性地向所述存儲器元件施加電壓脈衝或電流脈衝。
全文摘要
本發明涉及存儲器元件和包括多個所述存儲器元件的存儲器設備。所述存儲器元件依次包括第一電極、存儲層和第二電極。所述存儲層包括布置於所述第一電極一側的電阻變化層及布置於所述第二電極一側的離子源層，所述離子源層具有2.8mΩcm以上且低於1Ωcm的電阻率。由此，本發明提供了能夠在以低電壓或電流進行操作期間具有提高的重複特性的存儲器元件和存儲器設備。
文檔編號H01L27/115GK102683348SQ20121004134
公開日2012年9月19日 申請日期2012年2月21日 優先權日2011年2月28日
發明者保田周一郎, 大場和博, 水口徹也, 紫牟田雅之, 荒谷勝久 申請人:索尼公司