用於封裝包括鄰近有源區的空腔和相關結構的集成電路器件的方法
2023-06-10 20:03:11
專利名稱：用於封裝包括鄰近有源區的空腔和相關結構的集成電路器件的方法
技術領域：
本發明涉及集成電路領域，更具體地說，涉及封裝集成電路器件的方法和結構。
按照常規，這些RF-IC器件通常被密封在塑料封裝內，所述RF電路被塑料覆蓋。但是，常規塑料封裝可能增加降低RF電路性能的寄生電容。尤其是，用在這些常規封裝中的塑料可能具有4或者更高的介電常數。
因此，已經開發了用於RF-IC器件的封裝以從RF電路中去除塑料。尤其是，已經提出了包括安在RF-IC器件上的預先模製的支架和蓋的封裝。預先模製的支架安裝在RF-IC器件的表面上，而預先模製的支架中的開口使RF電路露出來。蓋安裝在預先模製的支架上以蓋住這個開口。
但是，由於分開地形成預先模製的支架和蓋，然後將其裝在各個RF-IC器件上，所以這種封裝可能複雜並且昂貴，這是所不希望的。而且，預先模製的支架和蓋可能使RF-IC器件增加不希望的重量。
因此，在本領域中仍然存在對改進的集成電路封裝和方法的需求。
發明概述因此，本發明的一個目的是提供用於形成集成電路封裝及相關結構的改進方法。
本發明的另一個目的是提供用於形成具有改進的性能的集成電路封裝和相關結構的方法。
本發明又一個目的是提供用於形成具有提高的效率的集成電路封裝和相關結構的方法。
按照本發明，通過以下步驟來達到這些和其他目的在襯底表面上形成介質支架層，其中介質支架層包括暴露襯底的有源區的至少一部分的開口；以及在介質支架層上設置蓋住有源區的暴露部分保護層，由此在保護層和有源區之間形成空腔。空腔通過減小寄生電容可為襯底上的射頻電路提供改進的性能。另外，通過在襯底上形成介質支架層可以降低製造和安裝分開的預先模製部分的成本和複雜性。
更具體地說，形成介質支架層的步驟可包括在包括有源區的襯底表面上形成連續的介質層；以及從有源區上去掉連續的介質層的一些部分以形成介質支架層的開口。由此可以在襯底上用光刻技術形成介質支架層。而且，可以同時在多個集成電路器件的公共晶片上形成介質支架層。
介質支架層可以是具有在0至4的範圍內的介電常數的材料層，進一步減小寄生電容。更具體地說，介質支架層可以由諸如聚醯亞胺、聚酯、苯並環丁烷(benzocyclobutane)、聚四氟乙烯、矽有機樹脂、環氧樹脂、熱塑性塑料或者熱固性樹脂的材料構成。保護層可包括介質帶層和在介質帶層與介質支架層之間的粘合劑層。因此，可以用與帶自動粘接中所用那些類似的技術來單獨形成保護層。
另外，襯底可包括在其表面上的輸入/輸出焊盤，並且輸入/輸出焊盤最好是被介質支架層露出來。而且，介質支架層可以環繞著露出的輸入/輸出焊盤。而且，保護層可包括從其伸出的導電跡線，並且保護層的導電跡線可以與輸入/輸出焊盤聯接。還可以在襯底對面的保護層上設置焊料塊，其中，焊料塊與至少一條導電跡線電連接。由此，可以在集成電路器件與下一層襯底如印刷電路板之間提供電和機械互連。
襯底的有源區可以包括射頻電路、混合信號電路、高速數字電路或者高速模擬電路，並且通過設置與其相鄰的空腔可以提高電路的性能。如上所討論的，空腔可以減小鄰近空腔的有源區中電路的寄生電容。另外，襯底可以包括高速半導體材料如砷化鎵(GaAs)或磷化銦(InP)。襯底還可包括諸如矽(Si)或者矽鍺(SiGe)的材料。
圖2A-2E是說明按照本發明形成集成電路封裝的方法的各步驟的剖視圖，其中圖2A-2E的剖視圖是沿
圖1的剖面線2得到的。
圖3是圖2E的完成的集成電路封裝的俯視圖。
圖4A-4B是說明按照本發明形成集成電路封裝的可供選擇的方法的各步驟的剖視圖。
圖5是圖4的完成的集成電路封裝的俯視圖。
詳細描述現在，將參照附圖在下文中更加全面地描述本發明，在附圖中表示出本發明的最佳實施例。但是，本發明公開可以用許多不同的形式來實施，不應該將其理解為僅限於本文給出的實施例；而且，提供這些實施例是為了使本公開徹底和全面，並且能充分地把本發明的範圍轉達給本專業的技術人員。在附圖中，為清楚起見，把各個層和區域的厚度放大了。本專業的技術人員還應該明白，當稱某一層在另一層或者襯底「上」時，它可能是直接在另一層或者襯底上，或者還可出現插入層。
圖1是包括在襯底的有源區23上的射頻電路(RF)21的集成電路(IC)器件的俯視圖。這種IC器件還包括輸入/輸出焊盤25A-B、27A-B和29A-B。這種集成電路器件可用於無線通信裝置如蜂窩無線電話。在圖2A-E中表示出形成圖1的IC器件的封裝所用的方法的各步驟，其中每個剖視圖均是沿圖1的剖面線2-2得到的。
如圖2A所示，在襯底31上形成連接到輸入/輸出焊盤25A-B的有源區。具體來講，襯底可包括高速半導體材料如砷化鎵(GaAs)或者磷化銦(InP)。另一方面，襯底可含有矽(Si)或者矽鍺(SiGe)。雖然把有源區23表示成高於襯底31表面，但是這樣做是為了說明，本專業的技術人員應該明白有源區23的一些部分可以高於襯底31表面，有源區23的一些部分可以與襯底31表面齊平，和/或有源區23的一些部分可以在襯底31表面之下。
然後在包括有源區23和輸入/輸出焊盤25A-B的襯底31的表面上形成介質層33，如圖2B中所示。介質層33最好具有相對較低的介電常數，介質層33的介電常數最好是4或者更低。具體來說，介質層33可以是諸如介電常數分別約為3、4、2.7和1.8的聚醯亞胺、聚酯、苯並環丁烷或者聚四氟乙烯材料層。介質層33還可以是諸如矽膠、環氧樹脂、熱塑性塑料或者熱固性樹脂材料層。
可以採用本專業的技術人員已知的各種技術中的任何一種在襯底31的表面上形成介質層33。例如，可以把介質層33旋塗在襯底31上，或者可以在襯底31上澱積介質層33。而且，在把晶片切割成分開的集成電路器件之前，可以在公共晶片上的多個集成電路器件上同時形成介質層33。因此，可以在單個步驟中在多個集成電路器件上高效率地形成介質層。
然後把介質層33形成圖案以形成介質支架層33A，如圖2C所示。具體來講，把介質層33的部分去掉，使得介質支架層33A暴露出包括RF電路21的有源區23和輸入/輸出焊盤25A-B、27A-B和29A-B。雖然未明確表示，但是襯底的其他有源區可被介質支架層33A覆蓋。
可以用已知的光刻掩模和蝕刻步驟使介質層形成圖案。例如，可以在介質層33上形成光致抗蝕劑掩模，並且用或者乾式等離子體或者溼式蝕刻來蝕刻(去掉)介質層的暴露部分。或者，可以使用諸如鋁的金屬的硬掩模。在使介質層33形成圖案後可以去掉掩模層，留下介質支架層33A，如圖2C中所示。
可以不用單獨的掩模層而直接使介質層33形成圖案。具體來講，介質層33可以是光可定義材料，可以把該材料選擇性地暴露於輻射中並且顯影，留下介質支架層33A，如圖2C中所示。例如，聚醯亞胺、聚酯和苯並環丁烷是光可限定的。
如同在公共晶片上的多個集成電路器件上形成介質層33，可以在公共晶片上的多個集成電路器件上同時使介質層33形成圖案。因此，可以在公共襯底上的大量集成電路器件上高效地形成介質層33並使之形成圖案。
如圖2D中所示，分開形成的保護層34與所述集成電路器件對準。這種保護層包括介質帶35、粘合劑層37以及導電跡線39A和39B。如所示，導電跡線39A和39B對應於輸入/輸出焊盤25A和25B。可以用類似於在帶自動粘接中所用技術的技術，使保護層形成加上粘合劑層的帶。因此，可以在公共帶上形成多個保護層。
例如，可以通過設置介質帶層、並且在其上形成導電跡線39A和39B來形成保護層。然後可以把粘合劑層37噴塗或者旋塗在介質帶層上。然後使介質帶層和粘合劑層37形成圖案以暴露導電跡線39A和39B的部分以與各個輸入/輸出焊盤25A-B粘接，形成如圖2D所示的介質帶35。
保護層34粘附在介質支架層33A的相應部分上，如圖2E所示。可以用與帶自動粘接中所用那些類似的技術來裝上保護層。粘合劑層37提供保護層34與介質支架層33A之間的粘接。另外，可以用焙燒和/或固化步驟來增加保護層與集成電路器件之間的粘附力。或者可以在處理中稍後的點來執行焙燒和/或固化步驟。因此，在包括RF電路21的有源區23附近形成了空腔41。另一方面，保護層34可以不用粘合劑層而與介質支架層33A粘接。例如，介質支架層33A和/或介質帶35的回熔特性加上固化步驟可以提供粘附力。
又如圖2E中所示，導電跡線39A和39B與各個輸入/輸出焊盤25A和25B相粘接。導電跡線可以在保護層固定在介質支架層33A上的同時與輸入/輸出焊盤相粘接。或者，可以在固定保護層之後焊接導電跡線。具體來講，可以用絲焊工具如在帶自動粘接中所用的絲焊工具來焊接導電跡線。
一旦把保護層固定在集成電路器件上，可以在介質帶上形成或者在其上裝上焊料塊43A和43B。如所示，穿過介質帶35的連接孔提供了焊料塊43與各個導電跡線39A和39B之間的電連接。焊料塊提供了集成電路器件與下一層襯底如印刷電路板之間的電和機械連接。或者，可以在與集成電路器件裝在一起之前在保護層34上形成焊料塊。
圖3中示出圖2E的完成的結構的俯視圖。圖3表示介質帶35上的焊料塊43A和43B，以及暴露導電跡線39A和38B的部分的介質帶層中的開口。這些開口還暴露了與導電跡線39A和39B相鄰的襯底31的部分。除了圖2E中所示的導電跡線39A和39B和焊料塊43A和43B，圖3還表示出附加的焊料塊45A、45B、47A和47B以及相應的導電跡線49A、49B、51A和51B。由此圖3的保護層提供了扇入結構，其中每個輸入/輸出焊盤在其各自的焊料塊與器件邊緣之間。
另一方面，可以提供如圖4A-B和5中的扇出結構。圖4A-B和圖5分別對應如上所討論的圖2D-E和圖3。具體來講，形成包括襯底31、有源區23、輸入/輸出焊盤25A和25B以及介質支架層33A的集成電路器件的步驟與形成圖2D的集成電路器件所用的步驟相同。但是，包括介質帶層35』，粘合劑層37』和導電跡線39A』和39B』的保護層34』設置了扇出結構。具體來講，焊料塊43A』和43B』在各個輸入/輸出焊盤25A和25B與集成電路器件邊緣之間。如上面參照圖2D和2E所討論的，不用粘合劑層可以把保護層連接在介質支架層上。圖5的俯視圖表示附加的焊料塊45A』、45B』、47A』和47B』以及附加的導電跡線49A』、49B』、51A』和51B』。而且，按照本發明，可以形成既包括扇入結構又包括扇出結構的封裝。
由此本發明的方法和結構形成了鄰近包括射頻電路的集成電路器件的有源區的空腔。由此可提高射頻電路的性能。另外，通過在集成電路器件上形成介質層並且使集成電路器件上的介質層形成圖案，無需把預先模製的部件裝在襯底上。因此可以降低形成封裝的成本和複雜性，並且還可以減小成品結構的高度。具體來講，可以形成具有數微米左右的厚度的介質層，並且形成圖案，與可能具有百分之幾密耳左右的厚度的預先模製部件形成對比。而且，可以在公共晶片上的多個集成電路器件上同時形成構成圖案的介質支架層，這進一步降低了成本和複雜性。
在附圖和說明書中，已經公開了本發明的具有代表性的最佳實施例，儘管用到具體的條件，但僅在一般意義上使用，而不是為了限制，本發明的範圍由下列權利要求書給出。
權利要求
1.一種封裝包括在其表面上含有有源區的襯底的集成電路的方法，所述方法包括以下步驟在所述襯底的所述表面上形成介質支架層，其中所述介質支架層包括暴露所述有源區的至少一部分的開口，其中形成所述介質支架層的所述步驟包括，在包括所述有源區的所述襯底的所述表面上形成連續的介質層，以及從所述有源區上去掉所述連續的介質層的一些部分以形成所述介質支架層的所述開口；以及在正對所述襯底的所述介質支架層上設置保護層，其中所述保護層蓋住所述襯底的所述有源區的所述暴露部分，由此在所述保護層和所述有源區之間形成空腔。
2.權利要求1的方法，其特徵在於所述介質支架層包括具有在0至4的範圍內的介電常數的材料。
3.權利要求1的方法，其特徵在於所述介質支架層含有從包括聚醯亞胺、聚酯、苯並環丁烷、聚四氟乙烯、矽有機樹脂、環氧樹脂、熱塑性塑料和熱固性材料的組中選出的材料。
4.權利要求1的方法，其特徵在於所述保護層包括介質帶層和在所述介質帶層與所述介質支架層之間的粘合劑層。
5.權利要求1的方法，其特徵在於所述襯底包括在其表面上的至少一個輸入/輸出焊盤，並且所述介質支架層暴露出至少一個輸入/輸出焊盤。
6.權利要求5的方法，其特徵在於所述介質支架層環繞所述至少一個輸入/輸出焊盤。
7.權利要求5的方法，其特徵在於所述保護層包括從其伸出的至少一條導電跡線，所述方法還包括以下步驟把所述保護層的所述至少一條導電跡線與所述至少一個輸入/輸出焊盤聯接。
8.權利要求7的方法，其特徵在於所述保護層還包括在正對所述襯底的保護層上的至少一個焊料塊，其中，所述至少一個焊料塊與所述至少一條導電跡線電連接。
9.權利要求1的方法，其特徵在於所述襯底的所述有源區的所述暴露部分包括射頻電子器件、混合信號器件、高速數位訊號器件和模擬信號器件中的至少一種。
10.權利要求1的方法，其特徵在於所述襯底包括高速半導體材料。
11.權利要求10的方法，其特徵在於所述高速半導體材料是從包括砷化鎵(GaAs)、磷化銦(InP)、矽(Si)以及矽鍺(SiGe)的組中選擇的。
12.一種集成電路器件，它包括包括在其表面上的有源區和至少一個輸入/輸出焊盤的襯底；在所述襯底的所述表面上的介質支架層，其中所述介質支架層包括暴露所述有源區的至少一部分的開口，並且所述介質支架層暴露所述至少一個輸入/輸出焊盤；以及在所述襯底對面的所述介質支架層上的保護層，其中所述保護層蓋住所述襯底的所述有源區的所述暴露部分，由此在所述保護層和所述有源區之間形成空腔，所述保護層包括至少一個從其伸出的導電跡線，並且所述保護層的所述至少一條導電跡線與所述至少一個輸入/輸出焊盤聯接。
13.權利要求12的集成電路器件，其特徵在於所述介質支架層包括具有在0至4的範圍內的介電常數的材料。
14.權利要求12的集成電路器件，其特徵在於所述介質支架層含有從包括聚醯亞胺、聚酯、苯並環丁烷、聚四氟乙烯、矽有機樹脂、環氧樹脂、熱塑性塑料和熱固性材料的組中選出的材料。
15.權利要求12的集成電路器件，其特徵在於所述保護層包括介質帶層和在所述介質帶層與所述介質支架層之間的粘合劑層。
16.權利要求12的集成電路器件，其特徵在於所述介質支架層環繞所述至少一個輸入/輸出焊盤。
17.權利要求12的集成電路器件，其特徵在於所述保護層還包括在正對所述襯底的保護層上的至少一個焊料塊，其中，所述至少一個焊料塊與所述至少一條導電跡線電連接。
18.權利要求12的集成電路器件，其特徵在於所述襯底的所述有源區的所述暴露部分包括射頻電子器件、混合信號器件、高速數位訊號器件和模擬信號器件中的至少一個。
19.權利要求12的集成電路器件，其特徵在於所述襯底包括高速半導體材料。
20.權利要求19的集成電路器件，其特徵在於所述高速半導體材料是從包括砷化鎵(GaAs)、磷化銦(InP)、矽(Si)以及矽鍺(SiGe)的組中選擇的。
21.一種封裝包括在其表面上的有源區和至少一個輸入/輸出焊盤的襯底的集成電路器件的方法，所述方法包括步驟在所述襯底的所述表面上形成介質支架層，其中所述介質支架層包括暴露所述有源區的至少一部分的開口，並且所述介質支架層暴露所述至少一個輸入/輸出焊盤；在正對所述襯底的所述介質支架層上設置保護層，其中所述保護層蓋住所述襯底的所述有源區的所述暴露部分，由此在所述保護層和所述有源區之間形成空腔，所述保護層包括至少一個從其中伸出的導電跡線；以及把所述保護層的所述至少一條導電跡線與所述至少一個輸入/輸出焊盤聯接。
22.權利要求21的方法，其特徵在於形成所述介質支架層的所述步驟包括在包括所述有源區的所述襯底的所述表面上形成連續的介質層；以及從所述有源區上去掉所述連續的介質層的一些部分以形成所述介質支架層的所述開口並且露出所述至少一個輸入/輸出焊盤。
23.權利要求21的方法，其特徵在於所述介質支架層包括具有在0至4的範圍內的介電常數的材料。
24.權利要求21的方法，其特徵在於所述介質支架層含有從包括聚醯亞胺、聚酯、苯並環丁烷、聚四氟乙烯、矽有機樹脂、環氧樹脂、熱塑性塑料和熱固性樹脂的組中選出的材料。
25.權利要求21的方法，其特徵在於所述保護層包括介質帶層和在所述介質帶層與所述介質支架層之間的粘合劑層。
26.權利要求21的方法，其特徵在於所述介質支架層環繞所述至少一個輸入/輸出焊盤。
27.權利要求21的方法，其特徵在於所述保護層還包括在正對所述襯底的保護層上的至少一個焊料塊，其中，所述至少一個焊料塊與所述至少一條導電跡線電連接。
28.權利要求21的方法，其特徵在於所述襯底的所述有源區的所述暴露部分包括射頻電子器件、混合信號器件、高速數字器件和模擬信號器件中的至少一個。
29.權利要求21的方法，其特徵在於所述襯底包括高速半導體材料。
30.權利要求29的方法，其特徵在於所述高速半導體材料是從包括砷化鎵(GaAs)、磷化銦(InP)、矽(Si)以及矽鍺(SiGe)的組中選擇的。
全文摘要
一種封裝集成電路器件的方法包括:在襯底表面上形成介質支架層,其中介質支架層包括暴露襯底的有源區的至少一部分的開口;在正對襯底的介質支架層上設置保護層,其中保護層蓋住襯底的有源區的暴露部分,由此在保護層和有源區之間形成空腔。更具體地說,形成介質支架層的步驟可包括:在包括有源區的襯底表面上形成連續的介質層;以及從有源區上去掉連續的介質層的一些部分以形成介質支架層的開口。還討論了相關的結構。
文檔編號H01L23/66GK1346515SQ00806001
公開日2002年4月24日 申請日期2000年2月3日 優先權日1999年2月11日
發明者W·M·馬欽基維茨 申請人:艾利森公司