電可編程熔絲的製作方法

2023-06-06 16:34:01 1

專利名稱：電可編程熔絲的製作方法
技術領域：
本發明通常涉及半導體器件製造，更具體地涉及電可編程熔絲(eFuse) 及其製造方法。
背景技術：
傳統的eFuse可以包括多晶矽層上的起電阻的作用的矽化物。為了編程 傳統eFuse,可以在從傳統eFuse的陰極至陽極的第一方向上驅動電流(例 如通過一或多個電晶體)。通過eFuse的第一方向的驅動電流在矽化物層中 形成間隙，由此暴露部分多晶矽層。被編程的eFuse的狀態可以通過試圖在 從陽極至陰極的第二方向上驅動電流而被感知。通過其驅動電流的路徑的電 阻取決於編程期間在矽化物層中形成的間隙的長度。由於電晶體的工作參數 和/或用於編程這樣的傳統eFuse的電平的控制的變化，在這樣的eFuse中形 成的對應的矽化物層的間隙的長度可以變化。因此，這樣的傳統eFuse的電 阻變化。因此，希望改善的或間隙不改變的eFuse及其製造方法。

發明內容
在本發明的第一方面中，提供了第一設備。第一設備是電可編程熔絲， 其包括襯底的絕緣氧化物層上方的半導體層；在半導體層中形成的二極體， 二極體包括具有第一極性的第一重摻雜區、具有第二、相反極性的第二重摻 雜區和第一和第二重摻雜區之間的輕摻雜區；電可編程熔絲還包括形成於二 極管上的矽化物層。
在本發明的第二方面中，提供了製造eFuse的方法。所述方法包括的步 驟是提供包括絕緣氧化物層和絕緣氧化物層上方的半導體層的襯底；在半 導體層中形成二極體；並且在二極體上方形成矽化物層，其中在半導體層中 形成二極體的步驟包括的步驟是在半導體層中形成具有第一極性的第一重 摻雜區；在半導體層中形成具有第二、相反極性的第二重摻雜區；並且在半 導體層中第 一和第二重摻雜區之間形成輕摻雜區。從下列詳細描述、所附權利要求和附圖，本發明的其它特徵和方面將變 得更為顯見。


圖1示出了根據本發明實施例的第 一典型eFuse的第一典型製造方法的
步驟的截面側視圖，其中多晶矽(或單晶矽層)在襯底上被構圖。
圖2示出了根據本發明實施例的第一典型eFuse的第一典型製造方法的 步驟的截面側視圖，其中雜質原子被注入部分的多晶矽層從而形成N+區。
圖3示出了根據本發明實施例的第一典型eFuse的第一典型製造方法的 步驟的截面側視圖，其中雜質原子被注入部分的多晶矽層從而形成？+區和 P -區。
圖4示出了根據本發明實施例的第一典型eFuse的第一典型製造方法的 步驟的截面側視圖，其中所述襯底進行了退火。
圖5示出了根據本發明實施例的第一典型eFuse的第一典型製造方法的 步驟的截面側視圖，其中隔離體和分流矽化物層形成於襯底上。
圖6示出了根據本發明實施例的第一典型eFuse的第一典型製造方法的 步驟的截面側視圖，其中層間介電質、通路和布線形成於襯底上。
圖7示出了根據本發明實施例的圖6的第一典型eFuse編程之後的截面 側視圖。
圖8示出了根據本發明實施例的編程之後的圖7的第一典型eFuse的多
晶矽層上方的陰極和陽極的俯視圖。
圖9示出了根據本發明實施例的第二典型eFuse的截面側視圖。
圖10示出了根據本發明實施例的編程之後的圖9的第二典型eFuse的
截面側視圖。
圖11示出了根據本發明實施例的編程之後的圖10的第二典型eFuse的 SOI層上方的陰極和陽極的俯視圖。
圖12示出了根據本發明實施例的第一典型eFuse的第二典型製造方法 的步驟的截面側視圖，其中氮化物層形成於襯底的構圖的多晶矽層上。
圖13示出了根據本發明實施例的第一典型eFuse的第二典型製造方法 的步驟的截面側視圖，其中雜質原子被注入部分多晶矽層從而形成N+區。
圖14示出了根據本發明實施例的第一典型eFuse的第二典型製造方法的步驟的截面側視圖，其中 一或多個氧化物隔離體形成於襯底上。
圖15示出了根據本發明實施例的第一典型eFuse的第二典型製造方法 的步驟的截面側視圖，其中多晶矽或抗蝕劑層形成於襯底上。
圖16示出了根據本發明實施例的第一典型eFuse的第二典型製造方法 的步驟的截面側視圖，其中氧化物從襯底被蝕刻並且雜質原子被注入部分多 晶矽層從而形成P +區和P -區。
圖17示出了第一典型eFuse的第二典型製造方法的步驟的截面側視圖， 其中在多晶矽或抗蝕劑層、 一或多個氧化物隔離體和氮化物層從襯底被去除 之後，襯底進行了退火。
圖18示出了根據本發明實施例的第一典型eFuse的第二典型製造方法 的步驟的截面側視圖，其中隔離體和分流矽化物層形成於襯底上。
圖19示出了根據本發明實施例的第一典型eFuse的第三典型製造方法 的步驟的截面側視圖，其中 一或多個氮化物隔離體形成於襯底上。
圖20示出了根據本發明實施例的第一典型eFuse的第三典型製造方法 的步驟的截面側視圖，其中多晶矽或抗蝕劑層形成於襯底上。
圖21示出了根據本發明實施例的第一典型eFuse的第三典型製造方法 的步驟的截面側視圖，其中氧化物從襯底被蝕刻並且雜質原子被注入部分的 多晶矽層從而形成P +區。
圖22示出了根據本發明實施例的第一典型eFuse的第三典型製造方法 的步驟的截面側視圖，其中氮化物從襯底被蝕刻並且雜質原子注入部分的多 晶矽層從而形成P-區。
具體實施例方式
本發明提供了改善的eFuse及其製造方法。更具體地，本發明提供了具 有獨立於編程期間在eFuse的矽化物層中形成的間隙的長度的電阻，並且提 供了這樣的eFuse的製造方法。所述eFuse包括在矽化物下面的二極體元件。 在一些實施例中，二極體元件可以包括多晶矽、絕緣體上單晶矽、或其它合 適的半導體材料。二極體元件在讀期間被反向偏置，並且因此當感知了編程 的eFuse的狀態時提供了高電阻。所得的eFuse的電阻取決於二極體的形成 並且變得獨立於編程期間在矽化物層中形成的間隙的長度。反向二極體IV 的特性界定了比包圍二極體部分的單摻雜的多晶矽線長度的大小高几個量級的電阻。因此，eFuse 二極體電阻既是高度可重複的也獨立於矽化物間隙 長度。因此，根據本發明實施例製造的eFuse的電阻可以不變化(例如，與 傳統單摻雜半導體eFuse—樣大)。用這種方式，本發明提供了改善的eFuse 及其製造方法。
圖1示出了根據本發明實施例的第一典型eFuse的第一典型製造方法的 步驟的截面側視圖，其中多晶矽或單晶矽層構圖於襯底上。參考圖1，第一 典型eFuse (圖6中的600 )可以由包括矽層102 (例如體襯底)的襯底100 製造。襯底100可以包括形成於矽層102上的絕緣氧化物層104,和形成於 絕緣氧化物層上的多晶矽(例如柵極導體多晶矽)或其它合適的半導體材料 的層106。以這種方式，絕緣氧化物層104可以是埋藏氧化物(BOX)層或 淺溝槽隔離(STI)氧化物層。可以採用化學氣相沉積(CVD)或其它合適 的方法形成襯底IOO上的多晶矽層106。此後，可以採用反應離子蝕刻(RIE) 或其它合適的方法選擇性地去除部分多晶矽層106，由此構圖多晶矽。如下 所述，後續的襯底工藝將多晶矽層形成入第一典型eFuse的一或多個部分。
圖2示出了根據本發明實施例的第一典型eFuse的第一典型製造方法的 步驟的截面側視圖，其中雜質原子被注入部分的多晶矽層從而形成N+區。 參考圖2,可以採用旋塗技術或其它合適的方法從而在襯底IOO上沉積光致 抗蝕劑層。可以採用使用抗蝕劑和合適的掩模的光刻或其它合適的方法構圖 光致抗蝕劑層成為第一掩模(例如遮擋掩模)200。以這種方式，多晶矽層 106的第一部202的頂表面可以被暴露並且在掩才莫200下面的多晶矽層106 的第二部204的頂表面可以不被暴露。
可以採用注入工藝(例如獨特或標準邏輯注入工藝)或其它合適的方法 將N+雜質原子等(例如摻雜劑)注入多晶矽層106。更具體地，注入(例 如邏輯N +多晶矽和擴散注入)可以在多晶矽層106的被暴露的部分(例如 第一部分202)中形成具有第一極性的第一高摻雜區(例如N +摻雜區)。但 是，在注入期間，掩模200可以避免雜質原子到達多晶矽層106的第二部204， 由此保護第二部204。此外，在注入期間掩模200可以包含一或多個MOSFET 柵極。 一旦N +摻雜區形成，光致抗蝕劑剝離劑浴或其它合適的方法可以用 於從襯底100剝離第 一掩模200。
圖3示出了根據本發明實施例的第一典型eFuse的第一典型製造方法的 步驟的截面側視圖，其中雜質原子被注入部分的多晶矽層從而形成？+區和P-區。參考圖3,可以採用旋塗技術或其它合適的方法從而在襯底100上
沉積光致抗蝕劑層。可以採用使用抗蝕劑和合適的掩模的光刻或其它合適的 方法構圖光致抗蝕劑層成為第二掩模(例如遮擋掩模)(未示出)。可以定位
第二掩模使得第二掩模保護多晶矽層106的第一部202並且不保護(例如暴 露)多晶矽層106的第二部204。以這種方式，第二掩模可以是第一掩模200 的反轉。
可以採用注入工藝或其它合適的方法將P+雜質原子等(例如摻雜劑) 注入多晶矽層106。更具體地，注入(例如邏輯》+多晶矽和擴散注入)可 以在多晶矽層106的被暴露的部分(例如第二部204)中形成具有第二相反 極性的第二高摻雜區(例如P +摻雜區)。但是，在注入期間第二掩模可以 避免雜質原子到達多晶矽層106的第一部202。 一旦P +摻雜區形成，則可 以使用光致抗蝕劑剝離劑浴或其它合適的方法以便從襯底100剝離第二掩 模。
第三掩模3 00可以用與相似於形成第 一和第二掩模的方式形成。更具體 地，可以採用旋塗技術或其它合適的方法在襯底IOO上沉積光致抗蝕劑層。 可以採用使用抗蝕劑和合適的掩模的光刻或其它合適的方法構圖光致抗蝕 劑層成為第三掩模(例如遮擋掩模)。可以定位第三掩模300使得第三掩模 300保護多晶矽層106的第一部202的第一子部分302並且不保護(例如暴 露)多晶矽層106的第一部202的第二子部304和第二部204。以這種方式， 第三掩模300可以是第一掩模200的反轉的偏移版(例如具有+ X sigma的 第一掩模200)。可以採用注入工藝或其它合適的方法將P +雜質原子等(例 如摻雜劑)注入多晶矽層106。第三掩模300允許其中注入N+雜質原子時 被暴露的多晶矽層區交疊其中P +原子注入時被暴露的多晶矽區。可以選擇 雜質原子劑量使得多晶矽層106的第二部204的摻雜不受影響或受到輕微的 影響。以這種方式，注入(例如邏輯？+多晶矽和擴散注入)可以形成輕摻 雜區，例如在多晶矽層106的被暴露的部分(例如第一部202的第二子部304 ) 中的P-摻雜區(例如P-至P +轉變的梯度區)。第三掩模300可以避免在 注入期間雜質原子到達多晶矽層106的第一子部302，由此保護第一子部 302。 一旦P-摻雜區形成，則可以採用光致抗蝕劑剝離劑浴或其它合適的 方法從襯底100剝離第三掩模300。
作為替代，可以不使用掩模形成襯底100的.P _區。例如，從襯底100剝離第二掩模200之後，可以採用注入工藝或其它合適的方法將P +雜質原
子等(例如4參雜劑)注入多晶矽層106。儘管多晶矽層106的第一部202的 第一子部302和第二部204 (和第二子部304 —起)在注入期間被暴露，但 是可以選擇雜質原子劑量使得第一子部302和第二部206不受影響或受到輕 微的影響。以這種方式，注入(例如邏輯？+多晶矽和擴散注入)可以形成 多晶矽層106的第一部202的第二子部304中的P-摻雜區。
圖4示出了根據本發明實施例的第一典型eFuse的第一典型製造方法的 步驟的截面側視圖，其中襯底進行了退火。參考圖4，襯底100可以在大約 90(TC至大約100。C的溫度下根據希望的摻雜區的橫向梯度(例如P-至P +的轉變)進行大約10秒至大約30分鐘的退火。但是，可以採用較大或較 ,J、和/或不同的溫度範圍。此外，襯底100可以進行較長或較短時間的退火。 退火的高溫可以激活注入的摻雜劑N +摻雜劑、P +摻雜劑、P-摻雜劑，由 此使得這樣的摻雜劑可以擴散至整個對應的摻雜區302、 204、 304。在退火 一或多個注入區期間，例如P-區可以擴展。以這種方式，具有第一子區302 耦合至第二子區304的N + P-結的二極體400可以形成於多晶矽層106中。
圖5示出了根據本發明實施例的第一典型eFuse的第一典型製造方法的 步驟的截面側視圖，其中矽化物層和隔離體形成於襯底上。參考圖5,可以 使用CVD或其它合適的方法沉積(例如共形地)分流矽化物層或其它合適 的材料於襯底100上。此後，可以採用RIE或其它合適的方法去除部分這樣 的矽化物層(例如選擇性地對於多晶矽)。以這種方式，矽化物層500可以 形成於多晶矽層106上。如下所述，矽化物層500可以起第一典型eFuse(圖 6中的600)的熔絲元件的作用。在一些實施例中，矽化物層500可以是大 約300埃至大約800埃的厚度(儘管可以採用較大或較小和/或不同的厚度範 圍)。矽化物層500可以在柵極導體矽化期間形成於多晶矽層106上。作為 替代，矽化物層500可以作為獨立的工藝步驟而形成。例如，如果希望多晶 矽層106上方較淺的矽化物層，可以使用CVD或其它合適的方法以及隨後 的R正或其它合適的方法從而在柵極導體矽化期間在多晶矽層106上形成絕 緣材料層。此後，較淺的矽化物層可以用上述方式形成於多晶矽層106上。
可以採用CVD或其它方法沉積(例如共形地)氧化物層(例如氧化矽) 或其它合適的絕緣材料(例如氮化矽)於襯底100上。此後，可以使用RIE 或其它合適的方式以便選擇性地對於矽化物去除部分這樣的氧化物層。以這種方式， 一或多個氧化物隔離體502可以形成於對應的多晶矽層106的側壁 504 (例如垂直側壁)和/或對應的矽化物層500的側壁506上。
在一些實施例中，形成一或多個氧化物隔離體502之前，可以採用CVD 或其它方法沉積(.例如共形地)薄遮擋層於襯底IOO上。形成一或多個氧化 物隔離體時，遮擋層可以起保護絕緣氧化物層104的作用。
襯底100可以進行退火從而激活矽化物層500中的矽化物。此外，在一 些實施例中，矽化物層500和/或氧化物隔離體502形成時，可以形成製造於 襯底100上的一或多個MOSFET (例如標準NMOS和/或PMOS電晶體)的 源極和漏極注入區(儘管這樣的注入區可以形成得較早或4交晚)。
圖6示出了根據本發明實施例的第一典型eFuse的第一典型製造方法的 步驟的截面側視圖，其中層間介電質、通路和布線形成於襯底上。參考圖6， 層間介電質可以沉積或形成於襯底100上。例如，後端(back end of line BEOL)絕緣氧化物層602或其它合適的材料可以形成於襯底100上使得 BEOL絕緣氧化物層602圍繞eFuse 600的多晶矽和矽化物層106、 500。接 觸開口或通路可以形成於BEOL絕緣氧化物層602中。接觸604可以分別形 成於這樣的通路中。此外， 一或多層布線606可以形成於襯底100上。例如， eFuse 600的第一布線608 (例如第一端子)可以耦合至二極體400的區，例 如起陰極609作用的第一子區302,並且eFuse 600的第二布線610 (例如第 二端子)可以耦合至二極體400的區，例如起陽極611作用的第二部204。 形成層間介電質、通路和布線的方法是本領域技術人員所知道的。因此，這 樣的方法不在此詳細描述。以這種方式，可以形成第一典型eFuse 600。更 具體地，包括起熔絲元件作用的淺矽化物層500的eFuse 600可以形成於橫 向多晶矽二極體400上。
圖7示出了根據本發明實施例的編程之後的圖6的第一典型eFuse 600的 截面側視圖並且圖8示出了根據本發明實施例的編程之後的圖7的第一典型 eFuse 600的多晶矽層106上方的陰極609和陽極611的俯視圖。參考圖7 和8,第一典型eFuse 600可以通過相對於陽極611負地偏置陰極609而被編 程。例如，比二極體400的陽極611更負的電壓可以施加至陰極609。因此， 在矽化物層500中的電子可以從陰極609流至陽極611。這樣的電子流(例 如矽化物電子遷移)可以導致間隙700形成於矽化物層500中。例如，矽化 物層500可以首先接近對於陰極的接觸打開並且向陽極611進展。可以選擇多晶矽層500中橫向叩結的位置(例如N +區耦合至P -區之處)，使得pn 結在eFuse編程期間總是不被覆蓋(例如被暴露)。間隙700可以具有大約 0.4 pm至大約0.9 |am的長度1 (儘管可以採用較大或較小和/或不同的長度範 圍)。間隙長度可以是用於施加遷移矽化物的功率的函數。
因此，編程之後，在eFuse 600中驅動的電流(例如在陰極609和陽極 611之間)可以通過在多晶矽層106中形成的二才及管400。編程之後，例如， 在讀出期間(例如讀操作)，陰極609可以對於陽極611被正地偏置。例如， 比二極體400的陽極611更正的電壓可以施加至陰極609。因此，二極體400 被反向偏置。穿過eFuse 600的電流可以被限制為反向偏置的二極體400的 漏電流。更具體地，穿過eFuse 600的電流可以獨立於5爭過eFuse 600所施加 的電壓。當被反向偏置時，二極體400的結構可以進行阻擋動作，由此提供 高度可重複的預定電阻(例如根據二極體結構的電阻)。因此，在讀出期間， 在eFuse 600被編程使得暴露二極體400的N + P -結的間隙700形成於矽化 物層500中，eFuse 600可以提供高度可重複的電流(例如根據二極體結構 的電流)。以這種方式，在讀出期間的電阻和流過eFuse的電流可以獨立於 在eFuse編考呈期間形成的^:化物電子遷移間隙長度l。與此相反，傳統eFuse 可以包括小於在編程期間形成的矽化物電子遷移間隙的電阻。因此，在讀出 期間這樣的eFuse的電阻和通過的電流耳又決於間隙1的長度。
通過使用第一典型eFuse600的第一典型製造方法，可以以讀出期間高度 可重複的電阻和電流製造多個eFuse 600。 eFuse 600可以分別包括橫向多晶 矽二極體上方的矽化物熔絲元件。
圖9示出了根據本發明實施例的第二典型eFuse的截面側視圖。參考圖9 ， 第二典型eFuse 900可以相似於第一典型eFuse 600。但是，與第一典型eFuse 600相比，第二典型eFuse卯0可以包括形成於襯底906的絕緣體上矽(SOI) 層904中的二極體元件(例如二極體902 )。更具體地，襯底906可以包括絕 緣氧化物(例如埋藏氧化物(BOX))層908上方的單晶矽層904。但是， 二極體元件可以形成於其它合適的材料中。第二典型eFuse 900可以包括起 熔絲元件作用的形成於SOI層904上的矽化物層910。
與第一典型eFuse600相比，在第二典型eFuse 900的單晶矽中，注入的 摻雜劑的橫向擴散可以比在第一典型eFuse 600的多晶矽中低。較低的擴散 率(例如較低的擴散性)對於某些應用可以是希望的(例如根據工藝集成的考慮)。
第二典型eFuse卯O可以使用相似於製造第一典型eFuse 600的第一典型 方法的第一典型方法製造。但是，與製造第一 eFuse 600的第一典型方法相 比，製造第二 eFuse 900的第一典型方法由包括矽層(例如體襯底)、形成於 矽層上的絕緣氧化物層908 (例如埋藏氧化物(BOX))、和形成於絕緣氧化 物層908上的SOI層904(例如單晶矽層)或其它合適的材料的層的襯底906 形成第二典型eFuse 900。第二典型eFuse 900的第一典型製造方法可以構圖 SOI層904並且在這樣構圖的SOI層904中形成eFuse902的部分(例如二 極管元件)。襯底906的處理可以相似於在圖1 -6中示出的第一典型eFuse 600的第一典型製造方法的步驟，但是在下列方面可以不同。構圖起包括有 源矽(例如RX層)區作用的SOI層卯4之後，並且在柵極工藝之前，以相 似於在圖2和3中所示出的第一典型eFuse 600的第一典型製造方法的步驟， 使N +和P +注入進入對應的SOI層904的區。在這樣的注入期間，在襯底 906上製造的一或多個MOSFET的區可以受到由構圖的光致抗蝕劑層形成 的遮擋掩模保護。
此後，可以進行對於MOSFET的正常的柵極工藝。例如，這樣的柵極 工藝可以包括柵極導體的沉積和構圖、延伸、暈注入、隔離體形成、和源極 和漏極注入。在柵極工藝期間，SOI層注入區可以受到通過一或多個遮擋掩 模構圖的光致抗蝕劑層保護。此後，所有的柵極導體材料可以從SOI層卯4 的注入區蝕刻掉，並且可以採用CVD或其它合適的方法形成SOI層904上 的矽化物層910。作為替代，矽化物層910可以在不同的時間形成。例如， 如果希望SOI層卯4上方較淺的矽化物層，則可以採用CVD或其它合適的 方法之後的RIE或其它合適的方法，從而在柵極導體矽化期間在SOI層904 上形成絕緣材料層。此後，較淺的矽化物層可以用上述方式形成於SOI層 904上。
圖10示出了根據本發明實施例的編程之後的圖9的第二典型eFuse的 截面側視圖並且圖11示出了編程之後的圖10的第二典型eFuse 900的SOI 層904上方的陰極609和陽極611的俯視圖。參考圖10-11,相似於第一典 型eFuse 600,第二典型eFuse 900可以通過相對於陽極611負地偏置陽極609 而編程。例如，比二極體902的陽極611更負的電壓施加至陰極609。因此， 矽化物層910中的電子可以從陰極609流至陽極611。這樣的電子流(例如矽化物電子遷移)可以導致間隙700形成於矽化物層500中。例如，矽化物 層500可以首先靠近陰極609的接觸打開並且向陽極611進展。可以選擇S01 層904中的橫向N + P-結的位置，使得N + P-結永遠不被覆蓋(例如在 eFuse編程期間被暴露)。間隙700可以具有大約0.4nm至大約0.9pim的長度 1 (儘管可以採用較大或較小和/或不同的長度範圍)
結果，編程之後，在eFuse 900中被驅動的電流(例如在陰極609和陽極 611之間)可以通過在SOI層904中形成的二極體902。編程之後，例如， 在讀出期間(例如讀操作)，陰極609可以相對於陽極611被正地偏置。例 如，比二極體902的陽極611更正的電壓可以施加至陰極609。因此，二極 管902被反向偏置。通過eFuse 900的電流可以限制為反向偏置的二極體900 的漏電流。更具體地，通過eFuse 900的電流可以獨立於跨過eFuse 900所施 加的電壓。當被反向偏置時，二極體902的結構可以進行阻擋動作，由此提 供高度可重複的預定電阻(例如根據二極體結構的電阻)。因此，在讀出期 間，在eFuse 900被編程使得暴露二極體902的N + P -結的間隙700形成於 矽化物層910中，eFuse 900可以提供高度可重複的電流(例如根據二極體 結構的電流)。以這種方式，在讀出期間的電阻和通過eFuse 900的電流可以 獨立於在eFuse編程期間形成的矽化物電子遷移間隙長度1。
通過使用第一典型eFuse900的第一典型製造方法，可以以讀出期間高度 可重複的電阻和電流製造多個eFuse 900。 eFuse 900可以分別包括橫向SOI 二極體上方的矽化物熔絲元件。
儘管上面描述了第一典型eFuse 600的第一典型製造方法，但是本發明提 供了製造這樣的eFuse 600的另外的方法。該另外的方法通過使得附加的注 入區(例如第二注入區)與多晶矽層106中先前形成的第一注入區對齊，可 以改善第一典型方法。以這種方式，第二注入區可以使其自身對準至第一注 入區。用這種方式對齊多晶矽層106的注入區使得可以製造具有讀出期間的 高重複性的反向偏置漏電流的多個eFuse900。例如，圖12示出了根據本發 明實施例的第一典型eFuse 600的第二典型製造方法的步驟的截面側視圖， 其中氮化物層形成於襯底的構圖的多晶矽層上。參考圖12,第一典型eFuse 600的第二典型製造方法可以相似於圖1的構圖的襯底100而處理構圖的襯 底1200。可以採用CVD或其它合適的方法沉積(例如共形地)氮化物層1202 或其它合適的材料於襯底1200上。氮化物層1202可以是大約5 nm至大約100nm厚(儘管可以採用較大或較小和/或不同的厚度範圍)。
圖13示出了根據本發明實施例的第一典型eFuse的第二典型製造方法的 步驟的截面側視圖，其中雜質原子注入部分多晶矽層106從而形成N+區。 參考圖13,可以採用CVD或其它合適的方法在襯底1200上形成氧化物層。 氧化物層可以是大約50nm至大約500 nm厚(儘管可以採用較大或較小和/ 或不同的厚度範圍)。可以採用化學機械平坦化(CMP)或其它合適的方法 平坦化氧化物層。可以採用RIE或其它合適的方法去除部分氧化物層，由此 形成第一掩模(例如氧化物硬掩模)1300。氧化物掩模1300的厚度取決於 沉積的氧化物層的厚度。以這種方式，多晶矽層106的第一部202的頂表面 可以被暴露並且在掩模1300下面的多晶矽層106的第二部204的頂表面可 以不被暴露。
可以採用注入工藝或其它合適的方法注入N+雜質原子等(例如摻雜劑) 通過氮化物層1202進入多晶矽層106。更具體地，注入(例如邏輯N +多晶 矽和擴散注入)可以形成第一高摻雜區，例如多晶矽層106的被暴露的部分 (例如第一部202)中的N +摻雜區。但是，掩模1300可以避免雜質原子在 注入期間到達多晶矽層106的第二部204,由此保護了第二部204。
圖14示出了根據本發明實施例的第一典型eFuse的第二典型製造方法的 步驟的截面側視圖，其中一或多個氧化物隔離體形成於襯底上。參考圖14， 可以採用CVD或其它合適的方法沉積(例如共形地)氧化物層(例如氧化 矽)於襯底1200上。此後，可以採用RIE或其它合適的方法去除一或多個 部分氧化物層，由此形成一或多個氧化物隔離體1400(或其它合適的材料的 隔離體)。例如，氧化物隔離體1400可以形成於氧化物掩模1300的被暴露 的側壁1402和氮化物層1202的被暴露的側壁1404上。 一或多個氧化物隔 離體1400的厚度可以取決於沉積的氧化物層的厚度。氧化物隔離體1400的 厚度可以確定N +摻雜區的邊緣和隨後通過雜質原子注入形成的例如P +摻 雜區的第二高摻雜區之間的距離。更具體地，氧化物隔離體1400的寬度可 以確定隨後在N +摻雜區和P +摻雜區之間形成的例如P -摻雜區的輕摻雜 區的寬度。因而，沉積的氧化物層的厚度，並且因此，氧化物隔離體1400 可以起用於確定隨後在第一典型eFuse 600的第二典型製造方法期間形成的 二極體的特性的設計變量的作用。結果，製造eFuse 600時所採用的氧化物 隔離體的厚度可以被改變從而分別精細地調整製造的eFuse 600的二極體特性。
圖15示出了根據本發明實施例的第一典型eFuse的第二典型製造方法的 步驟的截面側視圖，其中多晶矽或抗蝕劑層形成於襯底上。參考圖15，多晶 矽、光致抗蝕劑、或其它合適的材料(例如其它聚合物)的層1500、可以形 成於襯底1200上。例如可以採用CVD或其它合適的方法沉積多晶矽層於襯 底1200上。作為替代，可以採用旋塗技術或其它合適的方法沉積光致抗蝕 劑層於襯底1200上。此後，可以採用CMP或其它合適的方法平坦化多晶矽 或光致抗蝕劑層1500。多晶矽或光致抗蝕劑層1500可以被平坦化，使得多 晶矽層106上方的氧化物隔離體1400的頂部和氧化物掩模1300可以被消耗。 結果，這樣的氧化物隔離體1400的頂部可以是平坦的。
圖16示出了根據本發明實施例的第一典型eFuse的第二典型製造方法的 步驟的截面側視圖，其中氧化物從襯底被蝕刻並且雜質原子被注入部分多晶 矽層從而形成P十區和P-區。參考圖16,可以採用蝕刻或其它合適的方法 從襯底1200去除被暴露的氧化物。可以採用例如對於多晶矽或光致抗蝕劑 和氮化物有選擇性的各向同性蝕刻去除被暴露的氧化物隔離體1400並且從 襯底1200去除氧化物掩模1300。以這種方式，多晶矽層106的第一部202 的第一子部302可以通過多晶矽或光致抗蝕劑層1500被保護(例如被覆蓋)。 但是，多晶矽層106的第一部202的第一子部304和第二部204可以被暴露。
可以採用注入工藝或其它合適的方法將P+雜質原子等(例如摻雜劑) 注入多晶矽層106。可以選擇雜質原子劑量使得注入(例如邏輯P+多晶矽 和擴散注入)可以形成比如多晶矽層106的第一部202的第二子部304中的 P-摻雜區的輕摻雜區和在比如多晶矽層106的第二區204中的例如P +摻 雜區的高摻雜區。更具體地，P +摻雜可以補償N +摻雜區的摻雜，由此形 成P-摻雜區。以這種方式，氧化物隔離體(圖14中的1400)可以界定接 受N +注入和P +注入兩者的多晶矽層106的區(例如重疊區)，由此界定在 多晶矽層106中形成的P-區的寬度。結果，氧化物隔離體1400可以界定P 十摻雜區的邊可以從N +摻雜區的邊偏移的距離。在一些實施例中，上述P +注入可以與在襯底1200上製造MOSFET區(例如PMOS )時進行的P + 注入同時進行(儘管上述P +注入可以較早或較晚進行)。
圖17示出了第一典型eFuse的第二典型製造方法的步驟的截面側視圖， 其中從襯底去除多晶矽或抗蝕劑層、 一或多個氧化物隔離體和氮化物層之後，襯底經歷退火。參考圖17，可以從襯底1200去除多晶矽或光致抗蝕劑 層1500。例如，可以採用RIE或其它合適的方法從襯底1200去除多晶矽層。 作為替代，可以採用光致抗蝕劑剝離劑浴或其它合適的方法從襯底104剝離 光致抗蝕劑層。可以採用RIE或其它合適的方法從襯底1200去除一或多個 氧化物隔離體1400。例如，可以去除相鄰於氮化物層1202的側壁1404的氧 化物隔離體1400。用相似的方式，可以從襯底1200去除氮化物層1202。
參考圖4，襯底1200可以用上述方式進行退火。退火的高溫可以激活注 入的摻雜劑N +摻雜劑和/或P+摻雜劑，由此使得這樣的摻雜劑可以擴散至 整個其中注入了摻雜劑的對應的區302、 204、 304。在退火一或多個注入區 期間，例如P-區可以擴展。以這種方式，具有第一子部302耦合至第二部 304的PN-結的二極體1700可以形成於多晶矽層106中。
圖18示出了根據本發明實施例的第一典型eFuse的第二典型製造方法的 步驟的截面側視圖，其中隔離體和分流矽化物層形成於襯底上。參考圖18, 矽化物層1800和隔離體1802可以用參考圖5所述的相似的方式形成於襯底 上，並且因此，在此不詳細描述所述步驟。此後，層間介電質、通^^和布線 可以用上面參考圖6所述的相似的方式形成於襯底1200上，並且因此，在 此不詳細描述所述步驟。
通過使用第 一典型eFuse 600的第二典型製造方法，可以採用隔離體1400 (例如氧化物隔離體)從而對齊在形成P+區時所採用的掩模1500和在形 成N +區時所採用的掩模1300。以這種方式，隔離體1400可以使掩模1500 的邊可以使其自身對準於掩模1300的邊，反之亦然。通過以這種方式對齊 掩模1500、 1300，如同所希望的，P +摻雜注入區可以相對於多晶矽層106 的N + 4參雜注入區而定位。
本發明還可以提供第二典型eFuse 900的第二典型製造方法。第二典型 eFuse 900的第二典型製造方法可以相似於第一典型eFuse 600的第二典型制 造方法。但是，與第一典型eFuse 600的第二典型製造方法相比，第二典型 eFuse 900的第二典型製造方法可以由襯底形成第二典型eFuse 900，相似於 圖9的襯底卯6，所述襯底包括矽層(例如體襯底)、形成於矽層上的絕緣氧 化物層908(例如埋藏氧化物(BOX)),和形成於絕緣氧化物層908上的SOI 層904 (例如單晶矽或其它合適材料的層)。第二典型eFuse 900的第二典型 製造方法可以構圖SOI層904並且在這樣構圖的SOI層904中形成eFuse 900的部分(例如二極體元件)。襯底906的工藝可以相似於在圖10 - 18中示出 的第一典型eFuse 600的第二典型製造方法的步驟，但是可以在下列方面中 不同。構圖起包括有源矽(例如RX層)的區的作用的SOI層904之後，並 且在^f極工藝之前，以相似於在圖12-17中所示出第二典型900的第一典 型製造方法的步驟的方式，可以使N +和P +注入進入SOI層904的對應的 區。在這樣的注入期間，在襯底906上製造的一或多個MOSFET的區可以 受到由構圖的光致抗蝕劑層形成的遮擋掩模保護。
此後，可以進4亍對於MOSFET的正常的柵極工藝。例如，這樣的4冊極 工藝可以包括柵極導體的沉積和構圖、延伸、暈注入、隔離體形成、和源極 和漏極注入。在柵極工藝期間，SOI層卯4的注入區可以受到通過一或多個 遮擋掩模構圖的光致抗蝕劑層保護。此後，所有的柵極導體材料可以從SOI 層904的注入區蝕刻掉，並且可以採用CVD或其它合適的方法，從而形成 SOI層904上的矽化物層910。作為替代，矽化物層910可以在不同的時間 形成。例如，如果希望SOI層904上方較淺的矽化物層，則可以採用CVD
在SOI層904上形成絕緣材料層。此後，較淺的矽化物層可以用上述方式形 成於SOI層904上。
第二典型eFuse 900的第二典型製造方法通過使第二注入區可以與在 SOI層904中先前形成的第一注入區對齊,可以改善第二典型eFuse 900的第 一典型製造方法。以這種方式，第二注入區可以使其自身對準第一注入區。 用這種方式對齊SOI層904的注入區使得可以製造在讀出期間具有高重複性 的反向偏置漏電流的多個eFuse 900。
此外，本發明還可以提供製造這樣的eFuse 600、 900的另外的方法。相 似於第一典型eFuse 600的第二典型製造方法和第二典型實施例eFuse 900的 第二典型製造方法，第一典型eFuse 600的第三典型製造方法和第二典型實 施例eFuse 900的第三典型製造方法，分別可以使第二注入區與在多晶矽層 中先前形成的第一注入區對齊。此外，這樣的方法可以用於製造包括不同類 型二極體(例如PIN 二極體)的eFuse 600、 900。
第一 eFuse 600的第三典型製造方法可以相似於第一 eFuse 600的第二典 型製造方法。例如，可以如同在圖12-13中所示出的處理襯底1900。以下， 圖19示出了根據本發明實施例的第 一典型eFuse 600的第三典型製造方法的步驟的截面側^f見圖，其中一或多個氮化物隔離體形成於襯底1900上。參考
圖19，可以採用CVD或其它合適的方法沉積(例如共形地)氮化物層(例 如氮化矽)於襯底1900上。此後，可以採用Rl￡或其它合適的方法去除一 或多個部分氮化物層，由此形成一或多個氮化物隔離體1902。例如，氮化物 隔離體1902可以形成於氮化物層1202的被暴露的側壁1402上。 一或多個 氮化物隔離體1902的厚度可以取決於沉積的氮化物層的厚度。氮化物隔離 體1902的厚度可以確定第一高摻雜區(例如N +摻雜區)的邊緣和隨後通 過雜質原子注入形成的第二高摻雜區(例如P +摻雜區)之間的距離。更具 體地，氮化物隔離體1902的寬度可以確定隨後形成於N +摻雜區和P +摻雜 區之間的輕摻雜區(例如P-摻雜注入區)的寬度。沉積的氮化物層的厚度， 並且因而氮化物隔離體1902的厚度，可以起用於確定在第一典型eFuse600 的第三典型製造方法過程中隨後形成的二極體的特性的設計變量的作用。因 此，製造eFuse 600時所採用的氮化物隔離體的厚度可以變化，從而分別精 細地調整製造的eFuse 600的二極體的特性。
圖20示出了根據本發明實施例的第一典型eFuse的第三典型製造方法 的截面側視圖，其中多晶矽或抗蝕劑形成於襯底上。參考圖20,多晶矽、光 致抗蝕劑或其它合適材料(例如另一聚合物)的層1500可以形成於襯底1900 上。例如，可以採用CVD或其它合適的方法沉積多晶矽層於襯底l卯0上。 作為替代，可以採用旋塗技術或其它合適的方法沉積光致抗蝕劑層於襯底 1900上。此後，可以採用CMP或其它合適的方法平坦化多晶矽或光致抗蝕 劑層1500。可以平坦化多晶矽或光致抗蝕劑層1500，使得多晶矽層106上 方的部分氮化物隔離體1902和氧化物掩模1300可以被消耗。結果，這樣的 氮化物隔離體1902的頂部可以是平坦的。
圖21示出了根據本發明實施例的第一典型eFuse 600的第三典型製造方 法的步驟的截面側視圖，其中氧化物從襯底1900被蝕刻並且雜質原子被注 入部分多晶矽層106從而形成例如？+區的輕摻雜區。參考圖21,可以採用 蝕刻或其它合適的方法從襯底1900去除被暴露的氧化物。例如，可以採用 對於多晶矽或光致抗蝕劑和氮化物具有選擇性的各向同性蝕刻從襯底l卯0 去除被暴露的氧化物掩模1300。以這種方式，多晶矽層106的第一部202 可以被多晶矽或光致抗蝕劑的層1500保護(例如被覆蓋)。但是，多晶矽層 106的第二部204可以糹皮暴露。可以採用注入工藝或其它合適的方法注入P +雜質原子等(例如摻雜劑) 進入多晶矽層106。可以選擇雜質原子劑量，使得注入(例如邏輯P+多晶
矽和擴散注入)可以在多晶矽層106的第二區204中形成P +摻雜區。結果， 氮化物隔離體1902可以界定P +摻雜區的邊可以從N +摻雜區的邊偏移的距 離。在一些實施例中，上述P +注入可以與形成在襯底上製造的MOSFET(例 如PMOS )的區時進行的P +注入同時進行(儘管上述P +注入可以較早或 較晚進4亍)。
圖22示出了根據本發明實施例的第一典型eFuse 600的第三典型製造方 法的步驟的截面側視圖，其中氮化物從襯底1900被蝕刻並且雜質原子被注 入部分多晶矽層106從而形成P-區。參考圖22,可以採用RIE或其它合適 的方法從襯底1900去除被暴露的氮化物隔離體1902。可以採用注入工藝或 其它合適的方法注入雜質原子(例如摻雜劑)例如P +雜質原子進入多晶矽 層106的被暴露的部分。可以對於該第三注入選擇雜質原子劑量(例如定製)， 使得注入(例如邏輯P +多晶矽和擴散注入)可以在多晶矽層106的第一區 202的第二子部304中形成P-摻雜區。結果，氮化物隔離體1902可以界定 P +摻雜區的邊可以從N +摻雜區的邊偏移的距離，和P-區的寬度。以這 種方式，根據雜質原子劑量，可以在多晶矽層106中形成N + P-、 PIN或 其它合適的二極體2200。
此後，多晶矽或光致抗蝕劑的層1500，被暴露的氮化物隔離體1902和 氮化物層1202可以從襯底1900被去除。襯底1900可以用相似於參考圖17 所示出的方式進行退火(例如激活注入的摻雜劑)。結果，這樣的步驟在此 不進行詳細描述。此後，根據本發明實施例，用相似於參考圖18所示出的 方式，隔離體和矽化物層可以形成於襯底1900上。結果，這樣的步驟在此 不進行詳細描述。此後，層間介電質、通路和布線可以用相似於上面參考圖 6所述的方式形成於襯底1900上，並且因此，這樣的步驟在此不進行詳細的 描述。
通過使用第一典型eFuse 600的第三典型製造方法，可以採用隔離體 1902(例如氮化物隔離體)對齊形成？+區(和P-區)時所採用的掩模1500 和形成N十區時所使用的掩模1300。以這種方式，隔離體1902可以使掩模 1500的邊其自身對準於掩模1300的邊，並且反之亦然。通過用這種方式對 齊掩模1500、 1300, P +摻雜注入區可以如同所希望的相對於多晶矽層106的N + 4參雜注入區定位。
本發明還提供了第二典型eFuse 900的第三典型製造方法。第二典型 eFuse 900的第三典型製造方法可以相似於第一典型eFuse 600的第三典型制 造方法。但是，與第一典型eFuse 600的第三典型製造方法相比，第二典型 eFuse 900的第三典型製造方法可以由襯底形成第二典型eFuse 900,相似於 圖9的襯底卯6,器包括矽層(例如體襯底)、形成於矽層上的絕緣氧化物層 908 (例如埋藏氧化物(BOX ))、和形成於絕緣氧化物層908上的SOI層904 (例如單晶矽或其它合適材料的層)。第二典型eFuse 900的第三典型製造方 法可以構圖SOI層904並且在這樣構圖的SOI層904中形成eFuse 900的部 分(例如二極體元件)。襯底906的工藝可以相似於第一典型eFuse 600的第 三典型製造方法的步驟，但是可以在下列方法中不同。構圖起包括有源矽(例 如RX層)區作用的SOI層904之後，並且在柵極工藝之前，以相似於第一 典型eFuse 600的第三典型製造方法的對應的注入步驟，使N +和P +注入 進入對應的SOI層904的區。在這樣的注入期間，在襯底906上製造的一或 多個MOSFET的區可以被由構圖的光致抗蝕劑層形成的遮擋掩模保護。
此後，可以進行對於MOSFET的正常的柵極工藝。例如，這樣的柵極 工藝可以包括柵極導體的沉積和構圖、延伸、暈注入、隔離體形成、和源極 和漏極注入。在^f冊極工藝期間，SOI層904的注入區可以受到通過一或多個 遮擋掩模構圖的光致抗蝕劑層的保護。此後，所有的柵極導體材料可以從 SOI層904的注入區蝕刻掉，並且可以採用CVD或其它合適的方法，從而 形成SOI層904上的矽化物層910。作為替代，矽化物層910可以在不同的 時間形成。例如，如果希望SOI層904上方較淺的矽化物層，則可以採用 CVD或其它合適的方法之後的RIE或其它合適的方法，從而在柵極導體矽 化期間在SOI層904上形成絕緣材料層。此後，較淺的矽化物層可以用上述 方式形成於SOI層904上。
第一典型eFuse 600的第三典型製造方法和第二典型eFuse 900的第三典 型製造方法可以通過使第二注入區可以與在多晶矽或SOI層中先前形成的 第一注入區對齊，改善eFuse600、 900的其它的典型製造方法。
本發明還提供了形成典型eFuse 600、 900的方法，與上述的一些方法相 比，採用較大數量的注入工藝(例如三個注入工藝)。例如，這樣的方法可 以相似於參考圖19-22的第三典型方法。但是，與之相比，氮化物隔離體1902可以在第一注入工藝從而形成高摻雜區(例如N+區)之前形成。因此， 所得的第 一 高摻雜區可以比通過第三典型方法形成的小，因為氮化物隔離體
1902可以避免第一注入到達106下面的半導體層的部分。此後，氧化物掩模 1300可以被去除並且可以形成平坦化的多晶矽或光致抗蝕劑掩模1500。可 以採用第二注入工藝從而形成第二高摻雜區204 (例如P+區)。此後，平 坦化的多晶矽或光致抗蝕劑掩模1500和氮化物隔離體1902可以被去除。此 外，可以採用第三注入工藝從而在整個半導體層106的上方注入P-雜質原 子等。以這種方式，第三注入工藝可以形成輕摻雜區304 (例如P -區)而 不影響第一和第二高摻雜區202、 204。作為替代，通過不進行第三注入工藝， 可以採用本方法形成PIN 二極體。
前面的描述僅公開了本發明的典型實施例。落在本發明的範圍之內的上 述公開的設備和方法的改進對於本領域的技術人員是顯見的。例如，本發明 可以提供eFuse600、 900,其包括在編程期間由於矽化物電子遷移而可以被 暴露的二極體元件。隨後的以反向偏置配置的編程的eFuse的讀出獨立於矽 化物電子遷移間隙長度，因為所得的高二極體元件的電阻比與可變遷移範圍 相關的公差大得多。此外，如同所述，根據本發明實施例的eFuse 600、 900 可以包括二才及管元件(例如阻擋二極體)。因此，當電流:帔驅動通過eFuse 600、 900時，eFuse 600 、 900的隨後復原可以被減小和/或消除。這樣的電流可以 獨立於跨過eFuse600、 900施加的電壓。在包括作為電阻的多晶矽層的傳統 矽化物(例如NiSb、 CoSi2、 TiSi2或其它矽化物成分)eFuse中，復原或再 編程可以出現(例如當eFuse.被連續地讀時)。但是，本方法和設備可以提 供其中這樣的復原被減小和/或消除的矽化物eFuse。另外，根據本發明實施 例的eFuse 600、 900可以用於只讀存儲器(ROM)用戶可編程陣列，由此 提供了這樣的陣列的低功率解決方案。儘管上述eFuse 600、 900可以包括二 極管元件，該二極體元件包括N +摻雜區、P-摻雜區和P +摻雜區，但是 在其它實施例中，二極體元件可以包括不同的摻雜區，例如P +摻雜區、N -摻雜區和N +摻雜區。
因而，儘管結合其典型實施例公開了本發明，但是應當理解其它的實施 例也落在本由所附權利要求界定的本發明的範圍之內。
權利要求
1.一種電可編程熔絲，包括襯底的絕緣氧化物層上方的半導體層；在所述半導體層中形成的二極體(400)，所述二極體包括具有第一極性的第一重摻雜區、具有第二、相反極性的第二重摻雜區和所述第一和第二重摻雜區之間的輕摻雜區；所述電可編程熔絲還包括形成於所述二極體上的矽化物層。
2. 根據權利要求1的電可編程熔絲，其中所述第二重摻雜區的邊的位 置取決於所述第 一重摻雜區的邊的位置。
3. 根據權利要求1的電可編程熔絲，其中. 所述二極體的第 一部形成陰極； 所述二極體的第二部形成陽極；並且當施加至所述陰極的電壓比施加至所述陽極的電壓更負時，所述二極體 適於在所述矽化物層中形成間隙，由此暴露所述第一重摻雜區耦和至所述輕 摻雜區之處的二極體的部分並且由此編程所述電可編程熔絲。
4. 根據權利要求3的電可編程熔絲，其中當反向偏置時所述二極體還 適於提供預定的電阻。
5. 根據權利要求4的電可編程熔絲，其中當反向偏置時所述二極體還 適於限制通過所述電可編程熔絲的電流至預定值。
6. 根據權利要求1的電可編程熔絲，其中所述二極體包括 N +摻雜區；耦合至所述N +摻雜區的P-摻雜區；和 ' 耦合至所述P-摻雜區的P +摻雜區。
7. 根據權利要求1的電可編程熔絲，其中所述二極體包括 P + 4參雜區；耦合至所述P +摻雜區的N-摻雜區；和 耦合至所述N-摻雜區的N +摻雜區。
8. 根據權利要求1的電可編程熔絲，其中所述半導體層包括多晶矽。
9. 根據權利要求1的電可編程熔絲，其中所述半導體層包括矽。
10. —種電可編程熔絲的製造方法，包括提供包括絕緣氧化物層和所述絕緣氧化物層上方的半導體層的襯底； 在所述半導體層中形成二極體；並且在所述二極體上方形成矽化物層，其中所述在半導體層中形成二極體的 步驟包括的步驟是在所述半導體層中形成具有第 一極性的第 一重摻雜區； 在所述半導體層中形成具有第二、相反極性的第二重摻雜區；並且 在所述半導體層中所述第一和第二重摻雜區之間形成輕摻雜區。
11. 根據權利要求10的方法，其中形成所述第二重摻雜區包括根據所 述第 一重摻雜區的邊的位置定位所述第二重摻雜區的邊。
12. 根據權利要求10的方法，其中 所述二極體的第 一部形成陰極； 所述二極體的第二部形成陽極；並且當施加至陰極的電壓比施加至陽極的電壓更負時，所述二極體適於在矽 化物層中形成間隙，由此暴露所述第 一重摻雜區耦和至所述輕摻雜區之處的 二極體部分並且由此編程所述電可編程熔絲。
13. 根據權利要求10的方法，其中 形成所述第一重摻雜區包括形成N+區； 形成所述第二重摻雜區包括形成？+區；並且 形成所述輕摻雜區包括形成P-區。
14. 根據權利要求10的方法，其中 形成所述第一重摻雜區包括形成？+區； 形成所述第二重摻雜區包括形成N+區；並且 形成所述輕摻雜區包括形成N-區。
15. 根據權利要求10的方法，其中形成所述第 一重摻雜區包括採用第 一注入工藝從而形成所述第 一重摻 雜區；形成所述第二重摻雜區包括採用第二注入工藝從而形成所述第二重摻 雜區；並且形成所述輕摻雜區包括採用第三注入工藝從而形成所述輕摻雜區。
16. 根據權利要求10的方法，其中形成所述第一重摻雜區包括採用第一注入工藝從而形成所述第一重摻雜區；並且形成所述第二重摻雜區和形成所述輕摻雜區包括採用第二注入工藝從 而形成所述第二重摻雜區和所述輕摻雜區。
全文摘要
一種電可編程熔絲(eFuse)包括(1)襯底的絕緣氧化物層上方的半導體層；(2)在所述半導體層中形成的二極體；和(3)在所述二極體上形成的矽化物層。所述二極體包括N+、p-、P+或P+、n-、N+結構。
文檔編號H01L23/52GK101300677SQ200680040879
公開日2008年11月5日 申請日期2006年10月27日 優先權日2005年11月3日
發明者威廉·湯蒂, 傑克·曼德爾曼, 許履塵 申請人:國際商業機器公司