雙向移位寄存器及其驅動方法

2023-06-05 23:56:36 1

專利名稱：雙向移位寄存器及其驅動方法
技術領域：
本發明涉及一種移位寄存器，且特別是有關於一種具有四個控制信號的雙向移位 寄存器。
背景技術：
液晶顯示器(Liquid Crystal Display ；LCD)包括一 LCD面板，在該LCD面板上形 成有多個液晶單元和多個像素，每一像素與一對應的液晶單元相關聯。這些像素基本上以 矩陣形式加以排列，該矩陣具有多行的柵極線和多列的數據線。LCD面板通過一驅動電路來 驅動，該驅動電路包括一柵極驅動器和一數據驅動器。柵極驅動器產生多個柵極信號(掃 描信號)，這些柵極信號依次施加至柵極線以順序地逐列打開像素。數據驅動器產生多個源 極信號(數據信號)，即，依次採樣的影像信號，在柵極信號施加至柵極線的同時將源極信 號施加至數據線，以對LCD面板上的液晶單元的狀態進行配向，並通過液晶單元來控制光 線傳輸，從而在IXD上顯示影像。在前述的驅動電路中，通常於柵極驅動器中使用一雙向移位寄存器，來產生多個 柵極信號以順序地驅動柵極線，從而顯示一順向的或逆向的影像。典型地，多個2對2雙向 控制電路應用於雙向移位寄存器中，以便控制多個柵極信號的掃描方向為順向掃描或逆向 掃描。圖1繪示一傳統的雙向移位寄存器，其中2對2雙向控制電路具有兩個輸入端P、 N以及兩個輸出端D1、D2，且可操作地通過兩個控制節點Bi和XBi進行控制。控制節點Bi 和XBi是兩個DC信號，它們被設置成具有相反的極性，例如，高電位電壓和低電位電壓。圖2繪示一傳統的雙向移位寄存器，它具有一組移位寄存器電路Sl至SN。控制 信號總線Bil和Bi2接收兩個互補的控制電壓信號，這些控制電壓信號接至每一控制節點 Bi和XBi。當控制節點Bi接收來自控制信號總線Bil的一高電位電壓的控制電壓信號時， 控制節點XBi將會互補地接收來自控制信號總線Bi2的一低電位電壓的控制電壓信號。同 樣，當控制節點XBi接收來自控制信號總線Bi2的一高電位電壓的控制電壓信號時，控制節 點Bi將會互補地接收來自控制信號總線Bil的一低電位電壓的控制電壓信號。然而，經過一段時間後，由於高電位電壓所引起的電性衰退，連接到Bi或XBi的移 位寄存器電路Sl至SN中的電晶體將會劣化。這種電特性的劣化或衰退，特別是對於非晶 矽(amorphous silicon ；a-Si)元件，很有可能導致電路故障或運作失效。因此，一迄今為止仍未解決的需求存在於公知技術中，以克服上述提及的缺陷和 不足。

發明內容
本發明在一個方面是有關於一種雙向移位寄存器。在一實施例中，移位寄存器，包 括第一、第二、第三和第四控制信號總線以及多個移位寄存器級。其中，第一、第二、第三和 第四控制信號總線用以分別提供第一、第二、第三和第四控制信號Bil、Bi2、Bi3和Bi4。多個移位寄存器級以串聯方式電性耦接，每一移位寄存器級具有一第一輸入節點、一第二輸 入節點和一輸出節點，其中，多個移位寄存器級分組為一第一區和一第二區，第一區中的每 一移位寄存器級的第一和第二輸入節點電性耦接至第一和第二控制信號總線，以分別接收 第一和第二控制信號Bil和Bi2，且第二區中的每一移位寄存器級的第一和第二輸入節點 電性耦接至第三和第四控制信號總線，以分別接收第三和第四控制信號Bi3和Bi4。在一實施例中，每一移位寄存器級還具有第三和第四輸入節點，第三和第四輸入 節點被配置用來分別接收一第一時序信號CK和一第二時序信號XCK，其中，每一時序信號 包括以周期Tck和相位表徵的一 AC信號，該第一和第二時序信號的周期基本相同，該第一和 第二時序信號的相位基本相反，其中，該AC信號的周期Tcx比一柵極線周期Ta更短，該柵極 線周期Ia由一幀中的主動掃描時間來定義。第一和第二控制信號Bil和Bi2以及第三和第四控制信號Bi3和Bi4適用於分別 控制一順向掃描操作或一逆向掃描操作中的移位寄存器的第一區和第二區。在順向掃描操作期間，第一和第三控制信號Bil和Bi3中的每一控制信號包括一 AC信號，此AC信號的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓的持續時 間為T，其中持續時間T滿足T = (Tgl/2+2S)且2S彡Tck，2S是Bil和Bi3之間的重疊時間。 第三控制信號Bi3是從第一控制信號Bil位移Τα/2而得，以便第一控制信號Bil的上升時 刻比一幀中主動掃描時間的開始時刻提前重疊時間2S的一半，第三控制信號Bi3的下降時 刻比一幀中主動掃描時間的結束時刻延遲重疊時間2S的一半。第二和第四控制信號Bi2 和Bi4中的每一控制信號包括具有低電位電壓的一 DC信號。在逆向掃描操作期間，第一和第三控制信號Bil和Bi3中的每一控制信號包括具 有低電位電壓的一 DC信號。第二和第四控制信號Bi2和Bi4中的每一控制信號包括一 AC 信號，此AC信號的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓的持續時間 為T，其中持續時間T滿足T = Ta/2+2S，其中2S是第二控制信號Bi2和第四控制信號Bi4 之間的重疊時間，第二控制信號Bi2是從第四控制信號Bi4位移Τα/2而得，以便第四控制 信號Bi4的上升時刻比一幀中主動掃描時間的開始時刻提前重疊時間2S的一半，第二控制 信號Bi2的下降時刻比一幀中主動掃描時間的結束時刻延遲重疊時間2S的一半。在一實施例中，每一移位寄存器級包括一第一電晶體Tl、一第二電晶體T2、一第 三電晶體T3和一控制電路。第一電晶體Tl具有一柵極、一漏極和一源極，其柵極電性耦接 至緊接的前一移位寄存器級的輸出節點，其漏極電性耦接至第一輸入節點。第二電晶體T2 具有一柵極、一漏極和一源極，其柵極電性耦接至緊接的下一移位寄存器級的輸出節點，其 漏極電性耦接至第一電晶體Tl的源極，其源極電性耦接至第二輸入節點。第三電晶體T3 具有一柵極、一漏極和一源極，其柵極電性耦接至第一電晶體Tl的源極，其漏極電性耦接 至第三輸入節點，其源極電性耦接至輸出節點。控制電路電性耦接至該第一、第二和第三晶 體管T1、T2和Τ3。在一實施例中，該控制電路包括一第四電晶體Τ4、一第五電晶體Τ5、一第六晶體 管Τ6、第七電晶體Τ7、一第一電容Cl和一第二電容C2。第四電晶體Τ4具有一柵極、一漏極 和一源極，其漏極電性耦接至第三電晶體Τ3的源極，其源極電性耦接至一電壓源，以從其 接收一參考電壓VSS。第五電晶體Τ5具有一柵極、一漏極和一源極，其柵極電性耦接至第一 電晶體Tl的源極，其漏極電性耦接至第四電晶體Τ4的柵極，其源極電性耦接至該電壓源。第六電晶體T6具有一柵極、一漏極和一源極，其柵極電性耦接至第四輸入節點，其漏極電 性耦接至輸出節點，其源極電性耦接至第四電晶體T4的源極。第七電晶體T7具有一柵極、 一漏極和一源極，其柵極電性耦接至第四電晶體T4的柵極，其漏極電性耦接至第三電晶體 T3的柵極，其源極電性耦接至第三電晶體T3的源極。第一電容Cl電性耦接於該第三晶體 管T3的柵極與該輸出節點之間。第二電容C2電性耦接於該第三輸入節點與該第七電晶體 T7的柵極間。在另一實施例中，該控制電路包括一第四電晶體T4、一第五電晶體T5、一第六晶 體管T6、第七電晶體T7、一第八電晶體T8、一第九電晶體T9和一第一電容Cl。第四電晶體 T4具有一柵極、一漏極和一源極，其漏極電性耦接至第三電晶體T3的源極，其源極電性耦 接至一電壓源，以從其接收一參考電壓VSS。第五電晶體T5具有一柵極、一漏極和一源極， 其柵極電性耦接至第一電晶體Tl的源極，其漏極電性耦接至第四電晶體T4的柵極，其源極 電性耦接至該電壓源。第六電晶體T6具有一柵極、一漏極和一源極，其柵極電性耦接至第 四輸入節點，其漏極電性耦接至輸出節點，其源極電性耦接至第四電晶體T4的源極。第七 電晶體T7具有一柵極、一漏極和一源極，其柵極電性耦接至第四電晶體T4的柵極，其漏極 電性耦接至第三電晶體T3的柵極，其源極電性耦接至該電壓源。第八電晶體T8具有一柵 極、一漏極和一源極，其柵極電性耦接至第三輸入節點，其漏極電性耦接至柵極，其源極電 性耦接至第五電晶體T5的漏極。第九電晶體T9具有一柵極、一漏極和一源極，其柵極電性 耦接至第五電晶體T5的漏極，其漏極電性耦接至第八電晶體T8的漏極，其源極電性耦接至 第八電晶體T8的源極。第一電容Cl電性耦接於該第三電晶體T3的柵極與該輸出節點之 間。本發明在另一方面是有關於一種雙向移位寄存器。在一實施例中，雙向移位寄存 器包括第一、第二、第三和第四控制信號總線以及多個移位寄存器。其中，第一、第二、第三 和第四控制信號總線用以分別提供第一、第二、第三和第四控制信號Bil、Bi2、Β 3和Bi4。 多個移位寄存器級以串聯方式電性耦接，每一移位寄存器級具有一第一輸入節點、一第二 輸入節點和一輸出節點，其中多個移位寄存器級分組為2N區，N為正整數，每區具有至少一 移位寄存器級，每一奇數區的每一移位寄存器級電性耦接至第一和第二控制信號總線，用 以接收第一和第二控制信號Bil和Bi2，且其中每一偶數區的每一移位寄存器級電性耦接 至第三和第四控制信號總線，用以接收第三和第四控制信號Bi3和Bi4。在一實施例中，每第(4j+l)區中的每一移位寄存器級的第一和第二輸入節點電 性耦接至第一和第二控制信號總線，以分別接收第一和第二控制信號Bil和Bi2，且每第 (4j+3)區中的每一移位寄存器級的第一和第二輸入節點電性耦接至第二和第一控制信號
總線，以分別接收第二和第一控制信號Bi2和Bil，j等於0、1、2.......每第(4j+2)區中
的每一移位寄存器級的第一和第二輸入節點電性耦接至第三和第四控制信號總線，以分別 接收第三和第四控制信號Bi3和Bi4，且每第(4j+4)區中的每一移位寄存器級的第一和第 二輸入節點電性耦接至第四和第三控制信號總線，以分別接收第四和第三控制信號Bi4和 Bi3。在一實施例中，每一移位寄存器級還具有第三和第四輸入節點，第三和第四輸入 節點被配置用來分別接收一第一時序信號CK和一第二時序信號XCK，其中，每一時序信號 包括以周期Tck和相位表徵的一 AC信號，該第一和第二時序信號的周期基本相同，該第一和第二時序信號的相位基本相反，其中該AC信號的周期Τ。κ比一柵極線周期Ia更短，該柵極 線周期Ia由一幀中的主動掃描時間來定義。第一、第二、第三和第四控制信號Bil、Bi2、Β 3和Bi4中的每一控制信號包括一 AC信號，此AC信號表徵為一波形，此波形具有一高電位電壓和一低電位電壓，定義該高電 位電壓的持續時間為T，其中持續時間T滿足T = (Ta/4+2S)，其中2S是第一控制信號Bil 和第三控制信號Bi3之間的重疊時間。在一實施例中，第一、第二、第三和第四控制信號Bil、Bi2、Bi3和Bi4彼此位移， 以便第一控制信號Bil的上升時刻比一幀中主動掃描時間的開始時刻提前S;第二控制信 號Bi2的上升時刻比第一控制信號Bil的下降時刻延遲(Ta/4-2S)；第三控制信號Bi3的 上升時刻比第二控制信號Bi2的下降時刻提前(Ta/2+2S)；第四控制信號Bi4的上升時刻 比第三控制信號Bi3的下降時刻延遲(Ta/4-2S)；以及第四控制信號Bi4的下降時刻比一 幀中主動掃描時間的結束時刻延遲S。在另一實施例中，第一、第二、第三和第四控制信號Bil、Bi2、Bi3和Bi4彼此位移， 以便第一控制信號Bil的上升時刻比一幀中主動掃描時間的開始時刻延遲(Ta/4-S)；第二 控制信號Bi2的上升時刻比第一控制信號Bil的下降時刻延遲(Ta/4-2S)；第二控制信號 Bi2的下降時刻比一幀中主動掃描時間的結束時刻延遲S;第三控制信號Bi3的上升時刻比 一幀中主動掃描時間的開始時刻提前S ；以及第四控制信號Bi4的上升時刻比第三控制信 號Bi3的下降時刻延遲(Ta/4-2S)。在一實施例中，每一移位寄存器級包括一第一電晶體Tl、一第二電晶體T2、一第 三電晶體T3、一第四電晶體T4、一第五電晶體T5、一第六電晶體T6、一第七電晶體T7、一第 一電容Cl和一第二電容C2。第一電晶體Tl具有一柵極、一漏極和一源極，其柵極電性耦接 至緊接的前一移位寄存器級的輸出節點，其漏極電性耦接至第一輸入節點。第二電晶體T2 具有一柵極、一漏極和一源極，其柵極電性耦接至緊接的下一移位寄存器級的輸出節點，其 漏極電性耦接至第一電晶體Tl的源極，其源極電性耦接至第二輸入節點。第三電晶體T3具 有一柵極、一漏極和一源極，其柵極電性耦接至第一電晶體Tl的源極，其漏極電性耦接至 第三輸入節點，其源極電性耦接至輸出節點。第四電晶體T4具有一柵極、一漏極和一源極， 其漏極電性耦接至第三電晶體T3的源極，其源極電性耦接至一電壓源，以從其接收一參考 電壓VSS。第五電晶體T5具有一柵極、一漏極和一源極，其柵極電性耦接至第一電晶體Tl的 源極，其漏極電性耦接至第四電晶體T4的柵極，其源極電性耦接至該電壓源。第六電晶體 T6具有一柵極、一漏極和一源極，其柵極電性耦接至第四輸入節點，其漏極電性耦接至輸出 節點，其源極電性耦接至第四電晶體T4的源極。第七電晶體T7具有一柵極、一漏極和一源 極，其柵極電性耦接至第四電晶體T4的柵極，其漏極電性耦接至第三電晶體T3的柵極，其 源極電性耦接至第三電晶體T3的源極。第一電容Cl電性耦接於該第三電晶體T3的柵極與 該輸出節點之間。第二電容C2電性耦接於該第三輸入節點與該第七電晶體T7的柵極間。在另一實施例中，每一移位寄存器級包括一第一電晶體Tl、一第二電晶體T2、一 第三電晶體T3、一第四電晶體T4、一第五電晶體T5、一第六電晶體T6、一第七電晶體T7、一 第八電晶體T8、一第九電晶體T9和一第一電容Cl。第一電晶體Tl具有一柵極、一漏極和 一源極，其柵極電性耦接至緊接的前一移位寄存器級的輸出節點，其漏極電性耦接至第一 輸入節點。第二電晶體T2具有一柵極、一漏極和一源極，其柵極電性耦接至緊接的下一移
15位寄存器級的輸出節點，其漏極電性耦接至第一電晶體Tl的源極，其源極電性耦接至第二 輸入節點。第三電晶體T3具有一柵極、一漏極和一源極，其柵極電性耦接至第一電晶體Tl 的源極，其漏極電性耦接至第三輸入節點，其源極電性耦接至輸出節點。第四電晶體T4具 有一柵極、一漏極和一源極，其漏極電性耦接至第三電晶體T3的源極，其源極電性耦接至 一電壓源，以從其接收一參考電壓VSS。第五電晶體T5具有一柵極、一漏極和一源極，其柵 極電性耦接至第一電晶體Tl的源極，其漏極電性耦接至第四電晶體T4的柵極，其源極電性 耦接至該電壓源。第六電晶體T6具有一柵極、一漏極和一源極，其柵極電性耦接至第四輸 入節點，其漏極電性耦接至輸出節點，其源極電性耦接至第四電晶體T4的源極。第七晶體 管T7具有一柵極、一漏極和一源極，其柵極電性耦接至第四電晶體T4的柵極，其漏極電性 耦接至第三電晶體T3的柵極，其源極電性耦接至該電壓源。第八電晶體T8具有一柵極、一 漏極和一源極，其柵極電性耦接至第三輸入節點，其漏極電性耦接至其柵極，其源極電性耦 接至第五電晶體T5的漏極。第九電晶體T9具有一柵極、一漏極和一源極，其柵極電性耦接 至第五電晶體T5的漏極，其漏極電性耦接至第八電晶體T8的漏極，其源極電性耦接至第八 電晶體T8的源極。第一電容Cl電性耦接於該第三電晶體T3的柵極與該輸出節點之間。本發明在又一個方面是有關於一種用來驅動雙向移位寄存器的方法，該移位寄存 器具有多個移位寄存器級，這些移位寄存器級以串聯方式電性耦接，每一移位寄存器級具 有第一和第二輸入節點。在一實施例中，該方法包括步驟分別從第一、第二、第三和第四控制信號總線提 供第一、第二、第三和第四控制信號Bil、Bi2、Β 3和Bi4 ；將多個移位寄存器級劃分成2N 區，N為正整數，其中每區具有至少一移位寄存器級；以及每一奇數區的每一移位寄存器級 電性耦接至第一和第二控制信號總線，以接收第一和第二控制信號Bil和Bi2，且每一偶數 區的每一移位寄存器級電性耦接至第三和第四控制信號總線，以接收第三和第四控制信號 Bi3和Bi4。其中，執行耦接步驟，以便每第(4j+l)區中的每一移位寄存器級的第一和第 二輸入節點電性耦接至第一和第二控制信號總線，以分別接收第一和第二控制信號Bil和 Bi2，以及每第(4j+3)區中的每一移位寄存器級的第一和第二輸入節點電性耦接至第二和
第一控制信號總線，以分別接收第二和第一控制信號Bi2和Bil，j等於0、1、2......；並
且，每第(4j+2)區中的每一移位寄存器級的第一和第二輸入節點電性耦接至第三和第四 控制信號總線，以分別接收第三和第四控制信號Bi3和Bi4，以及每第(4j+4)區中的每一移 位寄存器級的第一和第二輸入節點電性耦接至第四和第三控制信號總線，以分別接收第四 和第三控制信號Bi4和Bi3。在一實施例中，該方法更包括提供一第一時序信號CK和一第二時序信號XCK的步 驟，其中，每一時序信號包括以周期Tcx和相位表徵的一 AC信號，該第一和第二時序信號的 周期基本相同，該第一和第二時序信號的相位基本相反，其中該AC信號的周期Tcx比一柵極 線周期Ta更短，該柵極線周期Ta由一幀中的主動掃描時間來定義。第一、第二、第三和第四控制信號Bil、Bi2、Bi3和Bi4適用於分別控制一順向掃描 操作或一逆向掃描操作中的移位寄存器的對應區。在一實施例中，第一、第二、第三和第四 控制信號Bil、Bi2、Bi3和Bi4中的每一控制信號包括一 AC信號，此AC信號的波形具有一 高電位電壓和一低電位電壓，定義該高電位電壓的持續時間為T，其中持續時間T滿足T = (Tgl/4+2S),2S是第一控制信號Bil和第三控制信號Bi3之間的重疊時間。
在一實施例中，第一、第二、第三和第四控制信號Bil、Bi2、Bi3和Bi4彼此位移， 以便第一控制信號Bil的上升時刻比一幀中主動掃描時間的開始時刻提前S;第二控制信 號Bi2的上升時刻比第一控制信號Bil的下降時刻延遲(Ta/4-2S)；第三控制信號Bi3的 上升時刻比第二控制信號Bi2的下降時刻提前(Ta/2+2S)；第四控制信號Bi4的上升時刻 比第三控制信號Bi3的下降時刻延遲(Ta/4-2S)；第四控制信號Bi4的下降時刻比一幀中 主動掃描時間的結束時刻延遲S。該移位寄存器工作於順向掃描操作中。在另一實施例中，第一、第二、第三和第四控制信號Bil、Bi2、Bi3和Bi4彼此位移， 以便第一控制信號Bil的上升時刻比一幀中主動掃描時間的開始時刻延遲(Ta/4-S)；第二 控制信號Bi2的上升時刻比第一控制信號Bil的下降時刻延遲(Ta/4-2S)；第二控制信號 Bi2的下降時刻比一幀中主動掃描時間的結束時刻延遲S;第三控制信號Bi3的上升時刻比 一幀中主動掃描時間的開始時刻提前S ；以及第四控制信號Bi4的上升時刻比第三控制信 號Bi3的下降時刻延遲(Ta/4-2S)。該移位寄存器工作於逆向掃描操作中。本發明在又一個方面是有關於一種移位寄存器。在一實施例中，移位寄存器包括 第一、第二、第三和第四控制信號總線以及多個移位寄存器級。其中，第一、第二、第三和第 四控制信號總線用以分別提供第一、第二、第三和第四控制信號Bil、Bi2、Bi3和Bi4。多個 移位寄存器級以串聯方式電性耦接，每一移位寄存器級具有一第一輸入節點、一第二輸入 節點和一輸出節點，其中多個移位寄存器級分組為(2N+1)區，N為正整數，每區具有至少一 移位寄存器級，每一奇數區的每一移位寄存器級電性耦接至第一和第三控制信號總線，用 以接收第一和第三控制信號Bil和Bi3 ；且其中每一偶數區的每一移位寄存器級電性耦接 至第二和第四控制信號總線，用以接收第二和第四控制信號Bi2和Bi4。具體地，每第(4j+l)區中的每一移位寄存器級的第一和第二輸入節點電性耦接 至第一和第三控制信號總線，以分別接收第一和第三控制信號Bil和Bi3。每第(4j+3)區 中的每一移位寄存器級的第一和第二輸入節點電性耦接至第三和第一控制信號總線，以分
別接收第三和第一控制信號Bi3和Bil，j等於0、1、2.......每第(4j+2)區中的每一移
位寄存器級的第一和第二輸入節點電性耦接至第二和第四控制信號總線，以分別接收第二 和第四控制信號Bi2和Bi4。每第(4j+4)區中的每一移位寄存器級的第一和第二輸入節點 電性耦接至第四和第二控制信號總線，以分別接收第四和第二控制信號Bi4和Bi2。在一實施例中，每一移位寄存器級還具有第三和第四輸入節點，第三和第四輸入 節點被配置用來分別接收一第一時序信號CK和一第二時序信號XCK，其中，每一時序信號 包括以周期1 和相位表徵的一 AC信號，第一和第二時序信號的周期基本相同，第一和第二 時序信號的相位基本相反，其中該AC信號的周期Tcx比一柵極線周期Ta更短，該柵極線周 期Ia由一幀中的主動掃描時間來定義。第一、第二、第三和第四控制信號Bil、Bi2、Bi3和Bi4適用於分別控制一順向掃描 操作或一逆向掃描操作中的移位寄存器的對應區。在順向掃描操作期間，第一、第二和第三控制信號Bil、Bi2和Bi3中的每一控制信 號包括一 AC信號，此AC信號的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓 的持續時間為T，其中持續時間T滿足T = (Tgl/3+2S)，其中2S是第一控制信號Bil和第二 控制信號Bi2之間的重疊時間，其中，第一、第二和第三控制信號Bil、Bi2和Bi3彼此位移， 以便第一控制信號Bil的上升時刻比一幀中主動掃描時間的開始時刻提前S;第二控制信號Bi2的上升時刻比第一控制信號Bil的下降時刻提前2S ；第三控制信號Bi3的上升時刻 比第二控制信號Bi2的下降時刻提前2S ；第三控制信號Bi3的下降時刻比一幀中主動掃描 時間的結束時刻延遲S。第四控制信號Bi4包括具有低電位電壓的一 DC信號。在逆向掃描操作期間，第一、第三和第四控制信號Bil、Bi3和Bi4中的每一控制信 號包括一 AC信號，此AC信號的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓 的持續時間為T，其中持續時間T滿足T = (Tgl/3+2S),2S是第一控制信號Bil和第四控制 信號Bi4之間的重疊時間，以便第一控制信號Bil的上升時刻比一幀中主動掃描時間的開 始時刻提前S ；第四控制信號Bi4的上升時刻比第一控制信號Bil的下降時刻提前2S ；第三 控制信號Bi3的上升時刻比第四控制信號Bi4的下降時刻提前2S ；第三控制信號Bi3的下 降時刻比一幀中主動掃描時間的結束時刻延遲S。第二控制信號Bi2包括具有低電位電壓 的一 DC信號。每一移位寄存器級包括一第一電晶體Tl、一第二電晶體T2、一第三電晶體T3和一 控制電路。第一電晶體Tl具有一柵極、一漏極和一源極，其柵極電性耦接至緊接的前一移 位寄存器級的輸出節點，其漏極電性耦接至第一輸入節點。第二電晶體T2具有一柵極、一 漏極和一源極，其柵極電性耦接至緊接的下一移位寄存器級的輸出節點，其漏極電性耦接 至第一電晶體Tl的源極，其源極電性耦接至第二輸入節點。第三電晶體T3具有一柵極、 一漏極和一源極，其柵極電性耦接至第一電晶體Tl的源極，其漏極電性耦接至第三輸入節 點，其源極電性耦接至輸出節點。控制電路電性耦接至該第一、第二和第三電晶體T1、T2和 Τ3。在一實施例中，該控制電路包括一第四電晶體Τ4、一第五電晶體Τ5、一第六晶體 管Τ6、第七電晶體Τ7、一第一電容Cl和一第二電容C2。第四電晶體Τ4具有一柵極、一漏極 和一源極，其漏極電性耦接至第三電晶體Τ3的源極，其源極電性耦接至一電壓源，以從其 接收一參考電壓VSS。第五電晶體Τ5具有一柵極、一漏極和一源極，其柵極電性耦接至第一 電晶體Tl的源極，其漏極電性耦接至第四電晶體Τ4的柵極，其源極電性耦接至該電壓源。 第六電晶體Τ6具有一柵極、一漏極和一源極，其柵極電性耦接至第四輸入節點，其漏極電 性耦接至輸出節點，其源極電性耦接至第四電晶體Τ4的源極。第七電晶體Τ7具有一柵極、 一漏極和一源極，其柵極電性耦接至第四電晶體Τ4的柵極，其漏極電性耦接至第三電晶體 Τ3的柵極，其源極電性耦接至第三電晶體Τ3的源極。第一電容Cl電性耦接於該第三晶體 管Τ3的柵極與該輸出節點之間。第二電容C2電性耦接於該第三輸入節點與該第七電晶體 Τ7的柵極間。在另一實施例中，該控制電路包括一第四電晶體Τ4、一第五電晶體Τ5、一第六晶 體管Τ6、第七電晶體Τ7、一第八電晶體Τ8、一第九電晶體Τ9和一第一電容Cl。第四電晶體 Τ4具有一柵極、一漏極和一源極，其漏極電性耦接至第三電晶體Τ3的源極，其源極電性耦 接至一電壓源，以從其接收一參考電壓VSS。第五電晶體Τ5具有一柵極、一漏極和一源極， 其柵極電性耦接至第一電晶體Tl的源極，其漏極電性耦接至第四電晶體Τ4的柵極，其源極 電性耦接至該電壓源。第六電晶體Τ6具有一柵極、一漏極和一源極，其柵極電性耦接至第 四輸入節點，其漏極電性耦接至輸出節點，其源極電性耦接至第四電晶體Τ4的源極。第七 電晶體Τ7具有一柵極、一漏極和一源極，其柵極電性耦接至第四電晶體Τ4的柵極，其漏極 電性耦接至第三電晶體Τ3的柵極，其源極電性耦接至該電壓源。第八電晶體Τ8具有一柵極、一漏極和一源極，其柵極電性耦接至第三輸入節點，其漏極電性耦接至其柵極，其源極 電性耦接至第五電晶體T5的漏極。第九電晶體T9具有一柵極、一漏極和一源極，其柵極電 性耦接至第五電晶體T5的漏極，其漏極電性耦接至第八電晶體T8的漏極，其源極電性耦接 至第八電晶體T8的源極。第一電容Cl電性耦接於該第三電晶體T3的柵極與該輸出節點 之間。本發明在又一個方面是有關於一種用來驅動移位寄存器的方法，該移位寄存器具 有多個移位寄存器級，這些移位寄存器級以串聯方式電性耦接，每一移位寄存器級具有第 一和第二輸入節點。在一實施例中，該方法包括步驟分別從第一、第二、第三和第四控制信 號總線提供第一、第二、第三和第四控制信號Bil、Bi2、Β 3和Bi4 ；將多個移位寄存器級劃 分成(2N+1)區，N為正整數，其中每區具有至少一移位寄存器級；以及每一奇數區的每一移 位寄存器級電性耦接至第一和第三控制信號總線，以接收第一和第三控制信號Bil和Bi3， 且每一偶數區的每一移位寄存器級電性耦接至第二和第四控制信號總線，以接收第二和第 四控制信號Bi2和Bi4。在一實施例中，執行耦接步驟，以便每第(4j+l)區中的每一移位寄存器級的第一 和第二輸入節點電性耦接至第一和第三控制信號總線，以分別接收第一和第三控制信號 Bil和Bi3，且每第(4j+3)區中的每一移位寄存器級的第一和第二輸入節點電性耦接至第
三和第一控制信號總線，以分別接收第三和第一控制信號Bi3和Bil，j等於0、1、2......；
以及每第(4j+2)區中的每一移位寄存器級的第一和第二輸入節點電性耦接至第二和第四 控制信號總線，以分別接收第二和第四控制信號Bi2和Bi4，且每第(4j+4)區中的每一移位 寄存器級的第一和第二輸入節點電性耦接至第四和第二控制信號總線，以分別接收第四和 第二控制信號Bi4和Bi2。該方法更包括提供一第一時序信號CK和一第二時序信號XCK的步驟，其中，每一 時序信號包括以周期1 和相位表徵的一 AC信號，該第一和第二時序信號的周期基本相同， 該第一和第二時序信號的相位基本相反，其中該AC信號的周期Τ。κ比一柵極線周期Ia更 短，該柵極線周期Ia由一幀中的主動掃描時間來定義。第一、第二、第三和第四控制信號Bil、Bi2、Bi3和Bi4適用於分別控制一順向掃描 操作或一逆向掃描操作中的移位寄存器的對應區。在順向掃描操作期間，第一、第二和第三控制信號Bil、Bi2和Bi3中的每一控制信 號包括一 AC信號，此AC信號的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓 的持續時間為T，其中持續時間T滿足T = (Tgl/3+2S),2S是第一控制信號Bil和第二控制 信號Bi2之間的重疊時間，其中，第一、第二和第三控制信號Bil、Bi2和Bi3彼此位移，以便 第一控制信號Bil的上升時刻比一幀中主動掃描時間的開始時刻提前S ；第二控制信號Bi2 的上升時刻比第一控制信號Bil的下降時刻提前2S ；第三控制信號Bi3的上升時刻比第二 控制信號Bi2的下降時刻提前2S ；第三控制信號Bi3的下降時刻比一幀中主動掃描時間的 結束時刻延遲S。第四控制信號Bi4包括具有低電位電壓的一 DC信號。在逆向掃描操作期間，第一、第三和第四控制信號Bil、Bi3和Bi4中的每一控制信 號包括一 AC信號，此AC信號的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓 的持續時間為T，其中持續時間T滿足T = (Tgl/3+2S),2S是第一控制信號Bil和第四控制 信號Bi4之間的重疊時間，其中，第一、第三和第四控制信號Bil、Bi3和Bi4彼此位移，以便第一控制信號Bil的上升時刻比一幀中主動掃描時間的開始時刻提前S ；第四控制信號Bi4 的上升時刻比第一控制信號Bil的下降時刻提前2S ；第三控制信號Bi3的上升時刻比第四 控制信號Bi4的下降時刻提前2S ；第三控制信號Bi3的下降時刻比一幀中主動掃描時間的 結束時刻延遲S。第二控制信號Bi2包括具有低電位電壓的一 DC信號。
在結合下列附圖來描述較佳實施例時，本發明的這些和其他方面將會變得顯而易 見，但是在不偏離本技術揭露的新穎性理念的精神和範圍的前提下，可以在此處作出各種 變更和修改。


下列

本發明的一個或多個實施例，且與文字說明一起用以解釋本發明的 原理。在任何情形下，附圖中所使用的相同參考標記是指代實施例中相同或相似的元件，其 中圖1繪示一傳統的雙向移位寄存器級；圖2繪示一傳統的雙向移位寄存器的原理圖；圖3繪示依照本發明一實施例的一雙向移位寄存器的示意圖；圖4繪示一時序圖，用以說明依照本發明一實施例的雙向移位寄存器，在順向掃 描操作期間各控制電壓信號的時序；圖5繪示一時序圖，用以說明依照本發明一實施例的雙向移位寄存器，在逆向/反 向掃描操作期間各控制電壓信號的時序；圖6繪示依照本發明另一實施例的一雙向移位寄存器的示意圖；圖7繪示一時序圖，用以說明依照本發明一實施例的雙向移位寄存器，在順向掃 描操作期間各控制電壓信號的時序；圖8繪示一時序圖，用以說明依照本發明一實施例在逆向/反向掃描操作期間，各 控制電壓信號的時序；圖9繪示依照本發明又一實施例的一雙向移位寄存器的示意圖；圖10繪示一時序圖，用以說明依照本發明一實施例的雙向移位寄存器，在順向掃 描操作期間各控制電壓信號的時序；圖11繪示一時序圖，用以說明依照本發明一實施例的雙向移位寄存器，在逆向/ 反向掃描操作期間各控制電壓信號的時序；圖12繪示依照本發明一實施例的一雙向移位寄存器的一
圖13繪示依照本發明另一-實施例的一雙向移位寄存器的
其中，附圖標記
302雙向移位寄存器電路311 第--控制信號總線
312 第二二控制信號總線313第三三控制信號總線
314第四控制信號總線321 第--區
322 第二二區602移位寄存器級
611 第--控制信號總線612 第二二控制信號總線
613第三三控制信號總線614第四控制信號總線
621 第-一區622 第二二區
623第三三區624第四區
900雙向移位寄存器902移位寄存器級
911 第--控制信號總線912第二控制信號總線
913第三三控制信號總線914第四控制信號總線
921 第--區922第二區
923第三三區
具體實施例方式本技術公開特別使用下列示例來加以描述，這些示例僅僅是說明性的，其中的很 多修改和變更對於本領域的技術人員來說是顯而易見的。現在將詳細地描述本技術公開的 各種實施例。本說明書所使用的術語一般具有在本領域、本技術公開的內容中以及每一術 語所使用的特定語境中它們的通用含義。用來描述本技術公開的某些術語將在下面或本說 明書的其他地方予以討論，以便為從業人員提供對於本技術公開說明的額外引導。在說明 書中任何地方所使用的示例，包括此處所討論的任何術語的示例，僅僅只是說明性的，且並 不限定本技術公開或任何示例性術語的範圍和含義。而且，本技術公開並不局限於本說明 書所給出的各種實施例。本發明的多個實施例將結合圖3-圖13進行描述。依照本發明的目的，如此處所 具體表現和廣泛描述的，本發明在一個方面是有關於一種具有控制信號總線的雙向移位寄 存器，該雙向移位寄存器連接至各自的移位寄存器電路，每一移位寄存器電路具有內嵌的 雙向掃描功能。參照圖3-圖5，特別是參照圖3，根據本發明的一實施例，將多個雙向移位寄存器 電路302分組為兩區321和322，即，第一區321和第二區322。每一移位寄存器電路302在 每一幀(frame)周期執行一次移位操作。每一移位寄存器電路302包括第一極性(輸入) 節點Bi和第二極性(輸入)節點XBi。第一區321的雙向移位寄存器電路302的每一第一 極性節點Bi連接至第一控制信號總線311，且由對應的控制電壓信號Bil進行控制。第一 區321的雙向移位寄存器電路302的每一第二極性節點XBi連接至第二控制信號總線312， 且由對應的控制電壓信號Bi2進行控制。第二區322的雙向移位寄存器電路302的每一第 一極性節點Bi連接至第三控制信號總線313，且由對應的控制電壓信號Bi3進行控制。第 二區322的雙向移位寄存器電路302的每一第二極性節點XBi連接至第四控制信號總線 314，且由對應的控制電壓信號Bi4進行控制。第一和第二控制信號Bil和Bi2以及第三和 第四控制信號Bi3和Bi4，適用於分別控制順向掃描操作或逆向掃描操作中的移位寄存器 302的第一區321和第二區322。圖4繪示一時序圖，用以說明圖3所示的實施例在順向掃描操作期間，各控制電壓 信號的時序。在該時序圖中，柵極線期間Ia由一幀中的主動掃描時間來定義，柵極線期間 是指一幀中從第一柵極線信號輸出至最後的柵極線信號輸出的時間。電壓信號CK是以周 期Τ。κ和相位表徵的一時序控制信號。時間周期Tcx是時序控制信號CK的高電位狀態與低 電位狀態的電壓變化的持續時間來定義的。第一和第三控制信號Bil和Bi3中的每一控制 信號是一 AC信號，且第二和第四控制信號Bi2和Bi4中的每一控制信號是具有低電位電壓 的一DC信號，其中AC信號的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓的持續時間為T。持續時間T滿足T= (Tgl/2+2S) 0此外，第三控制信號Bi3是從第一控制信 號Bil位移Τα/2，以便第一控制信號Bil的上升時刻比一幀中主動掃描時間的開始時刻提 前2S的一半，其中2S是Bil和Bi3之間的重疊時間，以及第三控制信號Bi3的下降時刻比 一幀中主動掃描時間的結束時刻延遲重疊時間2S的一半。圖5繪示一時序圖，用以說明圖3所示的實施例在逆向(反向)掃描操作期間，各 控制電壓信號的時序。第一和第三控制信號Bi 1和Bi3中的每一控制信號是具有低電位電 壓的一 DC信號，而第二和第四控制信號Bi2和Bi4中的每一控制信號是一 AC信號，此AC 信號的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓持續時間為T，這裡的持 續時間T滿足T = (Tgl/2+2S)。第二控制信號Bi2是從第四控制信號Bi4位移Τα/2，以便 第四控制信號Bi4的上升時刻比一幀中主動掃描時間的開始時刻提前重疊時間2S的一半， 第二控制信號Bi2的下降時刻比一幀中主動掃描時間的結束時刻延遲重疊時間2S的一半。圖6繪示依照本發明另一實施例的一雙向移位寄存器600的示意圖。在該示意性 實施例中，具有多個移位寄存器級602的雙向移位寄存器600被劃分為四區621、622、623 和624。本領域的技術人員應當理解，依照本發明，多個移位寄存器級602也可以被劃分為 其他數目的多區。每區具有一個或多個移位寄存器電路/級602。每一移位寄存器級602 具有一第一極性輸入節點Bi和一第二極性輸入節點XBi，並在每一幀周期執行一次移位操 作。此外，雙向移位寄存器600具有第一、第二、第三和第四控制信號總線611、612、613和 614，以分別提供第一、第二、第三和第四控制信號Bil'、Bi2'、Bi3'和Bi4'。第一、第 二、第三和第四控制信號Bil'、Bi2'、Bi3'和Bi4'適用於分別控制順向掃描操作或逆 向掃描操作中的移位寄存器600的對應區。依照本發明，第一和第三區621和623中的每一移位寄存器級602電性耦接至第 一和第二控制信號總線611和612，以接收第一和第二控制信號Bil'和Bi2'，而第二和 第四區622和624中的每一移位寄存器級602電性耦接至第三和第四控制信號總線613和 614，以接收第三和第四控制信號Bi3'和Bi4'。更具體地，第一區621中的每一移位寄 存器級602的第一和第二輸入節點Bi和XBi電性耦接至第一和第二控制信號總線611和 612，以分別接收第一和第二控制信號Bil'和Bi2'。第三區623中的每一移位寄存器級 602的第一和第二輸入節點Bi和XBi電性耦接至第二和第一控制信號總線612和611，以 分別接收第二和第一控制信號Bi2'和Bil'。第二區622中的每一移位寄存器級602的 第一和第二輸入節點Bi和XBi電性耦接至第三和第四控制信號總線613和614，以分別接 收第三和第四控制信號Bi3'和Bi4'。第四區624中的每一移位寄存器級602的第一和 第二輸入節點Bi和XBi電性耦接至第四和第三控制信號總線614和613，以分別接收第四 和第三控制信號Bi4'和Bi3'。圖7繪示一時序圖，用以說明圖6所示的實施例在順向掃描操作期間，各控制電壓 信號的時序。在該時序圖中，柵極線期間Ia由一幀中的主動掃描時間來定義，柵極線期間 是指一幀中從第一柵極線信號輸出至最後的柵極線信號輸出的時間。電壓信號CK是以周 期Τ。κ和相位表徵的一時序控制信號。時間周期Tcx是時序控制信號CK的高電位狀態與低 電位狀態的電壓變化的持續時間來定義的。在本實施例中，第一、第二、第三和第四控制信號Bil'、Bi2'、Bi3'和Bi4'中 的每一控制信號是以一 AC信號，此AC信號的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓的持續時間為T，其中持續時間T滿足T= (Ta/4+2S)。此外，第一、第二、第 三和第四控制信號Bil'、Bi2'、Bi3'和Bi4'彼此位移，以便第一控制信號Bil 『的上升 時刻比一幀中主動掃描時間的開始時刻提前S;第二控制信號Bi2'的上升時刻比第一控 制信號Bil'的下降時刻延遲(Ta/4-2S)；第三控制信號Bi3'的上升時刻比第二控制信號 Β 2'的下降時刻提前(Ta/2+2S)；第四控制信號Bi4'的上升時刻比第三控制信號Bi3' 的下降時刻延遲(Ta/4-2S)；以及第四控制信號Bi4'的下降時刻比一幀中主動掃描時間 的結束時刻延遲S。為了實現如此配置，在柵極線期間Ia的第一個1/4期間，第一控制信號 Bil'處於高電位電壓；在柵極線期間第二個1/4期間，第三控制信號Bi3'處於高電 位電壓；在柵極線期間Ia的第三個1/4期間，第二控制信號Bi2'處於高電位電壓；以及在 柵極線期間Ta的第四個1/4期間，第四控制信號Bi4'處於高電位電壓。圖8繪示一時序圖，用以說明圖6所示的實施例在逆向(反向)掃描操作期 間的各控制電壓信號的時序。第一、第二、第三和第四控制信號Bil'、Bi2'、Bi3'和 Bi4'彼此位移，以便第一控制信號Bil'的上升時刻比一幀中主動掃描時間的開始時刻 延遲(Ta/4-S)；第二控制信號Bi2'的上升時刻比第一控制信號Bil'的下降時刻延遲 (Tgl/4-2S)；第二控制信號Bi2'的下降時刻比一幀中主動掃描時間的結束時刻延遲S;第 三控制信號Bi3'的上升時刻比一幀中主動掃描時間的開始時刻提前S ；以及第四控制信 號Bi4'的上升時刻比第三控制信號Bi3'的下降時刻延遲(Ta/4-2S)。為了實現如此配 置，在柵極線期間Ia的第一個1/4期間，第三控制信號Bi3'處於高電位電壓；在柵極線期 間1的第二個1/4期間，第一控制信號Bil'處於高電位電壓；在柵極線期間1^的第三個 1/4期間，第四控制信號Bi4'處於高電位電壓；在柵極線期間Ta的第四個1/4期間，第二 控制信號Bi2'處於高電位電壓。圖9繪示依照本發明又一實施例的一雙向移位寄存器900的示意圖。在該示意 性實施例中，具有多個移位寄存器級902的雙向移位寄存器900被劃分為三區921、922和 923。本領域的技術人員應當理解，依照本發明，多個移位寄存器級902也可以被劃分為其 他數目的多區。每區具有一個或多個移位寄存器電路/級902。每一移位寄存器級902具有 一第一極性輸入節點Bi和一第二極性輸入節點XBi，並在每一幀周期執行一次移位操作。 此外，雙向移位寄存器900具有第一、第二、第三和第四控制信號總線911、912、913和914， 以分別提供第一、第二、第三和第四控制信號Bil〃、Bi2"、Bi3"和Bi4"。第一、第二、第 三和第四控制信號Bil"、Bi2"、Bi3"和Bi4"適用於分別控制順向掃描操作或逆向掃描 操作中的移位寄存器900的對應區。依照本發明，第一和第三區921和923中的每一移位寄存器級902電性耦接至第 一和第三控制信號總線911和913，以接收第一和第三控制信號Bil"和Bi3〃，而第二區 922中的每一移位寄存器級902電性耦接至第二和第四控制信號總線912和914，以接收第 二和第四控制信號Bi2"和Bi4"。更具體地，第一區921中的每一移位寄存器級902的第 一和第二輸入節點Bi和XBi電性耦接至第一和第三控制信號總線911和913，以分別接收 第一和第三控制信號Bil"和Bi3〃。第三區923中的每一移位寄存器級902的第一和第 二輸入節點Bi和XBi電性耦接至第三和第一控制信號總線913和911，以分別接收第三和 第一控制信號Bi3〃和Bil"。第二區922中的每一移位寄存器級902的第一和第二輸入 節點Bi和XBi電性耦接至第二和第四控制信號總線912和914，以分別接收第二和第四控
23制信號Bi2"和Bi4"。圖10繪示一時序圖，用以說明圖9所示的實施例在順向掃描操作期間，各控制電 壓信號的時序。在該時序圖中，柵極線期間Ia由一幀中的主動掃描時間來定義，柵極線期 間是指一幀中從第一柵極線信號輸出至最後的柵極線信號輸出的時間。在該實施例中，第 一、第二和第三控制信號Bil〃、Bi2〃和Bi3〃中的每一控制信號是一 AC信號，此AC信號 的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓的持續時間為T，其中持續時 間T滿足T= (Tgl/3+2S)。而且，第一、第二和第三控制信號Bil〃、Bi2"和Bi3"彼此位 移，以便第一控制信號Bil"的上升時刻比一幀中主動掃描時間的開始時刻提前S;第二控 制信號Bi2〃的上升時刻比第一控制信號Bil"的下降時刻提前2S;第三控制信號Bi3〃的 上升時刻比第二控制信號Bi2〃的下降時刻提前2S;第三控制信號Bi3〃的下降時刻比一 幀中主動掃描時間的結束時刻延遲S。第四控制信號Bi4"包括具有低電位電壓的一 DC信 號。為了實現如此配置，在柵極線期間Ia的第一個1/3期間，第一控制信號Bil"處於高 電位電壓；在柵極線期間Ia的第二個1/3期間，第二控制信號Bi2"處於高電位電壓；以及 在柵極線期間Ia的第三個1/3期間，第三控制信號Bi3〃處於高電位電壓。圖11繪示一時序圖，用以說明圖9所示的實施例在逆向(反向)掃描操作期間， 各控制電壓信號的時序。第一、第三和第四控制信號Bil〃、Bi3"和Bi4〃中的每一控制信 號包括一 AC信號，此AC信號表徵為一波形，此波形具有一高電位電壓和一低電位電壓，定 義該高電位電壓的持續時間為T，其中持續時間T滿足T= (Ta/3+2S)。而且，第一、第三和 第四控制信號Bil"、Bi3"和Bi4"彼此位移，以便第一控制信號Bil"的上升時刻比一幀 中主動掃描時間的開始時刻提前S ；第四控制信號Bi4"的上升時刻比第一控制信號Bil" 的下降時刻提前2S;第三控制信號Bi3〃的上升時刻比第四控制信號Bi4〃的下降時刻提 前2S;第三控制信號Bi3〃的下降時刻比一幀中主動掃描時間的結束時刻延遲S。第二控 制信號Bi2"包括具有低電位電壓的一 DC信號。為了實現如此配置，在柵極線期間Ia的 第一個1/3期間，第一控制信號Bil 「處於高電位電壓；在柵極線期間Ta的第二個1/3期 間，第四控制信號Bi4〃處於高電位電壓；以及在柵極線期間1的第三個1/3期間，第三控 制信號Bi3"處於高電位電壓。圖12繪示依照本發明實施例的一雙向移位寄存器的一級的電路圖。該移位寄存 器級包括七個電晶體T1-T7以及兩個電容Cl和C2。第一電晶體Tl具有一柵極、一漏極和 一源極，其柵極電性耦接至緊接的前一移位寄存器級的輸出節點，其漏極電性耦接至第一 輸入節點。第二電晶體T2具有一柵極、一漏極和一源極，其柵極電性耦接至緊接的下一移 位寄存器級的輸出節點，其漏極電性耦接至第一電晶體Tl的源極，其源極電性耦接至第二 輸入節點。第三電晶體T3具有一柵極、一漏極和一源極，其柵極電性耦接至第一電晶體Tl 的源極，其漏極電性耦接至第三輸入節點，其源極電性耦接至輸出節點。第四電晶體T4具 有一柵極、一漏極和一源極，其漏極電性耦接至第三電晶體T3的源極，其源極電性耦接至 一電壓源，以從其接收一參考電壓VSS。第五電晶體T5具有一柵極、一漏極和一源極，其柵 極電性耦接至第一電晶體Tl的源極，其漏極電性耦接至第四電晶體T4的柵極，其源極電性 耦接至該電壓源。第六電晶體T6具有一柵極、一漏極和一源極，其柵極電性耦接至第四輸 入節點，其漏極電性耦接至輸出節點，其源極電性耦接至第四電晶體T4的源極。第七晶體 管T7具有一柵極、一漏極和一源極，其柵極電性耦接至第四電晶體T4的柵極，其漏極電性耦接至第三電晶體T3的柵極，其源極電性耦接至第三電晶體T3的源極。第一電容C1電性 耦接於第三電晶體T3的柵極與輸出節點之間。第二電容C2電性耦接於第三輸入節點與第 七電晶體T7的柵極之間。在另一實施例中，如圖13所示，該移位寄存器級包括第一電晶體T1、第二電晶體 T2、第三電晶體T3、第四電晶體T4、第五電晶體T5、第六電晶體T6、第七電晶體T7、第八晶 體管T8、第九電晶體T9以及第一電容C1，其中，第一電晶體T1具有一柵極、一漏極和一源 極，其柵極電性耦接至緊接的前一移位寄存器級的輸出節點，其漏極電性耦接至第一輸入 節點；第二電晶體T2具有一柵極、一漏極和一源極，其柵極電性耦接至緊接的下一移位寄 存器級的輸出節點，其漏極電性耦接至第一電晶體T1的源極，其源極電性耦接至第二輸入 節點；第三電晶體T3具有一柵極、一漏極和一源極，其柵極電性耦接至第一電晶體T1的源 極，其漏極電性耦接至第三輸入節點，其源極電性耦接至輸出節點；第四電晶體T4具有一 柵極、一漏極和一源極，其漏極電性耦接至第三電晶體T3的源極，其源極電性耦接至一電 壓源，以從其接收一參考電壓VSS ；第五電晶體T5具有一柵極、一漏極和一源極，其柵極電 性耦接至第一電晶體T1的源極，其漏極電性耦接至第四電晶體T4的柵極，其源極電性耦接 至該電壓源；第六電晶體T6具有一柵極、一漏極和一源極，其柵極電性耦接至第四輸入節 點，其漏極電性耦接至輸出節點，其源極電性耦接至第四電晶體T4的源極；第七電晶體T7 具有一柵極、一漏極和一源極，其柵極電性耦接至第四電晶體T4的柵極，其漏極電性耦接 至第三電晶體T3的柵極，其源極電性耦接至該電壓源；第八電晶體T8具有一柵極、一漏極 和一源極，其柵極電性耦接至第三輸入節點，其漏極電性耦接至其柵極，其源極電性耦接至 第五電晶體T5的漏極；第九電晶體T9具有一柵極、一漏極和一源極，其柵極電性耦接至第 五電晶體T5的漏極，其漏極電性耦接至第八電晶體T8的漏極，其源極電性耦接至第八晶體 管T8的源極；以及第一電容C1電性耦接於第三電晶體T3的柵極與輸出節點之間。本發明的一個方面是有關於一種用來驅動雙向移位寄存器的方法，該雙向移位寄 存器具有多個移位寄存器級，這些移位寄存器級以串聯方式電性耦接，每一移位寄存器級 具有第一和第二輸入節點。在一實施例中，該方法包括下列步驟分別從第一、第二、第三和第四控制信號總 線提供第一、第二、第三和第四控制信號Bil、Bi2、Bi3和Bi4。多個移位寄存器級分組為2N 區，N為正整數，其中每區具有至少一移位寄存器級。接著，每一奇數區的每一移位寄存器 級電性耦接至第一和第二控制信號總線，以接收第一和第二控制信號Bil和Bi2，每一偶數 區的每一移位寄存器級電性耦接至第三和第四控制信號總線，以接收第三和第四控制信號 Bi3和Bi4。具體地，每第(4j+l)區中的每一移位寄存器級的第一和第二輸入節點電性耦 接至第一和第二控制信號總線，以分別接收第一和第二控制信號Bil和Bi2，每第(4j+3)區 中的每一移位寄存器級的第一和第二輸入節點電性耦接至第二和第一控制信號總線，以分
別接收第二和第一控制信號Bi2和Bil，j等於0、1、2......；每第(4j+2)區中的每一移位
寄存器級的第一和第二輸入節點電性耦接至第三和第四控制信號總線，以分別接收第三和 第四控制信號Bi3和Bi4，每第(4j+4)區中的每一移位寄存器級的第一和第二輸入節點電 性耦接至第四和第三控制信號總線，以分別接收第四和第三控制信號Bi4和Bi3。該方法更包括提供一第一時序信號CK和一第二時序信號XCK的步驟，這裡每一時 序信號包括以周期TeK和相位表徵的一 AC信號，其中第一和第二時序信號的周期基本相同，
25第一和第二時序信號的相位基本相反。該AC信號的周期TeK比一柵極線周期！^更短，其中 Ta是由一幀中的主動掃描時間定義的。此外，第一、第二、第三和第四控制信號Bil、Bi2、Bi3和Bi4中的每一控制信號包 括一 AC信號，此AC信號的波形具有一高電位電壓和一低電位電壓，定義該高電位電壓的持 續時間為T，其中持續時間T滿足T = (Tgl/4+2S)。在一實施例中，第一、第二、第三和第四控制信號Bil、Bi2、Bi3和Bi4彼此位移， 以便第一控制信號Bil的上升時刻比一幀中主動掃描時間的開始時刻提前S;第二控制信 號Bi2的上升時刻比第一控制信號Bil的下降時刻延遲(Ta/4-2S)；第三控制信號Bi3的 上升時刻比第二控制信號Bi2的下降時刻提前(Ta/2+2S)；第四控制信號Bi4的上升時刻 比第三控制信號Bi3的下降時刻延遲(Ta/4-2S)；以及第四控制信號Bi4的下降時刻比一 幀中主動掃描時間的結束時刻延遲S。因此，移位寄存器工作於順向掃描操作中。在另一實施例中，第一、第二、第三和第四控制信號Bil、Bi2、Bi3和Bi4彼此位移， 以便第一控制信號Bil的上升時刻比一幀中主動掃描時間的開始時刻延遲(Ta/4-S)；第二 控制信號Bi2的上升時刻比第一控制信號Bil的下降時刻延遲(Ta/4-2S)；第二控制信號 Bi2的下降時刻比一幀中主動掃描時間的結束時刻延遲S;第三控制信號Bi3的上升時刻比 一幀中主動掃描時間的開始時刻提前S ；以及第四控制信號Bi4的上升時刻比第三控制信 號Bi3的下降時刻延遲(Ta/4-2S)。因此，移位寄存器工作在逆向掃描操作中。本發明的另一方面是有關於一種用來驅動移位寄存器的方法，該移位寄存器具有 多個移位寄存器級，這些移位寄存器級以串聯方式電性耦接，每一移位寄存器級具有第一 和第二輸入節點。在一實施例中，該方法包括下列步驟分別從第一、第二、第三和第四控制 信號總線提供第一、第二、第三和第四控制信號Bil、Bi2、Bi3和Bi4 ；將多個移位寄存器級 劃分為(2N+1)區，N為正整數，其中每區具有至少一移位寄存器級；電性耦接每一奇數區的 每一移位寄存器級至第一和第三控制信號總線，以接收第一和第三控制信號Bil和Bi3，且 電性耦接每一偶數區的每一移位寄存器級至第二和第四控制信號總線，以接收第二和第四 控制信號Bi2和Bi4。此外，執行耦接步驟，以便每第(4j+l)區中的每一移位寄存器級的第一和第二輸 入節點電性耦接至第一和第三控制信號總線，以分別接收第一和第三控制信號Bil和Bi3， 每第(4j+3)區中的每一移位寄存器級的第一和第二輸入節點電性耦接至第三和第一控制
信號總線，以分別接收第三和第一控制信號Bi3和Bil，j等於0、1、2......；每第(4j+2)區
中的每一移位寄存器級的第一和第二輸入節點電性耦接至第二和第四控制信號總線，以分 別接收第二和第四控制信號Bi2和Bi4，每第(4j+4)區中的每一移位寄存器級的第一和第 二輸入節點電性耦接至第四和第二控制信號總線，以分別接收第四和第二控制信號Bi4和 Bi2。第一、第二、第三和第四控制信號Bil、Bi2、Bi3和Bi4適用於分別控制順向掃描操 作或逆向掃描操作中的移位寄存器的對應區。在順向掃描操作期間，第一、第二和第三控制信號Bil、Bi2和Bi3中的每一控制 信號包括一 AC信號，此AC信號的波形具有一高電位電壓和一低電位電壓，定義該高電位電 壓的持續時間為T，其中持續時間T滿足T = (Ta/3+2S)，其中，第一、第二和第三控制信號 Bil、Bi2和Bi3彼此位移，以便第一控制信號Bil的上升時刻比一幀中主動掃描時間的開始時刻提前S ；第二控制信號Bi2的上升時刻比第一控制信號Bil的下降時刻提前2S ；第三 控制信號Bi3的上升時刻比第二控制信號Bi2的下降時刻提前2S ；第三控制信號Bi3的下 降時刻比一幀中主動掃描時間的結束時刻延遲S。第四控制信號Bi4包括具有低電位電壓 的一 DC信號。在逆向掃描操作期間，第一、第三和第四控制信號Bil、Bi3和Bi4中的每一控制 信號包括一 AC信號，此AC信號的波形具有一高電位電壓和一低電位電壓，定義該高電位電 壓的持續時間為T，其中持續時間T滿足T= (Ta/3+2S)，其中，第一、第三和第四控制信號 Bil、Bi3和Bi4彼此位移，以便第一控制信號Bil的上升時刻比一幀中主動掃描時間的開 始時刻提前S ；第四控制信號Bi4的上升時刻比第一控制信號Bil的下降時刻提前2S ；第三 控制信號Bi3的上升時刻比第四控制信號Bi4的下降時刻提前2S ；第三控制信號Bi3的下 降時刻比一幀中主動掃描時間的結束時刻延遲S。第二控制信號Bi2包括具有低電位電壓 的一 DC信號。利用所揭露的雙向移位寄存器中的各控制信號，可以啟動低頻信號交換並保持雙 向掃描，從而減小電壓應力和提升可靠度。選擇和描述實施例及其相應的配置，以解釋本發明的原理和它們的實踐應用，從 而使本領域的其他技術人員利用本發明和各種實施例及其修改方式適用於特定的使用。在 不偏離本發明所屬的精神和範圍的情形下，可替代的實施例對於本領域的技術人員來說將 會顯而易見。因此，本發明的範圍由後附的申請專利範圍來限定，而不是由這裡所描述的上 述說明與示意性實施例來限定。當然，本發明還可有其它多種實施例，在不背離本發明精神及其實質的情況下，熟 悉本領域的技術人員當可根據本發明作出各種相應的改變和變形，但這些相應的改變和變 形都應屬於本發明所附的權利要求的保護範圍。
權利要求
一種移位寄存器，其特徵在於，包括第一、第二、第三、第四控制信號總線，以分別提供第一、第二、第三和第四控制信號Bi1、Bi2、Bi3和Bi4；以及多個移位寄存器級，這些移位寄存器級以串聯方式電性耦接，每一移位寄存器級具有一第一輸入節點、一第二輸入節點和一輸出節點，其中這些移位寄存器級分組為一第一區和一第二區，該第一區中的每一移位寄存器級的該第一和第二輸入節點電性耦接至該第一和第二控制信號總線，以分別接收該第一和第二控制信號Bi1和Bi2，並且其中該第二區中的每一移位寄存器級的該第一和第二輸入節點電性耦接至該第三和第四控制信號總線，以分別接收該第三和第四控制信號Bi3和Bi4。
2.根據權利要求1所述的移位寄存器，其特徵在於，每一移位寄存器級還具有第三和 第四輸入節點，該第三和第四輸入節點被配置用來分別接收一第一時序信號CK和一第二 時序信號XCK，其中，每一時序信號包括以周期1 和相位表徵的一 AC信號，並且其中該第一 和第二時序信號的周期基本相同，該第一和第二時序信號的相位基本相反，其中該AC信號 的該周期Tck比一柵極線周期Ia更短，該柵極線周期Ia由一幀中的主動掃描時間來定義。
3.根據權利要求2所述的移位寄存器，其特徵在於，該第一和第二控制信號Bi1和Bi2 以及該第三和第四控制信號Bi3和Bi4適用於分別控制一順向掃描操作或一逆向掃描操作 中的該移位寄存器的該第一區和該第二區。
4.根據權利要求3所述的移位寄存器，其特徵在於，在該順向掃描操作期間，該第一和第三控制信號Bil和Bi3中的每一控制信號包括一 AC信號，此AC信號的波 形具有一高電位電壓和一低電位電壓，且定義該高電位電壓的持續時間為T，其中持續時間 T滿足T = (Tgl/2+2S)，並且其中第三控制信號Bi3是從第一控制信號Bil位移Τα/2而得， 以便第一控制信號Bil的上升時刻比一幀中主動掃描時間的開始時刻提前重疊時間2S的 一半，其中重疊時間2S是第一控制信號Bil和第三控制信號Bi3之間的重疊時間，第三控 制信號Bi3的下降時刻比一幀中主動掃描時間的結束時刻延遲重疊時間2S的一半；以及該第二和第四控制信號Bi2和Bi4中的每一控制信號包括具有低電位電壓的一 DC信號。
5.根據權利要求3所述的移位寄存器，其其特徵在於，在該逆向掃描操作期間，該第一和第三控制信號Bil和Bi3中的每一控制信號包括具有低電位電壓的一 DC信 號；以及該第二和第四控制信號Bi2和Bi4中的每一控制信號包括一 AC信號，此AC信號的波 形具有一高電位電壓和一低電位電壓，定義該高電位電壓的持續時間為T，其中持續時間T 滿足T = (Tgl/2+2S)，並且其中第二控制信號Bi2是從第四控制信號Bi4位移Τα/2而得， 以便第四控制信號Bi4的上升時刻比一幀中主動掃描時間的開始時刻提前重疊時間2S的 一半，第二控制信號Bi2的下降時刻比一幀中主動掃描時間的結束時刻延遲重疊時間2S的 一半。
6.根據權利要求2所述的移位寄存器，其特徵在於，每一移位寄存器級包括一第一電晶體Tl，具有一柵極、一漏極和一源極，該第一電晶體的柵極電性耦接至緊接的前一移位寄存器級的輸出節點，該第一電晶體的漏極電性耦接至第一輸入節點；一第二電晶體T2，具有一柵極、一漏極和一源極，該第二電晶體的柵極電性耦接至緊接的下一移位寄存器級的輸出節點，該第二電晶體的漏極電性耦接至第一電晶體Tl的源極， 該第二電晶體的源極電性耦接至第二輸入節點；一第三電晶體T3，具有一柵極、一漏極和一源極，該第三電晶體的柵極電性耦接至第一 電晶體Tl的源極，該第三電晶體的漏極電性耦接至第三輸入節點，該第三電晶體的源極電 性耦接至輸出節點；以及一控制電路，電性耦接至該第一、第二和第三電晶體Tl、T2和T3。
7.根據權利要求6所述的移位寄存器，其特徵在於，該控制電路包括一第四電晶體T4，具有一柵極、一漏極和一源極，該第四電晶體的漏極電性耦接至第三 電晶體T3的源極，該第四電晶體的源極電性耦接至一電壓源，以從其接收一參考電壓VSS;一第五電晶體T5，具有一柵極、一漏極和一源極，該第五電晶體的柵極電性耦接至第一 電晶體Tl的源極，該第五電晶體的漏極電性耦接至第四電晶體T4的柵極，該第五電晶體的 源極電性耦接至該電壓源；一第六電晶體T6，具有一柵極、一漏極和一源極，該第六電晶體的柵極電性耦接至第四 輸入節點，該第六電晶體的漏極電性耦接至輸出節點，該第六電晶體的源極電性耦接至第 四電晶體T4的源極；一第七電晶體T7，具有一柵極、一漏極和一源極，該第七電晶體的柵極電性耦接至第四 電晶體T4的柵極，該第七電晶體的漏極電性耦接至第三電晶體T3的柵極，該第七電晶體的 源極電性耦接至第三電晶體T3的源極；一第一電容Cl，電性耦接於該第三電晶體T3的柵極與該輸出節點之間；以及 一第二電容C2，電性耦接於該第三輸入節點與該第七電晶體T7的柵極之間。
8.根據權利要求6所述的移位寄存器，其特徵在於，該控制電路包括一第四電晶體T4，具有一柵極、一漏極和一源極，該第四電晶體的漏極電性耦接至第三 電晶體T3的源極，該第四電晶體的源極電性耦接至一電壓源，以從其接收一參考電壓VSS ； 一第五電晶體T5，具有一柵極、一漏極和一源極，該第五電晶體的柵極電性耦接至第一 電晶體Tl的源極，該第五電晶體的漏極電性耦接至第四電晶體T4的柵極，該第五電晶體的 源極電性耦接至該電壓源；一第六電晶體T6，具有一柵極、一漏極和一源極，該第六電晶體的柵極電性耦接至第四 輸入節點，該第六電晶體的漏極電性耦接至輸出節點，該第六電晶體的源極電性耦接至第 四電晶體T4的源極；一第七電晶體T7，具有一柵極、一漏極和一源極，該第七電晶體的柵極電性耦接至第四 電晶體T4的柵極，該第七電晶體的漏極電性耦接至第三電晶體T3的柵極，該第七電晶體的 源極電性耦接至該電壓源；一第八電晶體T8，具有一柵極、一漏極和一源極，該第八電晶體的柵極電性耦接至第三 輸入節點，該第八電晶體的漏極和柵極電性耦接，該第八電晶體的源極電性耦接至第五晶 體管T5的漏極；一第九電晶體T9，具有一柵極、一漏極和一源極，該第九電晶體的柵極電性耦接至第五 電晶體T5的漏極，該第九電晶體的漏極電性耦接至第八電晶體T8的漏極，該第九電晶體的 源極電性耦接至第八電晶體T8的源極；以及一第一電容Cl，電性耦接於該第三電晶體T3的柵極與該輸出節點之間。
9.一種移位寄存器，其特徵在於，包括第一、第二、第三和第四控制信號總線，用以分別提供第一、第二、第三和第四控制信號 Bil、Bi2、Bi3 和 Bi4 ；以及多個移位寄存器級，這些移位寄存器級以串聯方式電性耦接，每一移位寄存器級具有 一第一輸入節點、一第二輸入節點和一輸出節點，其中這些移位寄存器級分組為2N區，N為 正整數，每區具有至少一移位寄存器級，每一奇數區的每一移位寄存器級電性耦接至第一 和第二控制信號總線，用以接收第一和第二控制信號Bil和Bi2 ；並且其中每一偶數區的每 一移位寄存器級電性耦接至第三和第四控制信號總線，用以接收第三和第四控制信號Bi3 和 Bi4。
10.根據權利要求9所述的移位寄存器，其特徵在於，每第(4j+l)區中的每一移位寄存器級的第一和第二輸入節點電性耦接至第一和第二 控制信號總線，以分別接收第一和第二控制信號Bil和Bi2，其中每第(4j+3)區中的每一移 位寄存器級的第一和第二輸入節點電性耦接至第二和第一控制信號總線，以分別接收第二 和第一控制信號Bi2和Bil，j等於0、1、2......；以及其中每第(4j+2)區中的每一移位寄存器級的第一和第二輸入節點電性耦接至第三和 第四控制信號總線，以分別接收第三和第四控制信號Bi3和Bi4，其中每第(4j+4)區中的每 一移位寄存器級的第一和第二輸入節點電性耦接至第四和第三控制信號總線，以分別接收 第四和第三控制信號Bi4和Bi3。
11.根據權利要求9所述的移位寄存器，其特徵在於，每一移位寄存器級還具有第三和 第四輸入節點，該第三和第四輸入節點被配置用來分別接收一第一時序信號CK和一第二 時序信號XCK，其中，每一時序信號包括以周期1 和相位表徵的一 AC信號，並且其中該第一 和第二時序信號的周期基本相同，該第一和第二時序信號的相位基本相反，其中該AC信號 的該周期Tck比一柵極線周期Ia更短，該柵極線周期Ia由一幀中的主動掃描時間來定義。
12.根據權利要求11所述的移位寄存器，其特徵在於，該第一、第二、第三和第四控制 信號Bil、Bi2、Bi3和Bi4適用於分別控制一順向掃描操作或一逆向掃描操作的該移位寄存 器中的對應區。
13.根據權利要求12所述的移位寄存器，其特徵在於，第一、第二、第三和第四控制 信號Bil、Bi2、Β 3和Bi4中的每一控制信號包括一 AC信號，此AC信號的波形具有一高 電位電壓和一低電位電壓，定義該高電位電壓的持續時間為T，其中持續時間T滿足T = (Tgl/4+2S),2S為第一控制信號Bil和第三控制信號Bi3之間的重疊時間。
14.根據權利要求13所述的移位寄存器，其特徵在於，在該順向掃描操作期間，該第 一、第二、第三和第四控制信號Bil、Bi2、Bi3和Bi4彼此位移，以便該第一控制信號Bil的上升時刻比一幀中主動掃描時間的開始時刻提前重疊時間2S 的一半；該第二控制信號Bi2的上升時刻比該第一控制信號Bil的下降時刻延遲(Ta/4-2S)；該第三控制信號Bi3的上升時刻比該第二控制信號Bi2的下降時刻提前(Ta/2+2S)；該第四控制信號Bi4的上升時刻比該第三控制信號Bi3的下降時刻延遲(Ta/4-2S)以及該第四控制信號Bi4的下降時刻比一幀中主動掃描時間的結束時刻延遲重疊時間2S的一半。
15.根據權利要求13所述的移位寄存器，其特徵在於，在該逆向掃描操作期間，該第 一、第二、第三和第四控制信號Bil、Bi2、Bi3和Bi4彼此位移，以便該第一控制信號Bil的上升時刻比一幀中主動掃描時間的開始時刻延遲(Ta/4-S)； 該第二控制信號Bi2的上升時刻比該第一控制信號Bil的下降時刻延遲(Ta/4-2S)； 該第二控制信號Bi2的下降時刻比一幀中主動掃描時間的結束時刻延遲重疊時間2S 的一半；該第三控制信號Bi3的上升時刻比一幀中主動掃描時間的開始時刻提前重疊時間2S 的一半；以及該第四控制信號Bi4的上升時刻比該第三控制信號Bi3的下降時刻延遲(Ta/4-2S)。
16.根據權利要求11所述的移位寄存器，其特徵在於，每一移位寄存器級包括 一第一電晶體Tl，具有一柵極、一漏極和一源極，該第一電晶體的柵極電性耦接至緊接的前一移位寄存器級的輸出節點，該第一電晶體的漏極電性耦接至第一輸入節點；一第二電晶體T2，具有一柵極、一漏極和一源極，該第二電晶體的柵極電性耦接至緊接 的下一移位寄存器級的輸出節點，該第二電晶體的漏極電性耦接至第一電晶體Tl的源極， 以及該第二電晶體的源極電性耦接至第二輸入節點；一第三電晶體T3，具有一柵極、一漏極和一源極，該第三電晶體的柵極電性耦接至第一 電晶體Tl的源極，該第三電晶體的漏極電性耦接至第三輸入節點，以及該第三電晶體的源 極電性耦接至輸出節點；以及一控制電路，電性耦接至該第一、第二和第三電晶體Tl、T2和T3。
17.根據權利要求16所述的移位寄存器，其特徵在於，該控制電路包括一第四電晶體T4，具有一柵極、一漏極和一源極，該第四電晶體的漏極電性耦接至第三 電晶體T3的源極，該第四電晶體的源極電性耦接至一電壓源，以從其接收一參考電壓VSS;一第五電晶體T5，具有一柵極、一漏極和一源極，該第五電晶體的柵極電性耦接至第一 電晶體Tl的源極，該第五電晶體的漏極電性耦接至第四電晶體T4的柵極，以及該第五晶體 管的源極電性耦接至該電壓源；一第六電晶體T6，具有一柵極、一漏極和一源極，該第六電晶體的柵極電性耦接至第四 輸入節點，該第六電晶體的漏極電性耦接至輸出節點，以及該第六電晶體的源極電性耦接 至第四電晶體T4的源極；一第七電晶體T7，具有一柵極、一漏極和一源極，該第七電晶體的柵極電性耦接至第四 電晶體T4的柵極，該第七電晶體的漏極電性耦接至第三電晶體T3的柵極，以及該第七晶體 管的源極電性耦接至第三電晶體T3的源極；一第一電容Cl，電性耦接於該第三電晶體T3的柵極與該輸出節點之間；以及 一第二電容C2，電性耦接於該第三輸入節點與該第七電晶體T7的柵極間。
18.根據權利要求16所述的移位寄存器，其特徵在於，該控制電路包括一第四電晶體T4，具有一柵極、一漏極和一源極，該第四電晶體的漏極電性耦接至第三 電晶體T3的源極，該第四電晶體的源極電性耦接至一電壓源，以從其接收一參考電壓VSS ； 一第五電晶體T5，具有一柵極、一漏極和一源極，該第五電晶體的柵極電性耦接至第一 電晶體Tl的源極，該第五電晶體的漏極電性耦接至第四電晶體T4的柵極，以及該第五電晶體的源極電性耦接至該電壓源；一第六電晶體T6，具有一柵極、一漏極和一源極，該第六電晶體的柵極電性耦接至第四 輸入節點，該第六電晶體的漏極電性耦接至輸出節點，以及該第六電晶體的源極電性耦接 至第四電晶體T4的源極；一第七電晶體T7，具有一柵極、一漏極和一源極，該第七電晶體的柵極電性耦接至第四 電晶體T4的柵極，該第七電晶體的漏極電性耦接至第三電晶體T3的柵極，以及該第七晶體 管的源極電性耦接至該電壓源；一第八電晶體T8，具有一柵極、一漏極和一源極，該第八電晶體的柵極電性耦接至第三 輸入節點，該第八電晶體的漏極和柵極電性耦接，以及該第八電晶體的源極電性耦接至第 五電晶體T5的漏極；一第九電晶體T9，具有一柵極、一漏極和一源極，該第九電晶體的柵極電性耦接至第五 電晶體T5的漏極，該第九電晶體的漏極電性耦接至第八電晶體T8的漏極，以及該第九晶體 管的源極電性耦接至第八電晶體T8的源極；以及一第一電容Cl，電性耦接於該第三電晶體T3的柵極與該輸出節點之間。
19.一種用來驅動移位寄存器的方法，其特徵在於，該移位寄存器具有多個移位寄存器 級，這些移位寄存器級以串聯方式電性耦接，每一移位寄存器級具有第一和第二輸入節點， 包括步驟分別從第一、第二、第三和第四控制信號總線提供第一、第二、第三和第四控制信號 Bil、Bi2、Bi3 和 Bi4 ；將這些移位寄存器級劃分成2N區，N為正整數，其中每區具有至少一移位寄存器級；以及電性耦接每一奇數區的每一移位寄存器級至第一和第二控制信號總線，以接收第一和 第二控制信號Bil和Bi2，且電性耦接每一偶數區的每一移位寄存器級至第三和第四控制 信號總線，以接收第三和第四控制信號Bi3和Bi4。
20.根據權利要求19所述的方法，其特徵在於，執行該耦接步驟，以便每第(4j+l)區中的每一移位寄存器級的第一和第二輸入節點電性耦接至第一和第二 控制信號總線，以分別接收第一和第二控制信號Bil和Bi2，且每第(4j+3)區中的每一移位 寄存器級的第一和第二輸入節點電性耦接至第二和第一控制信號總線，以分別接收第二和 第一控制信號Bi2和Bil，j等於0、1、2......；以及每第(4j+2)區中的每一移位寄存器級的第一和第二輸入節點電性耦接至第三和第四 控制信號總線，以分別接收第三和第四控制信號Bi3和Bi4，且每第(4j+4)區中的每一移位 寄存器級的第一和第二輸入節點電性耦接至第四和第三控制信號總線，以分別接收第四和 第三控制信號Bi4和Bi3。
21.根據權利要求19所述的方法，其特徵在於，更包括提供一第一時序信號CK和一第 二時序信號XCK的步驟，其中，每一時序信號包括以周期Tcx和相位表徵的一 AC信號，該第 一和第二時序信號的周期基本相同，該第一和第二時序信號的相位基本相反，其中該AC信 號的該周期Tcx比一柵極線周期Ia更短，該柵極線周期Ta由一幀中的主動掃描時間來定 義。
22.根據權利要求21所述的方法，其特徵在於，該第一、第二、第三和第四控制信號Bil、Bi2、Bi3和Bi4適用於分別控制一順向掃描操作或一逆向掃描操作的該移位寄存器中 的對應區。
23.根據權利要求22所述的方法，其特徵在於，第一、第二、第三和第四控制信號Bil、 Bi2、Β 3和Bi4中的每一控制信號包括一 AC信號，此AC信號的波形具有一高電位電壓和 一低電位電壓，定義該高電位電壓的持續時間為T，其中持續時間T滿足T= (Tgl/4+2S),2S 是第一控制信號Bil和第三控制信號Bi3之間的重疊時間。
24.根據權利要求23所述的方法，其特徵在於，該第一、第二、第三和第四控制信號 Bil、Bi2、Bi3和Bi4彼此位移，以便該第一控制信號Bil的上升時刻比一幀中主動掃描時間的開始時刻提前重疊時間2S 的一半；該第二控制信號Bi2的上升時刻比該第一控制信號Bil的下降時刻延遲(Ta/4-2S)； 該第三控制信號Bi3的上升時刻比該第二控制信號Bi2的下降時刻提前(Ta/2+2S)； 該第四控制信號Bi4的上升時刻比該第三控制信號Bi3的下降時刻延遲(Ta/4-2S)；以及該第四控制信號Bi4的下降時刻比一幀中主動掃描時間的結束時刻延遲S， 其中，該移位寄存器工作於該順向掃描操作中。
25.根據權利要求23所述的方法，其特徵在於，該第一、第二、第三和第四控制信號 Bil、Bi2、Bi3和Bi4彼此位移，以便該第一控制信號Bil的上升時刻比一幀中主動掃描時間的開始時刻延遲(Ta/4-S)； 該第二控制信號Bi2的上升時刻比該第一控制信號Bil的下降時刻延遲(Ta/4-2S)； 該第二控制信號Bi2的下降時刻比一幀中主動掃描時間的結束時刻延遲S ； 該第三控制信號Bi3的上升時刻比一幀中主動掃描時間的開始時刻提前S ；以及 該第四控制信號Bi4的上升時刻比該第三控制信號Bi3的下降時刻延遲(Ta/4-2S)， 其中，該移位寄存器工作於該逆向掃描操作中。
26.一種移位寄存器，其特徵在於，包括第一、第二、第三和第四控制信號總線，用以分別提供第一、第二、第三和第四控制信號 Bil、Bi2、Bi3 和 Bi4 ；以及多個移位寄存器級，這些移位寄存器級以串聯方式電性耦接，每一移位寄存器級具有 一第一輸入節點、一第二輸入節點和一輸出節點，其中這些移位寄存器級分組為(2N+1) 區，N為正整數，每區具有至少一移位寄存器級，每一奇數區的每一移位寄存器級電性耦接 至第一和第三控制信號總線，用以接收第一和第三控制信號Bil和Bi3 ；並且其中每一偶數 區的每一移位寄存器級電性耦接至第二和第四控制信號總線，用以接收第二和第四控制信 號 Β 2 和 Bi4。
27.根據權利要求26所述的移位寄存器，其特徵在於，其中每第(4j+l)區中的每一移位寄存器級的第一和第二輸入節點電性耦接至第一和 第三控制信號總線，以分別接收第一和第三控制信號Bil和Bi3，其中每第(4j+3)區中的每 一移位寄存器級的第一和第二輸入節點電性耦接至第三和第一控制信號總線，以分別接收第三和第一控制信號Bi3和Bil，j等於0、1、2......；以及其中每第(4j+2)區中的每一移位寄存器級的第一和第二輸入節點電性耦接至第二和第四控制信號總線，以分別接收第二和第四控制信號Bi2和Bi4，其中每第(4j+4)區中的每 一移位寄存器級的第一和第二輸入節點電性耦接至第四和第二控制信號總線，以分別接收 第四和第二控制信號Bi4和Bi2。
28.根據權利要求26所述的移位寄存器，其特徵在於，每一移位寄存器級還具有第三 和第四輸入節點，該第三和第四輸入節點被配置用來分別接收一第一時序信號CK和一第 二時序信號XCK，其中，每一時序信號包括以周期1 和相位表徵的一AC信號，並且其中該第 一和第二時序信號的周期基本相同，該第一和第二時序信號的相位基本相反，其中該AC信 號的該周期Tcx比一柵極線周期Ia更短，該柵極線周期Ta由一幀中的主動掃描時間來定 義。
29.根據權利要求28所述的移位寄存器，其特徵在於，該第一、第二、第三和第四控制 信號Bil、Bi2、Bi3和Bi4適用於分別控制一順向掃描操作或一逆向掃描操作中的該移位寄 存器的對應區。
30.根據權利要求29所述的移位寄存器，其特徵在於，在該順向掃描操作期間，第一、 第二和第三控制信號Bil、Bi2和Bi3中的每一控制信號包括一 AC信號，此AC信號的波形 具有一高電位電壓和一低電位電壓，定義該高電位電壓的持續時間為T，其中持續時間T滿 足T = (Tgl/3+2S),2S為第一控制信號Bil和第二控制信號Bi2之間的重疊時間，該第一、 第二和第三控制信號Bil、Bi2和Bi3彼此位移，以便該第一控制信號Bil的上升時刻比一幀中主動掃描時間的開始時刻提前S ； 該第二控制信號Bi2的上升時刻比該第一控制信號Bil的下降時刻提前2S ； 該第三控制信號Bi3的上升時刻比該第二控制信號Bi2的下降時刻提前2S ；以及 該第三控制信號Bi3的下降時刻比一幀中主動掃描時間的結束時刻延遲S, 其中，該第四控制信號Bi4包括具有低電位電壓的一 DC信號。
31.根據權利要求29所述的移位寄存器，其特徵在於，在該逆向掃描操作期間，第一、 第三和第四控制信號Bil、Bi3和Bi4中的每一控制信號包括一 AC信號，此AC信號的波形 具有一高電位電壓和一低電位電壓，定義該高電位電壓的持續時間為T，其中持續時間T滿 足T = (Ta/3+2S)，2S為第一控制信號Bil和第四控制信號Bi4之間的重疊時間，以便該第一控制信號Bil的上升時刻比一幀中主動掃描時間的開始時刻提前S ； 該第四控制信號Bi4的上升時刻比該第一控制信號Bil的下降時刻提前2S ； 該第三控制信號Bi3的上升時刻比該第四控制信號Bi4的下降時刻提前2S ； 該第三控制信號Bi3的下降時刻比一幀中主動掃描時間的結束時刻延遲S ；以及 其中，該第二控制信號Bi2包括具有低電位電壓的一 DC信號。
32.根據權利要求28所述的移位寄存器，其特徵在於，每一移位寄存器級包括 一第一電晶體Tl，具有一柵極、一漏極和一源極，該第一電晶體的柵極電性耦接至緊接的前一移位寄存器級的輸出節點，該第一電晶體的漏極電性耦接至第一輸入節點；一第二電晶體T2，具有一柵極、一漏極和一源極，該第二電晶體的柵極電性耦接至緊接 的下一移位寄存器級的輸出節點，該第二電晶體的漏極電性耦接至第一電晶體Tl的源極， 該第二電晶體的源極電性耦接至第二輸入節點；一第三電晶體T3，具有一柵極、一漏極和一源極，該第三電晶體的柵極電性耦接至第一 電晶體Tl的源極，該第三電晶體的漏極電性耦接至第三輸入節點，該第三電晶體的源極電性耦接至輸出節點；以及一控制電路，電性耦接至該第一、第二和第三電晶體T1、T2和Τ3。
33.根據權利要求32所述的移位寄存器，其特徵在於，該控制電路包括一第四電晶體Τ4，具有一柵極、一漏極和一源極，該第四電晶體的漏極電性耦接至第三 電晶體Τ3的源極，該第四電晶體的源極電性耦接至一電壓源，以從其接收一參考電壓VSS ； 一第五電晶體Τ5，具有一柵極、一漏極和一源極，該第五電晶體的柵極電性耦接至第一 電晶體Tl的源極，該第五電晶體的漏極電性耦接至第四電晶體Τ4的柵極，該第五電晶體的 源極電性耦接至該電壓源；一第六電晶體Τ6，具有一柵極、一漏極和一源極，該第六電晶體的柵極電性耦接至第四 輸入節點，該第六電晶體的漏極電性耦接至輸出節點，該第六電晶體的源極電性耦接至第 四電晶體Τ4的源極；一第七電晶體Τ7，具有一柵極、一漏極和一源極，該第七電晶體的柵極電性耦接至第四 電晶體Τ4的柵極，該第七電晶體的漏極電性耦接至第三電晶體Τ3的柵極，該第七電晶體的 源極電性耦接至第三電晶體Τ3的源極；一第一電容Cl，電性耦接於該第三電晶體Τ3的柵極與該輸出節點之間；以及 一第二電容C2，電性耦接於該第三輸入節點與該第七電晶體Τ7的柵極間。
34.根據權利要求32所述的移位寄存器，其特徵在於，該控制電路包括一第四電晶體Τ4，具有一柵極、一漏極和一源極，該第四電晶體的漏極電性耦接至第三 電晶體Τ3的源極，該第四電晶體的源極電性耦接至一電壓源，以從其接收一參考電壓VSS ； 一第五電晶體Τ5，具有一柵極、一漏極和一源極，該第五電晶體的柵極電性耦接至第一 電晶體Tl的源極，該第五電晶體的漏極電性耦接至第四電晶體Τ4的柵極，該第五電晶體的 源極電性耦接至該電壓源；一第六電晶體Τ6，具有一柵極、一漏極和一源極，該第六電晶體的柵極電性耦接至第四 輸入節點，該第六電晶體的漏極電性耦接至輸出節點，該第六電晶體的源極電性耦接至第 四電晶體Τ4的源極；一第七電晶體Τ7，具有一柵極、一漏極和一源極，該第七電晶體的柵極電性耦接至第四 電晶體Τ4的柵極，該第七電晶體的漏極電性耦接至第三電晶體Τ3的柵極，該第七電晶體的 源極電性耦接至該電壓源；一第八電晶體Τ8，具有一柵極、一漏極和一源極，該第八電晶體的柵極電性耦接至第三 輸入節點，該第八電晶體的漏極和柵極電性耦接，該第八電晶體的源極電性耦接至第五晶 體管Τ5的漏極；一第九電晶體Τ9，具有一柵極、一漏極和一源極，該第九電晶體的柵極電性耦接至第五 電晶體Τ5的漏極，該第九電晶體的漏極電性耦接至第八電晶體Τ8的漏極，該第九電晶體的 源極電性耦接至第八電晶體Τ8的源極；以及一第一電容Cl，電性耦接於該第三電晶體Τ3的柵極與該輸出節點之間。
35.一種用來驅動移位寄存器的方法，其特徵在於，該移位寄存器具有多個移位寄存器 級，這些移位寄存器級以串聯方式電性耦接，每一移位寄存器級具有第一和第二輸入節點， 該方法包括分別從第一、第二、第三和第四控制信號總線提供第一、第二、第三和第四控制信號Bil、Bi2、Bi3 和 Bi4 ；將這些移位寄存器級劃分成(2N+1)區，N為正整數，其中每區具有至少一移位寄存器 級；以及電性耦接每一奇數區的每一移位寄存器級至第一和第三控制信號總線，以接收第一和 第三控制信號Bil和Bi3，且電性耦接每一偶數區的每一移位寄存器級至第二和第四控制 信號總線，以接收第二和第四控制信號Bi2和Bi4。
36.根據權利要求35所述的方法，其特徵在於，執行該耦接步驟，以便每第(4j+l)區中 的每一移位寄存器級的第一和第二輸入節點電性耦接至第一和第三控制信號總線，以分別 接收第一和第三控制信號Bil和Bi3，並且每第(4j+3)區中的每一移位寄存器級的第一和 第二輸入節點電性耦接至第三和第一控制信號總線，以分別接收第三和第一控制信號Bi3 和Bil，j等於0、1、2......；以及每第(4j+2)區中的每一移位寄存器級的第一和第二輸入節點電性耦接至第二和第四 控制信號總線，以分別接收第二和第四控制信號Bi2和Bi4，並且每第(4j+4)區中的每一移 位寄存器級的第一和第二輸入節點電性耦接至第四和第二控制信號總線，以分別接收第四 和第二控制信號Bi4和Bi2。
37.根據權利要求35所述的方法，其特徵在於，更包括提供一第一時序信號CK和一第 二時序信號XCK的步驟，其中，每一時序信號包括以周期Tcx和相位表徵的一 AC信號，並且 其中該第一和第二時序信號的周期基本相同，該第一和第二時序信號的相位基本相反，其 中該AC信號的該周期Τ。κ比一柵極線周期！^更短，該柵極線周期Ta由一幀中的主動掃描 時間來定義。
38.根據權利要求37所述的方法，其特徵在於，該第一、第二、第三和第四控制信號 Bil、Bi2、Bi3和Bi4適用於分別控制一順向掃描操作或一逆向掃描操作中的該移位寄存器 的對應區。
39.根據權利要求38所述的方法，其特徵在於，在該順向掃描操作期間，第一、第二和 第三控制信號Bi 1、Bi2和Bi3中的每一控制信號包括一 AC信號，此AC信號的波形具有一 高電位電壓和一低電位電壓，定義該高電位電壓的持續時間為T，其中持續時間T滿足T = (Tgl/3+2S),2S是第一控制信號Bil和第二控制信號Bi2之間的重疊時間，其中，該第一、第 二和第三控制信號Bil、Bi2和Bi3彼此位移，以便該第一控制信號Bil的上升時刻比一幀中主動掃描時間的開始時刻提前S ；該第二控制信號Bi2的上升時刻比該第一控制信號Bil的下降時刻提前2S ；該第三控制信號Bi3的上升時刻比該第二控制信號Bi2的下降時刻提前2S ；以及該第三控制信號Bi3的下降時刻比一幀中主動掃描時間的結束時刻延遲S,其中，該第四控制信號Bi4包括具有低電位電壓的一 DC信號。
40.根據權利要求38所述的方法，其特徵在於，在該逆向掃描操作期間，第一、第三和 第四控制信號Bi 1、Bi3和Bi4中的每一控制信號包括一 AC信號，此AC信號的波形具有一 高電位電壓和一低電位電壓，定義該高電位電壓的持續時間為T，其中持續時間T滿足T = (Tgl/3+2S),2S是第一控制信號Bil和第四控制信號Bi4之間的重疊時間，其中，該第一、第 三和第四控制信號Bil、Bi3和Bi4彼此位移，以便該第一控制信號Bil的上升時刻比一幀中主動掃描時間的開始時刻提前S ；該第四控制信號Bi4的上升時刻比該第一控制信號Bil的下降時刻提前2S ； 該第三控制信號Bi3的上升時刻比該第四控制信號Bi4的下降時刻提前2S ；以及 該第三控制信號Bi3的下降時刻比一幀中主動掃描時間的結束時刻延遲S, 其中，該第二控制信號Bi2包括具有低電位電壓的一 DC信號。
全文摘要
本發明涉及一雙向移位寄存器，包括第一、第二、第三和第四控制信號總線以及數個移位寄存器級，其中第一、第二、第三和第四控制信號總線提供第一、第二、第三和第四控制信號，數個移位寄存器級以串聯方式電性耦接，每一移位寄存器級具有第一輸入節點和第二輸入節點，上述移位寄存器級分組為第一區和第二區，第一區中每一移位寄存器級的第一和第二輸入節點電性耦接至第一和第二控制信號總線，以分別接收第一和第二控制信號，且第二區中每一移位寄存器級的第一和第二輸入節點電性耦接至第三和第四控制信號總線，以分別接收第三和第四控制信號。本發明同時涉及一種雙向移位寄存器的驅動方法。
文檔編號G11C19/28GK101894588SQ201010243649
公開日2010年11月24日 申請日期2010年7月29日 優先權日2010年1月11日
發明者劉匡祥, 劉聖超, 曾建彰, 王倉鴻 申請人:友達光電股份有限公司