標準單元、半導體集成電路器件及其版圖設計方法
2023-06-16 19:17:01 3
專利名稱：標準單元、半導體集成電路器件及其版圖設計方法
技術領域：
本發明涉及標準單元，標準單元方案的半導體集成電路器件，以及用於半導體集成電路器件的版圖設計方法。
背景技術：
標準單元方案是用於設計大規模集成電路(LSI)的技術之一。在標準單元方案中，通過預先製備被稱為「標準單元」的多種小規模電路、然後將其組合來構建預期的電路。在用於標準單元方案的LSI的版圖設計中，執行應用了軟體工具的自動布局和布線(wiring)。在自動布局和布線方案的版圖設計中，按以下方式在短時間內構建不同功能的各種電路，即在半導體襯底上布置標準單元並且根據規範執行標準單元之間的布線。
在基於現有技術的自動布局和布線的LSI中，用於在標準單元內部布線的布線層存在於下層，而用於在標準單元之間布線的布線層設置在上層。除此之外，在設計基於自動布局和布線的LSI時，布置標準單元以最小化版圖面積，之後使用上層布線層將標準單元互連。順便提及，為了提高工作速度、減小面積等，已存在應用了包含預充電操作的動態電路而不是靜態電路的標準單元(參照例如P JP-A-2-121349(專利號2834156))。
圖5是表示2輸入「與」電路的結構的電路圖，其是動態電路的實例。參照圖5，字母A和B表示輸入信號，符號CLK表示時鐘信號，字母Q表示輸出信號。此外，附圖標記101(以圖中的粗線示出)表示動態節點。動態節點是在普通的電路工作期間其電勢進入浮置態並且易受其它諸連線(wiring line)電勢變化影響的節點。
當時鐘信號CLK處於低電平時，PMOS電晶體(P1)被帶入「開」狀態，動態節點101變為高電平。這稱為「預充電」。在這種情況下，輸出信號Q變為低電平。當時鐘信號變成高電平時，2輸入「與」電路依據輸入信號A和B的狀態按以下所述改變。
首先，當輸入信號A和B都為高電平時，向其饋送時鐘信號CLK的NMOS電晶體(N3)以及向其分別饋送輸入信號A和B的NMOS電晶體(N1、N2)都變為「開」狀態。動態節點101變為低電平。因此，輸出信號Q變為高電平。此外，當輸入信號A和B中的至少一個處於高電平時，動態節點101保持在高電平。
具有應用了這種預充電的動態電路，能夠獲得更高的電路工作速度，但會產生以下問題當在電路內部的動態節點和其附近的諸連線之間存在電容耦合時，在電路工作期間動態節點的電勢在所述諸連線電勢變化的影響下改變，從而引起電路工作容限的降低，而又引起電路故障。
關於這點，已存在一種方法，其中用電源連線覆蓋動態節點，在所述電源連線上設置標準單元之間的連線(參照例如P JP-A-2-121349(專利號2834156))。由於這種方法，在動態節點和上層連線之間設置了屏障，使得動態節點不受上層連線的信號變化的影響。還存在一種方法，其中在動態節點上方設置布線禁止區，並且執行上層連線的自動布線，從而與所述禁止區域不重疊(參照例如JP-A-5-152290)。由於這種方法，能夠消除動態節點和上層連線之間的電容耦合。
在相關技術中，僅消除用於標準單元內部連線的布線層和其上層之間的電容耦合已足夠，如在專利文件1或2中所述的。其原因在於，因為標準單元自身考慮到電容耦合的影響而構建，所以標準單元內部的連線不會引起問題，並且作為自動布局和布線的結果，單元之間的連線僅設置在標準單元內部連線的上層中，所以僅防止上層的影響已經足夠。
然而，近年來發展了一種電路，其中設置了能夠執行標準單元內部的布線和標準單元之間的布線兩者的布線層從而減小電路面積。通過使用三層或更多層的布線結構來形成這種電路。更具體而言，存在用於標準單元內部布線的連線層，存在用於「標準單元內部的布線」和「標準單元之間的布線」兩者的布線層，該布線層存在於第一提到的布線層上並且第二提到的布線層與用於標準單元之間的布線層一起鋪設在上面。
此外，近年來，隨著標準單元工藝的微型化製造，在相同級的布線層內部相鄰排列的連線之間的耦合電容(稱為「側耦合電容」(side couplingcapacitance))變得比某一布線層和其上層(或下層)之間的耦合電容(稱為「交迭電容」(overlap capacitance))影響更大。
在用於標準單元內部布線和標準單元之間布線兩者的布線層按所述情況設置的情況下，因為自動布局和布線，標準單元之間的連線有時與動態節點相鄰鋪設。在這種情況下，在動態節點與標準單元之間的相鄰連線之間出現側耦合電容，標準單元之間連線的電勢變化通過側耦合電容被傳輸到動態節點，動態節點的電勢可能會反相(即，可能引起電路故障)。
發明內容
本發明旨在解決上述問題，並且其目的在於，即使在通過應用標準單元的自動布局和布線方案來設計包括易於受另一連線電勢變化影響的節點、如動態電路的動態節點的電路的情況下，也能防止動態節點的電勢變得不穩定並且可靠地避免電路故障。
本發明的標準單元是這樣的標準單元，其中預定級的布線層可以用作或者標準單元內部的連線或者互連標準單元的連線，所述標準單元包括預定節點，其通過用所述預定級的布線層執行標準單元內部的布線而形成，並且易於受到另一連線的電勢變化的影響；禁止裝置，其用於禁止在所述預定節點的附近排布由所述預定級的布線層製成的用於互連標準單元的連線。
所述標準單元是一種新穎的標準單元，其考慮到能夠獲得易受另一連線電勢變化影響的預定節點的電勢穩定性這點而設計。因此，即使在執行自動布局和布線時，用於互連標準單元的連線也不會設置在預定節點的附近，可靠地避免了電路故障。
在本發明的標準單元的一個方面中，所述禁止裝置是其電勢與所述預定節點不同時變化的屏蔽線，其電勢與所述預定節點不同時變化的屏蔽區，或者其中禁止排布用於互連標準單元的連線的布線禁止區；所述屏蔽連線、所述屏蔽區或所述布線禁止區由所述預定級的布線層製成。為了禁止用於互連標準單元的連線的設置，在所述預定節點的附近，所述標準單元設置有所述屏蔽連線、所述屏蔽區和所述布線禁止區中的任何一個。
在本發明的標準單元的另一方面中，屏蔽連線連接到電源電勢或地電勢，所述屏蔽連線的電勢與所述預定節點不同時改變並且由所述預定級的連線形成。所述屏蔽連線連接到電源線或地線，由此固定其電勢。因此，能夠吸收A.C.噪聲，並且穩定所述預定節點的電勢。
此外，在本發明的標準單元的另一方面中，其電勢不改變並且由所述預定級的布線層製成的屏蔽區形成在所述標準單元的基本上整個面積上。設置所述屏蔽區從而基本覆蓋所述標準單元的整個面積，由此消除了用於互連標準單元的連線設置在所述預定節點附近的可能性，並且屏蔽效應更有效以穩定所述預定節點的電勢。
此外，在本發明的標準單元的另一方面中，在所述預定節點的位置附近以預定面積設置布線禁止區，在所述布線禁止區中，禁止用於互連標準單元的連線的排布。所述布線禁止區根據標準單元內部的布線規則設置在所述預定節點的附近，由此禁止用於互連所述標準單元的連線的設置。
此外，在本發明的標準單元的另一方面中，所述預定節點是動態電路的動態節點，其電勢在工作期間暫時進入浮置態。因為所述動態電路的動態節點由於預充電所存儲的電荷而保持高電平，所以其電勢易於變得不穩定。因此，防止了所述動態節點由於側耦合而受到另一連線的電勢變化的影響，並且可靠地防止了電路故障。
根據本發明的標準單元方案的半導體集成電路器件是標準單元方案的半導體集成電路器件，其利用了本發明的標準單元並且經受自動布局和布線方案的版圖設計。由於實現了對其電勢易於變得不穩定的預定節點的保護，所述半導體集成電路器件不會經歷電路故障並具有高可靠性。
在用於根據本發明的半導體集成電路器件的版圖設計方法中，通過自動布局和布線方案將本發明的標準單元自動地排布在半導體晶片上，並且通過自動布局和布線方案自動地設置用於互連標準單元的連線以避免其在特定節點或動態節點的附近。由於考慮到穩定預定節點的電勢這點而設計標準單元自身，所以能夠自動地設置用於互連標準單元的連線以避免其在特定節點或動態節點的附近。因此，不會出現電路故障。
根據本發明，用於互連標準單元的連線不通過標準單元內部預定節點(如一動態節點)的附近，因此，能夠避免預定節點與用於互連標準單元的連線的耦合電容(側耦合電容)。由此，防止了預定節點(如一動態節點)受到用於互連標準單元的連線電壓變化的影響。因此，能夠防止預定節點(如一動態節點)的電勢反相，並且能夠可靠地避免電路故障。
即使在以下情況下，即在相同級的連線用作單元內部以及單元之間連線的條件下根據利用標準單元的自動布局和布線方案來構建動態電路的情況下，也能夠通過簡單的結構有效地消除歸因於側耦合電容的動態節點的電勢反相問題，因為考慮到穩定預定節點的電勢這點而設計標準單元自身。而且，通過提供屏蔽連線或屏蔽區能夠吸收A.C.噪聲。因而可以實現保護預定節點(如一動態節點)免受電磁噪聲影響等的優點。
圖1是表示其中構造了動態2輸入「與」電路的本發明標準單元的擴散區、金屬布線層等布局的實例的版圖；圖2是表示構成圖1版圖所示的動態2輸入「與」電路的電晶體以及與其處於同一級的將所述電晶體互連的連線的電路圖；圖3是表示其中構造了動態2輸入「與」電路的本發明標準單元的擴散區、金屬布線層等布局的另一實例的版圖；圖4是表示其中構造了動態2輸入「與」電路的本發明標準單元的擴散區、金屬布線層等布局的又一實例的版圖；圖5是表示作為動態電路實例的2輸入「與」電路的結構的電路圖；圖6是表示在比較實例(在單元內部不設置任何屏蔽連線的實例)中，其中形成動態2輸入「與」電路的標準單元版圖結構的版圖。
具體實施例方式
第一實施例圖1是表示其中構造了動態2輸入「與」電路的本發明標準單元的擴散區、金屬布線層等布局的實例的版圖。圖2是表示構成圖1版圖所示的動態2輸入「與」電路的電晶體以及與其處於同一級的將所述電晶體互連的連線的電路圖。圖1和圖2是等同的，製備圖2是為了有助於理解圖1的版圖的內容。
圖1和2所示的電路與前面描述的圖5所示的動態2輸入「與」電路相同。然而，在圖1和2中，固定到地電勢的屏蔽連線(102a、102b)分別形成在動態節點(101)的左側和右側，以防止動態節點(101)的電勢變得不穩定(這點將會在下面說明)。
本實施例中的布線版圖的條件如下所述。多晶矽層、第一層金屬布線層、第二層金屬布線層用作用於標準單元內部布線的布線層。而且，第二層金屬布線層以及上層的布線層(第三層布線圖1中未示出)用作布線層，用於連接標準單元。此外，在自動布局和布線中，排布包括圖1中的標準單元的多個標準單元，之後對已排布的單元布線。如上所述，第二層金屬布線層以及上層的布線層(第三層布線圖1中未示出)用於單元之間的布線。第二層金屬布線層用於「標準單元內部布線」和「標準單元之間布線」這兩者。順便提及，使用CMOS(通過將PMOS電晶體和NMOS電晶體互補性地結合而構造的互補型電晶體)技術製造用於本實施例的標準單元。
現將描述圖1所示的元件和連線的版圖結構。如圖所示，VDD連線(103)和VSS連線(104)分別位於標準單元的上部和下部從而彼此平行地延伸。還設置了分別構成PMOS電晶體的源極和漏極的P型擴散層100a和100b，以及分別構成NMOS電晶體的源極和漏極的N型擴散層110a和110b。此外，在豎直方向上設置用作MOS電晶體的柵極(以及用於連接所述柵極的連線)的多晶矽層G1-G5。層G1是被供以時鐘(CLK)的柵極，層G4和G3是分別被供以信號A和B的柵極。
此外，設置了第一層金屬布線層L1-L7。此外，還設置了第二層金屬布線層(101、102a、102b)。此處，第二層金屬布線層101構成了動態節點(圖5中粗線所示的部分)。第二層金屬布線層102a和102b是連接到VSS電勢(在低電平側的電源電勢)的屏蔽連線。第二層金屬布線層102a和102b用作在自動布局和布線期間禁止任何標準單元之間的連線設置在動態節點(第二層金屬布線層)101附近的裝置。
接下來，將參照圖2所示的等同電路圖。在圖2中，為了有助於理解，用粗實線表示多晶矽層，用粗陰影線表示第一層金屬布線層，用粗虛線表示第二層金屬布線層，並且用普通粗度的實線表示VDD連線103和VSS連線104。分配給各個電晶體的附圖標記(P1-P3、N1-N4)對應於圖5的電路圖中的電晶體。
在圖2中，動態節點101位於豎直方向上，並且其電勢固定到電勢VSS的屏蔽連線(102a、102b)位於動態節點101的左側和右側以及動態節點101的附近。屏蔽連線(102a、102b)是用於構建圖5中的動態2輸入「與」電路所必不可少的組成部分，但在本實施例中，設置它們是為了在自動布局和布線期間禁止任何標準單元之間的連線設置在動態節點(第二層金屬布線層)101的附近。屏蔽連線(102a、102b)是由與動態節點101(第二層金屬布線層)處於同一級的布線層製成(即，第二層金屬布線層)。屏蔽連線(102a、102b)也用於增強電磁屏蔽效果。
接下來，將具體描述屏蔽連線(102a、102b)。如上所述，在圖1和2中的標準單元中，屏蔽連線(102a、102b)被繪製在與動態節點101相鄰的位置上。屏蔽連線102連接到VSS電勢從而防止其電勢波動。動態節點101與屏蔽連線102a或102b之間的布線間隔可以是足夠小至某一程度的距離，使得在所述兩條連線之間不能布置用於互連標準單元的任何連線。屏蔽連線102a和102b可以連接到VDD電勢，而不連接到VSS電勢。
此外，在信號的信號線與動態節點101不同時變化的情況下，例如在標準單元內部存在用於測試的模式轉換信號的信號線的情況下，這種信號線也可以用作屏蔽連線。此外，在圖1和2的實例中，設置了所述兩條屏蔽連線，這兩條屏蔽連線均連接到VSS電勢，但即使採用一種結構，其中屏蔽連線的一條連接到VDD電勢，而另一條連接到VSS電勢，也能獲得相似的優點。此外，即使在與動態節點不同時改變的測試模式轉換信號的信號線或類似信號線用作一條屏蔽連線，而另一條屏蔽連線連接到VDD或VSS電勢的情況下，也可獲得相似的優點。重要的是屏蔽連線的電勢在動態節點的工作期間不改變。
此外，儘管在圖1和2的實例中，在動態節點101的兩側繪製了屏蔽連線(102a、102b)，但通過僅在動態節點101的一側設置相鄰的屏蔽連線也能夠獲得相似的優點，例如在與動態節點101的布線層相同的布線層內部，在除了標準單元內部動態節點101之外的連線與動態節點101相鄰地通過的情況下。
接下來，將參照圖6所示的比較實例描述屏蔽連線的優點。圖6是版圖表示在比較實例(在單元內部不設置任何屏蔽連線的實例)中的標準單元的版圖結構，其中形成動態2輸入「與」電路。在圖6的標準單元中，包括多晶矽層、第一金屬布線層以及覆蓋第一金屬布線層的第二金屬布線層以作為用於標準單元內部布線的布線層。第二金屬布線層也用於標準單元之間的布線。這點與圖1中的相同。使用的附圖標記和標號也與圖1中的相同。此外，在圖6中，示出了第三層連線200。
在圖6的動態單元的情況下，儘管設置了由覆蓋動態節點101的布線層製成的屏蔽連線200，即第三層金屬布線層，但對動態節點101的保護並不令人滿意。更具體而言，第二層金屬布線層也用作標準單元之間的連線104。因此，當將對標準單元布線時，標準單元之間的連線(用於互連標準單元的連線)104(與動態節點101處於同一級的第二金屬布線層)有可能與動態節點101相鄰設置。在這種情況下，在動態節點101和標準單元之間的連線104之間出現側耦合電容，使得當動態節點101變化時，動態電路在標準單元之間的連線104的信號變化(電勢變化)的影響下可能發生故障。
相反，由與動態節點101處於同一級的第二金屬布線層製成的屏蔽連線102設置在動態節點101的附近，如圖1和2所示，由此防止由與動態節點處於同一級的布線層製成的任何標準單元之間的連線穿過動態節點的附近，從而能夠可靠地避免由於標準單元之間連線的動態節點的側耦合電容。因此，防止動態節點的電勢波動，並且能夠防止動態電路的故障。
第二實施例圖3是表示其中構造了動態2輸入「與」電路的本發明標準單元的擴散區、金屬布線層等布局的另一實例的版圖。在這一實施例中，用更大面積的「屏蔽區」取代了「屏蔽連線」。在圖3中，相同的附圖標記和標號被分配給與前面的圖中相同的部分，並且版圖情況也與前述實施例中的相同。
在圖3中，設置了由與動態節點101處於同一級的第二層金屬布線層製成的屏蔽區250。屏蔽區250基本設置在標準單元的整個面積上從而包圍動態節點101。屏蔽區250通過多個接觸區連接到VDD連線(103)。作為屏蔽區250，與金屬連線的材料相同的材料(例如鋁)遍及一預定區域擴展。
在本實施例中，如在前述實施例中那樣，在自動布局和布線中，防止標準單元之間的任何連線與動態節點101相鄰地通過，從而避免側耦合電容。因此，能夠可靠地防止動態電路發生故障。此外，由於基本在所述整個面積上設置的屏蔽區250也用作電磁屏蔽裝置，其有利地用於穩定動態節點101的電勢。順便提及，即使當屏蔽區250連接到VSS連線104時，也能獲得相似的優點。
第三實施例圖4是表示其中構造了動態2輸入「與」電路的本發明標準單元的擴散區、金屬布線層等布局的另一實例的版圖。在這一實施例中，用「布線禁止區」取代了屏蔽連線或屏蔽區，由此獲得了與每個前述實施例中相同的優點。
在圖4中，用具有預定面積的區域(布線禁止區)300包圍動態節點101，區域300由與動態節點101處於同一級的布線層(第二金屬布線層)製成並且禁止布置另一連線(即用於互連標準單元的任何連線)。因此，在自動布局和布線中，用於互連標準單元的連線(第二層布線層)不穿過與動態節點101相鄰的區域(如此靠近的區域使得由於側耦合所致的動態節點與另一連線的耦合會引起問題)。
在圖4中，標準單元之間的連線106處於距動態節點101的距離為L的位置上。在這一實施例中，在動態節點101和標準單元之間的連線106之間不存在屏蔽連線或屏蔽區，從而有可能出現側耦合電容。然而，因為動態節點101和標準單元之間的連線106不相鄰(其相隔足夠遠)，所以能夠將側耦合電容抑制到足夠小的值。因此，標準單元之間的連線106對於動態節點101所施加的影響是輕微的。也就是說，歸因於側耦合的動態節點101的電勢波動並不被覺察。順便提及，可以在標準單元內部的整個面積上設置布線禁止區，或者也可以僅在與動態節點或類似的特定節點相鄰的區域中設置布線禁止區。通過變更自動布局和布線的布線規則，可以自由地設置布線禁止區。
儘管至此已結合實施例描述了本發明，但本發明並不限於這些實施例，在不偏離其要旨的範圍內能夠進行各種修改。例如，儘管以上舉例說明了包括動態電路的單元，但是，即使通過在布線層中提供屏蔽連線、屏蔽區或布線禁止區的靜態電路的情況下，顯然也能夠降低標準單元之間的連線對於標準單元內部的特定節點所造成的噪聲，其中在所述布線層中形成了標準單元內部的連線以及標準單元之間的連線，如在圖1-4的每張圖中的第二層金屬布線層那樣。然而，由於動態節點易於受到相鄰連線的信號變化的影響，因此，設置與動態節點相鄰的屏蔽連線是尤為有效的。
由於本發明的標準單元，防止了用於互連標準單元的任何連線通過標準單元內部的預定節點(如動態節點)的附近，從而能夠避免所述節點與用於互連標準單元的連線的耦合電容(側耦合電容)。因此，防止預定節點(如動態節點)受到用於互連標準單元的連線電壓變化的影響。因此，本發明具有以下優點能夠防止預定節點(如動態節點)的電勢反相；能夠可靠地避免電路故障。並且其對於標準單元、標準單元方案的半導體集成電路器件以及用於半導體集成電路器件的版圖設計方法是有用的。
權利要求
1.一種標準單元，其中預定級的布線層能夠用作所述標準單元內部的連線和互連標準單元的連線中的至少一個，所述標準單元包括預定節點，其通過用所述預定級的布線層執行所述標準單元內部的布線而形成，並且易於受到另一連線的電勢變化的影響；禁止裝置，其禁止在所述預定節點的附近排布由所述預定級的布線層製成的用於互連所述標準單元的連線。
2.根據權利要求1所述的標準單元，其中所述禁止裝置是其電勢與所述預定節點不同時變化的屏蔽線、其電勢與所述預定節點不同時變化的屏蔽區、或者其中禁止排布用於互連所述標準單元的連線的布線禁止區；所述屏蔽連線、所述屏蔽區或所述布線禁止區由所述預定級的布線層製成。
3.根據權利要求2所述的標準單元，其中所述屏蔽連線連接到電源電勢或地電勢，所述屏蔽連線的電勢與所述預定節點不同時改變並且由所述預定級的連線形成。
4.根據權利要求2所述的標準單元，其中其電勢不改變並且由所述預定級的布線層製成的所述屏蔽區形成於所述標準單元的基本上整個面積上。
5.根據權利要求2所述的標準單元，其中在所述預定節點的位置附近以預定面積設置所述布線禁止區，在所述布線禁止區中，禁止用於互連所述標準單元的連線的排布。
6.根據權利要求1至5中任何一項所述的標準單元，其中所述預定節點是動態電路的動態節點，其電勢在工作期間暫時進入浮置態。
7.一種標準單元方案的半導體集成電路器件，其利用了根據權利要求1至6中任何一項的標準單元，並且經受利用自動布局和布線方案的版圖設計。
8.一種用於半導體集成電路器件的版圖設計方法，其中通過自動布局和布線方案將根據權利要求1至6中任何一項的標準單元自動地排布在半導體晶片上，並且通過自動布局和布線方案自動地設置用於互連所述標準單元的連線以避免其在特定節點或動態節點的附近。
全文摘要
本發明防止了動態節點的電勢反相，該電勢反相歸因於以下事實，即由與標準單元內部的動態節點處於同一級的布線層製成的任何標準單元之間的連線設置為與動態節點相鄰。在標準單元內部的動態節點101附近，設置由與動態節點處於同一級的布線層製成的屏蔽連線102a和102b，從而防止標準單元之間的任何連線與動態節點相鄰地通過。可以用屏蔽區或布線禁止區替換所述屏蔽連線。
文檔編號H01L27/04GK1707773SQ20051007476
公開日2005年12月14日 申請日期2005年6月2日 優先權日2004年6月4日
發明者農添三資, 木村紀之, 中田充香 申請人:松下電器產業株式會社