填充微電子器件中的孔的方法

2023-06-19 05:51:56

填充微電子器件中的孔的方法
【專利摘要】一種用於金屬化半導體集成電路裝置中的矽通孔結構的方法，所述方法包括：在填充周期期間，使電路的極性反向一時間間隔以在所述金屬化襯底上產生陽極電勢以及使整平劑從所述孔內的銅表面脫附，然後通過將所述孔內的銅表面重建為電路中的陰極來恢復銅沉積，從而產生銅填充的孔結構。
【專利說明】填充微電子器件中的孔的方法
【技術領域】
[0001]本發明涉及在製造微電子器件中形成導電路徑，尤其涉及一種用於填充孔、尤其是相對深和/或具有相對小的入口尺寸的孔的方法。
【背景技術】
[0002]本發明的應用為形成集成電路晶片的所謂的「矽通孔」互連。對具有高電路速度和高電路密度的半導體集成電路(IC)器件(例如計算機晶片)的需求要求超大規模集成(ULSI)結構和甚大規模集成(VLSI)結構中的特徵尺寸縮小。器件尺寸減小和電路密度增大的趨勢要求減小互連結構的尺寸且增大其密度。互連結構為在介電襯底中形成的結構，例如，孔或溝槽，該結構接著被填充金屬(通常為銅)以產生導電互連結構。銅的導電性比除銀之外的任何金屬都好，由於銅金屬化允許更小的結構且使用較少的能量以通電，故銅是優選的金屬。在大馬士革工藝中，半導體IC器件的互連結構使用電解銅沉積進行金屬化。
[0003]圖案化的半導體集成電路器件襯底(例如，器件晶片或晶粒)可包括小的互連結構和大的互連結構。通常，晶片具有建立於矽襯底中的多個集成電路層，例如，處理器、可編程器件、存儲器等。集成電路(IC)器件被製造成包括形成互連結構的層之間的電連接的小直徑孔和亞微米尺寸的溝槽。這些結構具有大約150納米或更小的尺寸，例如約90納米、65納米或甚至45納米。
[0004]已經開發出足以對小尺寸孔結構和溝槽結構進行銅金屬化的化學鍍，且其應用於銅大馬士革方法中。銅大馬士革金屬化依賴於超級填充添加劑，即，在本領域中被稱為加速劑、整平劑和抑制劑的添加劑的組合。這些添加劑相互協調地作用，使得能夠完美地將銅填充到互連結構中(經常稱作「超級填充」或「自下而上」生長)。例如，參見Too等的美國專利N0.6, 776, 893、Panecc asio等的美國專利US7, 303, 992和Commander等的美國專利N0.7，316，772，這些專利的內容全部併入文中。依賴於超級填充添加劑的當前可利用的電解銅沉積系統可以在短至20秒、10秒或更少的時間內、以高達6A/dm2的電流密度填充小尺寸的結構。
[0005]在另一形式中，晶片可被構造成包括一個或多個非常深的孔。這種類型的孔構造在本領域中被稱為「矽通孔」(TSV)。在一些器件中，矽通孔允許在三維晶片疊層體中彼此粘合的兩個或更多個晶片之間的電互連。在形成後，3D晶片疊層體可被切成層疊的晶粒(「晶片」)，每一層疊晶片具有集成電路的多個層級(「層」)。根據孔在何處和何時形成，孔可被表徵為「前孔-前道工藝(FEOL)前」或「前孔-後道工藝(BEOL)後」。在這兩種情況下，在晶片/晶粒附接或粘合之前製作孔。TSV的第三類型為後孔，其指在晶片/晶粒附接或粘合之後構造孔。
[0006]矽通孔為三維集成電路的關鍵部件，且它們可存在於射頻(RF)器件、微機電系統(MEM)、CMOS圖像傳感器、Flash元件、動態隨機存取存儲器(DRAM)、靜態隨機存取存儲器(SRAM)、模擬器件和邏輯器件中。
[0007]TSV的深度取決於孔的類型(前孔或後孔)及應用。孔深度可從約20微米變化到約500微米，通常在約50微米和約250微米之間、或在約25微米和約200微米之間，例如在約50微米和約125微米之間。在TSV中的孔開口的入口尺寸(例如直徑)在大約200納米至約200微米之間，例如在約I微米和約75微米之間，例如在約2微米和約20微米之間。在某些高度密集的集成電路晶片組件中，孔的入口尺寸優選地小或必然小，例如在2微米至20微米的範圍內。
[0008] 本發明的方法所適用於的示例性孔將包括5μ寬X 40 μ深、5μ寬X 50 μ深、6μ寬Χ60μ深、和8 μ寬X 100 μ深。因此，可以看出本發明的方法適於填充高寬比>3: 1、通常大於4: 1、有利地在約3:1和約100:1之間或者在3:1和50:1之間、更通常在約4:1和約20:1之間、更通常在約5:1和約15:1之間的孔。然而，應該理解，該方法對於填充具有明顯較低的高寬比(例如3:1、2:1、1:1、0.5:1或甚至0.25:1或者更低)的孔也是極其有效的。因此，儘管新方法在高的高寬比方面提供了具體的優勢，但本發明對於填充較低高寬比的孔的應用完全在本發明的構思範圍內。
[0009]在填充深孔、尤其是具有相對小的入口尺寸的深孔中，發現在整個填充過程中難於維持令人滿意的沉積速率。當填充程度超過50%時，沉積速率通常下降，並且該速率隨著填充的程度持續下降。因此覆蓋層(overburden)可變得較厚。此外，由於在下文中所討論的整平劑被吸附在側壁和底部的銅表面上，沉積物中的雜質含量也可趨於增大。深孔還易於受到縫和孔隙的形成的影響，在入口尺寸小且高寬比高的情況下這種趨勢也可加重。
[0010]本領域中已知使用脈衝電流，其通常包括反向脈衝，其中，在沉積循環的部分期間，電沉積襯底成為陽極。例如，如在US6，793，795中所描述的，反向脈衝電流有利於允許在電鍍過程中使用不溶的、尺寸穩定的陽極，而不存在由於陽極表面上的氧氣釋放引起的陽極極化。
[0011]反向脈衝、間歇時期以及來自本體電鍍溶液的銅離子的質量傳遞有助於補償臨近金屬化表面的邊界層中的銅離子濃度，從而避免或者補救陰極極化以及確保銅沉積優先於不想要的陰極反應(例如氫氣產生和燃燒)進行。

【發明內容】

[0012]簡而言之，本發明旨在一種用於金屬化半導體集成電路裝置中的矽通孔結構的方法。該裝置包括其中具有孔結構的表面，所述孔結構包括從所述表面延伸的側壁和底部。側壁、底部和所述表面上具有用於銅沉積的金屬化襯底。孔結構具有在I微米和25微米之間的入口尺寸、在50微米和300微米之間的深度尺寸、以及大於約2:1的高寬比。金屬化襯底包括種子層且提供用於在其上電解沉積銅的陰極。在該方法中，金屬化襯底與電解銅沉積組合物接觸。沉積組合物包括:銅離子源，選自無機酸、有機磺酸及其混合物的酸組分，加速劑，抑制劑，整平劑和氯離子。建立電沉積電路，其包括陽極、電解組合物、上述陰極和電源。在孔填充周期期間在陽極和陰極之間施加電勢以產生陰極電沉積電流，該陰極電沉積電流使銅離子在陰極處還原，從而將銅鍍到在孔的底部和側壁處的金屬化襯底上，孔優先在底部和下側壁上進行電鍍以從底部開始利用銅填充孔。在填充周期期間，電路的極性反向一時間間隔以在金屬化襯底上產生陽極電勢以及使整平劑從孔內的銅表面脫附。通過將孔內的銅表面重建為電路中的陰極來恢復銅沉積，從而產生銅填充的孔結構。
[0013]本發明還旨在這樣一種方法，其中，至少一個陽極電勢間隔持續至所述金屬化襯底的總電極區域上總計的平均電荷轉移為至少約3X 10_4庫侖/cm2的程度。
[0014]本發明還旨在這樣一種方法,其中,填充周期包括多個法拉第材料(faradaicallymaterial)陽極電勢間隔，在每一法拉第材料陽極電勢間隔中，在所述金屬化襯底的總電極區域上總計的平均陽極電荷轉移為至少約3X10_4庫侖/cm2，且其中，在連續的法拉第材料陽極電勢間隔中，在所述金屬化襯底的所述總表面區域上總計的平均淨正向電流(陰極的)電荷轉移至少約IXlCT2庫侖/cm2。
[0015]在另一實施方式中，本發明旨在這樣的方法，其中，在填充周期內在銅沉積期間在電路中的累積電荷轉移與在全部陽極電勢間隔的總和期間的累積電荷轉移的比值至少約50:1，並且至少一個陽極電勢間隔持續至在所述金屬化襯底的總電極區域上總計的平均電荷轉移為至少約5X 10_5庫侖/cm2的程度。
【專利附圖】

【附圖說明】
[0016]在下文中，其它特徵將部分地明顯且部分地被指出。
[0017]圖1A至圖1D為包含銅離子、加速劑、抑制劑和整平劑的電解溶液的擴散作用對銅電沉積至孔的底部和側壁上的機制的影響的示意說明；
[0018]圖1E和圖1F示出在整平劑擴散已經顯著地抑制自下而上電沉積後，在金屬化表面上的陽極電勢間隔對恢復孔的底部填充的令人滿意的電沉積速率的作用；
[0019]圖2為根據本發明的用於矽通孔的銅電鍍的裝置和方法的示意性說明；
[0020]圖3A為示出通過根據對比方法的電鍍方法填充的孔的集成晶片的剖面的顯微照片，其中該方法不包括本發明的方法的陽極電勢間隔；和
[0021]圖3B為示出通過本發明的電鍍方法填充的孔的集成晶片的剖面的顯微照片。【具體實施方式】
[0022]圖1A至圖1F示意性示出了銅沉積至金屬化襯底的機構,該金屬化襯底包括集成晶片I的表面3,該集成晶片具有位於該表面中的孔5。向一起限定金屬化襯底的孔的底部和側壁以及晶片的外表面施加種子層。通過常規的方式(例如，物理氣相沉積或化學氣相沉積)施加種子層。將包括金屬化襯底的晶片浸在包括銅離子、銅離子的平衡陰離子、酸、加速劑、抑制劑、整平劑以及通常地其他電解浴添加劑(例如氯化物鹽)的電解組合物中。
[0023]在銅電沉積到金屬化襯底的過程中，電解浴的加速劑組分、抑制劑組分和整平劑組分共同合作以促進孔的底部填充。該作用在圖1A至圖1D中示出。
[0024]在浸沒在電解電鍍浴中之前，集成晶片或其他微電子器件優選利用水或其他溶液進行「預溼潤」，其中，整平劑和抑制劑的濃度一般低於電解浴中的這些組分的濃度。預溼潤有助於當將器件浸沒在電解浴中時避免導入所夾帶的氣泡。預溼潤還可用於加速間隙填充。為此，預溼潤溶液可包含銅電解質，包括或不包括添加劑。可替選地，溶液可僅包括加速劑組分或者全部添加劑的組合。
[0025]優選地，器件利用水預溼潤，例如，用不含有功能性濃度的活性組分的水介質預溼潤，最優選地用去離子水預溼潤。因此，當溼潤的器件被浸沒在電解浴中時，水膜充當本體電解溶液與器件的外區(外部)上以及孔內的金屬化襯底之間的擴散層(邊界層)。為了電解方法起作用，銅離子必須從本體溶液穿過邊界層擴散至金屬化襯底。每一其他活性組分，為了提供其功能，也必須穿過邊界層擴散至陰極表面。當最初浸沒時，擴散開始且藉助濃度梯度而受驅動穿過邊界層。在施加電勢後，銅離子和其他帶正電荷的組分通過電場也被驅至陰極。隨著電解過程進行且本體電鍍浴的組分被拉入邊界層中，邊界層的組成發生改變，但相對靜止的邊界層在整個電解過程中總是作為質量傳遞的屏障存在。
[0026]加速劑通常為起到電子傳遞劑作用的相對小的有機分子，該有機分子容易擴散至金屬化襯底並將其自身粘附至金屬化襯底，即使是不存在施加電勢的情況下。銅離子是可移動的且通常以比其他組分高得多的濃度存在於電解浴中，其也容易擴散穿過邊界層且接觸金屬化襯底。當向金屬化襯底施加陰極電勢時，在電場的影響下銅離子的擴散加速。最初，在金屬化襯底處和邊界層內的抑制劑和整平劑的濃度保持相對低，尤其是在孔內。在晶片外部上的表面處，抑制劑和整平劑穿過邊界層的質量傳遞受對流促進且通常通過攪動進一步促進。但是因為孔非常小，故對流的幅度和攪動的作用被減輕，從而抑制劑和整平劑轉移到孔內的銅表面相對於這些組分質量傳遞至外區中的金屬化襯底或者孔的上部內的金屬化襯底的速率滯後。實際上，孔的全部容量可被認為構成在孔入口外的本體溶液和孔的內壁(側壁和底部)之間的邊界層。
[0027]圖1A示出在施加陰極電流至金屬化襯底後的相對短的操作時間段後，在孔內和孔上方的加速劑、抑制劑和整平劑的濃度分布圖。如圖所示，加速劑A從晶片的外表面快速擴散至孔的底部，從而持續促進銅在孔的底部以及沿著孔的下側壁的電沉積。儘管朝向陰極吸引銅離子的電場具有阻滯效應，但氯離子也擴散至邊界層內。抑制劑S是相對較大的分子，其適度地阻滯電荷轉移且抑制銅沉積，從而趨向於需要相對更大的負電勢以用於銅沉積。由於抑制劑的相關尺寸，抑制劑比加速劑更慢地擴散至孔中，這導致抑制劑濃度梯度，其中在金屬化襯底處的邊界層中的抑制劑濃度隨著孔深度增加而減小。在圖1A和圖1B中都示出了這些效應。圖1A描述了在起始階段後不久的濃度模式，其中陰離子電流以相對低的密度施加以促進在種子沉積物上鍍較厚的保形塗層，以增大金屬化層的導電性，同時圖1B示出了隨著底部填充進行的孔的剖面。抑制劑濃度梯度導致了與抑制劑濃度梯度相反的電沉積電勢梯度，其中，銅沉積所需要的負電沉積電勢隨著孔內的深度而降低，即電沉積電勢隨著距孔入口的距離的增大而變得有效。因此，在所施加的電勢下，用於銅沉積的驅動力隨著深度的增加而增大，這導致沉積速率在底部達到最高且隨著深度的減小而逐漸下降。優選地，總的電解電流保 持在恆定水平，即使由於整平劑和抑制劑吸附在這些表面上而引起沿著導電路逕到所述外區和孔的上部的電阻增大時。由於這使通向孔底部的導電路徑作為最小電阻的路徑，故在孔底部的銅沉積相對於在頂部或在外區上的沉積而被促進。這促進自下而上順序地填充孔，而不形成縫或孔隙。此外，由於電路中的總電流在任意限定的操作時間段期間維持恆定，故在孔的底部處的電流密度以及隨之發生的填充速率實際上隨著操作進行而增大，且所述外區的表面處和孔的上部分的表面處的整平劑吸留增加。
[0028]如在美國專利7，670，950中所描述的(通過引用併入文中)，沉積電勢也主要受攪動程度的影響，且尤其受在襯底表面處的湍流程度或相對流動程度影響。在襯底處的較高湍流和/或沿著襯底的相對流動具有需要較大的負電沉積電勢用於沉積銅的作用。因此，在受攪動影響的表面處，攪動通過促進來自包含整平劑和/或抑制劑的電解浴的整平劑和/或抑制劑這些組分的吸附，來抑制銅電沉積速率。儘管對於電解溶液的全部活性組分而言，湍流和相對流動傾向於增大在邊界層上的質量傳遞係數，但是在抑制劑和整平劑的緩慢質量傳遞相對於銅離子和加速劑的相對快速傳遞方面，攪動具有不成比例的影響，即，與銅離子和加速劑相比，攪動傾向於在更大的程度上促進抑制劑和整平劑的質量傳遞，這是因為銅離子和加速劑在尺寸上小並且即使在不存在湍流的情況下在電場影響下相對快速擴散。在大多數市售的電解浴中，銅離子也以比溶液的其他組分高得多的濃度存在，這進一步有助於銅離子對於電沉積的可利用性，而與攪動無關。因此，攪動電解浴可增強電沉積至孔的底部的選擇性。
[0029]因此，在電解浴被攪動的情況下，沿著集成電路器件的表面的襯底上存在最高的湍流或相對流動，其中，湍流的程度隨著孔的深度而下降。由於這種下降湍流梯度，攪動增大了從孔的頂部到底部的電沉積電勢梯度的坡度，從而在引導沉積過程在孔的底部開始且以按順序的方式向上進行直到孔被填滿期間，增強銅離子和加速劑對抑制劑和整平劑的相對擴散率。
[0030]以另一方式表述，由攪動引起的整平劑和抑制劑到沿著外區的面和孔的上部區域的面的陰極表面的質量傳遞相對於到孔的底部的質量傳遞加速，增強了從陽極到孔的底部的導電路徑和從陽極到外區和孔的上部區域的導電路徑之間的傳導率差異。換句話說，攪動增強了朝向底部填充的選擇性。此外，在恆定的電流條件下(優選地在沉積過程的任何給定階段期間維持恆定電流)，增強的選擇性也有助於孔底部的絕對電流密度的增大，而不僅僅是相對於其他區域中的電流密度的增大。
[0031]再次參照圖1A和圖1B，整平劑L是攜帶強正電荷的極大分子。例如，通常的整平劑分子具有在約lOOg/mol至約500，000g/mol範圍內的分子量。由於其尺寸，整平劑擴散非常慢，顯著地慢於抑制劑S。整平劑的緩慢擴散速率結合其強電荷導致整平劑集中在集成電路晶片的表面上的金屬化襯底的區域以及孔的非常頂部的範圍區域。在整平劑粘附至襯底的情況下，整平劑不容易被加速劑A或抑制劑S所取代。實際上，朝向電解溶液和金屬化表面之間的相平衡驅動系統，其中，表面處整平劑的相對濃度比加速劑或抑制劑的濃度高得多。進一步由於其尺寸和電荷，整平劑對電沉積具有強烈的抑制效應，這需要比抑制劑的存在所要求的負電沉積電勢更大的負電沉積電勢。只要整平劑集中在晶片(或者其他微電子器件)的外表面(外區)以 及孔的上部，其對於阻滯那些表面上的電沉積是有效的，從而使不需要的覆蓋層最小化以及防止在孔入口處或孔入口附近處發生收聚和形成孔隙。孔中整平劑的濃度過高可通過重新定向最小電阻的電流路徑以及由此相對於孔的底部增大外區上的電鍍速率從而損害所期望的自下而上填充，而大大地阻礙了自下而上的能力。
[0032]當啟動電沉積時，整平劑L在邊界層中沒有立即達到相當大的濃度。在對流和攪動的影響下，整平劑相當容易地被吸引到外區的金屬化表面上，但沒有立即在任何明顯的程度上穿進孔中。然而，隨著填充周期的進行，緩慢擴散的整平劑最終進入到孔的上部。由於孔優先從底部開始填充，故在孔頂部附近的整平劑的存在對於底部填充過程並不形成障礙；並且，在電解電路中的恆定電流下，整平劑吸附到孔的上部區域將電流重新定向至孔底部，從而實際上加速了底部的填充速率。隨著孔逐漸地用銅填充，整平劑繼續沿著孔向下擴散。在整平劑粘附至孔側壁以及自下而上的銅表面的位置處，需要明顯更大的負電沉積電勢來用於銅沉積。隨著電沉積進行，如圖1C所示，填充高度(即，銅填充前端)和整平劑前端所擴散到的位置逐漸彼此靠近。當填充高度和整平劑前端緊密靠近時，尤其當整平劑在很大程度上吸附至填充孔的銅的上表面上時(參見圖1D)，必然的結果是自下而上的速率急劇下降，電流被重新定向至外區且另一不利影響是增厚了銅覆蓋層。結果，此後需要明顯更高的施加電勢以驅動過程前進，且在這些情況下，源自強加電流的銅沉積模式不是有利的。在給定的施加電勢下，自下而上的沉積速率明顯下降且銅沉積重新定向至上表面，這延長了沉積周期且顯著地降低了孔填充過程的生產率。整平劑到孔的擴散阻礙了自下而上的過程，其阻礙的程度使得可耗費兩個小時或更長時間來完成孔的銅填充，從而增加覆蓋層。
[0033]根據本發明，已經發現整平劑擴散的副作用可通過由在金屬化襯底處的陽極電勢的一個或多個間隔(導致整平劑且最可能的抑制劑的陽極脫附，如圖1E所示)來在填充周期期間中斷正向電流而解決。陽極電勢間隔在持續時間和電荷轉移密度上是足夠的，以抑制整平劑初期吸附到孔的下部區域內的銅表面上，從而維持令人滿意的填充速率和/或使已經粘附至金屬化襯底的整平劑脫附，由此恢復銅離子以及促進銅沉積的輔助劑(例如Cl-和加速劑)到達襯底以及將填充速率恢復至令人滿意的目標值。在圖1E中示意性示出了在陽極電勢間隔的作用下整平劑(和抑制劑)的脫附。通過應用本發明的方法，發現晶片、IC襯底、PWB和其它微電子器件的電鍍(包括孔的填充)，可以始終如一地以相對快的電沉積速率進行，該電沉積速率相當於在半導體電子電路製造過程中的高生產率。圖1F為示出在圖1E示出的陽極電勢間隔之後的反向電流間隔期間的脫附的示意圖。圖1F示出無縫且無孔隙的底部填充已進行至相當大程度地超過在圖1E中所實現的高度。再發生的陽極電勢間隔維持令人滿意的電沉積速率且確保孔被完全填充。
[0034]圖2為用於填充孔的方法的示意性說明。將預溼潤的晶片I浸沒在槽9容納的含水的電解液7中。為了簡潔，這裡晶片I示出為僅具有單個孔；實際上晶片的直徑例如4-5〃、200mm或300mm且具有成百的孔和溝槽。電解液包括銅離子、銅離子的平衡陰離子、氯離子、酸、加速劑、抑制劑和整平劑。可選地，電解液還包括其他添加劑，例如氯離子、其他滷化物(例如溴化物)和溼潤劑。電解液7還與浸沒在電解液中的陽極11接觸。如所提到的，晶片I包括包含孔5的表面3。種子層13沉積在孔5的底部以及沿著孔5的側壁沉積，且沉積在晶片的表面3的指定區域D。當電解進行時形成電解電路，其包括陽極11、電解液7、電源15、和為銅的金屬化表面,該金屬化表面被沉積作為種子層13、13A。在正向電流期間，種子層的銅和沉積在種子層 上的電解銅充當電解電路中的陰極。可選地，單元分隔膜(未示出)可置於陽極和用作陰極的金屬化襯底之間。
[0035]為了促進孔的底部填充，其中浸有預溼潤的晶片I的電解浴被攪動，例如藉助循環泵19使電解液在槽9和電解液供給容器17之間循環，或者可替選地或另外地，藉助機械攪拌器21的作用。當施加來自電源15的足夠的直流電勢時，銅從電解液沉積到金屬化襯底上。由於由抑制劑濃度梯度和整平劑濃度梯度(其由於加速劑和抑制劑的擴散速率之間的差異導致)引起的且通過攪動作用而加劇的孔中的電沉積電勢梯度，孔5優先從底部開始填充。
[0036]在填充周期期間，根據本發明，電源的極性反向以在至少少數(例如2到5)個間隔期間在金屬化襯底上建立陽極電勢，以脫附和顯著地排斥可能已擴散到孔內的整平劑和/或抑制劑，這傾向於升高需要的負電沉積電勢以及使沉積速率下降。維持陽極電勢有效的時間段，以脫附和顯著地排斥整平劑和/或抑制劑、阻止和/或逆轉所需的電沉積電勢的增大、優選地維持和/或恢復電沉積的有利速率，而不存在銅從孔的側壁明顯溶解，且最優選地重新定向電流分布，使得孔底部的電流密度相對於在外區和孔的上部範圍處的電流密度增大。在陽極間隔期間，帶正電荷的整平劑分子和/或抑制劑分子被驅散和排斥為距金屬化襯底的目前帶正電荷的電極表面有明顯的距離，優選被驅散和排斥成這樣的足夠的程度，即，當恢復陰極電流時，在金屬表面和邊界層中的整平劑和抑制劑的濃度不立即回到剛好在陽極間隔之前時的水平，並且在陽極脈衝結束後，更為有利的電流密度分布持續適當的時間。例如，在陽極間隔後的至少30秒的時間段、優選地至少60秒的時間段，分布至孔的底部的總電流的比例可超過在陽極間隔發生之前的陰極間隔期間的分布至該位置的電流的比例；並且，與在陽極間隔發生之前的底部電流密度相比，在至少類似的時間段期間，在底部的絕對電流密度通常也增大。
[0037]陽極電勢的作用可相當於「磁推斥」。電流的有利重新定向也可與維持恆定的總電路電流密度所需的電路電勢的減小有關、或者與在恆定電勢下的較高的總電路電流密度有關，且這些作用也可以是可測量的且可持續相當長的時間段。但是陽極間隔的目的主要是重新定向電流密度，而不是降低電路的包括除了邊界層以及金屬化襯底的整平劑吸留之外的電阻因素的總阻抗。
[0038]在每一陽極電勢間隔之後，電源的正常極性被重新建立，使得金屬化襯底再次充當陰極且以恢復的或者增強的速率恢復電沉積。如果陽極電勢間隔在持續時間和電荷轉移密度上是足夠的，則正向電流不僅恢復而且在需要或者想要任一另外的陽極電勢間隔之前，以適當的生產水平維持相當長的間隔。
[0039]應意識到，填充矽通孔中的銅沉積過程為整平劑驅動的過程。因此，一定量的整平劑對於成功的間隙填充是必需的。然而，當銅沉積物從底部向上生長時，孔的底部或者在金屬化的銅前端處的整平劑過量或者累積可損害成功的TSV填充。
[0040]需要超過短的毫秒範圍的陽極脈衝來實現所需的整平劑的去極化和排斥金屬化襯底以當電源的極性返回至其用於銅沉積的正常定向時該金屬化襯底進一步用作陰極。因此，本發明的方法所預期的陽極電勢間隔截然不同於在常規的脈衝電流電沉積方法中本領域已知的反向脈衝。電沉積方法的操作模式和效率需要足夠的時間和電荷轉移以脫附和明顯排斥大量的高度帶電的整`平劑分子，該整平劑分子嚴重地降低了銅沉積速率。陽極電勢間隔的持續時間還優選地足以脫附和明顯地排斥抑制劑，與整平劑不同，抑制劑不會得到不平衡的正電荷，但在電場的影響下是可極化的。尚未發現在現有技術中常規用於處理陽極或陰極處的濃度極化的短暫但頻繁的反向脈衝對於除去和明顯排斥所吸附的整平劑是有效的。儘管常規方法中的短暫脈衝可足以瞬時中斷整平劑(和/或抑制劑)分子物理吸附貼附和/或靜電貼附至銅表面，但這樣的短暫脈衝通常不足以在脈衝結束時防止瞬時再吸附、或者不足以恢復有利於(使用本發明的方法可實現的)選擇性且快速的底部填充的有差異的電流密度條件。除了持續時間外，本發明的方法的陽極間隔在頻率、規律性(周期性)和與正向(陰極的)電流流動的關係(如以持續時間或電荷轉移表示)方面與常規的反向脈衝方法的脈衝不同。
[0041]通常，現有技術的反向脈衝方法已被設計成防止由於電解液內陰離子氧化而產生的氧氣或其他氣體的釋放導致的陽極的極化、和/或防止或逆轉陰極的濃度極化。如本領域技術人員所知，陽極可以可選地由在電解條件下可溶於電解液的材料製成；例如，可使用銅陽極，銅陽極在電解期間被氧化以提供在金屬化襯底上沉積的銅離子，該金屬化襯底在正向電流操作期間供應電子至溶液。然而，由於在電解過程中消耗可溶的陽極，故陽極尺寸發生變化，陽極面積通常減小，且陽極維持電解電流的能力變差。
[0042]在許多應用中，優選使用由在電解電流條件下不溶的材料製成的陽極，或者至少塗覆有在電解電流條件下不溶的材料的陽極。在電鍍和孔填充周期期間，這樣的陽極在尺寸上是穩定的且保持可預料的用於提供和傳導電流、以及維持穩定電場線的性能。然而，尺寸上穩定的陽極的缺陷在於:在陽極處必須發生氧化反應以平衡陰極發生的還原反應的期間，這類陽極由於氣體、最通常地是氧氣的釋放傾向於極化。例如，如Meyer等的US6, 793，795參考文獻中所描述的，非常短且規則的反向脈衝有助於防止氣體聚集和陽極的極化。
[0043]如上所討論的，現有技術的短暫的、周期性的且頻繁的反向脈衝通過維持或恢復邊界層中的金屬離子和輔助劑的濃度還可有效地處理陰極的濃度極化。
[0044]儘管在Meyer等以及類似的參考文獻中描述的短暫且規則的脈衝能夠限制或防止陽極的極化，但是尚未發現這些脈衝能夠使陰極去極化，在陰極處，電沉積電勢受到高分子量的高度帶電的整平劑的擴散和吸附的不利影響。為了可靠地實現通過本發明的方法所提供的結果，已經發現陽極電勢間隔必須明顯地長於在常規的反向脈衝方法中的反向脈衝的通常毫秒的持續時間(一個、兩個或更多個數量級)。此外，還發現，為了脫附整平劑以使由於過量整平劑吸留而極化的陰極去極化，陽極電勢間隔的必須數量比根據例如Meyer等描述的方法為了使陽極去極化而在波形上施加的反向脈衝的數量少許多倍。
[0045]所施加的陽極間隔的數目可在較大的範圍內變化。為了最小化功率效率的任何損耗，通常優選至多執行必須的陽極間隔；但是對於任何系統，通過陽極間隔的數目和持續時間的具體組合可實現總體優異的生產率。因此，相對頻繁的陽極間隔的時間表可趨向於通過陽極間隔的作用而在陰極間隔期間最大化平均正向(陰極的)電流密度，尤其是電流優選地指向的孔的底部中的電流密度，然而較少數目的陽極間隔趨向於增大陰極電流持續的時間的比例，從而最大化在任意給定的電解電鍍周期中的陰極電流的累積持續時間。對於任一給定的電路，對陽極間隔的數目、持續時間和頻率進行特有的(系統特定的)優化。
[0046]通常，已經發現從只有一個到數百(例如一個到十個)的陽極電勢間隔是足夠的。例如，已經發現少至一個至五個、或甚至一個至三個陽極電勢間隔可以是足夠的。然而，在其他系統中，可優選更大的數目。有經驗的操作者可容易地達到實現本發明的方法的有利的優點的時間安排。在任何情況下，使用數十或甚至數百的這樣的陽極間隔似乎不存在任何障礙，實際上在一些應用中這樣的陽極間隔可證明是可容許的或甚至有效的。但是因為陽極間隔表示在金屬的正向沉積中的短暫中斷，故使用比實現所需的脫附和排斥所需要的陽極間隔更多的陽極間隔或更長的陽極間隔不存在技術動機。更多的間隔和更長的間隔以及甚至累積地更高的電流傳輸間隔可在某時刻導致溶解銅的不期望的溶解。該方法可利用在連續的陽極電勢間隔之間的正向電流操作的明顯間隔而令人滿意地進行。
[0047]在正向電流例如為0.01mA/cm2 至 100mA/cm2、優選地為 0.25mA/cm2 至 10mA/cm2的方法中，在陽極電勢間隔期間的陽極電流優選地僅為0.1mA/cm2至lOmA/cm2、優選地為0.2mA/cm2至1.0mA/cm2。較高的陽極電流密度可是容許的但不是必須的。如果陽極電流密度大於所需的陽極電流密度，或者陽極電勢間隔長於所需的陽極電勢間隔，隨著填充周期的隨後擴展和/或孔隙形成，發生銅和/或種子層的不想要的溶解。在陽極電勢間隔期間的銅的有限溶解可以是可接受的，但不是優選的，且對於實現期望程度的整平劑脫附不是必須的。[0048]根據本發明，已經發現每一陽極電勢間隔應具有至少約0.01秒的持續時間、更一般地至少約0.1秒的持續時間，例如至少約0.5秒或者至少約2秒，且不大於約100秒、最優選地不大於約30秒，例如在約0.1秒和約100秒之間、在0.5秒和約100秒之間、在I秒和約100秒之間、在約0.1秒和約30秒之間、在約0.5秒和約30秒之間、或者在約2秒和約30秒之間。便利地且有利地，在一些實施方式中，單個陽極電勢間隔的長度在約2秒和約10秒之間，在金屬化表面的全部電極區域上總計的平均陽極電流電荷轉移密度至少約
5X ICT5庫侖/cm2、優選在約3 X ICT4庫侖/cm2和約0.3庫侖/cm2之間。
[0049]在本發明的方法中所提供的陽極電流間隔損耗非常少的功率效率。很少需要長於約15秒的陽極電流間隔，並且陽極電流間隔不需要持續至在所述金屬化襯底的全部電極區域上總計的平均電荷轉移密度大於約0.3庫侖/cm2的程度。作為另一示例，陽極電流間隔的相對稀有性且適度的持續時間轉化成在陰極孔填充周期內的銅沉積期間在電解電路中的累積電荷轉移密度與在該周期中陽極電流的全部間隔的總和期間的累積電荷轉移密度的比值，該比值至少約50: 1、更優選地至少約80: 1、更優選至少約100: 1、最優選至少約300: 1、或者甚至大於約1000:1。典型的電荷轉移密度比值在約500:1和約100,000:1之間、優選在約1，000:1和約50，000:1之間、最常見地在約3，000:1和約30，000:1之間。
[0050]類似地，在填充周期內的累積正向(陰極)電流時間段對陽極電流時間段的比值優選地至少約30:1，更優選地至少約80:1，更優選地至少約150:1，且最優選至少約200:1。典型的時間段比值在約30:1和約500:1之間、更優選在80:1和約300:1之間、更常見地在約150:1 和 300:1 之間。
[0051]以其他術語表示的，在某些實施方式中，在填充周期期間全部陽極電流間隔的累積時間段不超過約50秒、和/或陽極的全部間隔的總和中的在電解電路中的陽極電荷轉移密度的最大累積程度不超過在金屬化襯底的全部電極區域上總計的約1.8庫侖/cm2的平均值。
[0052]由於僅需要I至50個(例如I至20個)陽極電流間隔，故相對延長的正向(陰極的)電流間隔可保持在連續的陽極電流間隔之間。但是，通過認識到本發明的方法並不排除本領域已知的用以防止在尺寸穩定的陽極處的極化和/或陰極處的濃度極化的交替脈衝波形，這樣的正向電流間隔的程度可更確切地表徵。在這樣的實施方式中，用於陽極去極化的非常短的反向電流脈衝的規則方式可與那些振幅和持續時間足以脫附整平劑且逆轉陰極的整平劑吸留的去極化的陽極電流間隔之間的正向電流間隔重疊。
[0053]因此，為了清晰，將「材料持續時間」的陽極電流間隔限定為其持續時間優選至少0.6秒和/或至少三倍、優選至少五倍、通常至少10倍或至少100倍於脈衝(其與用於根據本發明的方法脫附整平劑和/或抑制劑的陰極間隔和陽極間隔之間的交替重疊)的加權平均持續時間的陽極間隔是有用的。不論正向電流間隔是否與更短的反向脈衝重疊，在某些實施方式中的方法包括至少一個、通常一到十個、更通常一到五個、最通常一到三個的材料持續時間的陽極電流間隔。更優選地，該方法包括多個(即至少一個)材料持續時間的陽極電流間隔。根據本發明，在連續的材料持續時間的陽極電流間隔之間的正向電流的時間段或間隔優選地至少約5秒、更優選地至少約30秒。然而，如上所述，合適持續時間的陽極電流間隔使連續材料陽極電流間隔之間的正向電流間隔持續比5秒到30秒更長的時間段是可行的且有利的。例如，正向電流間隔在材料持續時間的連續的陽極電流間隔之間持續至少0.5分鐘的時間段，例如約5分鐘和約20分鐘之間。
[0054]類似地，「法拉第材料」陽極電流間隔可被限定為這樣的間隔，即，在該間隔期間，在金屬化襯底的總電極區域上總計的平均陽極電流電荷轉移密度至少約5X 10_5庫侖/cm2和/或至少三倍、優選至少五倍、通常至少10倍或至少100倍於與根據本發明的方法用於脫附整平劑和/或抑制劑的陰極間隔和陽極間隔之間的交替重疊的脈衝的加權平均電流電荷轉移密度。不論正向電流間隔是否與更短的反向電流脈衝重疊，該方法優選包括多個(即至少兩個)法拉第材料陽極電流間隔。根據本發明，在這些實施方式中，在連續的法拉第材料陽極電流間隔之間的在陰極的總表面積區域上的總計的平均淨正向電流電荷轉移密度優選至少約I X IO-2庫侖/cm2,最通常在約3 X 10-2庫侖/cm2和約0.3庫侖/cm2之間。
[0055]儘管陽極電流間隔的持續時間比在常規的交替脈衝方法中的反向電流脈衝長多個數量級，但是，在本發明的方法中施加的陽極電流密度不必是過多的。與常規的交替脈衝方法(其中，反向電流脈衝通常處於顯著高於正向脈衝的密度的電流密度)不同，在本發明的方法的陽極電流間隔期間的電流密度不會高於、通常明顯小於在為了完成填充周期所施加的正向電流間隔期間的電流密度。例如，在材料持續時間的陽極電流間隔期間或者在法拉第材料陽極電流的間隔期間，在這些實施方式中的電解電路中在金屬化襯底的總電極區域上總計的電流密度優選維持在平均小於約lOOmA/cm2、更優選地小於約20mA/cm2、最通常在約10mA/cm2和約0.1mA/cm2之間。
[0056]儘管電解浴攪動對孔的電解沉積電勢分布以及隨後的沉積選擇性具有有利的影響，但是整平劑在孔側壁上以及在自下而上邊界處的銅上的擴散和吸附可導致現有技術的方法需要超過90分鐘、經常2小時或者更長時間以實現令人滿意的孔填充。根據本發明，在90分鐘或更短的填充周期內、優選地小於約75分鐘、有利地不超過約60-10分鐘的填充周期內，孔可被填充90%、優選100%。
[0057]在從第一次施加電勢至電路直到孔至少約90%被填充的時間段期間，在陽極電流間隔期間的累積電荷轉移密度應至少約5X10_5庫侖/cm2-hr。然而，在某些實施方式中，在這些間隔期間的累積電荷不需要超過3 X 10_4庫侖/cm2-hr且更通常小於約0.3庫侖/cm2-hr0文中所用的術語「填充的％」涉及孔中的無銅空隙的體積相對於孔的原始體積。
[0058]比較例I
[0059]具有8μΧ100μ (縱橫比=10.6)的小間距的集成電路晶片被播種且使用電鍍液進行鍍銅，該電鍍液包括銅硫酸鹽(40g/L至50g/L銅離子)、硫酸(20g/L-80g/L)、在US6, 776, 893中具有式IA的化合物的3，3』- 二硫二鈉鹽(3ml/L)、整平劑(包括通過使4，4』 -亞乙基聯吡啶與包括1-氯-2- (2-氯乙氧基)乙烷的烷化劑起反應製備的且對應於US2010/0126872中的式VIII的聚合物)(8ml/L)、分子量約為700g/mol的聚丙二醇(2ml/L)、和氯離子(50ppm)。US6, 773，893和US2010/0126872特別通過引用併入文中。
[0060]對晶片進行真空脫氣、利用去離子水預溼潤、然後面朝下放入50rpm的電解浴中。DC電流時間表為0.5mA/cm2持續15分鐘、然後ImA/cm2持續60分鐘以及1.5mA/cm2持續再60分鐘。圖3A為已根據該實施例的方法電鍍135分鐘的時間段的晶片的剖面的顯微照片。如在圖3A中所示，在電鍍135分鐘後，孔僅有約60%被填充。
[0061]實施例1[0062]使用與比較例I相同的電鍍液、樣品製備和電鍍方法，對與在比較例I中電鍍的晶片相同的集成電路晶片根據下列時間安排進行電鍍:[0063]-0.5mA/cm2X2 分鐘(陰極的)
[0064]-1.0mA/cm2X 10 分鐘(陰極的)
[0065]+0.5mA/cm2 X 5 秒 (陽極的)
[0066]-0.5mA/cm2X2 分鐘(陰極的)
[0067]-2.0mA/cm2X 10 分鐘(陰極的)
[0068]+0.5mA/cm2X5 秒 (陽極的)
[0069]-0.5mA/cm2X30 秒(陰極的)
[0070]-4.0mA/cm2X 10 分鐘(陰極的)
[0071]+0.5mA/cm2X5 秒 (陽極的)
[0072]-0.5mA/cm2Xl 分鐘(陰極的)
[0073]-8.0mA/cm2X 30 分鐘(陰極的)
[0074]每一電流轉變作為階躍變化實現，或者，考慮到電流控制儀器的性能，接近階躍變化是可行的。儘管電流可從陰極的漸變至陽極的，反之亦然，但並不認為使電流漸變會存在任何材料優勢。因此，階躍變化一般是優選的。
[0075]在完成上文列出的電流時間安排後，檢查晶片且確定孔100%被填充。圖3B為根據該實施例的方法已電鍍60分鐘的時間段的晶片的剖面的顯微照片。如在圖3B中所示，孔100%被填充。不存在孔隙或明顯的覆蓋層或凸起。
[0076]實施例2
[0077]使用包含40g/L銅離子、20g/L硫酸、和其他與實施例1的電解浴類似的物質的電鍍液，製造具有變化的孔構型的集成電路晶片且對其以在實施例1中描述的方式進行電鍍。對於具有尺寸為5μ Χ40μ的孔的晶片，在20分鐘內實現孔的100%填充；對於具有尺寸為6μ Χ60μ的孔的晶片，在30分鐘內實現孔的100%填充；對於具有尺寸為8 μ X 100 μ的孔的晶片，在55分鐘內實現孔的100%填充。此外，孔和外區不具有孔隙、凸起和覆蓋層。
[0078]該實施例說明任何正向電流間隔可包括不同電流密度且不同持續時間的多個階段。應理解，正向(陰極的)間隔和陽極間隔的時間安排會發生各種變化，故上文列出的時間安排僅僅是示例性的，優選的值將根據濃度、溶液攪動、孔結構、電鍍工具的性質和其他本領域已知的常規參數發生變化。因此，電流時間安排最佳體現為對陰極電流持續時間和陽極電流持續時間的比值以及金屬化襯底的電荷轉移、累積的陽極電流持續時間和電荷轉移、在作為法拉第材料的陽極電流間隔之間和/或材料持續時間的陽極電流間隔之間的正向電流間隔的持續時間和電荷轉移、以及在上文討論和所附權利要求中定義的其他參數進行限制。
[0079]一般來講，在正向電流間隔中的電流密度可隨著沉積過程進行而逐漸增大。在填充周期開始時，陰極僅包括種子層，該種子層的電導率有限且僅為電解電流提供有限的表面。因此，如參照整個金屬化表面所限定的，電流相對小，例如在0.5mA/cm2至1.5mA/cm2的範圍內。在該最初的較小電流密度階段，銅沉積通常是適形的，其與「自下而上相反」，該自下而上是由於薄的且有時不連續的銅種子層(其已通過非電解方法預沉積，如化學氣相沉積或物理氣相沉積)被轉化成連續且較厚的更能夠攜帶與自下而上填充相關聯的電流的層。由於銅積累且覆蓋金屬化襯底，從而改變了最初的種子層，故電流密度可顯著增大，由此當與起到脫附作用的陽極間隔(其與上文所討論的另外的組成參數以及過程參數合作)合作作用時，增大了銅沉積的速率以及加速了填充周期的完成。
[0080]本發明的方法適用於製造集成電路器件，其中，半導體襯底可為例如半導體晶片或晶片。半導體襯底通常為矽晶片或矽晶片，但其他半導體材料(例如鍺、矽鍺、碳化矽、矽鍺碳化物、和砷化鎵)也適合於本發明的方法。半導體襯底可為半導體晶片或其他包括半導體材料層的塊狀襯底。襯底不僅包括矽晶片(例如單晶矽或多晶矽)，而且包括絕緣體上矽(「 SOI 」)襯底、藍寶石上矽(「 SOS，，)襯底、玻璃體上矽(「 SOG，，)襯底、基本半導體底座上的矽的外延層、以及其它半導體材料，例如矽-鍺、鍺、紅寶石、石英、藍寶石、砷化鎵、金剛石、碳化矽或磷化銦。
[0081] 半導體襯底上可沉積有介電(絕緣的)膜，例如氧化矽(Si02)、氮化矽(SiNx)、氮氧化矽(SiOxNy)、摻雜碳的氧化矽、或低K電介質。低K電介質指具有比二氧化矽的介電常數(介電常數=3.9)小的介電常數的材料，例如介電常數約3.5、約3、約2.5、約2.2、或者甚至約2.0。由於低K介電材料具有比相同厚度的SiO2電介質低的寄生電容，這促使結構密度增大、切換速度更快以及較低的散熱，故這類低K介電材料是所期望的。低K介電材料可按照類型(矽酸鹽、氟矽酸鹽和有機矽酸鹽、有機聚合體等)以及沉積技術(CVD ;旋塗)進行分類。通過減小極化率、減小密度、或者引入孔隙度可實現介電常數下降。介電層可為氧化矽層，例如，磷矽酸鹽玻璃(「PSG」)、硼矽酸鹽玻璃(「BSG」)、硼磷矽酸鹽玻璃(「BPSG」)、氟矽酸鹽玻璃(「FSG」)或者旋塗電介質(「S0D」)的層。介電層可由二氧化矽、氮化矽、氮氧化矽、BPSG、PSG、BSG、FSG、聚醯亞胺、苯並環丁烯、它們的混合物、或者本領域中已知的另外非傳導材料製成。在一個實施方式中，介電層為本領域中已知的SiO2和SiN的夾層結構。介電層可具有在大約0.5微米至10微米的厚度。介電層可通過常規方法形成在半導體襯底上。
[0082]在本發明的方法中使用的電解液優選地為酸性的，即pH值小於7。通常，電解液包含銅離子源、銅離子的平衡陰離子、酸、加速劑、抑制劑和整平劑。
[0083]優選地，銅離子源為硫酸銅或烷基磺酸(例如甲磺酸)的銅鹽。銅離子的平衡陰離子通常也為酸的共軛鹼，即電解液可通常包括硫酸銅和硫酸、甲磺酸銅和甲磺酸等。銅源的濃度一般足以提供濃度約lg/L的銅離子至約80g/L的銅離子、更通常約4g/L銅離子至約110g/L的銅離子。硫酸源通常為濃縮硫酸，但也可使用稀釋溶液。大體上，硫酸源足以在銅電鍍液中提供約2g/L的硫酸到約225g/的硫酸。關於這點，合適的硫酸銅電鍍化學包括高酸/低銅系統、低酸/高銅系統、以及中酸/高銅系統。在高酸/低銅系統中，銅離子濃度可大約4g/L至約30g/L，而酸濃度可為硫酸的量大於約100g/L至約225g/L。在一個高酸/低銅系統中，銅離子濃度約為17g/L，其中，H2SO4濃度約為180g/L。在一些低酸/高銅系統中，銅離子濃度可在約35g/L和約85g/L之間，例如在約25g/L和約70g/L之間。在一些低酸/高銅系統中，銅離子濃度可在約46g/L和約60g/L之間，例如在約48g/L和約52g/L之間。(35g/L銅的離子相當於約140g/L的CuSO4.5H20五水合硫酸銅)。在這些系統中的酸濃度優選小於約100g/L。在一些低酸/高銅系統中，酸濃度可在約5g/L和約30g/L之間，例如在約10g/L和約15g/L之間。在一些低酸/高銅系統中，酸濃度可在約50g/L和約100g/L之間，例如在約75g/L和約85g/L之間。在示例性的低酸/高銅系統中，銅離子濃度約40g/L且H2SO4濃度約10g/L。在另一示例性低酸/高銅系統中，銅離子濃度約50g/L且H2SO4濃度約80g/L。在中酸/高銅系統中，銅離子濃度可大約30g/L至約60g/L，且酸濃度可為硫酸的量大於約50g/L至約100g/L。在一個中酸/高銅系統中，銅離子濃度為約50g/L，其中H2SO4濃度約80g/L。
[0084]至今的試驗結果表明，利用硫酸銅/硫酸的化學過程在更快的間隙填充方面實現了較好的金屬化結果。
[0085]利用硫酸銅/硫酸的另一優勢在於沉積的銅包含極低的雜質濃度。在這點上，銅金屬化可包含元素雜質，例如，ppm濃度或更低濃度的碳、硫、氧、氮和氯化物。例如，銅金屬化實現的碳雜質濃度小於約50ppm、小於30ppm、小於20ppm、或甚至小於15ppm。銅金屬化實現的氧雜質濃度小於約50ppm、小於30ppm、小於20ppm、小於15ppm、或甚至小於lOppm。銅金屬化實現的氮雜質濃度小於約lOppm、小於5ppm、小於2ppm、小於lppm、或甚至小於0.5ppm。銅金屬化實現的氯化物雜質濃度小於約lOppm、小於5ppm、小於2ppm、小於lppm、小於0.5ppm、或甚至小於0.lppm。銅金屬化實現的硫雜質濃度小於約lOppm、小於5ppm、小於2ppm、小於lppm、或甚至小於0.5ppm。
[0086]甲烷磺酸銅作為銅源的替選使用與其他銅離子源相比，允許電解銅沉積組合物中銅離子的濃度更大。因此，可添加銅離子源以實現銅離子濃度大於約50g/L、大於約90g/L、或者甚至大於約100g/L，例如約110g/L。優選地，添加甲烷磺酸銅以實現銅離子濃度在約70g/L和約100g/L之間。
[0087]當使用甲烷磺酸銅時，優選地使用甲磺酸及其衍生物以及其他的有機磺酸作為電解質。當添加甲磺酸時，其濃度可在約lg/L和約50g/L之間,例如在約5g/L和約25g/L之間，例如約20g/L。
[0088]在本體溶液中高的銅 濃度有利於增強銅擴散到結構內的陡峭的銅濃度梯度。至今的試驗證據表明，根據待被銅金屬化的結構的高寬比來最佳地確定銅濃度。例如，在實施方式中(其中，結構具有相對低的高寬比(深度:開口直徑)，如約3: 1、約2.5: 1、或約2:1或更低)，銅離子的濃度增大且被維持在優選的濃度範圍(例如，約90g/L和約110g/L之間)的較高端(例如約110g/L)。在一些實施方式中，其中，結構具有相對高的高寬比(深度:開口直徑)，例如約4: 1、約5: 1、或約6:1或更大，銅離子的濃度可增大且維持在優選的濃度範圍(例如在約50g/L和約90g/L之間)的較低端(例如在約50g/L和70g/L之間)。不受縛於具體理論，認為用在金屬化高的高寬比的結構中的銅離子的較高濃度可增大縮頸的可能性(這可引起孔隙)。因此，在結構具有相對高的高寬比的實施方式中，銅離子的濃度優化地減小。類似地，在結構具有相對低的高寬比的實施方式中，可增大銅濃度。
[0089]氯離子也可以以高達約200mg/L (約200ppm)的濃度用在電解浴中，優選氯離子濃度約10mg/L至約90mg/L (IOppm至90ppm),例如約50gm/L (約50ppm)。在這些濃度範圍中添加氯離子以增強其他電解浴添加劑的功能。尤其是，已經發現氯離子的添加增強無孔隙填充。
[0090]電解浴的加速劑組分優選地包括水溶性有機二價硫化合物。加速劑的優選種類具有下列通用結構(I):
[0091][0093]其中，
[0094]X 為 O、S、或 S=O;
[0095]η 為 I 至 6 ;
[0096]M為滿足化合價所需的氫、鹼金屬或銨；
[0097]R1為I個到8個碳原子的亞烷基或環狀亞烷基、6個到12個碳原子的芳香烴或脂肪族芳香烴；以及
[0098]R2為氫、I到8個碳原子的羥烷基、或者MO3SR1，其中M和R1如上文限定。
[0099]在某些優選的實施方式中，X為硫，η為2，使得有機硫化合物為有機二硫化物。優選的具有結構(I)的有機硫化合物具有下列結構(2):

O
S^^(CK— >M+

O
[0100]結構(2)

O
IIi
g^_(rH }M


Il

O
[0101]其中，M為具有足以平衡氧原子上的負電荷的電荷的抗衡離子。例如，M可為質子、鹼金屬離子(例如鈉和鉀)、或另外的電荷平衡陽離子(例如銨和季胺)。
[0102]具有結構(2)的有機硫化合物的一個示例為3，3』 - 二硫基二(1-丙磺酸)的鈉鹽，其具有下列結構(3):

O


[I
I —.' Il

O
[0103]結構(3)

O
IIi
SI:.^cr Na'

0
[0104]具有結構(2)的有機硫化合物的尤其優選的示例為3，3』 - 二硫基二(1-丙磺酸)，其具有下列結構(4):
【權利要求】
1.一種用於金屬化半導體集成電路裝置中的矽通孔結構的方法，所述裝置包括其中具有孔結構的表面，所述孔結構包括從所述表面延伸的側壁以及底部，所述側壁、所述底部和所述表面上具有用於銅沉積的金屬化襯底，所述金屬化襯底包含種子層，所述方法包括: 使所述金屬化襯底與電解銅沉積組合物接觸，其中，所述矽通孔結構具有I微米和25微米之間的入口尺寸、50微米和300微米之間的深度尺寸、以及大於約2:1的高寬比，所述金屬化襯底提供用於在其上電解沉積銅的陰極，所述沉積組合物包括: 銅離子源； 酸組分，該酸組分選自無機酸、有機磺酸及其混合物； 加速劑； 抑制劑； 整平劑；和 氣尚子； 建立包括陽極、所述電解組合物、所述陰極和電源的電沉積電路；在孔填充周期期間在所述陽極和所述陰極之間施加電勢以產生陰極電沉積電流，所述陰極電沉積電流導致在所述陰極處還原銅離子，從而將銅鍍至位於所述孔的底部和側壁處的所述襯底上，所述孔優先在所述底部和下側壁上電鍍以從底部開始利用銅填充所述孔；在所述填充周期期間，使電路的極性反向一時間間隔，以在所述金屬化襯底上產生陽極電勢並使整平劑從所述孔內的銅表面上脫附； 通過將所述孔內的銅表面重建為電路中的陰極來恢復銅沉積，從而產生銅填充的孔結構。`
2.根據權利要求1所述的方法，其中，所述電路的極性被反向，以在所述填充周期期間的多個間隔中，在所述金屬化襯底上提供陽極電勢。
3.根據權利要求1或2所述的方法，其中，在所述填充周期內的銅沉積期間在所述電路中的累積電荷轉移與在所述金屬化襯底上的全部陽極電勢間隔的總和期間的累積電荷轉移的比值至少約50: 1、或者至少約80: 1、至少約100: 1、至少約300:1或至少約1000:1。
4.根據權利要求1或2所述的方法，其中，在所述填充周期內的在銅沉積期間在所述電路中的累積電荷轉移與在所述金屬化襯底上的全部陽極電勢間隔的總和期間的累積電荷轉移的比值在約500:1和約100000:1之間、在約1000:1和約50000:1之間、或者在3000:1和約30000:1之間。
5.根據前述權利要求中的任一項所述的方法，其中，在全部所述陽極電勢間隔的總和中的在所述金屬化襯底處的陽極電荷轉移的最大累積程度不大於在所述金屬化襯底的總電極區域上總計的陽極電荷轉移的平均值為約1.8庫侖/cm2的程度。
6.根據前述權利要求中的任一項所述的方法，其中，在所述填充周期期間在所述金屬化襯底上的全部陽極電勢間隔的累積時間段不超過50秒。
7.根據前述權利要求中的任一項所述的方法，其中，所述陽極電勢間隔中的至少一個陽極電勢間隔持續至少0.1秒的時間段。
8.根據前述權利要求中的任一項所述的方法，其中，所述陽極電勢間隔中的至少一個陽極電勢間隔持續至少0.5秒、至少I秒、或至少2秒的時間段。
9.根據前述權利要求中的任一項所述的方法，其中，所述陽極電勢間隔中的至少一個陽極電勢間隔持續在約0.1秒和約100秒之間、約0.5秒和約100秒之間、約I秒和約100秒之間、約0.1秒和約30秒之間、約0.5秒和約30秒之間、或者約2秒和約30秒之間的時間段。
10.根據權利要求7、8或9中任一項所述的方法，其中，所述陽極電勢間隔中的至少兩個陽極電勢間隔分別持續所限定的時間段。
11.根據前述權利要求中的任一項所述的方法，其中，所述陽極電勢間隔中的至少一個陽極電勢間隔持續至在所述金屬化襯底的總電極區域上總計的平均電荷轉移為至少約5 X 10-5庫侖/cm2的程度。
12.根據權利要求11所述的方法，其中，所述陽極電勢間隔中的至少一個陽極電勢間隔持續至在所述金屬化襯底的總電極區域上總計的平均電荷轉移為至少約3Χ 10_4庫侖/cm2的程度。
13.根據權利要求12所述的方法，其中，所述至少一個陽極電勢間隔持續至在所述金屬化襯底的總電極區域上總計的平均電荷轉移不大於約0.3庫侖/cm2的程度，和/或其中所述陽極電勢間隔的任一個都不持續至在所述金屬化襯底的總電極區域上總計的平均電荷轉移大於約0.3庫侖/cm2的程度。
14.根據前述權利要求中的任一項所述的方法，其中，所述填充周期包括多個材料持續時間的陽極電勢間隔，每一這樣的材料持續時間的陽極間隔持續至少0.6秒的時間段，在連續的材料持續時間的陽極電勢間隔之間的所述金屬化襯底上的正向電流的時間段為至少約0.5分鐘，所述正向電流即陰極電流。
15.根據前述權利要求中的任一項所述的方法，其中，所述填充周期包括在所述金屬化襯底處的多個法拉第材料陽極電勢間隔，在所述多個法拉第材料陽極電勢間隔的每一間隔中，在所述金屬化襯底的總電極區域上總計的平均陽極電荷轉移至少約5Χ 10_5庫侖/cm2，並且其中，在連續的法拉第材料陽極電勢間隔之間，在所述陰極的總表面區域上總計的平均淨正向電流電荷轉移為至少約1.5Χ10_2庫侖/cm2，所述平均淨正向電流電荷轉移即所述平均淨陰極電流電荷轉移。
16.根據權利要求14或15所述的方法，其中，在每一個所述材料持續時間的陽極電勢間隔期間或者每一個所述法拉第材料陽極電勢間隔期間，所述電路中的在所述金屬化襯底的總電極區域上總計的電流密度的平均值被保持在約0.1mA/cm2和約100mA/cm2之間。
17.根據權利要求16所述的方法，其中，在每一個所述材料持續時間的陽極電勢間隔期間和/或每一個所述法拉第材料陽極電勢間隔期間，所述電路中的在所述金屬化襯底的總電極區域上總計的電流密度的平均值被保持在約0.1mA/cm2和約100mA/cm2之間、在約0.1mA/cm2和約20mA/cm2之間、或者在約0.1mA/cm2和約10mA/cm2之間。
18.根據前述權利要求中的任一項所述的方法，其中，從向所述電路首次施加電勢直到所述孔至少約90%被填充，在所述陽極電勢間隔期間，在總金屬化襯底上總計的平均累積陽極電荷轉移在約0.2庫侖/cm2-hr和約1.8庫侖/cm2-hr之間。
19.根據前述權利要求中的任一項所述的方法，其中，在不超過90分鐘的填充周期後，所述孔至少90%被填充。
20.根據前述權利要求中的任一項所述的方法，其中，所述孔中的銅填充基本上沒有縫和孔隙，和/或基本上沒有隆起和凸起。
21.根據前述權利要求中的任一項所述的方法，其中，每一個所述陽極電勢間隔對於將整平劑從電極表面脫附是有效的，由此當恢復正向電流時，即在所述陽極電勢間隔後，在總金屬化襯底上總計的平均電流密度相對於所述陽極電勢間隔之前的電流密度增大，所述正向電流即陰極電流。
22.根據前述權利要求中的任一項所述的方法，其中，所述陽極電勢間隔對於使抑制劑從孔內的銅表面脫附是有效的。
23.根據前述權利要求中的任一項所述的方法，其中，在所述填充周期內在銅沉積期間的正向電流的累積時間段與在所述金屬化襯底處的全部陽極電勢間隔的總和的累積時間段的比值至少約30:1，所述正向電流即陰極電流。
24.根據權利要求23所述的方法，其中，在所述填充周期內在銅沉積期間的正向陰極電流的累積時間段與在所述金屬化襯底處的全部陽極電勢間隔的累積時間段的比值至少約80: 1、至少約150: 1、至少約200: 1、在約30:1和約500:1之間、在約80:1和約300:1之間、或者在約150:1和約300:1之間，所述正向電流即陰極電流。
25.一種用於金屬化半導體集成電路裝置中的矽通孔結構的方法，所述裝置包括其中具有孔結構的表面，所述孔結構包括從所述表面延伸的側壁、以及底部，所述側壁、所述底部和所述表面上具有金屬化襯底以用於銅沉積，所述金屬化襯底包含種子層，所述方法包括: 使所述金屬化襯底與電解銅沉積組合物接觸，其中，所述矽通孔結構具有I微米和25微米之間的入口尺寸、50微米和300微米之間的深度尺寸、以及大於約2:1的高寬比，所述金屬化襯底提供用於在其上電解沉積銅的陰極，所述沉積組合物包括: 銅離子源； 酸組分，所述酸組分選自無機酸、有機磺酸及其混合物； 加速劑； 抑制劑； 整平劑；和 氯離子； 建立包括陽極、所述電解組合物、所述陰極和電源的電沉積電路； 在孔填充周期期間在所述陽極和所述陰極之間施加電勢以產生電沉積電流，所述電沉積電流使銅離子在所述陰極處還原，從而將銅鍍至位於所述孔的底部和側壁處的所述襯底上，所述孔優先在所述底部和下側壁上電鍍以從所述底部開始利用銅填充孔； 在所述填充周期期間，使電路的極性反向至少一個時間間隔以在所述金屬化襯底上產生陽極電勢； 通過將所述孔內的銅表面重建為電路中的陰極來恢復銅沉積，從而產生銅填充的孔結構； 在所述填充周期內在銅沉積期間在所述電路中的累積電荷轉移與在全部陽極電勢間隔的總和期間的累積電荷轉移的比值至少約80:1。
26.一種用於金屬化半導體集成電路裝置中的矽通孔結構的方法，所述裝置包括其中具有孔結構的表面，所述孔結構包括從所述表面延伸的側壁、以及底部，所述側壁、所述底部和所述表面上具有金屬化襯底以用於銅沉積，所述金屬化襯底包含種子層，所述方法包括: 使所述金屬化襯底與電解銅沉積組合物接觸，其中，所述矽通孔結構具有I微米和25微米之間的入口尺寸、50微米和300微米之間的深度尺寸、以及大於約2:1的高寬比，所述金屬化襯底提供用於在其上電解沉積銅的陰極，所述沉積組合物包括: 銅離子源； 酸組分，所述酸組分選自無機酸、有機磺酸及其混合物； 加速劑； 抑制劑； 整平劑；和 氯離子； 建立包括陽極、所述電解組合物、所述陰極和電源的電沉積電路； 在孔填充周期期間在所述陽極和所述陰極之間施加電勢以產生電沉積電流，所述電沉積電流使銅離子在所述陰極處還原，從而將銅鍍至位於所述孔的底部和側壁處的所述襯底上，所述孔優先在所述底部和下側壁上電鍍以從底部開始利用銅填充所述孔； 在所述填充周期期間，使電路的極性反向至少一個時間間隔以在所述金屬化襯底上產生陽極電勢； 通過將所述孔內的銅表面重建為電路中的陰極來恢復銅沉積，從而產生銅填充的孔結構； 在全部陽極電勢間隔的總和中，所述電路中的在所述金屬化襯底的總電極區域上總計的陽極電荷轉移的最大累積程度不大於約1.8庫侖/cm2的平均值。
27.一種用於金屬化半導體集成電路裝置中的矽通孔結構的方法，所述裝置包括其中具有孔結構的表面，所述孔結構包括從所述表面延伸的側壁、以及底部，所述側壁、所述底部和所述表面上具有金屬化襯底以用於銅沉積，所述金屬化襯底包含種子層，所述方法包括: 使所述金屬化襯底與電解銅沉積組合物接觸，其中，所述矽通孔結構具有I微米和25微米之間的入口尺寸、50微米和300微米之間的深度尺寸、以及大於約2:1的高寬比，所述金屬化襯底提供用於在其上電解沉積銅的陰極，所述沉積組合物包括: 銅離子源； 酸組分，所述酸組分選自無機酸、 有機磺酸及其混合物； 加速劑； 抑制劑； 整平劑；和 氯離子； 建立包括陽極、所述電解組合物、所述陰極和電源的電沉積電路； 在孔填充周期期間在所述陽極和所述陰極之間施加電勢以產生電沉積電流，所述電沉積電流使銅離子在所述陰極處還原，從而將銅鍍至位於所述孔的底部和側壁的所述襯底上，所述孔優先在所述底部和下側壁上電鍍以從所述底部開始利用銅填充所述孔； 在所述填充周期期間，使電路的極性反向至少一個時間間隔，以在所述金屬化襯底上產生陽極電勢；通過將所述孔內的銅表面重建為電路中的陰極來恢復銅沉積，從而產生銅填充的孔結構； 所述陽極電勢間隔中的至少一個陽極電勢間隔持續至在所述金屬化襯底的總電極區域上總計的平均電荷轉移為至少約3 ΧΙΟ-4庫侖/cm2的程度。
28.一種用於金屬化半導體集成電路裝置中的矽通孔結構的方法，所述裝置包括其中具有孔結構的表面，所述孔結構包括從所述表面延伸的側壁、以及底部，所述側壁、所述底部和所述表面上具有金屬化襯底以用於銅沉積，所述金屬化襯底包含種子層，所述方法包括: 使所述金屬化襯底與電解銅沉積組合物接觸，其中，所述矽通孔結構具有I微米和25微米之間的入口尺寸、50微米和300微米之間的深度尺寸、以及大於約2:1的高寬比，所述金屬化襯底提供用於在其上電解沉積銅的陰極，所述沉積組合物包括: 銅離子源； 酸組分，所述酸組分選自無機酸、有機磺酸及其混合物； 加速劑； 抑制劑； 整平劑；和 氣尚子； 建立包括陽極、所述電解組合物、所述陰極和電源的電沉積電路； 在孔填充周期期間在所述`陽極和所述陰極之間施加電勢以產生電沉積電流，所述電沉積電流使銅離子在所述陰極處還原，從而將銅鍍至位於所述孔的底部和側壁處的所述襯底上，所述孔優先在所述底部和下側壁上電鍍以從所述底部開始利用銅填充所述孔； 在所述填充周期期間，使電路的極性反向至少一個時間間隔，以在所述金屬化襯底上產生陽極電勢； 通過將所述孔內的銅表面重建為電路中的陰極來恢復銅沉積，從而產生銅填充的孔結構； 其中，所述填充周期包括多個法拉第材料陽極電勢間隔，在每一個法拉第材料陽極電勢間隔中，在所述金屬化襯底的總電極區域上總計的平均陽極電荷轉移至少約3X10—4庫侖/cm2，並且其中，在連續的法拉第材料陽極電勢間隔之間，在所述金屬化襯底的所述總表面區域上的總計平均淨正向電流電荷轉移為至少約1.5X 10_2庫侖/cm2，所述平均淨正向電流電荷轉移為平均淨陰極電流電荷轉移。
29.一種用於金屬化半導體集成電路裝置中的矽通孔結構的方法，所述裝置包括其中具有孔結構的表面，所述孔結構包括從所述表面延伸的側壁、以及底部，所述側壁、所述底部和所述表面上具有金屬化襯底以用於銅沉積，所述金屬化襯底包含種子層，所述方法包括: 使所述金屬化襯底與電解銅沉積組合物接觸，其中，所述矽通孔結構具有I微米和25微米之間的入口尺寸、50微米和300微米之間的深度尺寸、以及大於約2:1的高寬比，所述金屬化襯底提供用於在其上電解沉積銅的陰極，所述沉積組合物包括: 銅離子源； 酸組分，所述酸組分選自無機酸、有機磺酸及其混合物；加速劑； 抑制劑； 整平劑；和 氯離子； 建立包括陽極、所述電解組合物、所述陰極和電源的電沉積電路； 在孔填充周期期間在所述陽極和所述陰極之間施加電勢以產生電沉積電流，所述電沉積電流使銅離子在所述陰極處還原，從而將銅鍍至位於所述孔的所述底部和所述側壁的所述襯底上，所述孔優先在所述底部和下側壁上電鍍以從底部開始利用銅填充所述孔； 在所述填充周期期間，使電路的極性反向至少一個時間間隔以在所述金屬化襯底上產生陽極電勢； 通過將所述孔內的銅表面重建為電路中的陰極來恢復銅沉積，從而產生銅填充的孔結構； 在所述填充周期內在銅沉積期間在所述電路中的累積電荷轉移與在全部陽極電勢間隔的總和期間的累積電荷轉移的比值至少約50:1，且所述陽極電勢間隔中的至少一個陽極電勢間隔持續至在所述金屬化襯底的總電極區域上總計的平均電荷轉移為至少約5X10—5庫侖/cm2的程度。
【文檔編號】C25D7/12GK103492617SQ201280015158
【公開日】2014年1月1日 申請日期:2012年1月26日 優先權日:2011年1月26日
【發明者】託馬斯·B·理察森, 約瑟夫·A·阿比斯, 邵文博, 王晨, 文森特·小·派納卡西奧, 王才, 林宣, 希歐多爾·安東內利斯 申請人:恩索恩公司