用於原邊反激式變換器的控制電路的製作方法
2023-06-28 03:28:36
專利名稱：用於原邊反激式變換器的控制電路的製作方法
技術領域：
本發明屬於電子電路技術領域，涉及模擬集成電路，特別是一種用於原邊反激式變換器的控制電路。
背景技術：
原邊反激式變換器作為一種非常重要的電源管理類電路，由於其具有結構簡單、成本低廉等優點，被廣泛應用於小功率電源和各種電源適配器中。原邊反激式變換器利用初級側輔助繞組，對輸出電壓進行採樣，避免了在次級側直接對輸出電壓進行採樣，可以有效的減少變換系統的元件數目，縮小變換系統電路板的PCB面積並且可以提升變換系統的工作效率。原邊反激式變換器中最核心的部分為控制電路，因此用於原邊反激式變換器的控制電路的研究越來越受關注。圖1所示為用於原邊反激式變換器的控制電路以及外圍器件的拓撲結構圖，包括電壓採樣模塊、電流採樣模塊、PWM比較器、誤差放大器EA、斜波補償模塊、邏輯驅動模塊、外圍三端變壓器、外圍NMOS管和外圍輸出線；電壓米樣模塊對外圍三端變壓器輔助繞組La上的電壓進行採樣，電流採樣模塊對外圍NMOS管的漏極電流進行採樣，輸出電流採樣信號V4給斜波補償模塊，斜波補償模塊及誤差放大器EA均與PWM比較器相連，PWM比較器輸出控制信號V6給邏輯驅動模塊，該邏輯驅動模塊輸出驅動信號V7，該驅動信號V7控制外圍NMOS管的漏極電流。實際應用中，由於外圍輸出線較長，當外圍輸出線流過電流時，就會在外圍輸出線上產生電壓降，可能觸發原邊反激式變換器後級電路的欠壓保護，導致整個轉換系統不工作。
發明內容
本發明的目的在於針對上述控制電路的不足，提出了一種用於原邊反激式變換器的控制電路，以實現對原邊反激式變換器的輸出線壓降進行補償，保證原邊反激式變換器的後級電路及整個轉換系統正常工作。為實現上述目的，本發明包括誤差放大器EA、電壓採樣模塊1、電流採樣模塊2、PWM比較器3、斜波補償模塊4和邏輯驅動模塊5 ；電壓米樣模塊I輸出電壓米樣信號V2給誤差放大器EA的反相輸入端，電流採樣模塊2的第一輸出端輸出電流採樣信號V4給斜波補償模塊4，斜波補償模塊4及誤差放大器EA的輸出端均與PWM比較器3相連，PWM比較器3輸出控制信號V6給邏輯驅動模塊5，通過邏輯驅動模塊5輸出驅動信號V7控制原邊反激式變換器的正常工作；其特徵在於電流採樣模塊2的第二輸出端連接有輸出線壓降補償電路8，該輸出線壓降補償電路8輸出基準電壓VREFl給誤差放大器EA的同相輸入端，以對原邊反激式變換器的輸出線壓降進行補償；所述輸出線壓降補償電路8，包括電壓電流轉換模塊81和基準電壓補償模塊82 ；電壓電流轉換模塊81將電流採樣模塊2的第二輸出端所輸出的補償信號VIO轉換為電流信號14給基準電壓補償模塊82 ;基準電壓補償模塊82將電流信號14轉換為基準電壓VREFl輸入給誤差放大器EA的同相輸入端。作為優選，上述電壓電流轉換模塊81，包括第一運算放大器0P1、第一 PMOS管MPl、第二 PMOS管MP2、第二 NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第三電阻R3和第一基準電流Il ;其中所述第一運算放大器OPl的同相輸入端與電流採樣模塊2第二輸出端所輸出的補償信號VIO相連，其反相輸入端分別與第三電阻R3的一端和第二 NMOS管MN2的源極相連，第三電阻R3的另一端接地，第一運算放大器OPl的輸出端與第二 NMOS管MN2的柵極相連；所述第二 PMOS管MP2的柵極分別與第一 PMOS管MPl的漏極、柵極以及第二 NMOS管麗2的漏極相連，第二 PMOS管MP2的漏極與第四NMOS管MN4的漏極相連，作為電壓電流轉換模塊81的輸出端輸出電流信號14 ；所述第三NMOS管麗3的柵極、漏極以及第四NMOS管MN4的柵極均與第一基準電流Il的負端相連，第一基準電流Il的正端與其所在晶片的電源電壓VDD相連，第一 PMOS管MPl和第二 PMOS管MP2的源極均與其所在晶片的電源電壓VDD相連，第三NMOS管麗3和第四NMOS管MN4的源極均接地。作為優選，上述基準電壓補償模塊82，包括第二運算放大器0P2、第四電阻R4、第五電阻R5、第六電阻R6、第五NMOS管MN5、第三PMOS管MP3、第四PMOS管MP4和緩衝器821 ；所述第二運算放大器0P2的同相輸入端及第四電阻R4的一端均與電壓電流轉換模塊81所輸入的電流信號14相連,第二運算放大器0P2的反相輸入端分別與第五電阻R5的一端和第五NMOS管麗5的源極相連，第二運算放大器0P2的輸出端與第五NMOS管麗5的柵極相連；所述第四PMOS管MP4的柵極分別與第三PMOS管MP3的漏極、柵極以及第五NMOS管麗5的漏極相連，第四PMOS管MP4的漏極與第六電阻R6的一端相連，作為基準電壓補償模塊82的輸出端輸出基準信號VREFl，該第三PMOS管MP3和第四PMOS管MP4的源極均與其所在晶片的電源電壓VDD相連；所述緩衝器821的輸入端與其所在晶片的輸入電壓VREF相連，其輸出端連接到第六電阻R6的另一端；所述第四電阻R4的另一端和第五電阻R5的另一端均接地。本發明由於添加了輸出線壓降補償電路，可對原邊反激式變換器的輸出線壓降進行補償，保證了原邊反激式變換器的後級電路及整個轉換系統正常工作。
圖1為現有控制電路的拓撲結構圖；圖2為本發明的拓撲結構圖；圖3為本發明的實例圖；圖4為本發明中電壓電流轉換模塊的電路原理圖；圖5為本發明中基準電壓補償模塊的電路原理圖。
具體實施例方式以下參照附圖及其實施例對本發明作進一步描述。參照圖2，本發明的控制電路包括誤差放大器EA、電壓採樣模塊1、電流採樣模塊
2、PWM比較器3、斜波補償模塊4、邏輯驅動模塊5和輸出線壓降補償電路8 ;電壓採樣模塊I和輸出線壓降補償電路8均與誤差放大器EA相連，電流採樣模塊2連接到斜波補償模塊4，誤差放大器EA和斜波補償模塊4均與PWM比較器3相連，PWM比較器3的輸出端連接到邏輯驅動模塊5，邏輯驅動模塊5輸出驅動信號V7控制第一 NMOS管MNl的漏極電流。所述輸出線壓降補償電路8，包括電壓電流轉換模塊81和基準電壓補償模塊82 ；電壓電流轉換模塊81與基準電壓補償模塊82相連，基準電壓補償模塊82的輸出端作為輸出線壓降補償電路8的輸出端連接到誤差放大器EA。圖3給出了本發明控制電路的一個應用實例，輸入電壓Vac經過整流橋BR的整流後輸出濾波信號V1給三端變壓器9的初級側線圈LP，三端變壓器9初級側線圈Lp與第一NMOS管MNl相連，三端變壓器9次級側線圈Ls上的電壓經過整流二極體Dk的整流後輸出變換電壓V8給輸出線6，控制電路中的電壓採樣模塊I對三端變壓器9初級側線圈Lp上的電壓進行米樣，輸出電壓米樣信號V2給誤差放大器EA的反相輸入端,該電壓米樣信號V2經過誤差放大器EA的初步放大後得到誤差信號V3輸入到PWM比較器3的同相輸入端；控制電路中的電流採樣模塊2對第一 NMOS管MNl的漏極電流進行採樣，該電流採樣模塊2的第一輸出端輸出電流採樣信號V4給斜波補償模塊4，其第二輸出端輸出補償信號VIO給電壓電流轉換模塊81 ;斜波補償模塊4對電流採樣信號V4進行斜波補償，輸出斜波信號V5給PWM比較器3的反相輸入端，斜波補償模塊4提高了整個控制電路的穩定性；基準電壓補償模塊82對輸出線6上的電壓進行補償,輸出基準電壓VREFl給誤差放大器EA的同相輸入端；斜波補償模塊4的輸出端及誤差放大器EA的輸出端均與PWM比較器3相連，PWM比較器3通過對斜坡信號V5以及誤差信號V3進行比較，輸出控制信號V6給邏輯驅動模塊5，邏輯驅動模塊5提高了控制信號V6的驅動能力，該邏輯驅動模塊5輸出端作為控制電路的輸出端輸出驅動信號V7控制第一 NMOS管麗I漏極電流的大小。參照圖4，本發明的電壓電流轉換模塊81，包括但不局限於第一運算放大器OPl、第一 PMOS 管 MPl、第二 PMOS 管 MP2、第二 NMOS 管 MN2、第三 NMOS 管 MN3、第四 NMOS 管 MN4、第三電阻R3和第一基準電流Il ；所述第一運算放大器OPl的正相輸入端與電流採樣模塊2的第二輸出端相連，其反相輸入端分別與第三電阻R3的一端和第二 NMOS管MN2的源極相連，第三電阻R3的另一端接地，第一運算放大器OPl的輸出端與第二 NMOS管MN2的柵極相連，第一運算放大器OPl通過第二 NMOS管MN2將電流採樣模塊2第二輸出端所輸出的補償信號VIO轉換為流過第三電阻R3的電流；所述第二 PMOS管MP2的柵極分別與第一 PMOS管MPl的漏極、柵極以及第二 NMOS管麗2的漏極相連，第一 PMOS管MPl和第二 PMOS管MP2形成電流鏡，第二 PMOS管MP2的漏極與第四NMOS管MN4的漏極相連，作為電壓電流轉換模塊81的輸出端輸出電流信號14 ；所述第三NMOS管麗3的柵極、漏極以及第四NMOS管MN4的柵極均與第一基準電流Il的負端相連，第三NMOS管MN3和第四NMOS管MN4形成電流鏡，第一基準電流Il的正端、第一 PMOS管MPl的源極和第二 PMOS管MP2的源極均與其所在晶片的電源電壓VDD相連，第三NMOS管MN3和第四NMOS管MN4的源極均接地。參照圖5，本發明的基準電壓補償模塊82，包括但不局限於第二運算放大器0P2、第四電阻R4、第五電阻R5、第六電阻R6、第五NMOS管MN5、第三PMOS管MP3、第四PMOS管MP4和緩衝器821 ；所述第二運算放大器0P2的同相輸入端和第四電阻R4的一端均與電壓電流轉換模塊81所輸入的電流信號14相連,第二運算放大器0P2的反相輸入端分別與第五電阻R5的一端和第五NMOS管麗5的源極相連，第二運算放大器0P2的輸出端與第五NMOS管麗5的柵極相連，第二運算放大器0P2通過第五NMOS管MN5將電流信號14轉換為流過第五電阻R5的電流；所述第四PMOS管MP4的柵極分別與第三PMOS管MP3的漏極、柵極以及第五NMOS管麗5的漏極相連，第三PMOS管MP3和第四PMOS管MP4的源極均與其所在晶片的電源電壓VDD相連，第三PMOS管MP3和第四PMOS管MP4形成電流鏡，第四PMOS管MP4的漏極與第六電阻R6的一端相連，作為基準電壓補償模塊82的輸出端輸出基準信號VREF1，該基準信號VREFl為含有輸出線壓降補償的基準信號；所述緩衝器821的輸入端與其所在晶片的輸入電壓VREF相連，其輸出端連接到第六電阻R6的另一端，緩衝器821提高了其所在晶片的輸入電壓VREF的驅動能力；所述第四電阻R4的另一端和第五電阻R5的另一端均接地。本發明的工作原理如下參照圖3，整流二極體0,輸出的變換電壓V8可表示為V8=Vo+Io · Rcable I)其中，Vo為輸出線6輸出的負載電壓，Io為負載7上流過的電流，Rcable為輸出線6的等效電阻。整流二極體Dk輸出的變換電壓V8與輸出線6輸出的負載電壓的差值為輸出線壓降Λ V，輸出線壓降Λ V可表示為AV=Io · Rcable 2)輸出線壓降AV在誤差放大器EA的反相輸入端引起的電壓變化量AVfb可表示
為
權利要求
1.一種用於原邊反激式變換器的控制電路，包括誤差放大器EA、電壓採樣模塊(I)、電流採樣模塊(2) ,PWM比較器(3)、斜波補償模塊(4)和邏輯驅動模塊(5)；電壓採樣模塊(I)輸出電壓米樣信號V2給誤差放大器EA的反相輸入端，電流米樣模塊(2)的第一輸出端輸出電流採樣信號V4給斜波補償模塊(4)，斜波補償模塊(4)及誤差放大器EA的輸出端均與PWM比較器(3)相連，PWM比較器(3)輸出控制信號V6給邏輯驅動模塊(5)，通過邏輯驅動模塊(5)輸出驅動信號V7控制原邊反激式變換器的正常工作；其特徵在於電流採樣模塊(2)的第二輸出端連接有輸出線壓降補償電路(8)，該輸出線壓降補償電路(8)輸出基準電壓VREFl給誤差放大器EA的同相輸入端，以對原邊反激式變換器的輸出線壓降進行補償； 所述輸出線壓降補償電路(8)，包括電壓電流轉換模塊(81)和基準電壓補償模塊(82);電壓電流轉換模塊(81)將電流採樣模塊(2)的第二輸出端所輸出的補償信號VIO轉換為電流信號14給基準電壓補償模塊(82);基準電壓補償模塊(82)將電流信號14轉換為基準電壓VREFl輸入給誤差放大器EA的同相輸入端。
2.根據權利要求書I所述的控制電路，其特徵在於電壓電流轉換模塊(81)，包括第一運算放大器OPl、第一 PMOS管MPl、第二 PMOS管MP2、第二 NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第三電阻R3和第一基準電流Il ； 所述第一運算放大器OPl的同相輸入端與電流採樣模塊(2)第二輸出端所輸出的補償信號VIO相連，其反相輸入端分別與第三電阻R3的一端和第二 NMOS管MN2的源極相連，第三電阻R3的另一端接地，第一運算放大器OPl的輸出端與第二 NMOS管MN2的柵極相連； 所述第二 PMOS管MP2的柵極分別與第一 PMOS管MPl的漏極、柵極以及第二 NMOS管麗2的漏極相連，第二 PMOS管MP2的漏極與第四NMOS管MN4的漏極相連，作為電壓電流轉換模塊(81)的輸出端輸出電流信號14 ； 所述第三NMOS管MN3的柵極、漏極以及第四NMOS管MN4的柵極均與第一基準電流Il的負端相連，第一基準電流Il的正端與其所在晶片的電源電壓VDD相連，第一 PMOS管MPl和第二 PMOS管MP2的源極均與其所在晶片的電源電壓VDD相連，第三NMOS管麗3和第四NMOS管MN4的源極均接地。
3.根據權利要求書I所述的控制電路，其特徵在於基準電壓補償模塊(82)，包括第二運算放大器0P2、第四電阻R4、第五電阻R5、第六電阻R6、第五NMOS管麗5、第三PMOS管MP3、第四PMOS管MP4和緩衝器(821)； 所述第二運算放大器0P2的同相輸入端及第四電阻R4的一端均與電壓電流轉換模塊(81)所輸入的電流信號14相連,第二運算放大器0P2的反相輸入端分別與第五電阻R5的一端和第五NMOS管麗5的源極相連，第二運算放大器0P2的輸出端與第五NMOS管麗5的柵極相連； 所述第四PMOS管MP4的柵極分別與第三PMOS管MP3的漏極、柵極以及第五NMOS管麗5的漏極相連，第四PMOS管MP4的漏極與第六電阻R6的一端相連，作為基準電壓補償模塊(82)的輸出端輸出基準信號VREFl，該第三PMOS管MP3和第四PMOS管MP4的源極均與其所在晶片的電源電壓VDD相連； 所述緩衝器(821)的輸入端與其所在晶片的輸入電壓VREF相連，其輸出端連接到第六電阻R6的另一端； 所述第四電阻R4的另一端和第五電阻R5的另一端均接地。
全文摘要
本發明公開了一種用於原邊反激式變換器的控制電路，主要解決現有原邊反激式變換器存在輸出線壓降的問題。該電路包括誤差放大器EA、電壓採樣模塊(1)、電流採樣模塊(2)、PWM比較器(3)、斜波補償模塊(4)、邏輯驅動模塊(5)和輸出線壓降補償電路(8)；電壓採樣模塊(1)和輸出線壓降補償電路(8)均與誤差放大器EA相連，電流採樣模塊(2)連接到斜波補償模塊(4)，誤差放大器EA和斜波補償模塊(4)均與PWM比較器(3)相連，PWM比較器(3)的輸出端連接到邏輯驅動模塊(5)，邏輯驅動模塊(5)輸出驅動信號控制外圍第一NMOS管MN1。本發明能有效地對原邊反激式變換器的輸出線壓降進行補償。
文檔編號H02M3/335GK103066851SQ20121056023
公開日2013年4月24日 申請日期2012年12月20日 優先權日2012年12月20日
發明者來新泉, 葉強, 賈衛剛, 關會麗 申請人:西安電子科技大學