測試器件的製作方法

2023-06-26 13:56:26 5

本發明涉及半導體製造領域，特別涉及一種測試器件。

背景技術：

從半導體單晶片到最終成品，半導體器件的生產包括數十甚至上百道工序。為了確保所生產的半導體器件性能合格、穩定可靠，半導體器件製造工藝除了包括形成半導體器件的生產工序，還包括對所形成半導體器件進行檢測的測試工藝。

晶圓接收測試(Wafer Acceptance Test,WAT)是對特定的測試器件(Testkey)進行電學性能測試，根據測試器件的測試結果，反映生產工序是否正常，以及生產工序的穩定性。

所述測試器件與半導體器件同時形成於晶圓上，因此測試器件需要佔用一定的晶圓面積。隨著晶片面積的減小，每個晶圓上晶片的數量隨之增加，晶片的密度隨之增大。測試器件對晶圓面積的佔用，使晶圓上可用晶片的面積隨之減小，影響了形成半導體器件的良率。

技術實現要素：

本發明解決的問題是提供一種測試器件，以減小測試器件佔用晶圓的面積。

為解決上述問題，本發明提供一種測試器件，用於與探針卡上的探針實現接觸連接進行測試，所述探針卡上具有多個探針，相鄰探針之間的距離為探針間距，包括：

多個用於測試的測試結構；多個連接墊組，所述多個連接墊組沿第一方向排列，所述連接墊組包括沿所述第一方向排列的多個連接墊，同一連接墊組內多個所述連接墊分別與不同測試結構相連；相鄰連接墊組對應連接墊之間的距離與所述探針間距相等。

可選的，第二方向與所述第一方向相垂直，所述探針卡沿所述第一方向移動，所述連接墊沿第一方向的尺寸小於或等於沿第二方向的尺寸。

可選的，所述連接墊的形狀為長方形或正方形。

可選的，所述連接墊的形狀為正方形，所述連接墊的邊長在40微米到60微米範圍內。

可選的，所述連接墊組內所述多個連接墊尺寸相同。

可選的，所述多個測試結構和所述多個連接墊組沿第一方向呈直線排列。

可選的，所述連接墊組內連接墊的數量大於2，相鄰連接墊之間間隔相等。

可選的，相鄰連接墊之間的間隔在5微米到15微米範圍內。

可選的，所述測試器件包括第一測試結構和第二測試結構；所述連接墊組包括第一連接墊和第二連接墊，所述第一連接墊與所述第一測試結構相連，所述第二連接墊與所述第二測試結構相連。

可選的，多個所述連接墊組位於所述第一測試結構和第二測試結構之間；或者，所述第一測試結構和所述第二測試結構分別位於相鄰連接墊組之間。

與現有技術相比，本發明的技術方案具有以下優點：

本發明技術方案中，連接墊組包括沿所述第一方向排列的多個連接墊，同一連接墊組內多個所述連接墊分別與不同測試結構相連，並且相鄰連接墊組對應連接墊之間的距離與所述探針間距相等。本發明通過多個連接墊構成連接墊組，並且使同一連接墊組內多個所述連接墊分別與不同測試結構相連，從而提高了連接墊組的密度，有利於提高測試結構的密度，減小所述測試器件佔的晶圓面積，增加了可用晶片的數量。

附圖說明

圖1是一種測試器件的俯視結構示意圖；

圖2是本發明測試器件第一實施例的俯視結構示意圖；

圖3是本發明測試器件第二實施例的俯視結構示意圖；

圖4是本發明測試器件第三實施例的俯視結構示意圖。

具體實施方式

由背景技術可知，現有技術中的測試器件存在佔用晶圓面積過大的問題。現結合現有技術中的測試器件以及晶圓接受測試的過程分析其佔用面積過大問題的原因：

參考圖1，示出了一種測試器件的俯視結構示意圖。

所述測試器件包括：

襯底(圖中未示出)；位於襯底上的測試器件10以及4個連接墊11，所述測試器件10與所述4個連接墊11沿第一方向x排列，所述4個連接墊11均與所述測試器件10相連。

現有技術中的電學性能測試是利用一個具有多個探針的探針卡，將所述探針卡上的探針與所述多個連接墊相互接觸，進行電性測試。所以，相鄰連接墊11之間的距離與電學性能測試中探針卡上相鄰探針之間的間隔相等，從而能夠使多個探針與多個所述連接墊11對應接觸相連。

在對所述測試器件進行電學性能測試的過程中，所使用探針卡上探針之間的間距為200微米。所述測試器件中連接墊11為長方形，沿第一方向x的尺寸l為90微米，沿與第一方向x相垂直的第二方向y的尺寸w為50微米。而且相鄰連接墊11之間的間隔d為110微米。

在進行電學性能測試時，所以探針卡上的探針能夠與所述4個連接墊11同時接觸，實現電連接。

由於依次排列的連接墊11均僅與所述測試器件10相連，也就是說，所有相鄰連接墊11均與一個測試器件10相連，從而造成測試器件中測試器件10的密度較小，所述測試器件佔用晶圓面積較大。

為解決所述技術問題，本發明提供一種測試器件，用於與探針卡上的探針實現接觸連接進行測試，所述探針卡上具有多個探針，相鄰探針之間的距離為探針間距，包括：

多個用於測試的測試結構；多個連接墊組，所述多個連接墊組沿第一方向排列，所述連接墊組包括沿所述第一方向排列的多個連接墊，同一連接墊組內多個所述連接墊分別與不同測試結構相連；相鄰連接墊組對應連接墊之間的距離與所述探針間距相等。

本發明技術方案中，連接墊組包括沿所述第一方向排列的多個連接墊，同一連接墊組內多個所述連接墊分別與不同測試結構相連，並且相鄰連接墊組對應連接墊之間的距離與所述探針間距相等。本發明通過多個連接墊構成連接墊組，並且使同一連接墊組內多個所述連接墊分別與不同測試結構相連，從而提高了連接墊組的密度，有利於提高測試結構的密度，減小所述測試器件佔的晶圓面積，增加了可用晶片的數量。

為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。

參考圖2，示出了本發明測試器件第一實施例的俯視結構示意圖。

需要說明的是，所述測試器件用於與探針卡上的探針實現接觸連接進行測試，所述探針卡上具有多個探針，相鄰探針之間的距離為探針距離。

所以所述測試器件包括：

多個用於測試的測試結構。

需要說明的是，所述測試器件還包括用於提供操作平臺的襯底(圖中未示出)。具體的，本實施例中，所述襯底的材料為單晶矽。在本發明其他實施例中，所述襯底的材料還可以選自多晶矽、非晶矽、鍺、砷化鎵或鍺矽的其他半導體材料。此外，所述襯底還可以是具有外延層或外延層上的矽結構。

所述測試結構用於與探針卡上的探針實現電連接以進行測試。具體的，本實施例中，所述測試結構用於進行晶圓接受測試，所述測試結構與襯底上晶片內的半導體結構同時形成，以反映生產工序是否正常進行以及生產工序的穩定。

測試結構的數量大於或等於2個。本實施例中，所述測試器件中測試結構的數量為2個，分別為第一測試結構110和第二測試結構120，也就是說，所述測試器件包括第一測試結構110和第二測試結構120。

所述測試器件還包括：

多個連接墊組200，所述多個連接墊組200沿第一方向X排列，所述連接墊組200包括沿所述第一方向X排列的多個連接墊，同一連接墊組內多個所述連接墊分別與不同測試結構相連；相鄰連接墊組對應連接墊之間的距離與所述探針間距相等。

所述連接墊組200用於與探針卡上的探針實現接觸連接以進行測試。

具體的，所述多個連接墊組200沿第一方向X排列。

所述連接墊組200的數量與所述測試結構內部電路與外部電路連接情況相關。本實施例中，所述測試結構內具有多個連接點(圖中未標示)，所述連接點用於實現所述測試結構內部電路與外部電路之間的電連接。所述連接點分別與不同的連接墊組200相連。所以，所述連接墊組200的數量與所述連接點的數量相等。

具體的，本實施例中，所述第一測試結構110和所述第二測試結構120均具有4個連接墊，所以所述連接墊組200的數量為4個。

為了減小所述測試器件的面積，所述多個測試結構和所述多個連接墊組200沿第一方向X呈直線排列。具體的，所述多個連接墊組200沿第一方向X排列，所以所述多個測試結構也沿第一方向X排列，並且與所述多個連接墊組200共線設置。

本實施例中，所述測試器件包括第一測試結構110和第二測試結構120，所述連接墊組200的數量為4個。所以所述第一測試結構110和所述第二測試結構120以及4個連接墊組200共線設置。

具體的，如圖2所示，本實施例中，多個所述連接墊組200位於所述第一測試結構110和第二測試結構120之間。

所述連接墊組200包括多個沿第一方向X排列的連接墊。所述連接墊用於與探針卡上的探針一一對應接觸相連，以實現電連接，進行測試。

為了簡化結構，減少晶圓面積浪費，本實施例中，所述連接墊的形狀為長方形或正方形。

具體的，在進行測試過程中，當一個測試結構測試完成後進行下一個測試結構的測試時，探針卡沿第一方向X移動。所述連接墊沿所述第一方向X的尺寸L小於或等於沿第二方向Y的尺寸W，其中所述第二方向Y與所述第一方向X相垂直。使所述連接墊沿所述第一方向X尺寸小於或等於沿第二方向Y尺寸W的做法能夠減小所述測試結構的面積，增大用於形成可用晶片的面積。

本實施例中，所述連接墊沿所述第一方向X的尺寸L等於沿第二方向Y的尺寸W。所以本實施例中，所述連接墊為正方形。

如果所述連接墊的邊長太大，則會使所形成測試結構面積太大，進而使用於形成可用晶片的晶圓面積太小；如果所述連接墊的邊長太小，則會增加測試過程中探針與連接墊接觸連接的難度，從而影響對所述測試結構的測試精度。

具體的，所述連接墊的邊長在40微米到60微米範圍內，所以所述連接墊的邊長可以為45微米、50微米或55微米等尺寸。本實施例中，所述連接墊為邊長L為50微米的正方形。

由於所述連接墊組200內的連接墊分別與不同的測試結構相連，所以所述連接墊組200內連接墊的數量與所述測試結構的數量以及所述測試結構的電路連接情況相關。

本實施例中，同一連接墊組200內不同所述連接墊與不同所述測試結構的連接點相連，而且不同連接墊組200內對應連接墊與同一測試器件相連。

具體的，所述測試器件包括所述第一測試結構110和所述第二測試結構120，所以所述連接墊組200內連接墊的數量為2個，且分別與所述第一測試結構110和所述第二測試結構120對應相連，也就是說，所述連接墊組200包括第一連接墊210和第二連接墊220，所述第一連接墊210與所述第一測試結構110相連，所述第二連接墊220與所述第二測試結構120相連。

所述連接墊組200內的所述多個連接墊尺寸相同，從而簡化布圖設計，簡化器件結構，降低工藝難度。也就是說，所述連接墊組200中的所述第一連接墊210和所述第二連接的220均為邊長為50微米的正方形。

需要說明的是，本實施例中，所述多個連接墊組200沿第一方向X排列，所述連接墊組200內的連接墊也沿第一方向X排列。採用連接墊排列方向與連接墊組排列方向一致的做法，能夠有效的減小連接墊組的面積。

連接墊組200內，相鄰連接墊之間的間隔S不宜太大也不宜太小。具體的，相鄰連接墊之間的間隔S如果太大，則會增大連接墊組200的面積，不利於減小測試器件佔用晶圓的面積；相鄰連接墊之間的間隔S如果太小，則會增大形成所述連接墊的工藝難度，也會使相鄰連接墊之間出現短路問題的風險增加，從而影響對所述測試器件的測試。具體的，相鄰連接墊之間的間隔S在5微米到15微米範圍內。本實施例中，所述第一連接墊210和所述第二連接墊220之間的間隔S為10微米。

所述連接墊組對應連接墊之間的距離與所述探針間距相等。不同連接墊組內對應連接墊與同一測試結構相連，從而在進行測試時，探針卡上的探針能夠同時與多個連接墊組內對應連接墊同時接觸，實現電連接，以進行測試。

所以相鄰連接墊組之間的間隔M與探針間距、相鄰連接墊之間的間隔S以及連接墊的尺寸相關。如圖2所示，本實施例中，所述第一連接墊210和所述第二連接的220均為邊長為50微米的正方形，而且所述第一連接墊210和所述第二連接墊220之間的間隔S為10微米，相鄰連接墊組200之間的間隔M為90微米。所以相鄰連接墊組200內對應連接墊之間的距離D為200微米，也就是說，相鄰連接墊組200內所述第一連接墊210之間的間隔D為200微米。

本實施例中，所述探針間距為200微米。相鄰連接墊組200內對應連接墊之間的間隔D與所述探針距離相等。所以所述測試器件能夠與所述探針卡兼容，無需更換設備，改變工藝，無需對現有產線進行較大改動即可實現測試，無需增加額外工藝和成本。

需要說明的是，本實施例中，所述測試器件中的多個連接墊組200位於所述第一測試器件110和所述第二測試器件120之間。但是這種做法僅為一示例，本發明其他實施例中，所述測試器件也可以位於多個所述連接墊組200的之間。

參考圖3，示出了本發明測試器件第二實施例的俯視結構示意圖。

本實施例中與前述實施例不同之處在於。所述測試結構位於相鄰連接墊組400之間。

具體的，本實施例中，所述測試器件包括第一測試結構310和第二測試結構320，所述第一測試結構310和所述第二測試結構320分別位於相鄰連接墊組400之間。

所述連接墊組400也包括第一連接墊410和第二連接墊420，所述第一測試器件310與所述第一連接墊410相連，所述第二測試器件320與所述第二連接墊420相連。

參考圖4，示出了本發明測試器件第三實施例的俯視結構示意圖。

本實施例與前述實施例相同之處本發明在此不再贅述。本實施例與前述實施例不同之處在於，本實施例中，所述連接墊組600內連接墊的數量大於2。

本實施例中，所述測試器件包括第一測試結構510、第二測試結構520以及第三測試結構530，所述連接墊組600內包括第一連接墊610、第二連接墊620以及第三連接墊630。所述第一連接墊610與所述第一測試結構510相連，所述第二連接墊620與所述第二測試結構520相連，所述第三連接墊630與所述第三測試結構530相連。

由於所述連接墊組600內包括2個以上連接墊，所以相鄰連接墊之間的間隔相等。具體的，所述第一連接墊610和所述第二連接墊620之間的第一間隔S1和所述第二連接墊620和所述第三連接墊630之間的第二間隔S2相等。

需要說明的是，為了減小所述測試器件的面積，本實施例中，所述連接墊組600內的連接墊的形狀為長方形。具體的，在進行測試過程中，當一個測試結構測試完成後進行下一個測試結構的測試時，探針卡沿第一方向A移動。所述連接墊沿第一方向A排列。第二方向B與所述第一方向A相垂直。所述連接墊沿第一方向A的尺寸小於沿第二方向B的尺寸。

綜上，本發明技術方案中，連接墊組包括沿所述第一方向排列的多個連接墊，同一連接墊組內多個所述連接墊分別與不同測試結構相連，並且相鄰連接墊組對應連接墊之間的距離與所述探針間距相等。本發明通過多個連接墊構成連接墊組，並且使同一連接墊組內多個所述連接墊分別與不同測試結構相連，從而提高了連接墊組的密度，有利於提高測試結構的密度，減小所述測試器件佔的晶圓面積，增加了可用晶片的數量。

雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以權利要求所限定的範圍為準。