鰭式場效電晶體器件的製作方法

2023-06-22 14:59:16 1

本發明實施例涉及鰭式場效電晶體器件及其形成方法。

背景技術：

半導體集成電路(integratedcircuit，ic)產業經歷了快速的成長。在ic材料和設計技術方面的技術精進使ic有世代的演進，相較於前一世代，下一世代的ic體積更小且電路更為複雜。在集成電路進化的過程中，功能密度(亦即，每晶片面積的互連器件的數量)不斷地增加，而幾何尺寸(即，可使用製造過程所產生的最小組件或線)不斷地縮小。這樣的按比例縮小工藝通常通過提高生產效率以及降低相關成本來提供益處。

這種按比例縮小增加了處理和製造ic的複雜性，並且為了實現這些進步，需要ic處理和製造中的類似發展。舉例來說，引進例如鰭式場效電晶體(fin-typefield-effecttransistor，finfet)的三維電晶體來替換平面電晶體。儘管現有的鰭式場效電晶體器件及其形成方法對於它們的預期目的通常已經足夠，然而它們不是在所有方面都令人完全滿意。

技術實現要素：

根據本發明的一些實施例，一種鰭式場效電晶體器件包括在第一區中具有第一鰭及第二鰭且在第二區中具有第三鰭及第四鰭的襯底，以及分別跨越所述第一鰭至所述第四鰭的第一柵極至第四柵極。所述第一柵極的第一端部側壁面對所述第二柵極的第二端部側壁，且在所述第一端部側壁與所述第二端部側壁之間形成有第一開口。所述第三柵極的第三端部側壁面對所述第四柵極的第四端部側壁，且在所述第三端部側壁與所述第四端部側壁之間形成有第二開口。所述第一區及所述第二區具有不同的圖案密度，且所述第一開口的側壁與所述襯底之間的夾角不同於所述第二開口的側壁與所述襯底之間的夾角。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明實施例的各個方面。請注意，根據產業中的標準實務，各種特徵未按比例繪製。實際上，為了清楚地討論，各種特徵的關鍵尺寸(criticaldimension)可以任意地增大或減小。

圖1a至圖1e是根據一些實施例的形成鰭式場效電晶體器件的方法的橫截面示意圖。

圖2是根據一些實施例的形成鰭式場效電晶體器件的方法的流程圖。

圖3是根據一些實施例的鰭式場效電晶體器件的橫截面示意圖。

具體實施方式

以下公開內容提供用於實作所提供主題的不同特徵的許多不同的實施例或實例。以下闡述構件及排列的具體實例以簡化本公開內容。當然，這些僅為實例且不旨在進行限制。舉例來說，以下說明中將第二特徵形成於第一特徵「之上」或第一特徵「上」可包括其中第二特徵及第一特徵被形成為直接接觸的實施例，且也可包括其中第二特徵與第一特徵之間可形成有附加特徵、進而使得所述第二特徵與所述第一特徵可能不直接接觸的實施例。另外，本公開內容可能在各種實例中重複參考編號及/或字母。這種重複是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。

此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「位於…上(on)」、「位於…之上(over)」、「上覆的(overlying)」、「上方(above)」、「上部的(upper)」等空間相對性用語來闡述圖中所示的一個構件或特徵與另一(其他)構件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外還囊括器件在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所用的空間相對性描述語可同樣相應地進行解釋。

圖1a至圖1e是根據一些實施例的形成鰭式場效電晶體器件的方法的橫截面示意圖。

參照圖1a，提供襯底100，在襯底100上具有多個分開的鰭102a至102d。在一些實施例中，襯底100是例如矽襯底、絕緣體上矽(silicon-on-insulator，soi)襯底、矽鍺襯底(silicongermaniumsubstrate)或由其他合適的半導體材料形成的襯底等半導體襯底。在一些實施例中，鰭102a至102d在第一方向上延伸。在一些實施例中，鰭102a至102d及襯底100是由例如矽等相同的材料製成。在替代實施例中，鰭102a至102d包括與襯底100的材料不同的材料。舉例來說，鰭102a至102d包括矽鍺且襯底100包括矽。在一些實施例中，如圖1a中所示，鰭102a至102d具有實質上相同的寬度及形狀。在替代實施例中，基於工藝要求，鰭102a至102d具有不同的寬度及形狀。

襯底100具有彼此相鄰的第一區10及第二區20。在一些實施例中，第一區10的圖案密度不同於第二區20的圖案密度。在一些實施例中，圖案密度指兩個相鄰的構件之間的距離(例如，兩個相鄰的鰭之間的距離)。在替代實施例中，圖案密度指間距(pitch)(例如，特徵線的寬度加上各特徵線之間的中間空間)。在一些實施例中，第一區10的圖案密度小於第二區20的圖案密度。舉例來說，第一區10是例如輸入/輸出(input/output，i/o)區等外圍區(peripheryregion)，且第二區20是核心區(coreregion)。

在一些實施例中，在第一區10中提供至少一鰭102a及至少一鰭102b，且在第二區20中提供至少一鰭102c及至少一鰭102d。在一些實施例中，鰭102a與鰭102b沿第一方向並排地(sidebyside)排列，且鰭102c與鰭102d沿同一方向並排地排列。

仍參照圖1a，襯底100上還形成有隔離層104。在一些實施例中，隔離層104覆蓋鰭102a至102d的下部並暴露出鰭102a至102d的上部。在一些實施例中，隔離層104是淺溝槽隔離(shallowtrenchisolation，sti)結構。隔離層104包括例如氧化矽等介電材料。鰭102a至102d及隔離層104可利用例如間隙壁雙重圖案化技術(spacerdoublepatterningtechnique，sdpt)等所屬領域中可用的各種合適的方法來形成。

之後，視情況，在鰭102a至102d的上部上分別形成界面層(interfaciallayer)106a至106d。在一些實施例中，界面層106a至106d是通過熱氧化(thermaloxidation)工藝而形成，且因此僅安置於鰭102a至102d的上部的暴露表面上。在替代實施例中，界面層106a至106d是通過沉積工藝而形成，且因此不僅安置於鰭102a至102d的上部的暴露表面上，而且還安置於隔離層104的頂表面上。

參照圖1b，在第一區10中形成跨越鰭102a及102b的虛設條(dummystrip)108-1，並在第二區20中形成跨越鰭102c及102d的虛設條108-2。在一些實施例中，虛設條108-1及108-2在不同於(例如，垂直於)鰭102a至102d的第一方向的第二方向上延伸。在一些實施例中，形成虛設條108-1及108-2的方法包括：在襯底100上形成虛設層(圖中未示出)，所述虛設層覆蓋第一區10及第二區20中的鰭102a至102d。在一些實施例中，所述虛設層包括例如多晶矽、非晶矽或其組合等含矽的材料。形成所述虛設層的方法包括執行例如物理氣相沉積(physicalvapordeposition，pvd)、化學氣相沉積(chemicalvapordeposition，cvd)或原子層沉積(atomiclayerdeposition，ald)等合適的工藝。所述虛設層接著被圖案化或被局部地移除。在一些實施例中，在所述虛設層上形成掩模條(圖中未示出)，且利用所述掩模條作為蝕刻掩模來移除所述虛設層的一部分。

參照圖1c，對虛設條108-1及108-2執行端部切割工藝(endcutprocess)，以形成穿過虛設條108-1的開口113-1及穿過虛設條108-2的開口113-2。在一些實施例中，所述端部切割工藝包括在襯底100上形成掩模層110，且所述掩模層暴露出虛設條108-1的一部分及虛設條108-2的一部分。在一些實施例中，掩模層110包括感光性材料、介電材料或其組合。在一些實施例中，通過光刻(photolithography)工藝來形成掩模層110。在替代實施例中，通過例如旋轉塗布(spin-coating)、物理氣相沉積、化學氣相沉積、原子層沉積或其組合等合適的工藝來形成掩模層110，且在形成掩模層110之後進行光刻蝕刻工藝。之後，利用掩模層110作為蝕刻掩模，來移除虛設條108-1的暴露出的部分及虛設條108-2的暴露出的部分。所述移除步驟包括執行至少一蝕刻步驟。

在一些實施例中，在端部切割工藝期間，虛設條108-1在第一區10中被劃分成跨越鰭102a的虛設柵極108a及跨越鰭102b的虛設柵極108b，且虛設條108-2在第二區20中被劃分成跨越鰭102c的虛設柵極108c及跨越鰭102d的虛設柵極108d。在一些實施例中，虛設柵極108a至108d的延伸方向不同於(例如，垂直於)鰭102a至102d的延伸方向。

在一些實施例中，虛設柵極108a及108b以端對端的方式排列(arrangedendtoend)，虛設柵極108a的端部側壁(endsidewall)112a面對虛設柵極108b的端部側壁112b，且在相對的虛設柵極108a的端部側壁112a與虛設柵極108b的端部側壁112b之間形成有開口113-1。相似地，虛設柵極108c及108d以端對端的方式排列，虛設柵極108c的端部側壁112c面對虛設柵極108d的端部側壁112d，且在相對的虛設柵極108c的端部側壁112c與虛設柵極108d的端部側壁112d之間形成有開口113-2。

應注意，在端部切割工藝期間，開口113-1的側壁(即，虛設柵極108a的端部側壁112a或虛設柵極108b的端部側壁112b)與襯底100之間的夾角θ1或θ2不同於開口113-2的側壁(即，虛設柵極108c的端部側壁112c或虛設柵極108d的端部側壁112d)與襯底100之間的夾角θ3或θ4。在一些實施例中，對包括至少一蝕刻步驟的端部切割工藝進行微調以使得夾角θ1或θ2不同於夾角θ3或θ4。

在一些實施例中，第一區10的圖案密度小於第二區20的圖案密度，且夾角θ1或θ2大於夾角θ3或θ4。在一些實施例中，夾角θ1或θ2可為例如但不限於大於90度、大於95度、大於100度、大於105度、大於110度、或前面值中的任意兩個值之間的任意值或者多於前面值中的任一者的任意範圍。在一些實施例中，夾角θ3或θ4可為例如但不限於70度、75度、80度、85度、90度、95度、或前面值中的任意兩者之間的任意值。

在一些實施例中，夾角θ1或θ2大於90度，且夾角θ3或θ4介於85度至95度之間。在一些實施例中，夾角θ1或θ2大於90度，且夾角θ3或θ4實質上等於90度。

在一些實施例中，夾角θ1實質上相同於夾角θ2，且夾角θ3實質上相同於夾角θ4。然而，本發明實施例並非僅限於此。在替代實施例中，基於工藝要求，夾角θ1可不同於夾角θ2，且夾角θ3可不同於夾角θ4。

從另一觀點來說，第一區10中的虛設柵極108a的端部側壁112a及虛設柵極108b的端部側壁112b比第二區20中的虛設柵極108c的端部側壁112c及虛設柵極108d的端部側壁112d更傾斜或更歪斜。在一些實施例中，虛設柵極108a的端部側壁112a及虛設柵極108b的端部側壁112b相對於襯底100的表面而傾斜或歪斜，以在互相面對的端部側壁112a與端部側壁112b之間形成具有寬的頂部及窄的底部的開口113-1。另外，虛設柵極108c的端部側壁112c及虛設柵極108d的端部側壁112d實質上垂直於襯底100的表面，以在互相面對的端部側壁112c與端部側壁112d之間形成具有實質上垂直的側壁的開口113-2。具體來說，開口113-1的頂部尺寸或頂部關鍵尺寸(criticaldimension)tcd1大於開口113-1的底部尺寸或底部關鍵尺寸bcd1，且開口113-2的頂部尺寸或頂部關鍵尺寸tcd2實質上等於開口113-2的底部尺寸或底部關鍵尺寸bcd2。

在一些實施例中，開口113-1的尺寸是開口113-2的尺寸的至少兩倍。在一些實施例中，開口113-1的頂部尺寸或頂部關鍵尺寸tcd1是開口113-2的頂部尺寸或頂部關鍵尺寸tcd2的至少兩倍。

在一些實施例中，開口113-2的高寬比(aspectratio)大於開口113-1的高寬比。在本文中，開口的高寬比被定義為最長側對最短側的比率。舉例來說，開口的高寬比被定義為高度對寬度的比率。在一些實施例中，開口113-2的高寬比大於約3、大於約10、大於15或甚至大於約20。

在一些實施例中，從虛設柵極108a的端部側壁112a至鰭102a的側壁的距離d1(例如，最短的距離)是從虛設柵極108c的端部側壁112c至鰭102c的側壁的距離d3的至少兩倍。在一些實施例中，從虛設柵極108b的端部側壁112b至鰭102b的側壁的距離d2是從虛設柵極108d的端部側壁112d至鰭102d的側壁的距離d4的至少兩倍。

在一些實施例中，距離d1與距離d2實質上相同，且距離d3與距離d4實質上相同。然而，本發明實施例並非僅限於此。在替代實施例中，基於工藝要求，距離d1可不同於距離d2，且距離d3可不同於距離d4。

在一些實施例中，在形成虛設條108-1及108-2之後且在端部切割工藝之前，在虛設條108-1及108-2中的每一者的相對的側壁上形成間隙壁(未在橫截面中示出)。所述間隙壁包括含氮的介電材料、含碳的介電材料或二者，且所述間隙壁具有小於約10或甚至小於約5的介電常數。在一些實施例中，所述間隙壁包括sin、sicn、siocn、sior(其中r是例如ch3、c2h5或c3h7等烷基(alkylgroup))、sic、sioc、sion或其組合等。在一些實施例中，形成所述間隙壁的方法包括在襯底100上形成間隙壁材料層，且通過各向異性蝕刻工藝來局部地移除所述間隙壁材料。

在一些實施例中，在端部切割工藝之後，在虛設柵極108a至108d中的每一者的兩側形成兩個應變層(strainedlayer)(未在橫截面中示出)。在一些實施例中，對於p型鰭式場效電晶體器件，應變層包括矽鍺(sige)。在替代實施例中，對於n型鰭式場效電晶體器件，應變層包括碳化矽(sic)、磷化矽(sip)、sicp或sic/sip多層式結構。在一些實施例中，視情況，應變層可根據需要植入有p型摻雜劑或n型摻雜劑。在一些實施例中，形成應變層的方法包括在鰭102a至102d中形成凹陷，且從所述凹陷生長外延層。

參照圖1d，在開口113-1及113-2中形成介電層114。在一些實施例中，在形成應變層之後形成介電層114。在一些實施例中，介電層114形成為圍繞虛設柵極108a至108d，且介電層114填滿開口113-1及113-2。介電層114包括例如氮化矽等氮化物、例如氧化矽等氧化物、磷矽酸鹽玻璃(phosphosilicateglass，psg)、硼矽酸鹽玻璃(borosilicateglass，bsg)、摻雜硼的磷矽酸鹽玻璃(boron-dopedphosphosilicateglass，bpsg)或其組合等，且介電層114是通過例如旋轉塗布、化學氣相沉積(cvd)、流動式化學氣相沉積、等離子體增強型化學氣相沉積(plasma-enhancedcvd，pecvd)、原子層沉積(ald)或其組合等合適的沉積技術而形成。在一些實施例中，介電層114可被填充直至介電層114的頂表面高於虛設柵極108a至108d的頂表面為止。接著執行例如化學機械拋光(chemicalmechanicalpolish，cmp)等平坦化步驟來移除過量的介電層114。在一些實施例中，使用虛設柵極108a至108d作為拋光終止層，以使得介電層114的頂表面與虛設柵極108a至108d的頂表面實質上齊平。

在一些實施例中，虛設柵極108a及108b的互相面對的端部與介電層114實體接觸(physicalcontact)，且虛設柵極108c及108d的互相面對的端部與介電層114實體接觸。

在一些實施例中，開口113-1及113-2中的介電層114是無空隙介電材料。在替代實施例中，開口113-1及113-2中的至少一者中的介電層114中可具有空隙。

參照圖1e，以柵極120a至120d來替換虛設柵極108a至108d。在一些實施例中，移除虛設柵極108a至108d以在介電層114中形成溝槽。在一些實施例中，移除步驟包括利用界面層106a至106d作為蝕刻終止層的合適的蝕刻工藝。之後，在溝槽中形成柵極120a至120d(或稱為「替換柵極」)。在一些實施例中，柵極120a包括形成於對應溝槽的側壁及底部上及形成於鰭102a的頂部及側壁上的柵介電層116a以及填充其餘溝槽的金屬層118a。柵極120b包括形成於對應溝槽的側壁及底部上及形成於鰭102b的頂部及側壁上的柵介電層116b以及填充其餘溝槽的金屬層118b。柵極120c包括形成於對應溝槽的側壁及底部上及形成於鰭102c的頂部及側壁上的柵介電層116c以及填充其餘溝槽的金屬層118c。柵極120d包括形成於對應溝槽的側壁及底部上及形成於鰭102d的頂部及側壁上的柵介電層116d以及填充其餘溝槽的金屬層118d。

在圖1e所示的步驟中，以柵極120a至120d來替換虛設柵極108a至108d，因此，虛設柵極108a至108d的端部側壁112a至112d可被視作柵極120a至120d的端部側壁112a至112d。

在一些實施例中，柵介電層116a至116d中的每一者與介電層114實體接觸。在替代實施例中，在端部切割工藝之後才形成間隙壁的情況下，柵介電層116a至116d中的每一者不與介電層114實體接觸。在一些實施例中，柵介電層116a至116d包括氧化矽、氮氧化矽、具有大於7的介電常數的介電材料(在本說明通篇中被稱為「高k材料」)、或其組合。在一些實施例中，高k材料包括例如hfo、lao、alo、zro、tio、ta2o5、y2o3、sto、bto、bazro、hfzro、hflao、hftao、hftio或其組合等金屬氧化物或合適的材料。在替代實施例中，視情況，高k材料可包括例如hfsio、lasio、alsio或其組合等矽酸鹽(silicate)或合適的材料。形成柵介電層116a至116d的方法包括執行分子束沉積(molecular-beamdeposition，mbd)、化學氣相沉積、原子層沉積、物理氣相沉積等。

在一些實施例中，金屬層118a至118d中的每一者均包括功函數(workfunction)金屬層及位於所述功函數金屬層上的填充金屬層(fillmetallayer)。所述功函數金屬層是n型功函數金屬層或p型功函數金屬層。在一些實施例中，n型功函數金屬層包括tial、tialn、或tacn、導電性金屬氧化物、及/或合適的材料。在替代實施例中，p型功函數金屬層包括tin、wn、tan、導電性金屬氧化物、及/或合適的材料。填充金屬層包括銅、鋁、鎢、或合適的材料。在一些實施例中，金屬層118a至118d中的每一者可還包括襯層(linerlayer)、界面層(interfacelayer)、晶種層、粘著層、阻障層或其組合等。由此完成本發明實施例的鰭式場效電晶體器件1的製作。

可參照圖2所示的流程圖對圖1a至圖1e中的上述工藝步驟進行簡潔的說明。

在步驟200中，如圖1a中所示，提供襯底100，襯底100在第一區10中具有至少一第一鰭(例如，鰭102a)及至少一第二鰭(例如，鰭102b)，且在第二區20中具有至少一第三鰭(例如，鰭102c)及至少一第四鰭(例如，鰭102d)。

在步驟202中，如圖1b中所示，在第一區10中形成跨越所述至少一第一鰭(例如，鰭102a)及所述至少一第二鰭(例如，鰭102b)的第一虛設條(例如，虛設條108-1)，並在第二區20中形成跨越所述至少一第三鰭(例如，鰭102c)及所述至少一第四鰭(例如，鰭102d)的第二虛設條(例如，虛設條108-2)。

在步驟204中，如圖1c中所示，對第一虛設條及第二虛設條(例如，虛設條108-1及108-2)執行端部切割工藝，以形成穿過第一虛設條(例如，虛設條108-1)的第一開口(例如，開口113-1)及位於所述第一開口(例如，開口113-1)兩側的第一虛設柵極及第二虛設柵極(例如，虛設柵極108a及108b)，且形成穿過第二虛設條(例如，虛設條108-2)的第二開口(例如，開口113-2)及位於所述第二開口(例如，開口113-2)兩側的第三虛設柵極及第四虛設柵極(例如，虛設柵極108c及108d)。應注意，在所述端部切割工藝期間，第一開口及第二開口(例如，開口113-1及113-2)形成有不同的輪廓。具體來說，第一開口(例如，開口113-1)的側壁與襯底100之間的夾角θ1或θ2不同於第二開口(例如，開口113-2)的側壁與襯底100之間的夾角θ3或θ4。

在步驟206中，如圖1d中所示，在第一開口及第二開口(例如，開口113-1及113-2)中形成介電層114。

在步驟208中，如圖1e中所示，以第一柵極至第四柵極(例如，柵極120a至120d)來替換第一虛設柵極至第四虛設柵極(例如，虛設柵極108a至108d)。因此，利用所述工藝步驟而製作完成本發明實施例的鰭式場效電晶體器件。然而，在製作鰭式場效電晶體器件的以上步驟中，本發明實施例並未限制增添一或多個附加步驟。

在一些實施例中，如圖1e中所示，鰭式場效電晶體器件包括在第一區10中具有鰭102a及102b且在第二區20中具有鰭102c及102d的襯底100、分別跨越鰭102a至102d的柵極120a至120d以及介電層114。柵極120a的端部側壁112a面對柵極120b的端部側壁112b，且在端部側壁112a與端部側壁112b之間形成有開口113-1。柵極120c的端部側壁112c面對柵極120d的端部側壁112d，且在端部側壁112c與端部側壁112d之間形成有開口113-2。介電層114位於開口113-1及113-2中。

在一些實施例中，第一區10的圖案密度不同於第二區20的圖案密度，且開口113-2的側壁與襯底100之間的夾角θ1或θ2不同於開口113-2的側壁與襯底100之間的θ3或θ4。

在一些實施例中，第一區10是外圍區且第二區20是核心區，因此，第一區10的圖案密度小於第二區20的圖案密度。在這種情形中，夾角θ1或θ2大於夾角θ3或θ4。舉例來說，夾角θ1或θ2大於90度、且夾角θ3或θ4介於85度至95之間。具體來說，開口113-1的頂部關鍵尺寸tcd1大於開口113-1的底部關鍵尺寸bcd1，且開口113-2的頂部關鍵尺寸tcd2實質上等於開口113-2的底部關鍵尺寸bcd2。在一些實施例中，開口113-2的高寬比大於開口113-1的高寬比。

在一些實施例中，從柵極120a的端部側壁112a至鰭102a的側壁的距離d1是從柵極120c的端部側壁112c至鰭102c的側壁的距離d3的至少兩倍，且從柵極120b的端部側壁112b至鰭102b的側壁的距離d2是從柵極120d的端部側壁112d至鰭102d的側壁之間的距離d4的至少兩倍。

在圖1e所示的實施例中，圖案密集區(pattern-denseregion)(例如，第二區20)中的開口113-2具有實質上垂直的側壁而圖案稀疏區(pattern-sparseregion)(例如，第一區10)中的開口113-1具有歪斜的側壁，其是出於說明目的，且不應視作對本發明實施例進行限制。在替代實施例中，如圖3中的鰭式場效電晶體器件2中所示，圖案密集區(例如，第二區20)中的開口213-2可具有略微傾斜的側壁，只要從柵極120c/120d的端部側壁112c/112d至相鄰的鰭102c/102d的側壁的距離d3/d4足夠寬以使柵極120c/120d能夠被填充，且在柵極線的端部處不會發生高k層及/或功函數金屬層的合併現象即可。在這種情形中，圖案稀疏區(例如，第二區10)中的開口213-1具有比圖案密集區(例如，第二區20)中的開口213-2的側壁更傾斜的側壁。

以上實施例中，界面層、柵介電層、金屬層及介電層中的每一者均為單層式，其是出於說明目的，且不應視作對本發明實施例進行限制。在一些實施例中，根據需要，這些所闡述的構件中的至少一者可為多層結構。

在上述實施例中，實作「後柵極(gatelast)」工藝以形成鰭式場效電晶體器件。然而，可利用與本文中所述者相似的工藝來應用例如「先柵極(gatefirst)」工藝等另一工藝或另一類型的器件(例如，平面器件)。本文中所公開的方法可易於與互補金屬氧化物半導體(complementarymetaloxidesemiconductor，cmos)工藝整合於一起，且不要求進行附加的複雜步驟來實現所期望的結果。應理解，本文中所公開的實施例提供不同的優點，且對於所有實施例來說未必要求實現特定優點。

基於上述，在一些實施例中，在線端部切割工藝(lineendcutprocess)期間，分別位於外圍區及核心區中的開口形成有不同的輪廓。通過這種方式，器件良率得到提高且可靠性/洩漏裕度(reliability/leakagewindow)得到增大。具體來說，外圍區中夾於端對端的柵極之間的開口被設置有傾斜的側壁，以改良後續介電材料的填充性質。在另一方面，核心區中夾於端對端的柵極之間的開口被設置有實質上垂直的側壁，以在線端部處提供用於填充高k層及/或功函數金屬層的足夠的裕度，因而實現器件的均勻的電效能及更好的可靠性。因此，晶片允收測試(waferacceptancetest，wat)結果及器件的均勻性效能可得到改善。

根據本發明的一些實施例，鰭式場效電晶體器件包括在第一區中具有至少一第一鰭及至少一第二鰭且在第二區中具有至少一第三鰭及至少一第四鰭的襯底，以及分別跨越所述第一鰭至所述第四鰭的第一柵極至第四柵極。所述第一柵極的第一端部側壁面對所述第二柵極的第二端部側壁，且在所述第一柵極的所述第一端部側壁與所述第二柵極的所述第二端部側壁之間形成有第一開口。所述第三柵極的第三端部側壁面對所述第四柵極的第四端部側壁，且在所述第三柵極的所述第三端部側壁與所述第四柵極的所述第四端部側壁之間形成有第二開口。另外，所述第一區的圖案密度不同於所述第二區的圖案密度，且所述第一開口的側壁與所述襯底之間的夾角不同於所述第二開口的側壁與所述襯底之間的夾角。

在上述鰭式場效電晶體器件中，還包括位於所述第一開口及所述第二開口中的介電層。

在上述鰭式場效電晶體器件中，所述第一區的所述圖案密度小於所述第二區的所述圖案密度，且所述第一開口的所述側壁與所述襯底之間的夾角大於所述第二開口的所述側壁與所述襯底之間的夾角。

在上述鰭式場效電晶體器件中，所述第一開口的所述側壁與所述襯底之間的所述夾角大於90度，且所述第二開口的所述側壁與所述襯底之間的所述夾角介於85度至95度之間。

在上述鰭式場效電晶體器件中，所述第一區是外圍區，且所述第二區是核心區。

在上述鰭式場效電晶體器件中，所述第一開口的頂部尺寸是所述第二開口的頂部尺寸的至少兩倍。

在上述鰭式場效電晶體器件中，所述第二開口的高寬比大於所述第一開口的高寬比。

根據本發明的替代實施例，鰭式場效電晶體器件包括在第一區中具有至少一第一鰭及至少一第二鰭且在第二區中具有至少一第三鰭及至少一第四鰭的襯底，且第一柵極至第四柵極分別跨越所述第一鰭至所述第四鰭。所述第一柵極的第一端部側壁面對所述第二柵極的第二端部側壁，且在所述第一柵極的所述第一端部側壁與所述第二柵極的所述第二端部側壁之間形成有第一開口。所述第三柵極的第三端部側壁面對所述第四柵極的第四端部側壁，且在所述第三柵極的所述第三端部側壁與所述第四柵極的所述第四端部側壁之間形成有第二開口。另外，從所述第一柵極的所述第一端部側壁至所述至少一第一鰭的側壁的距離是從所述第三柵極的所述第三端部側壁至所述至少一第三鰭的側壁的距離的至少兩倍，且所述第一開口的頂部尺寸大於所述第一開口的底部尺寸。

在上述鰭式場效電晶體器件中，還包括位於所述第一開口及所述第二開口中的介電層。

在上述鰭式場效電晶體器件中，從所述第二柵極的所述第二端部側壁至所述至少一第二鰭的側壁的距離是從所述第四柵極的所述第四端部側壁至所述至少一第四鰭的側壁的距離的至少兩倍。

在上述鰭式場效電晶體器件中，所述第一開口的側壁與所述襯底之間的夾角大於所述第二開口的側壁與所述襯底之間的夾角。

在上述鰭式場效電晶體器件中，所述第一區是外圍區，且所述第二區是核心區。

在上述鰭式場效電晶體器件中，所述第一開口的所述頂部尺寸是所述第二開口的頂部尺寸的至少兩倍。

在上述鰭式場效電晶體器件中，所述第二開口的高寬比大於所述第一開口的高寬比。

根據本發明的又一些替代實施例，形成鰭式場效電晶體器件的方法包括至少以下步驟。提供一種在第一區中具有至少一第一鰭及至少一第二鰭且在第二區中具有至少一第三鰭及至少一第四鰭的襯底。形成在所述第一區中跨越所述至少一第一鰭及所述至少一第二鰭的第一虛設條，並形成在所述第二區中跨越所述至少一第三鰭及所述至少一第四鰭的第二虛設條。對所述第一虛設條及所述第二虛設條執行端部切割工藝，以形成穿過所述第一虛設條的第一開口及穿過所述第二虛設條的第二開口，其中所述第一開口的側壁與所述襯底之間的夾角不同於所述第二開口的側壁與所述襯底之間的夾角。在所述第一開口及所述第二開口中形成介電層。

在上述方法中，所述端部切割工藝包括：在所述襯底上形成掩模層，其中所述掩模層暴露出所述第一虛設條的一部分及所述第二虛設條的一部分；以及利用所述掩模層作為蝕刻掩模，來移除所述第一虛設條的暴露出的所述部分及所述第二虛設條的暴露出的所述部分。

在上述方法中，所述第一區的圖案密度小於所述第二區的圖案密度，且所述第一開口的所述側壁與所述襯底之間的所述夾角大於所述第二開口的所述側壁與所述襯底之間的所述夾角。

在上述方法中，所述第一開口的所述側壁與所述襯底之間的所述夾角大於90度，且所述第二開口的所述側壁與所述襯底之間的所述夾角介於85度至95度之間。

在上述方法中，在所述端部切割工藝期間，所述第一虛設條被劃分成跨越所述至少一第一鰭的第一虛設柵極及跨越所述至少一第二鰭的第二虛設柵極，其中所述第一虛設柵極的第一端部側壁面對所述第二虛設柵極的第二端部側壁；且所述第二虛設條被劃分成跨越所述至少一第三鰭的第三虛設柵極及跨越所述至少一第四鰭的第四虛設柵極，其中所述第三虛設柵極的第三端部側壁面對所述第四虛設柵極的第四端部側壁。

在上述方法中，還包括以第一柵極至第四柵極替換所述第一虛設柵極至所述第四虛設柵極。

以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本發明的各個方面。所屬領域中的技術人員應知，他們可容易地使用本發明作為設計或修改其他工藝及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本發明的精神及範圍，而且他們可在不背離本發明的精神及範圍的條件下對其作出各種改變、代替、及變更。