基於nand的高速fmc存儲模塊的製作方法
2023-06-24 17:50:36 1
專利名稱：基於nand的高速fmc存儲模塊的製作方法
技術領域：
本實用新型公開了ー種基於NAND的高速FMC存儲模塊，尤其屬於大容量，高速存儲器的ー種。
背景技術：
目前市場上的大容量存儲解決方案主要有磁碟陣列、固態盤和基於NAND陣列的存儲板。磁碟陣列具有大容量高速的特性但是其體積大、不抗震動；固態盤抗震動、體積小但是其速度不及並行訪問的存儲板且速度不穩定。基於NAND的高速FMC存儲模塊集具了這兩種存儲方案的優點，減少了他們的缺點、具有速度快、體積小和抗震動性好，自帶多種接ロ，具備多種數據存儲方式與回放方式等優點，模塊內部採用高性能，低功耗FPGA晶片，並在FPGA內部構建CPU，運行作業系統對數據流等進行調度，速度塊，可靠性高。但是，如何利用NAND的高速FMC存儲模塊，並在FPGA內部構建CPU，目前，還沒有一個切實可行的實施方案。
發明內容本實用新型提供了一種存儲容量大且可擴展，速度快，外部接ロ豐富，操作靈活，具有配套的人性化的上位機操作界面，體積小，模塊化，操作方便，便於使用，能夠用於高速數據存儲，數據回放等優點的存儲模塊。為實現上述技術目的，本實用新型的技術方案如下基於NAND的高速FMC存儲模塊，包括電源管理模塊、NAND FLASH晶片、FPGA、串行鐵電、並行鐵電、千兆網PHY晶片、USB控制晶片和FMC接插件，還包括在FPGA內部設置的NIOS CPU軟核，地址控制器，Dd桌球緩衝單元，所述地址控制器分別與NAND晶片、NIOSCPU軟核以及Dd桌球緩衝單元連接，NIOS CPU軟核分別與千兆網PHY晶片、USB控制晶片、串行鐵電、並行鐵電以及Dd桌球緩衝單元連接，Dd桌球緩衝單元與FMC接插件連接。本實用新型所述Dd桌球緩衝單元包括兩個建立在FPGA內部的雙ロ存儲器。上述技術方案中，所述的英文縮寫具體為NAND FLASH :容量非易失存儲器；FPGA :可編程門陣列；FMC FOR FPGA MEZZANINE CARD, FPGA 連接的卡，VITA57 協議；NIOS CPU :ー種由 FPGA 內部構建的 CPU ；USB :通用串行總線；Drs地址+Drs =FPGA內部建立的數據緩存單元，雙ロ存儲器，用於桌球緩衝數據，將數據發送到NAND中去。本實用新型的工作過程及原理是電源管理模塊向存儲板各個模塊提供所需電源，使其能夠正常工作。電源管理模塊接收輸入3. 3V電壓，提供給各個晶片所需電壓包括I. 2V、2. 5V、3. 3V等。FPGA選用了 Altera公司Cyclone IV系列FPGA。FPGA主要實現千兆網功能，USB通信功能，數據通信功能，以及NAND FLASH控制器功能。同時在FPGA內部實現Nios II嵌入式處理器。完成存儲數據索引管理，命令控制，FLASH控制器主控功能。串行鐵電是ー種串行訪問的存儲器，其數據地址線掛接到FPGA，FPGA在內部把鐵電弓I腳連接到與NI OS CPU連接的引腳，這樣NI OS可通過對外部引腳賦值實現鐵電的訪問時序。並行鐵電存儲器是ー種並行訪問的存儲器，他的數據線，地址線連接到FPGA，在FPGA內部做控制器，可以對並行鐵電存儲器進行訪問。千兆網PHY晶片是實現千兆網必不可少的器件，他是用於實現千兆網的，CycloneIV具有自帶千兆網協議內核，此板採用了 FPGA IP核實現千兆網MAC層協議，使用千兆網物理層晶片，物理層晶片本地端直接接ロ掛接到FPGA上。物理層晶片Ethernet端直接送到FMC接插件。其中千兆網的TCP/IP協議可以通過Nios II運行作業系統實現，使用TCP/IP協議通信。邏輯晶片FPGA的功能是負責把接收到的外部數據順序存儲到NAND，把外部要求的數據從NAND中取出來發送出去，其邏輯結構如圖2所示其主要邏輯模塊包括RS編解碼、NAND控制器和控制狀態機。USB接ロ的實現是使用USB協議晶片來實現的，支持USB2. O。晶片本地端數據線接到FPGA上，FPGA可以對USB控制晶片直接發起操作，晶片USB端數據線通過FMC接插件引出。USB晶片傳輸速度可以做到15MB/s。並在PC機端使用USB延長器，USB通信傳輸距離不小於2米。FPGA內部的NIOS處理器作為本實用新型的主控單元，它通過一組總線與FPGA相連接，並自定義時序來實現FPGA與NIOS的通訊，通過總線NIOS可以監測FPGA的工作狀態並設置FPGA工作模式。NAND FLASH很重要，數據寫入速度要求比較高，數據的正確性要求比較高，SLC系列FLASH寫入速度比MLC速度快，數據出錯機率低，所以選用SLC系列的晶片NAND FLASH擦除命令NAND晶片是不能連續寫的存儲器，在兩次寫之間必須間入一次擦除操作。NIOS負責順序啟動NAND擦除，並在擦除過程中標記壞塊信息到鐵電，壞塊是指NAND晶片中不能保證數據正確性的塊，在擦除過程中通過某地址返回的狀態信息區分壞塊，在數據的存取過程中必須把壞塊過濾掉以保證數據的正確性，稱為地址映射。狀態切換命令本實用新型存、取數據以前必須切換其到存、取狀態，否則系統將不正常工作。狀態切換通過與外部通訊的高層協議實現，要求在發送存儲數據以前先發送一個切換為存儲狀態的命令，收到切換為存儲狀態的命令後NIOS負責設置FPGA為存儲數據狀態允許存儲數據過程；在發送讀取命令以前必須發送一個切換為讀取狀態的命令。讀取命令NIOS根據讀取命令配置起始地址和結束地址，然後啟動讀取過程。FPGA首先發起地址解析，然後啟動NAND控制器讀取對應地址的數據到NAND緩存，然後把數據解碼到緩存，發送出去。當收到需要存儲的數據，FPGA直接負責把數據存儲到數據幀頭對應的NAND陣列地址中。[0030]本實用新型還支持通過千兆網或者是USB發送數據到存儲器，然後通過指令將存儲器中的數據回放到FMC接ロ，同時可以接收FMC接ロ的數據，將數據通過千兆網或是USB回放，轉存到上位機。本實用新型採用的高速NAND具有兩個完全獨立的物理存儲空間，這兩個存儲空間可交替進行操作，姆個存儲空間的頁編程時間最大為500us,在採用four page操作的情況下，900us的時間可完成16KB的數據量寫入，如果在兩個存儲空間進行交替的桌球操作，在其中一個存儲空間處於編程忙狀態時，可向另ー個處於空閒狀態的存儲空間寫入數據，這樣可避免編程等待時間，那麼在500us的時間內將完成16KB的數據量存儲，單片NAND速度將達到31. 25MB/S。在硬體設計上，本實用新型是8片NAND並聯操作，總存儲速度為250MB/S。由於本實用新型採用了 FPGA這種可編程門陣列的大容量存儲機制，單板理論最大容量達64GB ；由於採用NIOS和自定義FPGA邏輯組合的控制方式，使本實用新型系統在兼具FPGA模塊化特性方便移植的同時又具有靈活性，使複雜的系統功能得以方便實現，縮短開發周期，搶佔市場先機，本實用新型還具備體積小，功耗低的特點。由於在內部設置了 Dd桌球緩衝單元，使得本實用新型可以實現讀、寫同時進行，進而實現聞速、大容量的存儲功能。
圖I是本實用新型的結構框圖；圖2是數據存儲流程圖；圖3是數據回放流程圖。
具體實施方式
實施例I基於NAND的高速FMC存儲模塊，包括電源管理模塊、NAND晶片、FPGA、串行鐵電、並行鐵電、千兆網PHY晶片、USB控制晶片和FMC接插件，還包括在FPGA內部設置的NIOSCPU軟核，地址控制器，Dd桌球緩衝單元，所述地址控制器分別與NAND晶片、NIOS CPU軟核以及Dd桌球緩衝單元連接，NIOS CPU軟核分別與千兆網PHY晶片、USB控制晶片、串行鐵電、並行鐵電以及Dd桌球緩衝單元連接，Dd桌球緩衝單元與FMC接插件連接。所述Dd桌球緩衝単元包括至少兩個建立在FPGA內部的雙ロ存儲器。實施例2本實用新型使用NAND快閃記憶體作為存儲介質，單個NAND快閃記憶體晶片的容量有 8G (MT29F64G)、16G (MT29F128G)等規格，若選用 16G 的 MT29F128G 晶片組成8 片 NAND晶片獨立連接到FPGA上，在FPGA內部實現8個NAND控制器，獨立控制這8片NAND FLASH,讓這8片NAND按照流水線操作，採樣4PAGE寫入方式，將數據寫入到FLASH中。NAND快閃記憶體陣列的所有控制、數據信號線都連接到FPGA的NAND控制器，NAND控制器以狀態機的方式實現NAND晶片的具體讀寫時序，要實現NAND陣列的讀，只需要送給NAND控制器地址，功能選擇為讀，然後發送啟動NAND控制器信號，NAND控制器就會把對應地址的數據讀出來存放到FPGA內部的NAND緩存中，同時提供給外部讀取過程完成的狀態信號。通過NAND操作過程的返回狀態標記壞塊信息到鐵電，具有快速標示的特點，不影響其他操作過程，根據鐵電存儲器中的數據，把零散的地址組成連續的地址，成為線性地址，給外部使用。本實用新型對8片NAND晶片採用流水線訪問的方式來實現帶寬的進ー步提高，使寫入速度高於250MB/S。數據從FMC接插件進入，通過FPGA緩存，打包，由NIOS控制地址等信息的寫入，FPGA將數據寫入NAND存儲器。數據從千兆網寫入，通過FPGA緩存，打包，由NIOS控制地址等信息的寫入，FPGA將數據寫入NAND存儲器。數據從USB寫入，通過FPGA緩存，打包，由NIOS控制地址等信息的寫入，FPGA將數據寫入NAND存儲器。數據從NAND FLASH中讀取出來，通過 千兆網或是USB導出到PC機中，由NIOS控制。由鐵電存儲器處理壞塊表，存儲壞塊標誌，鐵電存儲器有NIOS控制。
權利要求1.基於NAND的高速FMC存儲模塊，包括電源管理模塊、NAND晶片、FPGA、串行鐵電、並行鐵電、千兆網PHY晶片、USB控制晶片和FMC接插件，其特徵在於，還包括在FPGA內部設置的NIOS CPU軟核，地址控制器，桌球雙ロ緩衝單元，所述地址控制器分別與NAND晶片、NIOS CPU軟核以及桌球雙ロ緩衝單元連接，NIOS CPU軟核分別與千兆網PHY晶片、USB控制晶片、串行鐵電、並行鐵電以及Dd桌球緩衝單元連接，Dd桌球緩衝單元與FMC接插件連接。
2.根據權利要求I所述的基於NAND的高速FMC存儲模塊，其特徵在於，所述Dd桌球緩衝單元包括兩個建立在FPGA內部的雙ロ存儲器。
專利摘要本實用新型公開了一種基於NAND的高速FMC存儲模塊，屬於大容量，高速存儲器的一種。包括電源管理模塊、NANDFLASH晶片、FPGA、串行鐵電、並行鐵電、千兆網PHY晶片、USB控制晶片和FMC接插件，還包括在FPGA內部設置的NIOSCPU軟核，地址控制器，Dd桌球緩衝單元，所述地址控制器分別與NAND晶片、NIOSCPU軟核以及Dd桌球緩衝單元連接，NIOSCPU軟核分別與千兆網PHY晶片、USB控制晶片、串行鐵電、並行鐵電以及Dd桌球緩衝單元連接，Dd桌球緩衝單元與FMC接插件連接。本實用新型具有存儲容量大且可擴展，速度快，外部接口豐富，操作靈活，還具有配套的人性化的上位機操作界面，體積小，模塊化，操作方便，便於使用，能夠用於高速數據存儲，數據回放等的優點。
文檔編號G06F3/06GK202404571SQ201120508109
公開日2012年8月29日 申請日期2011年12月8日 優先權日2011年12月8日
發明者劉暢, 戴榮, 林峰, 趙爾蘇, 陰陶 申請人:成都傅立葉電子科技有限公司