亞閾值cmos溫度檢測器的製作方法

2023-06-09 14:41:46 2

專利名稱：亞閾值cmos溫度檢測器的製作方法
技術領域：
本發明總的來說涉及溫度檢測電路，更確切地說，涉及低電源電壓和低功耗溫度 檢測器。
背景技術：
熱性能已經日益成為集成電路(IC)的重要特性。舉例來說，該種電路在不同的溫 度表現不同。例如，隨著電路溫度變化，該電路的諸如閾值電壓電平、電子遷移率、配線/接 觸電阻等的電特徵也變化。而且，在IC中的各種子系統所使用的內部生成的電壓對於溫度 變化敏感，從而這些系統的性能可能被打折扣，除非存在某種方法來補償這種溫度變化。因 此，為了確定電路何時在預定正常操作條件之外操作，準確的溫度檢測器是必要的。然後， 可以發起一些方法來補償高或低溫度，即，在預定正常操作溫度之外的溫度。例如，如果電路過熱，系統頻率可能被降低，以降低電路溫度。相反，如果溫度低， 可以提高系統頻率，以改善性能。此外，當溫度超過預定閾值水平時，某些電路或組件可能 需要被關閉，並且在諸如存儲器的某些應用中，存在如下的實例，其中，在存儲器由於在非 常低或高的溫度操作而故障之前，機密信息應被擦除。此外，諸如可攜式計算機、蜂窩電話、手持遊戲設備和個人數字助理的許多電子設 備對於功耗敏感。即，為了維持電池電量，低功耗是理想的。因此，溫度檢測器電路應消耗 儘可能少的功率。而且，隨著IC的特徵尺寸被縮小，這些電路所使用的電源電壓降低。例如，一個 0. 7um CMOS器件在大約5V的電壓下操作，而一個0. 18 y m CMOS器件在大約1. 8V或更低 的電壓下操作。這種更低的操作電壓使得溫度傳感器的設計更具挑戰性，因為在更低的操 作電壓下，半導體器件的特性變得更不一致。因此，存在對於能夠在非常低的電壓下操作並 且消耗極少功率的溫度傳感器的需求。


通過示例的方式示出本發明，並且本發明不受附圖的限制，在附圖中，相同的參考 符號表示相似元件。為了簡明和清楚目的，示出在附圖中的元件，並且這些元件不必按比例 繪製。圖1是根據本發明的實施例的溫度傳感器電路的示意性電路圖；圖2是示出了通過圖1的電路可檢測的報警界限的溫度對電壓的曲線圖；以及圖3是根據本發明的另一實施例的與絕對溫度成比例(PTAT，Proportional to Absolute Temperature)電流發生器的示意性電路圖。
具體實施例方式對附圖的具體描述的目的是作為對本發明的當前優選實施例的描述，並且其目的 並不代表本發明可以被實施的唯一形式。應理解的是，通過應被包含在本發明的精神和範圍內的不同實施例，可以實現相同或等效功能。此處所使用的術語「耦合(couple)」的目的不限於直接耦合或機械耦合。此外，除 非另有說明，諸如「第一」和「第二」的術語用於在該種術語所描述的元素之間進行任意地 區別。因此，這些術語的目的並不必然表示該種元素的臨時或其他優先次序。當涉及使信 號、狀態位、或類似裝置分別進入其邏輯真或邏輯假的狀態的描述時，此處使用術語「斷定 (assert)」或「置位(set)」和「取負(negate) 」(或者「解除斷定(de-assert) 」或「清零 (clear)」)。如果邏輯真狀態是邏輯電平1，則邏輯假狀態是邏輯電平0，並且，如果邏輯真 狀態是邏輯電平0，則邏輯假狀態是邏輯電平1。此處所描述的每個信號可以被設計成正或負邏輯，其中，負邏輯可以由在信號名 稱上面的橫線或名稱後面的斜線(\)來表示。在負邏輯信號的情形下，信號是低電平有效， 其中，邏輯真狀態對應於邏輯電平0。在正邏輯信號的情形下，該信號是高電平有效，其中， 邏輯真狀態對應於邏輯電平1。應注意的是，此處所描述的任何信號可以被設計成負或正邏 輯信號。因此，在可選實施例中，那些被描述為正邏輯信號的信號可以實現為負邏輯信號， 並且那些被描述為負邏輯信號的那些信號可以被實現為正邏輯信號。本發明提供低電源電壓和低功耗溫度檢測器，當達到目標溫度時，該溫度檢測器 生成報警信號。將CMOS技術的亞閾值特性用於生成PTAT電流。PTAT電流通過電阻器和 PNP雙極型電晶體，生成PTAT電壓和反向PTAT電壓。比較器將該反向PTAT電壓與被用作 報警界限的PTAT電壓相比較，並且生成檢測結果或報警信號。通過簡單地改變電阻器的值，可以改變報警界限。即，如下文將更詳細討論的，通 過改變用於生成PTAT電壓的電阻器的值，可以改變生成的PTAT電壓的斜率。溫度檢測器 不需要恆定的參考電壓來生成報警界限。而且，溫度檢測器可以使用小於IV的電源電壓、 大約2. 5uA的電流進行操作。在一個實施例中，本發明是CMOS溫度檢測電路，該電路包括用於生成啟動電壓 (VN)的啟動電路、以及耦合至啟動電路的用於生成PTAT電流的與絕對溫度成比例(PTAT) 電流發生器。啟動電壓接通PTAT電流發生器。PTAT電流發生器利用CMOS的亞閾值特性來 生成PTAT電流。PTAT電壓發生器耦合至PTAT電流發生器，並且接收PTAT電流，以及生成 反向PTAT電壓(VBE)和PTAT電壓，PTAT電壓被用作報警界限。將比較器電路耦合至電壓 發生器，並且將PTAT電壓與報警界限相比較，並且基於該比較結果生成報警信號。現在參考圖1，示出了溫度檢測電路100的示意性電路圖。溫度檢測電路100包括 啟動電路102、PTAT電流生成電路104、PTAT電壓生成電路106以及比較器108。當諸如在 同一半導體基板上電路的相關電路的溫度具有大於預定高溫度值或小於預定低溫度值的 溫度時，溫度檢測電路100生成報警信號110。啟動電路102包括第一 PM0S電晶體112、第一匪OS電晶體114、以及第二 PM0S晶 體管116。第一 PM0S電晶體112和第一 NM0S電晶體114串連在第一電源Vdd和第二電源 Vss之間。更確切地說，第一 PM0S電晶體112的源極連接至第一電源Vdd，並且其漏極連接 至第一節點118。第一 NM0S電晶體114的源極和柵極均連接至第二電源Vss，並且其漏極 連接至第一節點118。第二 PM0S電晶體116的源極連接至第一電源Vdd，並且其柵極連接 至第一節點118。在本發明的一個實施例中，Vdd具有約0.9v的值，並且Vss接地。如下文 將更具體討論的，第一 NM0S電晶體114的大小大於第一 PM0S電晶體112，以便於為PTAT電流發生電路104定義適當的平衡點。將PTAT電流發生電路104耦合至啟動電路102。PTAT電流發生電路104包括第三 和第四PM0S電晶體120和122，以及第二和第三NM0S電晶體124和126。將第三PM0S晶體 管120與第二 NM0S電晶體124串連，並且將第四PM0S電晶體122與第三NM0S電晶體126 串連。更具體地說，第三PM0S電晶體120的源極連接至第一電源Vdd，其漏極連接至第二節 點128，其柵極連接至第三節點130。第二 NM0S電晶體124的源極連接至第二電源Vss，其 漏極連接至第二節點128(從而連接至第三PM0S電晶體120的漏極)，其柵極也連接至第二 節點128。此外，第二 PM0S電晶體116的漏極連接至第二節點128(從而連接至第三PM0S 電晶體120和第二 NM0S電晶體124的漏極)。第四PM0S電晶體122的源極連接至第一電源Vdd，其漏極連接至第四節點132，並 且其柵極連接至第三節點130 (從而連接至第三PM0S電晶體120的柵極)。將第一 PM0S晶 體管112的柵極也連接至第三和第四節點130和132 (從而連接至第三和第四PM0S電晶體 120和122的柵極，以及第四PM0S電晶體122的漏極)。將第三NM0S電晶體126的源極通 過分流電阻器(Rs) 134連接至第二電源Vss，其漏極連接至第四節點132(從而連接至第四 PM0S電晶體122的漏極)，並且將其柵極連接至第二 NM0S電晶體124的柵極。在本發明的 一個實施例中，分流電阻器134具有200kQ的值。如下文將更詳細討論的，電流發生電路 102利用CMOS的亞閾值特性來生成PTAT電流。將PTAT電壓發生電路106耦合至PTAT電流發生電路104，並且生成PTAT電壓和反 向PTAT電壓。PTAT電壓發生電路106包括第五、第六和第七PM0S電晶體136、138和140。 第五PM0S電晶體136的源極連接至第一電源Vdd，其漏極通過第一電阻器(R1) 142連接至 第二電源Vss。第六PM0S電晶體138的源極連接至第一電源Vdd，其漏極通過第二電阻器 (R2) 144連接至第二電源Vss。第七PM0S電晶體140的源極連接至第一電源Vdd，其漏極通 過雙極結型電晶體(BJT) 146連接至第二電源Vss。BJT 146的發射極連接至第七PM0S晶 體管140的漏極，其基極連接至第二電源Vss，其集電極也連接至第二電源Vss。將第五、第 六和第七PM0S電晶體136、138、140的柵極連接至第三節點130。第一電流II從第五PM0S電晶體136移動至第一電阻器142，並且高溫度電壓報 警值VHT在第五PM0S電晶體136和第一電阻器142之間的節點處生成。類似地，第二電流 12從第六PM0S電晶體138移動至第二電阻器144，並且低溫度電壓報警值VLT在第六PM0S 電晶體138和第二電阻器144之間的節點處生成。應注意的是，報警值VHT和VLT實際上 是PTAT電壓，但因為它們是利用不同大小的電阻器生成的，所以具有不同的值。第一和第 二電阻器142和144具有不同大小，以定義上和下溫度報警值。在本發明的一個實施例中， 第一電阻器142具有1200KQ的值，並且第二電阻器144具有500KQ的值，以分別設置大 約-50°C和130°C的報警界限。反向PTAT電壓(VBE)由BJT 146生成，更具體地說，反向PTAT電壓是BJT 146的 基極_發射極電壓VBE。如下文將結合圖2所討論的是，VBE具有負斜率，並且與PTAT電壓 或兩個報警界限VHT和VLT交叉，並且如本領域的技術人員將理解的，VBE在一個特定溫度 只有一個值。比較器108將反向PTAT電壓與生成的PTAT電壓，即，高和低溫度報警值，相比較， 並且生成報警信號110。在本發明的一個實施例中，比較器電路108包括第一和第二運算放大器148和150，以及異或門152。第一運算放大器148的正端子連接至第七PM0S電晶體 140的漏極，並且其負端子連接至在第五PM0S電晶體136和第一電阻器142之間的節點。 第二運算放大器150的正端子也連接至第七PM0S電晶體140的漏極，並且其負端子連接至 第六PM0S電晶體138和第二電阻器R2144之間的節點。異或門152接收第一和第二運作 放大器148和150的輸出，並且對這些信號執行異或操作，以生成報警信號110。由於比較器108在低電源電壓和低功耗下操作，簡單的兩級結構是優選的，該結 構包括單端差分放大器級和共源級，並且使用兩種輸入對，即PM0S輸入對和NM0S輸入對。現在參考圖2，示出了溫度對電壓曲線圖。該曲線圖包括兩個預定的溫度界限TL 和TH。TL表示低溫度點，在該點，如果電路溫度被確定為小於TL，那麼，報警信號被激活。 TH表示高溫度點，在該點，如果電路溫度被確定為大於TH，那麼報警信號被激活。當檢測到 的溫度在TL和TH之間時，那麼，報警信號是非激活的。線200代表VHT ；線202代表VLT ； 並且線204代表VBE。交叉點，S卩，VBE線204與VHT和VLT線200和202的交叉處，表示 報警信號被激活的對應電壓。線200和202是利用電阻器R1和R2生成的PTAT電壓，並且 VBE (反向PTAT電壓)與線200和202交叉的點是報警界限，而且，如上文所討論的，通過改 變電阻器R1和R2的值，可以設置高和低溫度界限。在本發明的一個實施例中，將溫度界限 設置在大約-50°C (TL)和130°C (TH)，並且電壓VBE具有大約23mV的變化；VBE-VLT交點 在0. 8v附近，並且VBE-VHT交點在0. 3v。現在將討論啟動電路102的操作和特徵。如果第二 NM0S電晶體124和第三NM0S 電晶體126柵極之間的節點127處的電壓VN，和第三節點130處的電壓Vptat_biaS為Vdd， 那麼PTAT電流發生器104是不可操作的，因為PTAT電流生成器104的電晶體都被關斷。因 此提供啟動電路102，以將節點127處的電壓VN充至將導通第二和第三NM0S電晶體124和 126的電壓值，然後，PTAT電流發生器104將操作。一旦開始操作PTAT電流發生器104，則 因為第一 PM0S電晶體112關斷，所以啟動電路102被關斷；並且因為第一 NM0S電晶體114 的柵極被連接至其源極，所以第一 NM0S電晶體114關斷。然後，利用第一 NM0S電晶體114 的洩漏電流大於第一 PM0S電晶體112的洩漏電流的屬性，在第一節點118處的電壓將下 降，這導通第二 PM0S電晶體116，從而電流從Vdd流至節點127。隨著節點127處的電壓VN 上升，第二和第三NM0S電晶體124和126被導通，因此，在第三節點130處的Vptat_biaS 下降，這導通了第一 PM0S電晶體112，從而導致在第一節點118處的電壓達到Vdd，這依次 關斷第二 PM0S電晶體116，從而關斷啟動電路102。相應地，因為第一 NM0S電晶體114的洩漏電流應大於第一 PM0S電晶體112的洩 漏電流，所以第一 PM0S電晶體112和第一 NM0S電晶體114的大小是重要的，否則第一節點 118處的電壓將不會下降，並且第二節點PM0S電晶體116將不會導通。PTAT電流發生器104，更具體地說，第二和第三NM0S電晶體124和126，在亞閾值 區域內操作，從而第一電源電壓Vdd可以非常低，例如，0. 9v，因此，溫度檢測電路100消耗 非常少的功率。第二和第三NM0S電晶體124和126以及分流電阻器Rs 134包括峰值電流 源，同時被連接作為電流鏡的第三和第四PM0S電晶體120和122實現自偏置功能。這種電 流鏡(電晶體120和122)導致第二和第三NM0S電晶體124和126的漏極電流以峰值關係 操作，並且跨過電阻器Rs 134的電壓與絕對溫度成比例。當電晶體在亞閾值或弱反型操作時，對於Vgs <Vth，漏極的電流並不立即降到零，事實上以指數方式減弱，類似於雙極型電晶體的操作。當VDS為約200mV時，電流可以 表達為
權利要求
一種CMOS溫度檢測電路，包括啟動電路，所述啟動電路用於生成啟動電壓；與絕對溫度成比例(PTAT)電流發生器，所述PTAT電流發生器利用CMOS技術形成，耦合至所述啟動電路，用於生成PTAT電流，其中，所述啟動電壓導通所述PTAT電流發生器，並且其中，所述PTAT電流發生器利用CMOS技術的亞閾值特性來生成所述PTAT電流；PTAT電壓發生器，所述PTAT電壓發生器耦合至所述PTAT電流發生器，接收所述PTAT電流並且生成反向PTAT電壓(VBE)和PTAT電壓，其中，從所述PTAT電壓得出第一和第二報警值；以及比較器電路，所述比較器電路耦合至所述電壓發生器，用於將所述PTAT電壓分別與所述第一和第二報警值相比較，並且基於比較結果，生成報警信號。
2.根據權利要求1所述的CMOS溫度檢測電路，其中，所述啟動器電路包括 第一 PMOS電晶體，所述第一 PMOS電晶體的源極連接至第一電源；第一 NMOS電晶體，所述第一 NMOS電晶體的漏極在第一節點處連接至所述第一 PMOS晶 體管的漏極，其源極連接至第二電源，並且其柵極連接至所述第二電源；以及第二 PMOS電晶體，所述第二 PMOS電晶體的源極連接至所述第一電源，並且其柵極在所 述第一節點處連接至所述第一 NMOS電晶體和所述第一 PMOS電晶體的漏極。
3.根據權利要求2所述的CMOS溫度檢測電路，其中，所述第一NMOS電晶體的大小大於 所述第一 PMOS電晶體的大小。
4.根據權利要求2所述的CMOS溫度檢測電路，其中，所述第一NMOS電晶體的洩漏電流 大於所述第一 PMOS電晶體的洩漏電流。
5.根據權利要求2所述的溫度檢測電路，其中，所述PTAT電流發生器包括 第三PMOS電晶體，所述第三PMOS電晶體的源極連接至所述第一電源；第四PMOS電晶體，所述第四PMOS電晶體的源極連接至所述第一電源，並且其柵極連接 至所述第三PMOS電晶體的柵極；第二 NMOS電晶體，所述第二 NMOS電晶體的漏極連接至所述第三PMOS電晶體的漏極， 其源極連接至所述第二電源，並且其柵極連接至其漏極；第三NMOS電晶體，所述第三NMOS電晶體的源極連接至所述第二電源，其漏極連接至所 述第四PMOS電晶體的漏極，並且其柵極連接至所述第二 NMOS電晶體的所述柵極，以及 分流電阻器，所述分流電阻器連接在所述第三NMOS電晶體和所述第二電源之間。
6.根據權利要求5所述的溫度檢測電路，其中，所述PTAT電壓發生器包括第五PMOS電晶體，所述第五PMOS電晶體的源極連接至所述第一電源，並且其柵極連接 至所述第三和第四PMOS電晶體的所述柵極；第六PMOS電晶體，所述第六PMOS電晶體的源極連接至所述第一電源，並且其柵極連接 至所述第三和第四PMOS電晶體的所述柵極；第五PMOS電晶體，所述第五PMOS電晶體的源極連接至所述第一電源，並且其柵極連接 至所述第三和第四PMOS電晶體的所述柵極；第一電阻器，所述第一電阻器連接在所述第五PMOS電晶體的漏極與所述第二電源之 間，用於定義所述第一報警值；第二電阻器，所述第二電阻器連接在所述第六PMOS電晶體的漏極與所述第二電源之間，用於定義所述第二報警值；以及雙極結型電晶體(BJT)，所述雙極結型電晶體的發射極連接至所述第七PMOS電晶體的 漏極，其基極連接至所述第二電源，並且其集電極也連接至所述第二電源。
7.根據權利要求6所述的溫度檢測電路，其中第一電流從所述第五PMOS電晶體移動至所述第一電阻器，在所述第五PMOS電晶體和 所述第一電阻器之間的節點處生成所述第一報警值；以及第二電流從所述第六PMOS電晶體移動至所述第二電阻器，在所述第六PMOS電晶體和 所述第二電阻器之間的節點處生成所述第二報警值。
8.根據權利要求6所述的溫度檢測電路，其中，所述比較器包括第一運算放大器，所述第一運算放大器的正端子連接至所述第七PMOS電晶體的所述 漏極，並且其負端子連接至在所述第五PMOS電晶體和所述第一電阻器之間的所述節點；第二運算放大器，所述第二運算放大器的正端子連接至所述第七PMOS電晶體的所述 漏極，並且其負端子連接至在所述第六PMOS電晶體和所述第二電阻器之間的所述節點；以 及異或門，所述異或門接收所述第一和第二運算放大器的輸出，並且輸出報警信號。
9.根據權利要求2所述的溫度檢測電路，其中，所述PTAT電流發生器包括 第三PMOS電晶體，所述第三PMOS電晶體的源極連接至所述第一電源；第四PMOS電晶體，所述第四PMOS電晶體的源極連接至所述第一電源，其柵極連接至所 述第三PMOS電晶體的柵極，其漏極連接至其柵極；第二 NMOS電晶體，所述第二NMOS電晶體的源極連接至所述第二電源，其漏極連接至所 述第三PMOS電晶體的漏極，並且其柵極連接至所述第三PMOS電晶體的所述漏極；第三NMOS電晶體，所述第三NMOS電晶體的源極連接至所述第二電源，其漏極連接至所 述第四PMOS電晶體的所述漏極，並且其柵極連接至所述第二 NMOS電晶體的漏極；以及 電阻器，所述電阻器連接在所述第三PMOS電晶體和所述第二 NMOS電晶體之間。
全文摘要
本發明提供一種亞閾值CMOS溫度檢測器。CMOS溫度檢測電路包括用於生成啟動電壓(VN)的啟動電路，以及耦合至該啟動電路用於生成PTAT電流的與絕對溫度成比例(PTAT)電流發生器。該啟動電壓導通PTAT電流發生器，並且PTAT電流發生器利用CMOS的亞閾值特性來生成PTAT電流。耦合至PTAT電流發生器的PTAT電壓發生器接收PTAT電流，並且生成PTAT電壓，以及反向PTAT電壓(VBE)。耦合至該電壓發生器的比較器電路將該反向PTAT電壓與利用生成的PTAT電壓來定義的第一和第二報警界限相比較，並且基於該比較結果，生成報警信號。
文檔編號G01K7/01GK101943613SQ200910142600
公開日2011年1月12日 申請日期2009年7月3日 優先權日2009年7月3日
發明者吳曉聞, 孫振國, 田磊, 郭書苞, 金傑 申請人:飛思卡爾半導體公司