具有布線跡線的半導體封裝的製作方法

2023-06-09 11:10:27 2

本申請基於2014年8月28日提交的根據35 U.S.C.§119(e)的美國臨時專利申請號No.62/043,276，名稱為「具有布線跡線的半導體封裝」(A Semiconductor Package Having Routing Traces Therein)的優先權，其全部內容作為參照援用於此。。

技術領域

本發明涉及半導體的領域。更具體地，本發明涉及半導體封裝及其製造方法。

背景技術：

常規QFN(Quad Flat No-Lead,四方扁平無引腳)封裝包括從封裝底部暴露的跡線。跡線易受汙染以及機械損傷。汙染可造成毗鄰引線之間電短路。機械損傷可造成開路。此外，應減少常規QFN封裝的厚度以滿足現代電子設備的需要。

技術實現要素：

本發明公開了其中包括內部布線跡線的半導體封裝及其製造方法。半導體封裝的特徵/進步和製造它們的方法包括減少電子設備的厚度、在引線框中具有可布線跡線以及向跡線提供保護層。

使用本文公開的半導體封裝構造或其製造方法，包括諸如手機、PDA和筆記本的封裝的電子產品的尺寸得以最小化。在一些實施例中，半導體封裝包括引線框，其代替了具有多個金屬布線層的典型層壓基底。在一些實施例中，引線框包括電連接至IC晶片的點和電連接至外部組件(如母板)的點之間的布線跡線。在一些實施例中，半導體封裝向跡線提供保護層，其防止跡線來自環境的汙染。

一方面，製造半導體封裝的方法包括：蝕刻金屬片的第一側以形成具有一個或多個導線接合焊盤的引線框，在第一側上塗覆第一保護層，蝕刻金屬片的第二側以形成一個或多個導電引出端，以及在第二側上塗覆第二保護層。

在一些實施例中，該一個或多個導線接合焊盤包括柱結構。在其它實施例中該一個或多個導線接合焊盤處於高於附接到引線框的裸片(die)位置的位置。在一些其它實施例中，該一個或多個導線接合焊盤形成腔體，以允許裸片在腔體內適配。在一些實施例中，該一個或多個導電引出端位於附接到引線框的裸片之下。在其它實施例中，該一個或多個導電引出端沒有一個位於附接到引線框的裸片之下。在一些其它實施例中，引線框包括從該一個或多個導線接合焊盤至該一個或多個導電引出端的導電通路。在一些實施例中，所述方法還包括位於該一個或多個導線接合焊盤和該一個或多個導電引出端之間的導電跡線。在其它實施例中，所述方法還包括耦接裸片至引線框。在一些其它實施例中，所述方法還包括填充附接到引線框的裸片之下的腔體。在一些實施例中，所述方法還包括電鍍該一個或多個導線接合焊盤。

另一方面，半導體封裝包括引線框的第一端的第一柱結構、引線框的第二端的第二柱結構、第一柱和第二柱之間的腔體，以及腔體內物理耦接引線框的裸片。在一些實施例中，柱高於裸片。在其它實施例中，第一制模材料包封第一柱的側壁、第二柱的側壁和裸片。在一些其它實施例中，第一柱與第一導線接合焊盤耦接。在一些實施例中，引線框與第二導線接合焊盤耦接。

另一方面，形成半導體封裝的方法包括：蝕刻金屬片形成成形的引線框，在引線框上塗覆具有預定厚度的掩模至成形的引線框上的第一預定區域，使得具有預定深度的一個或多個小孔形成，以及沉積導電材料至小孔。

在一些實施例中，導電材料形成柱結構。在其它實施例中，柱結構具有接近掩模厚度的高度。在一些其它實施例中，沉積包括電鍍。

在另一方面，檢測半導體封裝的方法包括電耦合第一半導體封裝與第二半導體封裝，其中第二半導體封裝包括保護層，其包封除了一側的至少兩個接觸點和相對側的一個或多個接觸點的整個第二半導體封裝，以及從第二半導體封裝發送電信號至第一半導體封裝。在一些其它實施例中，檢測對象半導體封裝包括BGA、QFN或WLCSP封裝。

在審閱下文闡述的實施例的詳細描述後，本發明的其它特徵和優點將顯而易見。

附圖說明

參照意在示例性且非限制性的附圖，以下將通過示例的方式描述實施例。對於本文的所有附圖，同樣的標識符指示同樣的元件。

圖1示出根據本發明一些實施例的半導體封裝結構100。

圖2示出根據本發明一些實施例的另一個半導體封裝結構200。

圖3示出根據本發明一些實施例的另一個半導體封裝結構300。

圖4示出根據本發明一些實施例的半導體封裝製造方法400。

圖5示出根據本發明一些實施例的雙保護層結構製造方法500。

圖6示出根據本發明一些實施例的備用(reserved)裸片腔體預製模結構製造方法600。

圖7為示出根據本發明一些實施例的裸片嵌入結構700的剖面圖。

圖8示出根據本發明一些實施例的另一個具有嵌入裸片的引線框製造方法800。

圖9示出根據本發明一些實施例的柱形成方法900。

圖10為示出根據本發明一些實施例的半導體封裝製造方法1000的流程圖。

具體實施例

結合附圖示例的實施例，下文將具體闡述本發明的實施例。當本發明結合下文的具體實施例進行描述時，應理解其並非旨在限制本發明於這些實施例和示例中。相反地，本發明旨在覆蓋由權利要求限定的本發明的精神和範圍內的替換、修改和等效。此外，本發明的具體描述中，闡述了許多具體細節以更充分地說明本發明。然而，對於本領域普通技術人員顯而易見的是，本發明可不包括這些具體細節。在其它情況下，已知的方法和程序、組件和過程未詳細描述，以免不必要地含糊本發明。當然，應認識到，在任何此類實際執行過程的開發中，必須做許多實現具體決定以實現開發者的具體目標，如遵照應用和商業相關的約束，以及隨執行過程和開發者的改變而變化的具體目標。此外，應認識該開發過程是複雜且耗時的，但對於本領域普通技術人員而言仍是常規的工程任務。

圖1示出根據本發明一些實施例的半導體封裝結構100。該結構100包括導線接合焊盤104之間形成的腔體102。本領域的普通技術人員應認識到，根據計劃耦接至封裝的集成電路晶片的要求，可有任何數量的導線接合焊盤。在一些實施例中，腔體102包括容納一個或多個IC晶片在其中的空間。在一些實施例中，裸片106設置在空腔102內，裸片106的底面106A低於導線接合焊盤104的頂面104A的方式。一個或多個跡線108中的每個提供從導線接合焊盤104至引出端110的導電/信號通路108A。在一些實施例中，引出端110包括從導線接合焊盤104的橫向位移，其使得引出端110不直接地位於導線接合焊盤104之下。在一些實施例中，在導線接合焊盤104上電鍍、塗層/塗抹電鍍層124，使得導線116能夠耦接電鍍層124與IC晶片114。

在一些實施例中，保護層112包封/覆蓋封裝的大致全部或預定部分的底部，使得跡線108/引出端110隔離/絕緣/免於環境汙染。在一些實施例中，通過制模工藝使用制模的底部填充(MUF)材料製造保護層112。

在一些實施例中，具有裸片106的IC 114通過裸片附接膜(DAF)118耦接或附接到引線框116。在一些實施例中，間隙120在DAF 118和保護層112之間形成。間隙120可通過制模化合物122使用制模工藝填充。

圖2示出根據本發明一些實施例的另一個半導體封裝結構200。半導體封裝結構200大部分類似於圖1的半導體封裝結構100。因此，對封裝結構100中相似結構的描述在這裡也適用。IC晶片208通過粘合劑212，如環氧樹脂粘合劑或基於環氧樹脂的粘合劑附接到引線框210和跡線206。粘合劑212可為可變形粘合劑。如圖202A所示，在裸片附接工藝中，粘合劑212的一部分214流動以填充間隙204形成完全填充的區域202。本領域技術人員認識到，在裸片附接工藝過程中或相繼於裸片附接工藝，變形/間隙填充工藝可通過施加預定的溫度或任何其它方法引發/進行。

圖3示出根據本發明一些實施例的另一個半導體封裝結構300。半導體封裝結構300大部分類似於圖1的半導體封裝結構100。因此，對封裝結構100中相似結構的描述在這裡也適用。IC 310通過粘合劑304附接/耦接到在引線框312上的裸片附接焊盤(DAP)302。一個或多個引出端306位於DAP之下。引出端306用於提供接地信號至DAP。在一些實施例中，引出端從IC晶片310耗散一定量的熱。在一些實施例中，跡線314的側暴露。在一些其它實施例中，跡線316被包封/覆蓋而未暴露。在一些實施例中，引出端303在跡線316下方。

圖4A-圖4C示出根據本發明一些實施例的半導體封裝製造方法400。在步驟401，提供金屬箔402。在一些其它實施例中，金屬箔402的整個主體或預定部分包含銅、銅合金、鐵-鎳合金或其組合。在一些實施例中，金屬箔的厚度範圍為10-300微米。例如，金屬箔的厚度為150微米。

在步驟403，第一掩模404設置在箔402的頂面上方。在一些實施例中，第一掩模404為機械掩模。在一些其它實施例中，第一掩模404為感光掩模。在一些其它實施例中，第一掩模404限定導線接合焊盤410和布線跡線408的位置。除去/蝕刻未被第一掩模404覆蓋的區域，形成第一蝕刻區域406。例如，圖412示出金屬箔的頂面的視圖。被掩模覆蓋的區域414是未蝕刻的區域；而未被掩模覆蓋的區域形成蝕刻區域416。蝕刻工藝可使用與金屬反應的化學蝕刻溶液進行，使得金屬被蝕刻。

在步驟405，第二掩模420塗覆在導線接合焊盤410的頂面上。在一些實施例中，第二掩模420為機械掩模。在一些其它實施例中，第二掩模420為感光掩模或硬掩模。在一些實施例中，在導線接合焊盤上形成導線接合金屬材料的電鍍層作為第二掩模420，使得電鍍層在第二蝕刻工藝中還充當第二掩模420。在一些實施例中，除去/蝕刻暴露且未被第二掩模420覆蓋的區域，如形成第二蝕刻區域418。被第二掩模420覆蓋的區域未除去。由於步驟403中第一蝕刻工藝和步驟405中第二蝕刻工藝，形成了導線接合焊盤的頂面位於其中的第一平面、跡線的頂面位於其中的第二平面和第一保護層的底面位於其中的第三平面。本領域技術人員認識到，形成電鍍層和蝕刻工藝的順序可以任何合適的次序進行，包括以以下順序進行的工藝：(1)形成電鍍層，(2)形成第一蝕刻掩模，(3)進行第一蝕刻，以及(4)通過使用電鍍層作為蝕刻掩模進行第二蝕刻。

在步驟407，IC晶片424附接到之前通過步驟401-405製造的引線框422。在一些實施例中，倒裝晶片可通過焊球/焊料凸塊附接到導線接合焊盤420。在一些實施例中，在IC晶片422之下的空間426被完全填充。引線框422的平坦底面提供對接合位點牢固的支撐，消除接合工藝過程中的回彈作用。在一些實施例中，包括倒裝晶片。通過具有均勻厚度的引線框確保接觸焊盤的大致共面，其最小化倒裝晶片附接過程中的非接觸故障。

在步驟409，制模化合物428用於包封IC 424和接合導線430。部分的引線框422也被制模化合物428覆蓋。制模化合物428可為任何制模材料，如聚合物(即，聚氨酯、聚乙烯、聚丙烯和矽氧烷)。在一些實施例中，制模工藝可通過使用轉移制模進行。

在步驟411，引線框422從底面蝕刻。引線框422的預定部分432被蝕刻掉以形成一個或多個引出端434。在一些實施例中，電鍍層布置在引線框架底面的預定位置(如引出端434的位置)作為蝕刻掩模，使得蝕刻在沒有掩模的區域發生並且不在具有掩模的區域發生。引線框422從底面蝕刻後，制模化合物428的底面從引線框422暴露並且跡線彼此電隔離。在提供裸片附接焊盤的一些實施例中，在引線框的底面蝕刻後，跡線與裸片附接焊盤電隔離。在一些實施例中，引出端434在IC 424之下。在一些其它實施例中，引出端434不在IC 424之下，如引出端436。本領域技術人員認識到，引出端可位於任何預定的位置和/或方向。在一些實施例中，引出端436從表面提供在其上安裝封裝的間隔高度(stand-off height)。

在步驟413，保護層438在引線框42的底部形成。保護層438密封引出端434和436的整個側/大致所有整個側而留下底面434A和436A未覆蓋，使得引出端434和436傳導/通過電信號/電。在一些實施例中，引出端434和436的底面434A和436A被另一個導電保護層覆蓋。在一些實施例中，保護層通過制模工藝製成。在一些其它實施例中，保護層包括制模底部填充(MUF)，其中MUF的填料尺寸小於制模化合物428的尺寸。

圖5示出根據本發明一些實施例的雙保護層結構製造方法500。在步驟501，形成具有預定的成形/輪廓的蝕刻引線框504。蝕刻引線框504能夠通過蝕刻金屬箔作為第一蝕刻工藝製成，其為類似於上述方法400的步驟401-405的工藝。在裸片組裝工藝之前，第一保護層506塗覆在引線框504的頂部，從而形成頂部具有第一保護層506的引線框502。在步驟503，通過第二蝕刻工藝，一個或多個引出端508在引線框502的底側形成。一旦第二蝕刻工藝完成，塗覆第二保護層510以密封引出端508的側並且覆蓋通過第二蝕刻工藝形成的引線框的大致全部或全部底面。通過上述的工藝，形成雙保護層結構512。本領域技術人員認識到，形成第一與第二保護層和蝕刻工藝的順序可以任何次序進行。

雙保護層結構512包括在從第一保護層506的頂面暴露的導線接合焊盤上的電鍍層518和從第二保護層510的底面暴露的引出端508。跡線520嵌入在第一保護層506和第二保護層510內。

在步驟505，裸片514附接到雙保護層結構512的頂部側。導線516接合到導線接合焊盤上的電鍍層518形成從裸片514、導線接合516、導線接合焊盤518、跡線520至引出端508的導電/信號通路。在步驟507，布線層522電鍍/添加到引出端508上。在引線框製造階段過程中和在裸片附接工藝前，在引出端508上電鍍/添加路由層522是可選工藝。其益處是可在一個位置製造引線框並且保證組裝工藝可在單獨位置完成。

圖6示出根據本發明一些實施例的備用裸片空腔預製模結構製造方法600。

在步驟603，在引線框602的頂面塗覆第一保護層610，留下備用的腔體612。空腔612可備用於耦接裸片614。在引線框602的底部塗覆第二保護層608。

在步驟605，裸片614與引線框602耦接並且在腔體612內與接合導線接合焊盤的導線附接。在腔體上方制模製模材料616並且用裸片614密封引線框602的整個頂面。

如圖618所示，在一些實施例中導線接合焊盤620可與跡線622耦接，形成雙層導線接合焊盤結構。在這種情況下，部分的跡線或引線框的部分主體可暴露用於與導線接合焊盤耦接。本領域技術人員認識到任何數量的導線接合焊盤可與引線框602耦接。

圖7A和圖7B示出根據本發明一些實施例的裸片嵌入結構700的剖面圖。裸片嵌入結構提供有利的特徵。結構701包括一個或多個柱708形成保護裸片702、導線704和導線接合焊盤706以防止由外力造成的損傷的保護結構。在如所示的具有兩個或多個柱708的示例中，柱708圍繞裸片702形成，以形成在其內具有裸片702、導線704和導線接合焊盤706的腔體712。

圖701A為結構701的俯視圖，其示出四個柱708位於圍繞裸片708的四個角。其它位置也是可能的。本領域技術人員認識到，任何數量的柱皆在本發明的範圍內。在一些實施例中，柱處於連續結構。例如，柱可為圍繞裸片702的壁結構或碗狀物結構。

結構703示出雙層結構中示例性雙裸片。帶有密封在引線框中的裸片的第一層728與第二層730耦接。第一裸片720和第二裸片722的耦接通過耦接第二裸片722，經由第二層730中的帶有導線接合焊盤的導線接合724和柱726經過跡線732、導線接合焊盤734和導線736，與第一層728中第一裸片720來完成。

結構705示出在裸片嵌入引線框結構上的檢測的封裝705的示例。檢測的封裝705與裸片嵌入結構744電耦接。在檢測的封裝705處接收從裸片嵌入結構744發送經過焊料凸塊742的電信號。在一些實施例中，在附接到制模的引線框之前，可電學地和功能性地檢測完整封裝，如BGA(球柵陣列)、QFN(方形扁平無引線封裝)、WLCSP(晶圓級晶片尺寸封裝)。本領域技術人員認識到，倒裝晶片可用於代替貫穿本說明書公開的IC/裸片。

結構707(圖7B)示出分開的雙層結構中的示例性雙裸片。可使用圖6的方法600製造引線框結構750的底層。可通過絕緣層754分開引線框結構750與第二電子層752。裸片758與裸片760通過布線跡線756電耦接。部分的布線跡線756在絕緣層中形成傳導通路。在一些實施例中，絕緣層754充當用於耦接引線框結構750和第二電子層752的粘附。

結構709示出包括在引線框中的示例性裸片貼裝盤(die attach paddle,DAP)770。DAP的底面從保護層774的底面暴露。在一些實施例中，使用壓力切斷/按壓工藝或上述蝕刻工藝，在DAP形成一個或多個引出端。

圖8示出根據本發明一些實施例的另一個帶有嵌入裸片的引線框製造方法800。在步驟801，形成具有一個或多個柱808的成形引線框802，柱808具有大於嵌入的IC晶片/裸片804厚度的高度。第一組導線接合焊盤810在柱808的頂部。可使用上述圖4的步驟401-405形成線框802。裸片804與第二導線接合焊盤806附接並接合。

在步驟803，引線框802上塗覆第一保護層812，以覆蓋/包封裸片804、導線和第二導線接合焊盤806。暴露第一導線接合焊盤810用於進一步的使用，如與另一個電子組件(例如，另一個IC晶片)連接。第一保護層812可為制模的底部填充材料。

在步驟805，進行蝕刻工藝。蝕刻引線框802的底面，形成一個或多個引出端814。本發明的引出端可為任何形狀，如圓形柱結構。在步驟807，在引線框802上塗覆第二保護層816，密封一個或多個引出端814的整個側/大致整個側。

圖9示出根據本發明一些實施例的柱形成方法900。在步驟901，提供金屬箔902。在一些其它實施例中，金屬箔902的整個主體或預定部分包含銅、銅合金、鐵-鎳合金或其組合。在一些實施例中，金屬箔厚度的範圍為10-300微米。例如金屬箔的厚度為150微米。

在步驟903，箔902的頂面上方塗覆第一掩模904。在一些實施例中，第一掩模904為機械掩模。在一些其它實施例中，第一掩模904為感光掩模。除去/蝕刻未被第一掩模904覆蓋的區域，形成第一蝕刻區域906。

在步驟905，在蝕刻的引線框902上塗覆電鍍掩模908。在電鍍掩模(電鍍層)上形成(例如，鑽)/保留一個或多個開孔910。開孔的位置對應於隨後柱將形成的位置。圖905A為帶有塗覆的電鍍掩模908的蝕刻的引線框902的俯視圖。

在步驟907，通過電鍍，如電子電鍍工藝，形成一個或多個柱912和導線接合焊盤914。在開孔910的位置上形成柱912。在柱912的頂部上形成導線接合焊盤914。在電鍍工藝過程中，引線框902可用作提供導電通路/電鍍電流通路的導體。方法900能夠製造帶有任何預定高度的柱，所述預定高度可通過電鍍掩模908的厚度確定。例如，柱912可高於、短於或等於附接到引線框的裸片的厚度。柱的任何預定表面區域皆在本發明的範圍內，如1mm或大於1nm。

圖10示出根據本發明一些實施例的半導體封裝製造方法1000的流程圖。在步驟1002，通過使用蝕刻工藝形成預定形狀的引線框。在步驟1004，形成一個或多個導線接合焊盤。在步驟1006，裸片附接到引線框。在一些實施例中，引線框包括經構造用於配合裸片的腔體，如密配合(snug-fit)。在步驟1008，在引線框的頂面上塗覆第一保護層。在步驟1010，通過在引線框的底面上蝕刻形成一個或多個引出端。在步驟1012，在引線框的底面上塗覆第二保護層。方法1000可在步驟1014停止。本領域技術人員認識到，倒裝晶片可用於導通貫穿本發明公開的IC/裸片。上述方法/工藝中描述的步驟可以任何順序/次序進行。例如，底部側引出端可在引線框的頂部側特徵的蝕刻之前進行。

為利用所述半導體封裝，該基於引線框的結構以任何合適的方式應用於如BGA、QFN和WLCSP封裝中。基於引線框的結構以與其他電子組件的相同方式使用，例如，製造在IC晶片中耦接的電子和/信號。在生產中，基於引線框的結構能夠使用描述的執行過程來生產。

在操作中，基於引線框的結構充當半導體封裝的基礎，產生顯著的社會、經濟和環境效益。通過具有基於引線框的結構，裸片和導線更好地被遮蔽和保護。

本發明由包括細節的具體實施例的方式描述，以幫助理解本發明的結構和操作的原理。本文中，具體實施例及其細節並非旨在限制權利要求書的範圍。對本領域技術人員容易顯而易見的是，在不偏離權利要求書所限定的本發明的精神和範圍下，所選的實施例中可做其它各種修改。