向溝道中引入應變的方法和使用該方法製作的器件的製作方法
2023-06-10 02:13:56
專利名稱：向溝道中引入應變的方法和使用該方法製作的器件的製作方法
技術領域：
本發明涉及一種向溝道中引入應變的方法和使用該方法製作的器件。
背景技術：
理論和經驗研究已經證實，當將應力施加到電晶體的溝道中時，溝道區的半導體晶格產生應變，電晶體的載流子遷移率會得以提高或降低；然而，還已知，電子和空穴對相同類型的應變具有不同的響應。例如，在電流流動的縱向上施加壓應力從而導致溝道區晶格壓應變以對提高空穴遷移率有利，但是相應的降低了電子遷移率。在縱向上施加拉應力從而導致溝道區晶格張應變以對提高電子遷移率有利，但是相應的降低了空穴遷移率。隨著器件特徵尺寸的不斷縮小，以提高溝道載流子遷移率為目的的應變溝道工程起到越來越重要的作用。多種單軸工藝誘致應變被集成到器件工藝中。從單軸工藝誘致應變的最優引入方向方面來說，對於NMOS器件，在如圖1所示的沿溝道方向即X方向上引入張應變以及在垂直於溝道方向即Z方向上引入壓應變對提高其溝道中電子的遷移率最有效；另一方面，對於PMOS器件，在X方向上引入壓應變對提高其溝道中空穴的遷移率最有效。根據這一理論，已發展了許多方法，其中一種方法是產生「全局應變」，也即，施加從襯底產生的應力到整體電晶體器件區域，全局應變是利用如下結構產生的，例如普通矽襯底上通過緩衝層外延生長不同晶格常數的SiGe、SiC等材料，在其上繼續生長低缺陷的單晶矽層以實現全局應變矽層的形成；或者利用製作絕緣體上矽的方法實現絕緣體上的矽鍺、應變矽結構。另一種方法是產生「局部應變」，也即，利用與器件溝道相鄰的局部結構或者工藝方法產生相應的應力作用到溝道區產生應變，局部應變通常是例如如下結構所產生的產生應力的淺槽隔離結構、(雙)應力襯裡、PMOS的源/漏極(S/D)區域中嵌入的SiGe (e-SiGe)結構、PMOS的源/漏極(S/D)區域中嵌入的Σ形SiGe結構、NMOS的源/漏極(S/D)區域中嵌入的SiC (e-SiC)結構等。但是，上述產生溝道局域應變並改變作用溝道應力類型的方法有的需要複雜的工藝，有的容易向溝道引入缺陷，另一方面，隨著器件特徵尺寸的不斷縮小，上述方法所帶來的誘致應變效果也在不斷減弱。考慮到上述原因，對於微小尺寸的NMOS和PMOS器件仍然存在實現增強應變引入新方法和半導體結構的需求，此外還需要對所引入應變的方法進行大小和類型方面的控制。
發明內容
本發明第一方面提供一種向MOS器件的溝道中引入應變的方法，包括提供半導體襯底；在半導體襯底上形成溝道；在溝道上形成第一柵介電層；在所述第一柵介電層上形成多晶矽柵極層；在所述多晶矽柵極層中摻雜或注入第一元素；去除部分第一柵介電層和多晶矽柵極層從而形成第一柵極結構；在溝道中形成源漏極延伸區；在第一柵極結構兩側形成側牆；在溝道中形成源漏極；以及進行退火，使得摻雜或注入有第一元素的多晶矽在高溫結晶過程中發生晶格變化，從而在所述多晶矽柵極層中產生包括沿溝道方向的應變和垂直溝道方向的應變的第一應變，並將第一應變透過柵介質層引入到溝道，引起溝道區表層中半導體晶格大小的變化，使得所述第一應變被保持在溝道中。本發明另一方面提供一種MOS器件，包括半導體襯底；在半導體襯底上形成的溝道；在溝道上方的第二柵極結構，包括第二柵介電層以及在第二柵介電層上的金屬柵極層；在溝道中形成的源漏極延伸區；在第二柵極結構兩側形成的側牆；在溝道中形成的源漏極；在源漏極以及第二柵極結構上形成的層間介電層；以及源漏極金屬接觸；其中所述第二柵介電層以及金屬柵極層是分別取代如權利要求1所述的步驟得到的所述第一柵介電層以及多晶矽柵極層而得到的，其中溝道區表層中半導體晶格大小得以改變，使得所述第一應變被保持在溝道中。本發明僅僅通過加入摻雜/注入步驟，並藉助正常步驟中的退火工藝即可向溝道中引入應變。進一步，還可以通過改變摻雜或注入元素或其組合，或者控制摻雜或注入元素的劑量，或者控制摻雜或注入元素的分布剖面，退火條件來簡單地控制應變大小和溝道應變程度，因此具有較強的工藝靈活性，較簡單的工藝複雜度，並且沒有附加的工藝成本。
為了更好地理解本發明並且示出如何使其生效，現在將通過示例來參考附圖，其中
圖1是從單軸工藝向溝道誘致應變的最優引入方向的示意圖；圖加-1示出製作根據本發明一個實施例的NMOS器件的步驟。圖3a_l示出製作根據本發明一個實施例的PMOS器件的步驟。
具體實施例方式下面，參考附圖描述本發明的實施例的一個或多個方面，其中在整個附圖中一般用相同的參考標記來指代相同的元件。在下面的描述中，為了解釋的目的，闡述了許多特定的細節以提供對本發明實施例的一個或多個方面的徹底理解。然而，對本領域技術人員來說可以說顯而易見的是，可以利用較少程度的這些特定細節來實行本發明實施例的一個或多個方面。另外，雖然就一些實施方式中的僅一個實施方式來公開實施例的特定特徵或方面，但是這樣的特徵或方面可以結合對於任何給定或特定應用來說可能是期望的且有利的其它實施方式的一個或多個其它特徵或方面。第一實施例
本實施例給出利用本方法製作NMOS器件的步驟。提供半導體襯底202，半導體襯底可以是電子領域中已知的任何類型，例如體半導體、絕緣層上半導體(S0I)。並且半導體襯底可以被施加應變、未施加應變或在其中包含應變區或非應變區。在提供了半導體襯底後，通過利用本領域所熟知的傳統技術，在所述半導體襯底202內形成隔離區，隔離區例如是溝槽隔離區(STI)或場隔離區，另外隔離區材料可以是具有應力的材料或無應力的材料。在位於隔離區之間的有源區中的半導體襯底上形成溝道203，如圖加所示。在溝道上形成柵介電層204，如圖2b所示，所述柵介電層204的材料可以包括高K介電常數材料或低K介電常數材料，例如Si02、SiON, ZrO2, HfO2, A1203、HfSiO、HfAlO,HfSiON、HfAlSiO、HfTaSiO等或其混合物、或其多層結構。柵介電層204可以通過熱生長工藝形成，例如氧化、氮化、或氧氮化。作為替代，柵極介電層可以通過沉積工藝形成，例如化學氣相沉積(CVD)、等離子輔助CVD、原子層沉積(ALD)、蒸鍍、反應濺射、化學溶液沉積或其他類似沉積工藝，柵介電層204還可以利用任何上述工藝的組合而形成。在形成柵介電層204之後，在柵介電層204上形成多晶矽柵極層206，如圖2c所
7J\ ο對多晶矽柵極層206摻雜或注入能夠向溝道中引入張應變的元素，例如鍺、銻、銦、砷、鎵、錫之一或其組合，如2d所示。通過選擇不同的摻雜或注入元素或其組合，或者控制摻雜或注入元素的劑量，或者控制摻雜或注入元素的分布剖面，來調整多晶矽薄膜中的材料成分比，由此可以影響後續高溫退火過程中的結晶過程，改變晶粒中晶格的大小，從而可以控制向溝道中引入的張應變的大小和張應變的強弱。隨後例如通過蝕刻工藝，去除部分多晶矽柵極層和柵介電層，從而形成第一柵極結構，如圖加所示。接著在源漏極區域中注入形成源漏極延伸區212，形成側牆207後，再注入形成源極與漏極214，如圖2f所示。隨後進行源漏摻雜退火，此工藝可為源漏延伸區與接觸區(即源漏延伸區外的源漏摻雜區)一次退火，也可為源漏延伸區一次退火與接觸區一次退火的結合。退火的工藝方式可為爐溫退火(FA)，快速退火(RTA)，尖峰RTA (Spike RTA)，雷射退火(ELA)等。以RTA為例，溫度500 1100度，時間0. 1 100秒之間。在上述退火過程中，所述經過摻雜/注入的柵極結構能夠向溝道施加如圖2g中空心箭頭所示方向的應變，從而在沿溝道方向即X方向上弓丨入張應變以及在垂直於溝道方向即Z方向上引入壓應變，這增強了其溝道中電子的遷移率。這是因為高摻雜的多晶矽薄膜在高溫結晶過程中發生晶格變化，晶格大小得到增加，從而在薄膜中產生張應變，並同時在退火過程中將張應變透過超薄柵介質層204傳導到其下的溝道區203，從而溝道區表層中半導體晶格在沿溝道方向上大小增加，在垂直溝道方向上大小減小，從而使得通過上述步驟在柵電極中產生的應變得以保持在溝道中。並且，通過控制退火條件，可以控制向溝道中引入的應變的大小，一般來說快速退火的溫度越高，退火時間越長越有利於應變晶格的產生，應力的傳導，但過強的退火條件會適當的釋放應力並且破化源漏摻雜的分布情況。在根據後柵工藝製作MOS器件的情況下，還需要下述步驟。在器件表面形成層間介電層(ILD)，並平整化到柵極結構高度，如圖池所示。例如利用幹法或溼法蝕刻工藝去除所述多晶矽柵極206和柵介質層204，用金屬柵極導體206』和新柵介質層204』代替，如圖2i-2j所示。可選的另外一種方法，在此步驟中也可以僅去除所述多晶矽柵極206而保留柵介質層204，這種情況下只需沉積金屬柵極導體206』。NMOS金屬柵材料是利用原子層澱積(ALD)或濺射工藝順序形成功函數合適的材料以及金屬填充材料(圖中未分層示出)，更優選的，功函數合適的材料為TiN、TaN、TiAlN或者MoAIN，金屬填充材料為TiAl、Al或W。新柵介質層204』形成方法與204的工藝類同，材料為高 K 介電常數材料，例如 SiON、ZrO2, HfO2, A1203、HfSiO、HfAlO、HfSiON、HfAlSiO、HfTaSiO等或其混合物、或其多層結構。在源極與柵極的頂面形成又一層間介電層(ILD) 216以用於接觸、形成源漏極金屬接觸218從而形成如圖業所示的器件。本發明還可以結合其他應變引入方法。例如，可選地，可以在柵極導體相鄰的源極和漏極區域中嵌入應力源208，包括嵌入的SiC，或可由任何未來技術形成的任何類型的應力源，如圖21中所示。可選地，可以在NMOS 200的頂部上形成應力襯裡210，如圖21中所示。該襯裡可對柵極導體下方的溝道區域施加應力。其中通過在例如等離子體增強化學氣相沉積(PECVD)工藝中的沉積，將應力襯裡形成在NMOS的頂部上。也可以使用PECVD以外的其他公知方法來形成應力襯裡。應力襯裡可以為氮化物或氧化物襯裡。然而，本領域技術人員應理解，應力襯裡不限於氮化物或氧化物襯裡，也可使用其它的應力襯裡材料。上述應力源和應力襯裡可以向所述溝道引入張應變。總之，相比於現有技術中採用的產生溝道應變的方法，本方法僅僅通過加入摻雜/注入步驟，並藉助正常步驟中的退火工藝即可向溝道中引入較強應變並永久記憶。進一步，可以通過改變摻雜或注入元素或其組合，或者控制摻雜或注入元素的劑量，或者控制摻雜或注入元素的分布剖面，退火條件來簡單地控制張應變大小。甚至，若僅僅為了控制溝道中應變效果，還可以向多晶矽柵極層中摻雜或注入能夠向溝道中引入壓應變的材料，比如碳、硫、鋁、硼、磷、氮、氧、氫之一或其組合，這實際上減弱了 NMOS溝道中的張應變，但在某些應用中，比如由於其他應力源所提供給溝道的張應變過強，這時能夠減弱溝道中的張應變的上述摻雜/注入是期望的。綜合上述描述，本方法具有較強的工藝靈活性，較簡單的工藝複雜度，並且沒有附加的工藝成本。第二實施例
本實施例給出利用本方法製作PMOS器件的步驟。提供半導體襯底302，半導體襯底可以是電子領域中已知的任何類型，例如體半導體、絕緣層上半導體(S0I)。並且半導體襯底可以被施加應變、未施加應變或在其中包含應變區或非應變區。在提供了半導體襯底後，通過利用本領域所熟知的傳統技術，在所述半導體襯底302內形成隔離區，隔離區例如是溝槽隔離區(STI)或場隔離區，另外隔離區材料可以是具有應力的材料或無應力的材料。在位於隔離區之間的有源區中的半導體襯底上形成溝道303，如圖3a所示。在溝道上形成柵介電層304，如圖北所示，所述柵介電層304的材料可以包括高K介電常數材料和低K介電常數材料，例如Si02、SiON, ZrO2, HfO2, A1203、HfSiO、HfAlO,HfSiON、HfAlSiO、HfTaSiO等和/或其混合物、和/或多層結構。柵介電層304可以通過熱生長工藝形成，例如氧化、氮化、或氧氮化。作為替代，柵極介電層可以通過沉積工藝形成，例如化學氣相沉積(CVD)、等離子輔助CVD、原子層沉積(ALD)、蒸鍍、反應濺射、化學溶液沉積或其他類似沉積工藝，柵介電層304還可以利用任何上述工藝的組合而形成。在形成柵介電層304之後，在柵介電層304上形成多晶矽柵極層306，如圖3c所示。
對多晶矽柵極306摻雜摻雜或注入能夠向溝道中引入壓應變的元素，例如碳、硫、鋁、硼、磷、氮、氧、氫之一或其組合，如3d所示。通過選擇不同的摻雜或注入元素或其組合，或者控制摻雜或注入元素的劑量，或者控制摻雜或注入元素的分布剖面，來調整多晶矽薄膜中的材料成分比，由此可以影響後續高溫退火過程中的結晶過程，改變晶粒中晶格的大小，從而可以控制向溝道中引入的壓應變的大小和壓應變的強弱。隨後例如通過蝕刻工藝，去除部分多晶矽柵極層和柵介電層，從而形成第一柵極結構，如圖:3e所示。接著在源漏極區域中注入形成源漏極延伸區312，形成側牆307後，再注入形成源極與漏極314，如圖3f所示。隨後進行源漏摻雜退火，此工藝可為源漏延伸區與接觸區一次退火，也可為源漏延伸區一次退火與接觸區一次退火的結合。退火的工藝方式可為爐溫退火(FA)，快速退火(RTA)，Spike RTA，雷射退火(ELA)等。在上述退火過程中，所述經過摻雜/注入的柵極結構能夠向溝道施加如圖3g中空心箭頭所示方向的應變，從而在沿溝道方向即X方向上引入壓應變以及在垂直於溝道方向即Z方向引入壓應變，注意，儘管此時所引入的在Z方向上的壓應變不是希望看到的，但在X方向上引入的壓應變在大小上遠大於在Z方向上的壓應變，這總體上仍增強了其溝道中空穴的遷移率。這是因為高摻雜的多晶矽薄膜在高溫結晶過程中發生晶格變化，晶格大小得到減少，從而在薄膜中產生壓應變，並同時在退火過程中將壓應變透過超薄柵介質層304傳導到溝道區303，從而溝道區表層中半導體晶格在沿溝道方向上大小減小，在垂直溝道方向上大小也減小，從而使得通過上述步驟在溝道中引入的應變被記憶在溝道中。並且，通過控制退火條件，可以控制向溝道中引入的應變的大小一般來說快速退火的溫度越高，退火時間越長越有利於應變晶格的產生，應力的傳導，但過強的退火條件會適當的釋放應力並且破化源漏摻雜的發布情況。在根據後柵工藝製作MOS器件的情況下，還需要下述步驟。在器件表面形成層間介電層(ILD)，並平整化到柵極結構高度，如圖池所示。例如利用幹法或溼法蝕刻工藝去除所述多晶矽柵極306和柵介質層304，用金屬柵極導體306』和新柵介質層304』代替。如圖3i-3j所示。可選的另外一種方法，在此步驟中也可以僅去除所述多晶矽柵極306而保留柵介質層304，這種情況下只需沉積金屬柵極導體306』。PMOS金屬柵材料是利用原子層澱積(ALD)或濺射工藝順序形成功函數合適的材料以及金屬填充材料(圖中未分層示出)，更優選的，功函數合適的材料為TiN、TaN、TiAlN或者MoAIN，金屬填充材料為TiAl、Al或W。新柵介質層304』形成方法與304的工藝類同，材料為高 K 介電常數材料例如 SiON、ZrO2, HfO2, A1203、HfSiO、HfAlO、HfSiON、HfAlSiO、HfTaSiO等或其混合物、或其多層結構。在源極與柵極的頂面形成又一層間介電層(ILD) 316以用於接觸、形成源漏極金屬接觸318從而形成如圖3k所示的器件。本發明還可以結合其他應變引入方法。例如，可選地，可以在柵極導體相鄰的源極和漏極區域中嵌入應力源308，包括嵌入的SiGe，或可由任何未來技術形成的任何類型的應力源，如圖31中所示。可選地，可以在PMOS 300的頂部上形成應力襯裡310，如圖31中所示.該襯裡可對柵極導體下方的溝道區域施加應力。其中通過在例如等離子體增強化學氣相沉積(PECVD)工藝中的沉積，將應力襯裡形成在PMOS的頂部上。也可以使用PECVD以外的其他公知方法來形成應力襯裡。應力襯裡可以為氮化物或氧化物襯裡。然而，本領域技術人員應理解，應力襯裡不限於氮化物或氧化物襯裡，也可使用其它的應力襯裡材料。上述應力源和應力襯裡可以向所述溝道引入壓應變。總之，相比於現有技術中採用的增強溝道中應變的方法，本方法僅僅通過加入摻雜/注入步驟，並藉助正常步驟中的退火工藝即可向溝道中引入較強應變並永久記憶。進一步，還可以通過改變摻雜或注入元素或其組合，或者控制摻雜或注入元素的劑量，或者控制摻雜或注入元素的分布剖面，退火條件來簡單地控制應變大小。甚至，若僅僅為了控制溝道中應變效果，還可以向多晶矽柵極層中摻雜或注入能夠向溝道中引入張應變的材料，比如鍺、銻、銦、砷、鎵、錫之一或其組合，這實際上減弱了 PMOS溝道中的壓應變，但在某些應用中，比如由於其他應力源所提供給溝道的壓應變過強，這時能夠減弱溝道中的壓應變的上述摻雜/注入是期望的。綜合上述描述，本方法具有較強的工藝靈活性，較簡單的工藝複雜度，並且沒有附加的工藝成本。
權利要求
1.一種向MOS器件的溝道中引入應變的方法，包括提供半導體襯底；在半導體襯底上形成溝道；在溝道上形成第一柵介電層；在所述第一柵介電層上形成多晶矽柵極層；在所述多晶矽柵極層中摻雜或注入第一元素；去除部分第一柵介電層和多晶矽柵極層從而形成第一柵極結構；在溝道中形成源漏極延伸區；在第一柵極結構兩側形成側牆；在溝道中形成源漏極；以及進行退火，使得摻雜或注入有第一元素的多晶矽在高溫結晶過程中發生晶格變化，從而在所述多晶矽柵極層中產生包括沿溝道方向的應變和垂直溝道方向的應變的第一應變，並將第一應變透過柵介質層引入到溝道，引起溝道區表層中半導體晶格大小的變化，使得所述第一應變被保持在溝道中。
2.如權利要求1所述的向MOS器件的溝道中引入應變的方法，其中所述第一元素為鍺、銻、銦、砷、鎵、錫之一或其組合，從而所述沿溝道方向的應變為張應變並且所述垂直溝道方向的應變為壓應變。
3.如權利要求1所述的向MOS器件的溝道中引入應變的方法，其中所述第一元素為碳、硫、鋁、硼、磷、氮、氧、氫之一或其組合，從而所述沿溝道方向的應變為壓應變並且垂直溝道方向的應變為壓應變。
4.如權利要求2或3所述的向MOS器件的溝道中引入應變的方法，其中，還包括改變摻雜或注入元素的劑量，或者改變摻雜或注入元素的分布剖面，來調整多晶矽中的材料成分比，由此改變晶格大小，從而控制向溝道中引入的應變的大小的步驟。
5.如權利要求1所述的向MOS器件的溝道中引入應變的方法，其中退火為爐溫退火(FA)，快速退火(RTA)，尖峰RTA或雷射退火(ELA)。
6.如權利要求5所述的向MOS器件的溝道中引入應變的方法，其中，還包括改變退火溫度或時間，控制向溝道中引入的應變的大小的步驟。
7.如權利要求6所述的向MOS器件的溝道中引入應變的方法，其中快速退火(RTA)的溫度在500 1100度之間，時間在0. 1 100秒之間。
8.如權利要求1所述的MOS器件，其中所述第一柵介電層為Si02、SiON,ZrO2, HfO2,A1203、HfSiO、HfAlO、HfSiON、HfAlSiO、HfTaSiO 之一或其混合物、或其多層結構。
9.如權利要求1所述的向MOS器件的溝道中引入應變的方法，還包括以下步驟中的至少一個在源極和漏極區域中嵌入應力源；在所述MOS器件上形成應力襯裡，從而向所述溝道引入第二應力。
10.一種MOS器件，包括半導體襯底；在半導體襯底上形成的溝道；在溝道上方的第二柵極結構，包括第二柵介電層以及在第二柵介電層上的金屬柵極層；在溝道中形成的源漏極延伸區；在第二柵極結構兩側形成的側牆；在溝道中形成的源漏極；在源漏極以及第二柵極結構上形成的層間介電層；以及源漏極金屬接觸；其中所述第二柵介電層以及金屬柵極層是分別取代如權利要求1所述的步驟得到的所述第一柵介電層以及多晶矽柵極層而得到的，其中溝道區表層中半導體晶格大小得以改變，使得所述第一應變被保持在溝道中。
11.如權利要求10所述的MOS器件，還包括以下中的至少一個在源極和漏極區域中嵌入的應力源；在所述MOS器件上形成的應力襯裡。
12.如權利要求11所述的MOS器件，其中所述MOS器件為NM0S，並且所述應力源、應力襯裡均具有張應力。
13.如權利要求11所述的MOS器件，其中所述MOS器件為PM0S，並且所述應力源、應力襯裡均具有壓應力。
14.如權利要求10-13中任一項所述的MOS器件，其中所述第二柵介電層為SiON、Zr02、Hf02、Al203、HfSi0、HfA10、HfSi0N、HfAlSi0、HfTaSi0 之一或其混合物、或其多層結構。
15.如權利要求10-13中任一項所述的MOS器件，其中所述金屬柵極層包括兩層，分別為對於所述MOS器件來說功函數合適的TiN、TaN、TiAlN或者MoAlN以及在其上的TiAl、Al或W。
全文摘要
本發明涉及向MOS器件的溝道中引入應力的方法及使用該方法製作的器件。所述方法包括提供半導體襯底；在半導體襯底上形成溝道；在溝道上形成第一柵介電層；在所述第一柵介電層上形成多晶矽柵極層；在所述多晶矽柵極層中摻雜或注入第一元素；去除部分第一柵介電層和多晶矽柵極層從而形成第一柵極結構；在溝道中形成源漏極延伸區；在第一柵極結構兩側形成側牆；在溝道中形成源漏極；以及進行退火，使得摻雜或注入有第一元素的多晶矽在高溫結晶過程中發生晶格變化，從而在所述多晶矽柵極層中產生第一應力，並將第一應力透過柵介質層引入到溝道。本方法具有較強的工藝靈活性，較簡單的工藝複雜度，並且沒有附加的工藝成本。
文檔編號H01L29/51GK102593001SQ201110007408
公開日2012年7月18日 申請日期2011年1月14日 優先權日2011年1月14日
發明者徐秋霞, 殷華湘, 陳大鵬 申請人:中國科學院微電子研究所