製造半導體器件的方法和半導體器件的製作方法
2023-06-05 06:43:06 3
專利名稱：製造半導體器件的方法和半導體器件的製作方法
技術領域：
本發明涉及半導體領域，特別涉及製造半導體器件的方法和半導體器件。
背景技術：
隨著半導體技術的不斷發展，對半導體集成器件的封裝技術提出了更高的要求。貫穿襯底通路(TSV,Through Substrate Via)技術是用於將不同晶片封裝在一起的ー種新型封裝技術，其通過製作貫穿襯底的、其中填充有導電材料的通路，然後將多個晶片或晶圓堆疊在一起，利用所述通路來實現晶片之間的電連接。TSV技術能夠將不同功能的晶片組合在一起，増大晶片在三維方向堆疊的密度，減小集成電路(IC)的外形尺寸，並且大大改善晶片速度和低功耗的性能。TSVエ藝可以集成到製造エ藝的不同階段。一種常見的方案是，在襯底上形成功能結構(例如，金屬氧化物半導體(MOS)電晶體)之前開始進行TSVエ藝。例如，在形成功能結構之前，從襯底上將要形成功能結構的一側刻蝕出孔，在孔中填充導電材料；然後在襯底上形成功能結構；在堆疊晶片或晶圓之前通過減薄襯底使該孔貫通，得到貫穿襯底並且填充有所述導電材料的通路。然而，如果TSV中填充的是金屬，往往會在襯底上發生汙染，從而嚴重影響後續エ藝。並且，填充的金屬難以承受形成功能結構過程中的高溫，例如，在形成柵極電介質層的熱氧化過程中的高溫，或源/漏區激活エ藝中的高溫。如果TSV中填充的是多晶矽，則TSV的導電性能會由於多晶矽的高阻抗而變差。TSVエ藝也可以在別的階段進行。例如，可以在形成功能結構(例如MOS管)之後、後段(BEOL, back-end-o f-line)エ藝(例如互連エ藝)之前開始進行TSVエ藝。然而，在這種方案中，由於襯底上已經形成有功能結構，因此，在孔中填充導電材料之後，難以對其進行化學機械拋光(CMP)處理。又例如，可以在BEOLエ藝之後、晶圓接合(bonding)之前進行TSVエ藝。然而，在這種方案中，為了在互連エ藝之後為TSVエ藝保留足夠的空間，通常必須增大晶圓面積，而且往往會使得互連エ藝更加複雜。再例如，可以在晶圓接合之後進行TSVエ藝。這樣做的缺點是，接合晶圓所使用的接合材料往往會因無法承受TSVエ藝中的高溫而受到損傷，使得晶圓無法接合在一起。在2010年4月15日公開的題為「Through Substrate Via Process」的美國專利申請公開No. 2010/0093169A1中，描述了ー種TSVエ藝。在該公開的方案中，在襯底的第一面上形成功能結構之前，在該第一面上形成孔，在孔的內壁形成作為隔離層的第一電介質材料層，並且在孔中填充第二電介質材料，其中，第一和第二電介質材料不同，可以分別是氧化矽和氮化矽之一；然後在襯底上形成功能結構；此後，從襯底的背面(與第一面相對的面)減薄襯底以露出孔中的第二電介質材料，去除孔中的第二電介質材料，然後在孔中填充金屬(例如銅)，從而得到最終的填充有金屬的TSV。在該方案中，在形成功能結構之前，襯底中的孔所填充的是氧化矽或氮化矽之類的電介質材料而非金屬，其不容易受到後續エ藝中高溫的損傷，並且不會汙染襯底，同時也避免了上面提到的在形成功能結構之後再開始進行TSVエ藝所遇到的問題。為了方便討論，在下面的描述中，將TSV製作過程中在填充最終的TSV填充材料(例如銅)之前作為替代物而填充在TSV中的材料稱為「TSV替代材料」。
發明內容
然而，本發明的發明人發現，在上述美國專利申請公開No. 2010/0093169A1中的方案中，TSV替代材料使用的是氧化矽或氮化矽之類的材料，這些材料與半導體器件製造的後續エ藝中使用的材料可能具有兼容問題。例如，在TSV形成過程中，以及在諸如淺槽隔離(STI)、局部矽氧化(LOCOS)、形成自對準接觸結構等後續エ藝中，往往利用氮化矽或氧化矽作為硬掩模層和/或阻擋層。從而，在去除作為硬掩模層和/或阻擋層的氮化矽或氧化矽時，容易損傷填充在襯底的孔中的TSV替代材料。例如，在STI過程中去除氮化矽硬掩模層時，往往採用熱磷酸槽進行溼法刻蝕，這樣會損傷TSV替代材料，繼而不利地影響後續的エ藝流程。
·
此外，當TSV替代材料是氧化矽或氮化矽時，一般採用酸(例如磷酸)進行溼法刻蝕來去除TSV中的TSV替代材料。但是，利用酸來進行溼法刻蝕容易損傷位於TSV上的金屬接觸件。為此，發明人提供了ー種新的用於形成TSV的技術方案，以解決現有技術的上述問題中的至少ー個。根據本發明的第一方面，提供了一種製造半導體器件的方法，包括在襯底的第一面上形成孔；在所述孔的內壁形成隔離層；在所述孔中填充半導體材料；在襯底的第一面上形成功能結構；從襯底的與第一面相對的第二面對襯底進行減薄以露出所述孔中的半導體材料；去除所述半導體材料，以形成貫穿襯底的通孔；以及在所述通孔中填充導電材料。可選地，在襯底的第一面上形成功能結構的步驟包括在所述半導體材料上形成金屬與所述半導體材料的化合物。可選地，所述金屬是鎳、鈷或鈦。可選地，所述半導體材料是矽、鍺或鍺矽。可選地，所述半導體材料是多晶矽。可選地，所述半導體材料是η型或P型摻雜的矽。可選地，所述方法還包括在襯底的第一面上形成孔之前，在第一面上依次形成襯墊氧化物層和氮化矽層。可選地，形成隔離層的步驟包括進行氧化處理以在所述孔的內壁形成氧化物隔
尚層O可選地，填充半導體材料的步驟包括在所述孔中和所述氮化矽層上沉積半導體材料；進行化學機械拋光以露出氮化矽層；以及去除氮化矽層和襯墊氧化物層。可選地，所述孔的深度為5微米至40微米。可選地，所述隔離層的厚度為50埃至2000埃。可選地，所述導電材料是銅。可選地，所述功能結構包括MOS電晶體。可選地，所述去除所述半導體材料的步驟包括利用各向同性刻蝕エ藝去除所述半導體材料。可選地，通過用含氟的氣體進行幹法刻蝕來去除所述半導體材料。可選地，通過用鹼性溶液進行溼法刻蝕來去除所述半導體材料。
可選地，所述鹼性溶液是濃氨水、氫氧化鉀溶液、或四甲基氫氧化銨溶液。根據本發明的第二方面，提供一種半導體器件，包括襯底，所述襯底具有其上形成有功能結構的第一面和與第一面相對的第二面；以及貫穿襯底的通路，所述通路的內壁上具有隔離層，所述通路中填充有半導體材料，並且在通路中靠近第一面的一端形成有金屬與所述半導體材料的化合物。根據本發明的第三方面，提供一種半導體器件，包括襯底，所述襯底具有其上形成有功能結構的第一面和與第一面相對的第二面；以及貫穿襯底的通路，所述通路的內壁上具有隔離層，所述通路中填充有導電材料，並且在通路中靠近第一面的一端形成有金屬與半導體材料的化合物。可選地，所述半導體材料是矽、鍺或鍺矽。可選地，所述金屬是鎳、鈷或鈦。可選地，所述導電材料是銅。本發明的ー個優點在於，可以防止TSV替代材料在後續エ藝中受到損傷。通過以下參照附圖對本發明的示例性實施例的詳細描述，本發明的其它特徵及其優點將會變得清楚。
構成說明書的一部分的附圖描述了本發明的實施例，並且連同說明書一起用於解釋本發明的原理。參照附圖，根據下面的詳細描述，可以更加清楚地理解本發明，其中圖1A-1G示出根據本發明的一個實施例的製造半導體器件的方法的各步驟相應結構的示意性截面圖。圖2A-2F示出根據本發明的ー個具體示例，在襯底中的孔中形成半導體材料填充件的示例性方法的各步驟相應結構的示意性截面圖。圖3示出根據本發明的一個實施例的半導體器件的結構示意圖。圖4示出根據本發明的另ー個實施例的半導體器件的結構示意圖。
具體實施例方式現在將參照附圖來詳細描述本發明的各種示例性實施例。應注意到除非另外具體說明，否則在這些實施例中闡述的部件和步驟的相對布置、數字表達式和數值不限制本發明的範圍。同時，應當明白，為了便於描述，附圖中所示出的各個部分的尺寸並不是按照實際的比例關係繪製的。以下對至少一個示例性實施例的描述實際上僅僅是說明性的，決不作為對本發明及其應用或使用的任何限制。對於相關領域普通技術人員已知的技術、方法和設備可能不作詳細討論，但在適當情況下，所述技術、方法和設備應當被視為說明書的一部分。在這裡示出和討論的所有示例中，任何具體值應被解釋為僅僅是示例性的，而不是作為限制。因此，示例性實施例的其它示例可以具有不同的值。應注意到相似的標號和字母在下面的附圖中表示類似項，因此，一旦某一項在ー個附圖中被定義，則在隨後的附圖中不需要對其進行進ー步討論。下面參考圖1A-1G描述根據本發明的一個實施例的製造半導體器件的方法，其中包括TSV的形成過程。如圖IA所示，襯底110具有第一面112和與第一面112相対的第二面114。首先，在襯底110的第一面112上形成孔115。襯底110可以採用各種適當的半導體材料，包括但不限於矽、鍺、鍺矽，等等。可以用各種適當的方法來形成孔115，例如光刻和刻蝕エ藝。需 要注意的是，雖然圖IA中僅僅示出了ー個孔115，但是孔115可以不止ー個，而是可以根據 需要具有任意的數量和位置分布。孔115的深度可以根據需要而不同，優選地，孔115的深度可以為5微米至40微米。然後，如圖IB所示，在孔115的內壁形成隔離層130。隔離層130覆蓋了孔115的底壁和側壁，可以用於將襯底與孔中將要填充的材料隔離開，使二者不會電連通。隔離層130可以採用任何合適的材料，例如可以是氧化矽或氮化矽。可以通過例如氧化、沉積或任何適當的エ藝來形成隔離層130。隔離層130的厚度可以根據需要而不同，優選地，隔離層130的厚度可以為50埃至2000埃。接下來，如圖IC所示，在形成有隔離層130的孔115中填充半導體材料，得到半導體材料的填充件120。即,用半導體材料作為TSV替代材料來填充孔115。該填充可以通過各種適當的方法進行。例如，可以通過在襯底的第一面112上沉積半導體材料，然後進行化學機械拋光(CMP)來得到填充件120。填充的半導體材料可以是矽(例如，可以是單晶矽或多晶矽，可以未摻雜，也可以η型摻雜或P型摻雜)、鍺、鍺矽、或任何其他適當的半導體材料。由於填充的是半導體材料，因此，填充件120的材料與諸如淺槽隔離(STI)、局部矽氧化(LOCOS)、形成自對準接觸結構等後續エ藝中使用的硬掩膜材料或阻擋層材料不相同，從而在後續エ藝中不各易受到損傷。接下來，如圖ID所示，在襯底110的第一面112上形成各種功能結構。這裡，功能結構指的是可以在襯底上形成的各種具有一定功能的結構，諸如層間電介質層、金屬氧化物半導體(MOS)電晶體、金屬塞、互連金屬線、鈍化層，等等。在襯底上形成功能結構的エ藝是公知的，在此不作詳細描述。圖ID中示意性地示出了ー些功能結構，包括電介質層210(其可以包括多個層間電介質層，在此未分別示出)、源/漏區150、源/漏區接觸層160 (其可以是金屬矽化物，例如TiSi2)、柵極氧化物層180、柵極170、柵極側壁間隔件190、柵極接觸層195、金屬塞220、互連金屬線230、壓點金屬250、鈍化層260等。其中，源/漏區150、柵極氧化物層180、柵極170、柵極側壁間隔件190可以構成MOS電晶體。本領域技術人員將理解，圖ID中示出的功能結構並不一定都是必須的。根據需要，襯底上的功能結構可以多於、少於或完全不同於圖ID中示出的那些，並且各種功能結構的具體構造、布置等也不限於圖ID中所示的那樣，而是可以具有另外的構造和布置。可選地，在襯底110的第一面112上形成功能結構的過程中，可以在填充件120上形成金屬與填充件120的半導體材料的化合物140。形成化合物140的金屬例如可以是鎳、鈷、鈦、或其他適合的金屬。如果填充件120的材料是矽，則化合物140為金屬矽化物。化合物140可以在形成功能結構的過程中對填充件120起到額外的保護作用。化合物140可以在一個單獨的步驟中形成，也可以與源/漏區接觸層160 —起形成。對於後一種情況，例如，可以在形成源/漏區150之後，在襯底110的第一面112上沉積金屬，然後進行退火，使得金屬與填充件120上部的半導體材料發生反應生成化合物140 ；同時，金屬也會與源/漏區150中的矽發生反應生成金屬矽化物，從而得到源/漏區接觸層160 ;此外，在柵極170為多晶矽柵極的情況下，金屬還會與柵極170上部的矽發生反應生成金屬矽化物，從而得到柵極接觸層195。接下來，如圖IE所示，從襯底110的第二面114對襯底110進行減薄以露出孔115中的半導體材料，即，露出填充件120。對襯底進行減薄的工藝是公知的，這裡不再詳述。減薄的程度可以根據需要而定。例如，襯底110可以被減薄到露出填充件120為止。或者，在露出填充件120之後，襯底110可以繼續被減薄直到滿足所需要的襯底厚度。
然後，如圖IF所示，去除孔115中的填充件120，以形成貫穿襯底的通孔124。可以利用各種適當的工藝來去除填充件120。例如，可以利用各向同性刻蝕工藝去除填充件120。更具體地，考慮到填充件120的材料為諸如矽之類的半導體材料，可以通過用含氟的氣體進行幹法刻蝕來去除填充件120，或者可以通過用鹼性溶液進行溼法刻蝕來去除填充件120。所述鹼性溶液例如可以是濃氨水、氫氧化鉀溶液、四甲基氫氧化銨(TMAH)溶液，等等。與通常使用酸性溶液來刻蝕作為TSV替代材料的氧化矽或氮化矽的情況不同，使用鹼性溶液可以容易地刻蝕掉形成填充件120的半導體材料，而幾乎不損傷位於填充件120上方的金屬塞220和位於填充件120周圍的隔離層130。即，這種刻蝕方法具有高的選擇比。因此，利用半導體材料作為TSV替代材料，可以有利於保護金屬塞220在去除填充件120的過程中不受損傷。此外，可選地，如果像上面參考圖ID所述的那樣在填充件120上形成有化合物140，那麼，在去除填充件120的過程中，化合物140可以進一步地保護位於填充件120上方的金屬塞220不被刻蝕。然後，如圖IG所示，在通孔124中填充導電材料，得到貫穿襯底的導電通路126。該導電材料優選為金屬，例如銅。可以採用各種公知的技術來填充通孔124，在此不再詳述。由此，可以得到具有TSV的半導體器件，其中TSV中填充有諸如銅之類的導電材料。由上述討論可知，採用根據本發明的前述實施例的方法來形成TSV，可以避免用氧化矽或氮化矽之類的電介質材料作為TSV替代材料引起的與後續工藝不兼容的問題。下面參考圖2A-2E描述在襯底中的孔中形成半導體材料填充件的一種示例性的具體方法。利用該方法，可以得到圖IC中的結構。首先，如圖2A所示，在襯底110的第一面112上依次形成襯墊氧化物層102和氮化矽層104。可選地，在氮化矽層104上可以形成氧化物硬掩模層(未示出)，以作為掩模幫助在襯底110中形成孔115。然後，如圖2B所示，從第一面112對氮化矽層104、襯墊氧化物層102和襯底110進行刻蝕，得到孔115。接下來，如圖2C所示，對襯底110進行氧化處理，從而在孔115的內壁形成氧化物隔尚層115。
然後，如圖2D所示，在孔115中和氮化矽層104上沉積諸如矽之類的半導體材料106。接下來，如圖2E所示，進行化學機械拋光(CMP)以露出氮化矽層104。保留在孔115中的半導體材料形成填充件120。通常，由於CMP過程中的過拋(over-polishing)等原因，填充件120的上表面可能會略微低於氮化矽層104。在實際中，得到的填充件120可能稍微高出襯底110的上表面或與襯底110的上表面基本平齊。本領域技術人員容易理解，無論哪種情況，都不會影響本發明的實現，也不會影響到後續的各個步驟。接下來，如圖2F所示，去除襯底110上的氮化矽層104和襯墊氧化物層102，得到襯底110和具有隔離層130和半導體材料填充件120的孔。氮化矽層104和襯墊氧化物層102的去除可以採用各種公知的技術(例如溼法刻蝕)來進行，這裡不再詳細描述。圖2F的結構與圖IC的結構類似。在得到圖2F的結構之後，可以繼續進行如圖1D-1G所示的各個步驟，以得到具有 TSV的半導體器件。圖3示出根據本發明的一個實施例的半導體器件300的結構示意圖。如圖3所示，半導體器件300可包括襯底110和貫穿襯底的通路310。襯底110可以採用各種適當的半導體材料，包括但不限於矽、鍺、鍺矽，等等。襯底110具有第一面112和與第一面112相對的第二面114。在第一面112上可以形成有功能結構320。作為示例，圖3中示出了可以形成在襯底110的第一面112上的一些功能結構的例子，包括MOS電晶體、互連金屬線、金屬塞、鈍化層等等。然而，功能結構不限於此，而可以是任何可以在襯底上形成的具有一定功能的結構。在通路310的內壁上具有隔離層130，在通路310中填充有半導體材料120，並且，在通路310中靠近第一面112的一端形成有金屬與半導體材料120的化合物140。半導體材料120可以是矽、鍺、鍺矽，等等。形成化合物140的金屬可以是鎮、鑽、欽，等等。圖4示出根據本發明的另一個實施例的半導體器件400的結構示意圖。如圖4所示，半導體器件400可包括襯底110和貫穿襯底的通路410。襯底110可以採用各種適當的半導體材料，包括但不限於矽、鍺、鍺矽，等等。襯底110具有第一面112和與第一面112相對的第二面114。在第一面112上可以形成有功能結構420。作為示例，圖4中示出了可以形成在襯底110的第一面112上的一些功能結構的例子，包括MOS電晶體、互連金屬線、金屬塞、鈍化層等等。然而，功能結構不限於此，而是可以包括任何可以在襯底上形成的具有一定功能的結構。在通路410的內壁上具有隔尚層130,在通路410中填充有導電材料126，並且，在通路410中靠近第一面112的一端形成有金屬與半導體材料的化合物140。導電材料126可以是各種金屬，例如銅。形成化合物140的半導體材料可以是矽、鍺、鍺矽，等等。形成化合物140的金屬可以是鎳、鈷、鈦，等等。利用貫穿襯底的通路410，可以方便地實現不同晶片之間的電連接。至此，已經詳細描述了根據本發明的製造半導體器件的方法和所形成的半導體器件。為了避免遮蔽本發明的構思，沒有描述本領域所公知的一些細節。本領域技術人員根據上面的描述，完全可以明白如何實施這裡公開的技術方案。雖然已經通過示例對本發明的一些特定實施例進行了詳細說明，但是本領域的技術人員應該理解，以上示例僅是為了進行說明，而不是為了限制本發明的範圍。本領域的技術人員應該理解，可在不脫離本發明的範圍和精神的情況下，對以上實施例進行修改。本發 明的範圍由所附權利要求來限定。
權利要求
1.一種製造半導體器件的方法，包括 在襯底的第一面上形成孔； 在所述孔的內壁形成隔離層； 在所述孔中填充半導體材料； 在襯底的第一面上形成功能結構； 從襯底的與第一面相對的第二面對襯底進行減薄以露出所述孔中的半導體材料； 去除所述半導體材料，以形成貫穿襯底的通孔；以及 在所述通孔中填充導電材料。
2.如權利要求I所述的方法，其中，在襯底的第一面上形成功能結構的步驟包括在所述半導體材料上形成金屬與所述半導體材料的化合物。
3.如權利要求2所述的方法，其中，所述金屬是鎳、鈷或鈦。
4.如權利要求I所述的方法，其中，所述半導體材料是矽、鍺或鍺矽。
5.如權利要求I所述的方法，其中，所述半導體材料是多晶矽。
6.如權利要求I所述的方法，其中，所述半導體材料是n型或p型摻雜的矽。
7.如權利要求I所述的方法，還包括 在襯底的第一面上形成孔之前，在第一面上依次形成襯墊氧化物層和氮化矽層。
8.如權利要求7所述的方法，其中，形成隔離層的步驟包括 進行氧化處理以在所述孔的內壁形成氧化物隔離層。
9.如權利要求7所述的方法，其中，填充半導體材料的步驟包括 在所述孔中和所述氮化矽層上沉積半導體材料；以及 進行化學機械拋光以露出氮化矽層；以及 去除氮化矽層和襯墊氧化物層。
10.如權利要求I所述的方法，其中，所述孔的深度為5微米至40微米。
11.如權利要求I所述的方法，其中，所述隔離層的厚度為50埃至2000埃。
12.如權利要求I所述的方法，其中，所述導電材料是銅。
13.如權利要求I所述的方法，所述功能結構包括MOS電晶體。
14.如權利要求I所述的方法，其中，所述去除所述半導體材料的步驟包括 利用各向同性刻蝕工藝去除所述半導體材料。
15.如權利要求14所述的方法，其中，通過用含氟的氣體進行幹法刻蝕來去除所述半導體材料。
16.如權利要求14所述的方法，其中，通過用鹼性溶液進行溼法刻蝕來去除所述半導體材料。
17.如權利要求16所述的方法，其中，所述鹼性溶液是濃氨水、氫氧化鉀溶液、或四甲基氫氧化銨溶液。
18.—種半導體器件,包括 襯底，所述襯底具有其上形成有功能結構的第一面和與第一面相對的第二面；以及貫穿襯底的通路，所述通路的內壁上具有隔離層，所述通路中填充半導體材料，並且在通路中靠近第一面的一端形成有金屬與所述半導體材料的化合物。
19.一種半導體器件，包括襯底，所述襯底具有其上形成有功能結構的第一面和與第一面相對的第二面；以及貫穿襯底的通路，所述通路的內壁上具有隔離層，所述通路中填充有導電材料，並且在通路中靠近第一面的一端形成有金屬與半導體材料的化合物。
20.如權利要求18或19所述的半導體器件，其中，所述半導體材料是矽、鍺或鍺矽。
21.如權利要求18或19所述的半導體器件，其中，所述金屬是鎳、鈷或鈦。
22.如權利要求19所述的半導體器件，其中，所述導電材料是銅。
全文摘要
本發明涉及製造半導體器件的方法和半導體器件。根據該方法，首先在襯底的第一面上形成孔。然後，在孔的內壁形成隔離層，並在孔中填充半導體材料，諸如多晶矽、鍺、鍺矽等。接下來，在襯底的第一面上形成諸如MOS管之類的功能結構。然後從襯底的與第一面相對的第二面對襯底進行減薄以露出孔中的半導體材料，並去除孔中的半導體材料，以形成貫穿襯底的通孔。在該通孔中填充導電材料，得到最終的貫穿襯底通路(TSV)，以便於不同晶片之間的電連接。本發明的方法通過用半導體材料作為在TSV中填充金屬之前的TSV替代材料，可以更好地與標準工藝流程相兼容。
文檔編號H01L23/48GK102856246SQ20111017387
公開日2013年1月2日 申請日期2011年6月27日 優先權日2011年6月27日
發明者洪中山 申請人:中芯國際集成電路製造(北京)有限公司