存儲器管理方法、存儲器控制電路單元及存儲器存儲裝置與流程
2023-06-05 00:42:21
本發明是有關於一種存儲器管理機制，且特別是有關於一種存儲器管理方法、存儲器控制電路單元及存儲器存儲裝置。
背景技術：
：：數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對存儲媒體的需求也急速增加。由於可複寫式非易失性存儲器(rewritablenon-volatilememory)具有數據非易失性、省電、體積小、無機械結構、讀寫速度快等特性，最適於可攜式電子產品，例如筆記本電腦。固態硬碟就是一種以快閃記憶體作為存儲媒體的存儲器存儲裝置。因此，近年快閃記憶體產業成為電子產業中相當熱門的一環。依據每個存儲單元可存儲的比特數，反及(NAND)型快閃記憶體可區分為單階存儲單元(SingleLevelCell,簡稱SLC)NAND型快閃記憶體、多階存儲單元(MultiLevelCell,簡稱MLC)NAND型快閃記憶體與複數階存儲單元(TrinaryLevelCell,簡稱TLC)NAND型快閃記憶體。其中SLCNAND型快閃記憶體的每個存儲單元可存儲1個比特的數據(即，」1」與」0」)，MLCNAND型快閃記憶體的每個存儲單元可存儲2個比特的數據並且TLCNAND型快閃記憶體的每個存儲單元可存儲3個比特的數據。在NAND型快閃記憶體中，實體編程單元是由排列在同一條字元線上的數個存儲單元所組成。由於SLCNAND型快閃記憶體的每個存儲單元可存儲1個比特的數據，因此，在SLCNAND型快閃記憶體中，排列在同一條字元線上的數個存儲單元是對應一個實體編程單元。相對於SLCNAND型快閃記憶體來說，MLCNAND型快閃記憶體的每個存儲單元的浮動門存儲層可存儲2個比特的數據，其中每一個存儲狀態(即，」11」、」10」、」01」與」00」)包括最低有效比特(LeastSignificantBit,簡稱LSB)以及最高有效比特(MostSignificantBit,簡稱MSB)。例如，存儲 狀態中從左側算起的第1個比特的值為LSB，而從左側算起的第2個比特的值為MSB。因此，排列在同一條字元線上的數個存儲單元可組成2個實體編程單元，其中由此些存儲單元的LSB所組成的實體編程單元稱為下實體編程單元，或下實體頁面(lowerphysicalpage)，並且由此些存儲單元的MSB所組成的實體編程單元稱為上實體編程單元，或上實體頁面(upperphysicalpage)。特別是，下實體編程單元的寫入速度會快於上實體編程單元的寫入速度，並且當編程上實體編程單元發生錯誤時，下實體編程單元所存儲的數據也可能因此遺失。類似地，在TLCNAND型快閃記憶體中，每個存儲單元可存儲3個比特的數據，其中每一個存儲狀態(即，」111」、」110」、」101」、」100」、」011」、」010」、」001」與」000」)包括每一個存儲狀態包括左側算起的第1個比特的LSB、從左側算起的第2個比特的中間有效比特(CenterSignificantBit,簡稱CSB)以及從左側算起的第3個比特的MSB。因此，排列在同一條字元線上的數個存儲單元可組成3個實體編程單元，其中由此些存儲單元的LSB所組成的實體編程單元稱為下實體編程單元，由此些存儲單元的CSB所組成的實體編程單元稱為中實體編程單元，並且由此些存儲單元的MSB所組成的實體編程單元稱為上實體編程單元。特別是，對排列在同一條字元線上的數個存儲單元進行編程時，僅能選擇僅編程下實體編程單元或者同時編程下實體編程單元、中實體編程單元與上實體編程單元，否則所存儲的數據可能會遺失。由於MLCNAND型快閃記憶體下實體編程單元的存取速度會比上實體編程單元的寫入速度快，因此如果只使用下實體編程單元來存儲數據(或稱為單頁模式)，就可提升MLCNAND型快閃記憶體的存取速度，但其所能存儲的數據量會變成同時使用下實體編程單元及上實體編程單元來存儲的數據量的一半。然而，如果過度使用單頁模式來存取數據，會造成已存儲數據量到達快閃記憶體可用容量一半之後因為存儲空間不足而必須進行無用信息收集操作以釋放足夠空間來存儲新的數據，這會造成寫入速度驟降。技術實現要素：本發明提供一種存儲器管理方法、存儲器控制電路單元及存儲器存儲裝 置，可改善由於以單頁模式寫入的實體單元大小沒有限制，而在寫入數據大小到達存儲器存儲裝置的一半以後因為必須進行大量無用信息收集操作而造成的寫入速度突然驟降的問題。本發明的一範例實施例提供一種存儲器管理方法，用於可複寫式非易失性存儲器模塊，上述可複寫式非易失性存儲器模塊包括多個實體單元，存儲器管理方法包括：選擇符合第一條件的至少一邏輯單元，其中符合第一條件的至少一邏輯單元映射至上述實體單元中的至少一第三實體單元，上述至少一第三實體單元的每一個存儲單元都用以存儲第一數目的比特數據且以第一操作模式來編程數據，其中每一至少一第三實體單元中的每一個存儲單元都用以存儲第一數目的比特數據；根據所選擇的至少一邏輯單元的總數來決定一參考計數；接收第一寫入指令；判斷參考計數是否大於門檻值；若參考計數大於門檻值，以第一操作模式來將對應於第一寫入指令的第一數據編程至上述實體單元中的至少一第一實體單元，其中每一至少一第一實體單元中的每一個存儲單元都用以存儲第一數目的比特數據；若參考計數不大於門檻值，以第二操作模式來將第一數據編程至上述實體單元中的至少一第二實體單元，其中每一至少一第二實體單元中的每一個存儲單元都用以存儲第二數目的比特數據，其中第二數目大於第一數目。在本發明的一範例實施例中，上述存儲器管理方法還包括根據所配置的多個邏輯單元的總邏輯容量與上述實體單元的總實體容量之間的差值來決定參考計數的初始值。在本發明的一範例實施例中，上述每一至少一第三實體單元所存儲的數據都為有效數據。在本發明的一範例實施例中，上述參考計數與可複寫式非易失性存儲器模塊中以第一操作模式來編程的有效數據的數據量成負相關。在本發明的一範例實施例中，上述參考計數與至少一邏輯單元的總數成負相關。在本發明的一範例實施例中，上述存儲器管理方法還包括執行數據整並程序以將參考計數從第一值調整為第二值，其中第二值大於第一值。上述數據整並程序包括在上述實體單元中選擇以第一操作模式編程的有效數據來執行數據整並程序。數據整並程序還包括抹除上述實體單元中存儲無效數據的 至少一實體單元。在本發明的一範例實施例中，上述存儲器管理方法還包括若上述至少一第三實體單元所存儲的數據經過壓縮，則調整參考計數。在本發明的一範例實施例中，上述存儲器管理方法還包括若上述實體單元中以第二操作模式來編程的數據經過壓縮則調整參考計數。本發明的一範例實施例提供一種存儲器控制電路單元，用於控制可複寫式非易失性存儲器模塊，存儲器控制電路單元包括主機接口、存儲器接口及存儲器管理電路。主機接口用以電性連接至主機系統。存儲器接口用以電性連接至可複寫式非易失性存儲器模塊，可複寫式非易失性存儲器模塊包括多個實體單元。存儲器管理電路電性連接至主機接口與存儲器接口。其中存儲器管理電路用以選擇符合第一條件的至少一邏輯單元，其中符合第一條件的至少一邏輯單元映射至上述實體單元中的至少一第三實體單元，至少一第三實體單元的每一個存儲單元都用以存儲第一數目的比特數據且以第一操作模式來編程數據。其中存儲器管理電路用以根據所選擇的至少一邏輯單元的總數來決定參考計數。其中存儲器管理電路用以接收第一寫入指令。其中存儲器管理電路用以判斷參考計數是否大於門檻值。若參考計數大於門檻值，存儲器管理電路指示以第一操作模式來將對應於第一寫入指令的第一數據編程至上述實體單元中的至少一第一實體單元，其中每一至少一第一實體單元中的每一個存儲單元都用以存儲第一數目的比特數據。若參考計數不大於門檻值，存儲器管理電路指示以第二操作模式來將第一數據編程至上述實體單元中的至少一第二實體單元，其中每一至少一第二實體單元中的每一個存儲單元都用以存儲第二數目的比特數據。其中第二數目大於第一數目。在本發明的一範例實施例中，上述存儲器管理電路根據所配置的多個邏輯單元的總邏輯容量與上述實體單元的總實體容量之間的差值來決定參考計數的初始值。在本發明的一範例實施例中，上述每一至少一第三實體單元所存儲的數據都為有效數據。在本發明的一範例實施例中，上述參考計數與可複寫式非易失性存儲器模塊中以第一操作模式來編程的有效數據的數據量成負相關。在本發明的一範例實施例中，上述參考計數與至少一邏輯單元的總數成 負相關。在本發明的一範例實施例中，上述存儲器管理電路用以指示執行數據整並程序以將參考計數從第一值調整為第二值，其中第二值大於第一值。其中數據整並程序包括在上述實體單元中選擇以第一操作模式編程的有效數據來執行數據整並程序。數據整並程序還包括抹除上述實體單元中存儲無效數據的至少一實體單元。在本發明的一範例實施例中，若上述至少一第三實體單元所存儲的數據經過壓縮，則上述存儲器管理電路調整參考計數。在本發明的一範例實施例中，若上述實體單元中以第二操作模式來編程的數據經過壓縮，則上述存儲器管理電路調整參考計數。本發明的一範例實施例提供一種存儲器存儲裝置，包括連接接口單元、可複寫式非易失性存儲器模塊及存儲器控制電路單元。連接接口單元用以電性連接至主機系統。可複寫式非易失性存儲器模塊包括多個實體單元。存儲器控制電路單元電性連接至連接接口單元與可複寫式非易失性存儲器模塊。其中存儲器控制電路單元用以選擇符合第一條件的至少一邏輯單元，其中符合第一條件的至少一邏輯單元映射至上述實體單元中的至少一第三實體單元，至少一第三實體單元的每一個存儲單元都用以存儲第一數目的比特數據且以第一操作模式來編程數據。其中存儲器控制電路單元用以根據所選擇的至少一邏輯單元的總數來決定參考計數。其中存儲器控制電路單元用以接收第一寫入指令。其中存儲器控制電路單元用以判斷參考計數是否大於門檻值。若參考計數大於門檻值，存儲器控制電路單元指示以第一操作模式來將對應於第一寫入指令的第一數據編程至上述實體單元中的至少一第一實體單元，其中每一至少一第一實體單元中的每一個存儲單元都用以存儲第一數目的比特數據。若參考計數不大於門檻值，存儲器控制電路單元指示以第二操作模式來將第一數據編程至上述實體單元中的至少一第二實體單元，其中每一至少一第二實體單元中的每一個存儲單元都用以存儲第二數目的比特數據。其中第二數目大於第一數目。在本發明的一範例實施例中，上述存儲器控制電路單元根據所配置的多個邏輯單元的總邏輯容量與上述實體單元的總實體容量之間的差值來決定參考計數的初始值。在本發明的一範例實施例中，上述每一至少一第三實體單元所存儲的數據都為有效數據。在本發明的一範例實施例中，上述參考計數與可複寫式非易失性存儲器模塊中以第一操作模式來編程的有效數據的數據量成負相關。在本發明的一範例實施例中，上述參考計數與至少一邏輯單元的總數成負相關。在本發明的一範例實施例中，上述存儲器控制電路單元用以指示執行數據整並程序以將參考計數從第一值調整為第二值，其中第二值大於第一值。其中數據整並程序包括在上述實體單元中選擇以第一操作模式編程的有效數據來執行數據整並程序。數據整並程序還包括抹除上述實體單元中存儲無效數據的至少一實體單元。在本發明的一範例實施例中，若上述至少一第三實體單元所存儲的數據經過壓縮，則上述存儲器控制電路單元調整參考計數。在本發明的一範例實施例中，若上述實體單元中以第二操作模式來編程的數據經過壓縮，則上述存儲器控制電路單元調整參考計數。基於上述，本發明所提供的存儲器管理方法、存儲器控制電路單元以及存儲器存儲裝置，只會在參考計數大於門檻值時將以第一操作模式將第一數據編程至第一實體單元，藉此可改善過度利用第一操作模式將數據寫入實體單元而造成寫入速度突然驟降的問題，且因為參考計數而優化數據整並程序。為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合附圖作詳細說明如下。附圖說明圖1是根據本發明的一範例實施例所示出的主機系統與存儲器存儲裝置的示意圖；圖2是根據本發明的一範例實施例所示出的電腦、輸入/輸出裝置與存儲器存儲裝置的示意圖；圖3是根據本發明的一範例實施例所示出的主機系統與存儲器存儲裝置的示意圖；圖4是示出圖1所示的存儲器存儲裝置的概要方塊圖；圖5是根據本發明的一範例實施例所示出的可複寫式非易失性存儲器模塊的概要方塊圖；圖6是根據本發明的一範例實施例所示出的存儲單元陣列的示意圖；圖7是根據本發明的一範例實施例所示出的存儲器控制電路單元的概要方塊圖；圖8是根據本發明的一範例實施例所示出的管理可複寫式非易失性存儲器模塊的示意圖；圖9A及圖9B是根據本發明的一範例實施例所示出的存儲器管理方法的示意圖；圖10A～10D是根據本發明的另一範例實施例所示出的存儲器管理方法的示意圖；圖11是根據本發明的一範例實施例所示出的存儲器管理方法的流程圖。附圖標記說明：10：存儲器存儲裝置；11：主機系統；12：電腦；122：微處理器；124：隨機存取存儲器；126：系統總線；128：數據傳輸接口；13：輸入/輸出裝置；21：滑鼠；22：鍵盤；23：顯示器；24：印表機；25：移動硬碟；26：存儲卡；27：固態硬碟；31：數位相機；32：SD卡；33：MMC卡；34：記憶棒；35：CF卡；36：嵌入式存儲裝置；402：連接接口單元；404：存儲器控制電路單元；406：可複寫式非易失性存儲器模塊；502：存儲單元陣列；504：字元線控制電路；506：位元線控制電路；508：行解碼器；510：數據輸入/輸出緩衝器；512：控制電路；602：存儲單元；604：位元線606：字元線；608：共用源極線；612、614：電晶體；702：存儲器管理電路；704：主機接口；706：存儲器接口708：錯誤檢查與校正電路；710：緩衝存儲器；712：電源管理電路；800(0)～800(R)：實體單元；810(0)～810(D)：邏輯單元；802：存儲區；806：系統區；S1101、S1103、S1105、S1107、S1109、S1111：存儲器管理方法的步驟。具體實施方式一般而言，存儲器存儲裝置(也稱，存儲器存儲系統)包括可複寫式非易失性存儲器模塊(rewritablenon-volatilememorymodule)與控制器(也稱，控制電路)。通常存儲器存儲裝置是與主機系統一起使用，以使主機系統可將數據寫入至存儲器存儲裝置或從存儲器存儲裝置中讀取數據。圖1是根據本發明的一範例實施例所示出的主機系統與存儲器存儲裝置的示意圖。圖2是根據本發明的一範例實施例所示出的電腦、輸入/輸出裝置與存儲器存儲裝置的示意圖。請參照圖1，主機系統11一般包括電腦12與輸入/輸出(input/output,簡稱I/O)裝置13。電腦12包括微處理器122、隨機存取存儲器(randomaccessmemory,RAM)124、系統總線126與數據傳輸接口128。輸入/輸出裝置13包括如圖2的滑鼠21、鍵盤22、顯示器23與印表機24。必須了解的是，圖2所示的裝置非限制輸入/輸出裝置13，輸入/輸出裝置13可還包括其他裝置。在一範例實施例中，存儲器存儲裝置10是通過數據傳輸接口128與主機系統11的其他元件電性連接。通過微處理器122、隨機存取存儲器124與輸入/輸出裝置13的運作可將數據寫入至存儲器存儲裝置10或從存儲器存儲裝置10中讀取數據。例如，存儲器存儲裝置10可以是如圖2所示的移動硬碟25、存儲卡26或固態硬碟(SolidStateDrive,簡稱SSD)27等的可複寫式非易失性存儲器存儲裝置。圖3是根據本發明的一範例實施例所示出的主機系統與存儲器存儲裝置的示意圖。一般而言，主機系統11為可實質地與存儲器存儲裝置10配合以存儲數據的任意系統。雖然在本範例實施例中，主機系統11是以電腦系統來作說明，然而，另一範例實施例中，主機系統11可以是數位相機、攝影機、通信裝置、音頻播放器或視頻播放器等系統。例如，在主機系統為數位相機(攝影機)31時，可複寫式非易失性存儲器存儲裝置則為其所使用的SD卡32、MMC卡33、記憶棒(memorystick)34、CF卡35或嵌入式存儲裝置36(如圖3所示)。嵌入式存儲裝置36包括嵌入式多媒體卡(EmbeddedMMC,簡稱eMMC)。值得一提的是，嵌入式多媒體卡是直接電性連接於主機系統的基板上。圖4是示出圖1所示的存儲器存儲裝置的概要方塊圖。請參照圖4，存儲器存儲裝置10包括連接接口單元402、存儲器控制電路單元404與可複寫式非易失性存儲器模塊406。在本範例實施例中，連接接口單元402是兼容於串行高級技術附件(SerialAdvancedTechnologyAttachment,簡稱SATA)標準。然而，必須了解的是，本發明不限於此，連接接口單元402也可以是符合併行高級技術附件(ParallelAdvancedTechnologyAttachment,簡稱PATA)標準、電氣和電子工程師協會(InstituteofElectricalandElectronicEngineers,簡稱IEEE)1394標準、高速周邊零件連接接口(PeripheralComponentInterconnectExpress,簡稱PCIExpress)標準、通用串行總線(UniversalSerialBus,簡稱USB)標準、安全數字(SecureDigital,簡稱SD)接口標準、超高速一代(UltraHighSpeed-I,簡稱UHS-I)接口標準、超高速二代(UltraHighSpeed-II,簡稱UHS-II)接口標準、記憶棒(MemoryStick,簡稱MS)接口標準、多媒體存儲卡(MultiMediaCard,簡稱MMC)接口標準、崁入式多媒體存儲卡(EmbeddedMultimediaCard,簡稱eMMC)接口標準、通用快閃記憶體(UniversalFlashStorage,簡稱UFS)接口標準、小型快閃(CompactFlash,簡稱CF)接口標準、集成驅動電子接口(IntegratedDeviceElectronics,簡稱IDE)標準或其他適合的標準。連接接口單元402可與存儲器控制電路單元404封裝在一個晶片中，或者連接接口單元402是布設於一包含存儲器控制電路單元404的晶片外。存儲器控制電路單元404用以執行以硬體形式或軟體形式實作的多個邏輯門或控制指令並且根據主機系統11的指令在可複寫式非易失性存儲器模塊406中進行數據的寫入、讀取與抹除等運作。可複寫式非易失性存儲器模塊406是電性連接至存儲器控制電路單元404並且用以存儲主機系統11所寫入的數據。可複寫式非易失性存儲器模塊406可以是單階存儲單元(SingleLevelCell,簡稱SLC)NAND型快閃記憶體模塊(即，一個存儲單元中可存儲1個比特數據的快閃記憶體模塊)、多階存儲單元(MultiLevelCell,簡稱MLC)NAND型快閃記憶體模塊(即，一個存儲單元中可存儲2個比特數據的快閃記憶體模塊)、複數階存儲單元(TripleLevelCell，簡稱TLC)NAND型快閃記憶體模塊(即，一個存儲單元中可存儲3個比特數據的快閃記憶體模塊)、其他快閃記憶體模塊或其他具有相同特性的存儲器模塊。圖5是根據本發明的一範例實施例所示出的可複寫式非易失性存儲器模塊的概要方塊圖。圖6是根據本發明的一範例實施例所示出的存儲單元陣列的示意圖。請參照圖5，可複寫式非易失性存儲器模塊406包括存儲單元陣列502、字元線控制電路504、位元線控制電路506、行解碼器(columndecoder)508、數據輸入/輸出緩衝器510與控制電路512。在本範例實施例中，存儲單元陣列502可包括用以存儲數據的多個存儲單元602、多個選擇門漏極(selectgatedrain,簡稱SGD)電晶體612與多個選擇門源極(selectgatesource,簡稱SGS)電晶體614、以及連接此些存儲單元的多條位元線604、多條字元線606、與共用源極線608(如圖6所示)。存儲單元602是以陣列方式(或立體堆疊的方式)配置在位元線604與字元線606的交叉點上。當從存儲器控制電路單元404接收到寫入指令或讀取指令時，控制電路512會控制字元線控制電路504、位元線控制電路506、行解碼器508、數據輸入/輸出緩衝器510來寫入數據至存儲單元陣列502或從存儲單元陣列502中讀取數據，其中字元線控制電路504用以控制施予至字元線606的電壓，位元線控制電路506用以控制施予至位元線604的電壓，行解碼器508依據指令中的列地址以選擇對應的位元線，並且數據輸入/輸出緩衝器510用以暫存數據。可複寫式非易失性存儲器模塊406中的每一個存儲單元是以臨界電壓的改變來存儲一或多個比特。具體來說，每一個存儲單元的控制門(controlgate)與通道之間有一個電荷捕捉層。通過施予一寫入電壓至控制門，可以改變電荷補捉層的電子量，因而改變了存儲單元的臨界電壓。此改變臨界電壓的程序也稱為「把數據寫入至存儲單元」或「編程存儲單元」。隨著臨界電壓的改變，存儲單元陣列502的每一個存儲單元具有多個存儲狀態。並且通過讀取電壓可以判斷存儲單元是屬於哪一個存儲狀態，藉此取得存儲單元所存儲的一或多個比特。圖7是根據本發明的一範例實施例所示出的存儲器控制電路單元的概要方塊圖。請參照圖7，存儲器控制電路單元404包括存儲器管理電路702、主機接口704及存儲器接口706。存儲器管理電路702用以控制存儲器控制電路單元404的整體運作。具體來說，存儲器管理電路702具有多個控制指令，並且在存儲器存儲裝置10運作時，此些控制指令會被執行以進行數據的寫入、讀取與抹除等運作。以下說明存儲器管理電路702的操作時，等同於說明存儲器控制電路單元404的操作。在本範例實施例中，存儲器管理電路702的控制指令是以軟體形式來實作。例如，存儲器管理電路702具有微處理器單元(未示出)與只讀存儲器(未示出)，並且此些控制指令是被燒錄至此只讀存儲器中。當存儲器存儲裝置10運作時，此些控制指令會由微處理器單元來執行以進行數據的寫入、讀取與抹除等運作。在另一範例實施例中，存儲器管理電路702的控制指令也可以程序碼形式存儲於可複寫式非易失性存儲器模塊406的特定區域(例如，存儲器模塊中專用於存放系統數據的系統區)中。此外，存儲器管理電路702具有微處理器單元(未示出)、只讀存儲器(未示出)及隨機存取存儲器(未示出)。特別是，此只讀存儲器具有開機碼(bootcode)，並且當存儲器控制電路單元404被觸發時，微處理器單元會先執行此開機碼來將存儲於可複寫式非易失性存儲器模塊406中的控制指令載入至存儲器管理電路702的隨機存取存儲器中。之後，微處理器單元會運轉此些控制指令以進行數據的寫入、讀取與抹除等運作。此外，在另一範例實施例中，存儲器管理電路702的控制指令也可以一硬體形式來實作。例如，存儲器管理電路702包括微控制器、實體單元管理電路、存儲器寫入電路、存儲器讀取電路、存儲器抹除電路與數據處理電路。實體單元管理電路、存儲器寫入電路、存儲器讀取電路、存儲器抹除電路與數據處理電路是電性連接至微控制器。其中，實體單元管理電路用以管理可複寫式非易失性存儲器模塊406的實體單元；存儲器寫入電路用以對可複寫式非易失性存儲器模塊406下達寫入指令序列以將數據寫入至可複寫式非易失性存儲器模塊406中；存儲器讀取電路用以對可複寫式非易失性存儲器模塊406下達讀取指令序列以從可複寫式非易失性存儲器模塊406中讀取數據；存儲器抹除電路用以對可複寫式非易失性存儲器模塊406下達抹除指令序列以將數據從可複寫式非易失性存儲器模塊406中抹除；而數據處理電路用以處理欲寫入至可複寫式非易失性存儲器模塊406的數據以及從可複寫式非易 失性存儲器模塊406中讀取的數據。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程序碼或指令碼並且用以指示可複寫式非易失性存儲器模塊406執行相對應的寫入、讀取及抹除等操作。主機接口704是電性連接至存儲器管理電路702並且用以接收與識別主機系統11所傳送的指令與數據。也就是說，主機系統11所傳送的指令與數據會通過主機接口704來傳送至存儲器管理電路702。在本範例實施例中，主機接口704是兼容於SATA標準。然而，必須了解的是本發明不限於此，主機接口704也可以是兼容於PATA標準、IEEE1394標準、PCIExpress標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的數據傳輸標準。存儲器接口706是電性連接至存儲器管理電路702並且用以存取可複寫式非易失性存儲器模塊406。也就是說，欲寫入至可複寫式非易失性存儲器模塊406的數據會通過存儲器接口706轉換為可複寫式非易失性存儲器模塊406所能接受的格式。具體來說，若存儲器管理電路702要存取可複寫式非易失性存儲器模塊406，存儲器接口706會傳送對應的指令序列。例如，這些指令序列可包括指示寫入數據的寫入指令序列、指示讀取數據的讀取指令序列、指示抹除數據的抹除指令序列、以及用以指示各種存儲器操作(例如，改變讀取電壓電平或執行數據整並程序等等)的相對應的指令序列，在此不一一贅述。這些指令序列例如是由存儲器管理電路702產生並且通過存儲器接口706傳送至可複寫式非易失性存儲器模塊406。這些指令序列可包括一或多個信號，或是在總線上的數據。這些信號或數據可包括指令碼或程序碼。例如，在讀取指令序列中，會包括讀取的辨識碼、存儲器地址等信息。在一範例實施例中，存儲器控制電路單元404還包括錯誤檢查與校正電路708、緩衝存儲器710及電源管理電路712。錯誤檢查與校正電路708是電性連接至存儲器管理電路702並且用以執行錯誤檢查與校正程序以確保數據的正確性。具體來說，當存儲器管理電路702從主機系統11中接收到寫入指令時，錯誤檢查與校正電路708會為對應此寫入指令的數據產生對應的錯誤更正碼(errorcorrectingcode,簡稱ECC)和/或錯誤檢查碼(errordetectingcode，簡稱EDC)，並且存儲器管理電路702會將對應此寫入指令的數據與對應的錯誤更正碼及/或錯誤檢查碼寫入至可 複寫式非易失性存儲器模塊406中。之後，當存儲器管理電路702從可複寫式非易失性存儲器模塊406中讀取數據時會同時讀取此數據對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路708會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的數據執行錯誤檢查與校正程序。緩衝存儲器710是電性連接至存儲器管理電路702並且用以暫存來自於主機系統11的數據與指令或來自於可複寫式非易失性存儲器模塊406的數據。電源管理電路712是電性連接至存儲器管理電路702並且用以控制存儲器存儲裝置10的電源。圖8是根據本發明的一範例實施例所示出的管理可複寫式非易失性存儲器模塊的示意圖。必須了解的是，在此描述可複寫式非易失性存儲器模塊406的實體單元的運作時，以「選擇」、「分組」、「劃分」、「關聯」等詞來操作實體單元是邏輯上的概念。也就是說，可複寫式非易失性存儲器模塊的實體單元的實際位置並未變動，而是邏輯上對可複寫式非易失性存儲器模塊的實體單元進行操作。可複寫式非易失性存儲器模塊406的存儲單元會構成多個實體編程單元，並且此些實體編程單元會構成多個實體抹除單元。具體來說，同一條字元線上的存儲單元會組成一或多個實體編程單元。若每一個存儲單元可存儲2個以上的比特，則同一條字元線上的實體編程單元至少可被分類為下實體編程單元與上實體編程單元。例如，在MLCNAND型快閃記憶體中，一存儲單元的最低有效比特(LeastSignificantBit，簡稱LSB)是屬於下實體編程單元，並且一存儲單元的最高有效比特(MostSignificantBit，簡稱MSB)是屬於上實體編程單元。一般來說，下實體編程單元的寫入速度會快於上實體編程單元的寫入速度，或下實體編程單元的可靠度是高於上實體編程單元的可靠度。在本範例實施例中，實體編程單元為編程的最小單元。即，實體編程單元為寫入數據的最小單元。例如，實體編程單元為實體頁面或是實體扇(sector)。若實體編程單元為實體頁面，則每一個實體編程單元通常包括數據比特區與冗餘比特區。數據比特區包含多個實體扇，用以存儲使用者數據，而冗餘比特區用以存儲系統數據(例如，錯誤更正碼)。在本範例實施例中， 數據比特區包含32個實體扇，且一個實體扇的大小為512位元組(byte,B)。然而，在其他範例實施例中，數據比特區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。也即，每一實體抹除單元含有最小數目之一併被抹除之存儲單元。例如，實體抹除單元為實體區塊。請參照圖8，存儲器管理電路702可將可複寫式非易失性存儲器模塊406的實體單元800(0)～800(R)邏輯地劃分為多個區域，例如為存儲區802與系統區806。存儲區802的實體單元是用以存儲來自主機系統11的數據。存儲區802中會存儲有效數據與無效數據。例如，當主機系統要刪除一份有效數據時，被刪除的數據可能還是存儲在存儲區802中，但會被標記為無效數據。在以下範例實施例中，沒有存儲有效數據的實體單元也被稱為閒置(spare)實體單元。例如，被抹除以後的實體單元便會成為閒置實體單元。此外，在以下範例實施例中，有存儲有效數據的實體單元也被稱為非閒置(non-spare)實體單元。在一範例實施例中，若存儲區802或系統區806中有實體單元損壞時，存儲區802中的實體單元也可以用來替換損壞的實體單元。倘若存儲區802中沒有可用的實體單元來替換損壞的實體單元時，則存儲器管理電路702可能會將整個存儲器存儲裝置10宣告為寫入保護(writeprotect)狀態，而無法再寫入數據。系統區806的實體單元是用以記錄系統數據，其中此系統數據包括關於存儲器晶片的製造商與型號、存儲器晶片的實體抹除單元數、每一實體抹除單元的實體編程單元數等。在一範例實施例中，存儲區802與系統區806的實體單元的數量會依據不同的存儲器規格而有所不同。此外，必須了解的是，在存儲器存儲裝置10的運作中，實體單元關聯至存儲區802與系統區806的分組關係可能會動態地變動。例如，當系統區806中的實體單元損壞而被存儲區802的實體單元取代時，則原本在存儲區802的實體單元會被關聯至系統區806。在本範例實施例中，存儲器管理電路702會配置邏輯單元810(0)～810(D)以映射至存儲區802中的實體單元800(0)～800(A)。例如，在本範例實施例中， 主機系統11是通過邏輯地址來存取存儲區802中的數據，因此，每一個邏輯單元810(0)～810(D)是指一個邏輯地址。此外，在一範例實施例中，每一個邏輯單元810(0)～810(D)也可以是指一個邏輯扇、一個邏輯頁、一個邏輯抹除單元或者由多個連續或不連續的邏輯地址組成。在本範例實施例中，每一個邏輯單元810(0)～810(D)是映射至一或多個實體單元。每一個實體單元可以是指一個實體編程單元、一個實體抹除單元或者由多個連續或不連續的實體地址組成。存儲器管理電路702會將邏輯單元與實體單元之間的映射關係記錄於至少一邏輯-實體映射表。當主機系統11欲從存儲器存儲裝置10讀取數據或寫入數據至存儲器存儲裝置10時，存儲器管理電路702可根據此邏輯-實體映射表來執行對於存儲器存儲裝置10的數據存取。在本範例實施例中，以可複寫式非易失性存儲器模塊406屬於MLCNAND型快閃記憶體模塊為例，存儲器管理電路702可以使用單頁模式(以下也稱為第一操作模式)或多頁模式(以下也稱為第二操作模式)來操作可複寫式非易失性存儲器模塊406中的任一實體單元。以第一操作模式操作的實體單元中的每個存儲單元只會存儲一個比特數據(即，第一數目的比特數據)，也就是以第一操作模式操作的實體單元只會使用下實體編程單元來存儲數據。而以第二操作模式操作的實體單元中的每個存儲單元可存儲兩個比特數據(即，第二數目的比特數據)，也就是以第二操作模式操作的實體單元可使用下實體編程單元及上實體編程單元來存儲數據。圖9A及圖9B是根據本發明的一範例實施例所示出的存儲器管理方法的示意圖。首先，存儲器管理電路702會先根據可複寫式非易失性存儲器模塊406的總邏輯容量與可複寫式非易失性存儲器模塊406的總實體容量之間的差值來決定一個參考計數的初始值。詳細來說，可複寫式非易失性存儲器模塊406的總邏輯容量為邏輯單元810(0)～810(D)的總邏輯容量，而可複寫式非易失性存儲器模塊406的總實體容量為實體單元800(0)～800(A)的總實體容量。存儲器管理電路702會根據總實體容量扣除總邏輯容量所得到的差值來決定參考計數的初始值。這個初始值代表了可以使用第一操作模式寫入實體單元的邏輯數據量的最大值。當存儲器管理電路702已經使用第一操作模式將對應邏 輯單元的數據寫入實體單元之後，參考計數會等於初始值扣掉已經以第一操作模式寫入實體單元的邏輯數據量，其中，此邏輯數據量為所有存儲於邏輯單元中的數據的總數據量。換句話說，參考計數代表了當存儲器管理電路702已經使用第一操作模式將邏輯數據寫入實體單元之後，還可以使用第一操作模式寫入實體單元的邏輯數據量。在下文中，參考計數將會使用N來表示。值得注意的是，在計算N時，可以使用邏輯抹除單元、邏輯編程單元、邏輯扇或邏輯地址作為N的最小單位。舉例來說，假設可複寫式非易失性存儲器模塊406有120個邏輯單元及128個實體單元。為了方便說明，在本範例實施例中，假設邏輯單元為邏輯抹除單元且每一個邏輯抹除單元包括256個邏輯編程單元，並假設實體單元為實體抹除單元且每一個實體抹除單元包括256個實體編程單元。在本範例實施例中，N的初始值會對應於128-120＝8個邏輯抹除單元的邏輯容量。例如，若N是以邏輯抹除單元為最小單位，則N的初始值＝8；若N是以邏輯編程單元為最小單位，則N的初始值＝8*256＝2048。請參照圖9A，假設目前並沒有邏輯數據以第一操作模式寫入實體單元，則此時N會等於初始值。當存儲器管理電路702從主機系統11接收一寫入指令(以下也稱為第一寫入指令)時，根據第一寫入指令，存儲器管理電路702會將對應於第一寫入指令的寫入數據(以下也稱為第一數據)存儲至一個邏輯單元，例如邏輯單元810(0)。在將第一數據存儲至邏輯單元810(0)之後，存儲器管理電路702會判斷N是否大於一門檻值，在此，門檻值設定為0，且N大於門檻值代表了映射到以第一操作模式操作的實體單元的邏輯單元所存儲的邏輯數據量尚未到達N的初始值。若N大於門檻值，則存儲器管理電路702會指示可複寫式非易失性存儲器模塊406以第一操作模式將第一數據寫入一實體單元，例如，存儲器管理電路702會將邏輯單元810(0)映射到實體單元800(0)並指示可複寫式非易失性存儲器模塊406將第一數據以第一操作模式寫入實體單元800(0)。此時，由於邏輯單元810(0)所映射到的實體單元800(0)中的數據是以第一操作模式來寫入，因此邏輯單元810(0)會被視為符合第一條件的邏輯單元。若N不大於門檻值，也就是N＝0，代表了已使用第一操作模式寫入實體單元的邏輯數據量已達到N的初始值，因此存儲器管理電路702會以第二操 作模式將第一數據寫入一實體單元，例如，存儲器管理電路702會將邏輯單元810(0)映射到實體單元800(1)並將第一數據以第二操作模式寫入實體單元800(1)，如圖9B所示。以上已經說明了當存儲器管理電路702要將數據寫入實體單元時，會根據N大於或不大於門檻值，判斷將數據以第一操作模式或第二操作模式寫入實體單元。在一範例實施例中，存儲器管理電路702選擇符合第一條件的至少一邏輯單元，並根據所選擇的邏輯單元的總數來決定N。例如，在本範例實施例中，符合第一條件的邏輯單元只有邏輯單元810(0)，因此存儲器管理電路702會選擇邏輯單元810(0)，並根據所選擇的邏輯單元810(0)來決定N，其中N的大小會跟這些被選擇的符合第一條件的邏輯單元的總數成負相關。在圖9A中，由於相當於邏輯單元810(0)的容量的邏輯數據已經以第一操作模式寫入實體單元800(0)，使得還可以使用第一操作模式寫入實體單元的邏輯數據量變少了，因此存儲器管理電路702會根據邏輯單元810(0)的容量，將N重新調整為N減掉邏輯單元810(0)的容量。換句話說，N也會與以第一操作模式來寫入的有效數據的數據量成負相關。又例如在圖9B中，在第一數據寫入實體單元800(1)之後，由於以第一操作模式寫入實體單元的邏輯數據量沒有改變，也就是映射到存儲有以第一操作模式來編程的數據的實體單元的邏輯單元的總數沒有改變(符合第一條件的邏輯單元的總數沒有改變)，因此N的值也不會改變。在另一方面，若存儲器管理電路702接收到一指令指示刪除存儲於某一個邏輯單元的數據時，存儲器管理電路702會先判斷此邏輯單元所映射的實體單元是用第一操作模式來編程數據或用第二操作模式來編程數據。若此邏輯單元所映射到的實體單元是用第一操作模式來編程數據，則存儲器管理電路702會將此邏輯單元所映射到的實體單元中的數據設成無效數據並刪除此邏輯單元中的數據；由於可使用第一操作模式寫入實體單元的邏輯數據量變多了，存儲器管理電路702會將N調整為N加上此邏輯單元的容量。若此邏輯單元所映射到的實體單元是用第二操作模式來編程數據，則存儲器管理電路702會將此邏輯單元所映射到的實體單元中的數據設成無效數據並刪除此邏輯單元中的數據；然而，由於可使用第一操作模式寫入實體單元的邏輯數 據量並沒有改變，因此N的值並不會改變。值得注意的是，在一範例實施例中，存儲器管理電路702可對可複寫式非易失性存儲器模塊406執行數據整並程序。例如，此數據整並程序可在可複寫式非易失性存儲器模塊406處於閒置狀態時或任意時間點執行。在數據整並程序中，存儲器管理電路702會從至少一個實體單元提取有效數據，將有效數據收集到另一實體單元中，並且抹除有效數據都已被提取出來的實體單元。例如，存儲器管理電路702可從可複寫式非易失性存儲器模塊406中找出部分容量存儲有效數據(以下又稱為第二數據)且其他容量都存儲無效數據的實體單元，並且判斷第二數據是以第一操作模式或第二操作模式來編程。若第二數據是以第一操作模式來編程，則存儲器管理電路702會將第二數據搬移到另一實體單元中進行存儲(即，將第二數據以第一操作模式編程到另一實體單元)，並抹除原本存儲第二數據的實體單元。也就是說，在一範例實施例的數據整並程序中，存儲器管理電路702會在實體單元中選擇以第一操作模式編程的有效數據來執行數據整並程序。假設數據整並程序將一筆第二數據從某一個實體抹除單元搬移到某一個實體編程單元且此實體抹除單元被抹除，則在數據整並程序之前N的值為第一值，並且在數據整並程序之後，存儲器管理電路702會將N的值調整為第二值。其中第二值為對應於第一值加上此被抹除之實體抹除單元的容量再扣掉存儲第二數據的實體編程單元的容量，故第二值會大於第一值。若第二數據是以第二操作模式來編程，則存儲器管理電路702將不會搬移第二數據。但是，在另一數據整並程序中，若第二數據是以第二操作模式來編程，則第二數據也可能被搬移。值得注意的是，在本範例實施例中，相較於一般數據整並程序會直接對有效數據量最少的實體單元作數據整並，本範例實施例的數據整並程序會確認此實體單元是使用第一操作模式操作才會對其進行數據整並操作。另外，也可找出有效數據量最少的實體單元與上述步驟一併執行。例如，若存儲器管理電路702找到了一個有效數據量最少的實體單元，但是此實體單元是使用第二操作模式操作時，則存儲器管理電路702可能不會對此實體單元進行數據整並程序，反而會找出有效數據量次少可是使用第一操作模式操作的實體單元來進行數據整並程序。圖10A～10D是根據本發明的另一範例實施例所示出的存儲器管理方法 的示意圖。當存儲器管理電路702將數據從邏輯單元寫入實體單元時，可先對邏輯單元的數據進行壓縮之後再寫入實體單元。為了說明方便，以下將假設存儲器管理電路702可以使用以下四種壓縮解析度來壓縮數據：1k、2k、3k及4k。其中，1k壓縮解析度代表將每4k字節的數據壓縮成1k字節，也就是將數據壓縮成壓縮前數據的1/4大小；2k壓縮解析度代表將每4k字節的數據壓縮成2k字節，也就是將數據壓縮成壓縮前數據的1/2大小；3k壓縮解析度代表將每4k字節的數據壓縮成3k字節，也就是將數據壓縮成壓縮前數據的3/4大小；4k壓縮解析度代表並未對數據進行壓縮。在一範例實施例中，存儲器管理電路702會根據映射到以第一操作模式操作的實體單元的邏輯單元的總數與以第一操作模式操作的實體單元所存儲的數據是否經過壓縮來調整N，及/或根據以第二操作模式操作的實體單元所存儲的數據是否經過壓縮來調整N。例如，存儲器管理電路702會判斷要從邏輯單元寫入實體單元的數據是否進行壓縮，若從邏輯單元寫入實體單元的數據並未進行壓縮，則N的調整方式已經在圖9A及圖9B說明，因此就不再贅述。若從邏輯單元寫入實體單元的數據已進行壓縮，存儲器管理電路702會進一步判斷壓縮解析度，例如，判斷壓縮解析度為2k或1k，並將N作出對應的調整。當存儲器管理電路702對欲寫入以第一操作模式操作的實體單元的數據進行壓縮並將壓縮後的數據以第一操作模式寫入實體單元之後，N可能會維持不變或增加。當存儲器管理電路702對欲寫入以第二操作模式操作的實體單元的數據進行壓縮並將壓縮後的數據以第二操作模式寫入實體單元之後，N也可能會維持不變或增加。也就是說，若第一操作模式操作的實體單元所存儲之數據經過壓縮，則N可對應調整。若第二操作模式操作的實體單元中以該第二操作模式來編程之數據經過壓縮，N也可對應調整。N的詳細調整方式將於圖10A～10D中舉例說明。在圖10A中，假設存儲器管理電路702以2k的解析度對邏輯單元810(0)的數據進行壓縮並將壓縮後的數據以第一操作模式寫入一實體單元，例如寫入實體單元800(0)。由於壓縮後數據的大小為壓縮前數據的1/2且實體單元800(0)以第一操作模式來操作只能使用其1/2的容量，因此壓縮後的數據剛好可寫入實體單元800(0)的所有下實體編程單元中，如圖10A所示。因為在邏 輯單元810(0)的數據並未壓縮的情況下將邏輯單元810(0)的數據以第一操作模式寫入一實體單元時，其數據量必須以兩個實體單元的所有下實體編程單元來存儲，例如以實體單元800(0)及實體單元800(1)的所有下實體編程單元來存儲，而邏輯單元810(0)及實體單元800(0)及實體單元800(1)的映射關係如圖10A的實線及虛線所示。因此在以2k解析度寫入壓縮數據的情況中，相對於並未壓縮的情況多出了一個實體單元800(1)的所有下實體編程單元的空間，使得另一個邏輯單元，例如邏輯單元810(1)，可使用2k解析度對其數據進行壓縮以第一操作模式寫入實體單元800(1)，因此在以2k解析度壓縮邏輯單元810(0)的數據並寫入實體單元800(0)之後，N的值並不會改變。在圖10B中，假設存儲器管理電路702以1k的解析度對邏輯單元810(0)的數據進行壓縮並將壓縮後的數據以第一操作模式寫入一實體單元，例如寫入實體單元800(0)。由於壓縮後數據的大小為壓縮前數據的1/4，因此壓縮後的數據會佔有實體單元800(0)的1/4容量，如圖10B所示。由於在邏輯單元810(0)的數據進行壓縮並以第一操作模式寫入實體單元800(0)之後，實體單元800(0)還有1/4容量的下實體編程單元的可用空間，使得另一個邏輯單元，例如邏輯單元810(1)，可以1k的解析度對邏輯單元810(1)的數據進行壓縮並將壓縮後的數據以第一操作模式寫入實體單元800(0)的剩餘空間，如圖10B所示，因此N的值會小幅增加。在圖10C中，假設存儲器管理電路702以2k的解析度對邏輯單元810(0)的數據進行壓縮並將壓縮後的數據以第二操作模式寫入一實體單元，例如寫入實體單元800(2)。由於數據已經被壓縮成原本大小的1/2，因此將邏輯單元810(0)的數據全部寫入實體單元800(2)之後，實體單元800(2)還有1/2的可用容量，而這些容量可以用於以第一操作模式存儲數據，因此N的值會隨之增加。但是，以第二操作模式操作的實體單元800(2)的1/2容量，用於以第一操作模式操作時，相當於只有實體單元800(2)的1/4容量(以第一操作模式操作的實體單元的存儲單元存儲比特數1為以第二操作模式操作的實體單元的存儲單元存儲比特數2的一半)，因此N的值會調整為N加上實體單元800(2)的1/4容量。值得注意的是，雖然以上說明了通過數據壓縮產生可以第一操作模式操作的實體單元800(2)的1/4的容量，但這並不代表存儲器管理電路702會用第 一操作模式操作實體單元800(2)中並未存儲有效數據的容量，也就是說同一個實體單元不會使用不同的寫入模式來操作。例如，當兩個邏輯單元的數據都被以2k的解析度壓縮數據並以第二操作模式寫入同一個實體單元時，則另一個尚未存儲有效數據的實體單元就可以使用第一操作模式來操作。在圖10D中，假設存儲器管理電路702以1k的解析度對邏輯單元810(0)的數據進行壓縮並將壓縮後的數據以第二操作模式寫入一實體單元，例如寫入實體單元800(2)。由於數據已經被壓縮成原本大小的1/4，因此將邏輯單元810(0)的數據全部寫入實體單元800(2)之後，實體單元800(2)還有3/4的可用容量，而這些容量可以用於以第一操作模式存儲數據，因此N的值會隨之增加。但是，以第二操作模式操作的實體單元800(2)的3/4容量，用於以第一操作模式操作時，相當於只有實體單元800(2)的3/8容量(以第一操作模式操作的實體單元的存儲單元存儲比特數1為以第二操作模式操作的實體單元的存儲單元存儲比特數2的一半)，因此N的值會調整為N加上實體單元800(2)的3/8容量。圖11是根據本發明的一範例實施例所示出的存儲器管理方法的流程圖。請參照圖11，在步驟S1101中，選擇符合第一條件的至少一邏輯單元，其中符合第一條件的至少一邏輯單元映射至多個實體單元中的至少一第三實體單元，所述至少一第三實體單元的每一個存儲單元都用以存儲第一數目的比特數據且以第一操作模式來編程數據。在步驟S1103中，根據所選擇的至少一邏輯單元的總數來決定參考計數。在步驟S1105中，接收第一寫入指令。在步驟S1107中，判斷參考計數是否大於門檻值。若參考計數大於門檻值，在步驟S1109中，以第一操作模式來將對應於第一寫入指令的第一數據編程至實體單元中的至少一第一實體單元，其中所述至少一第一實體單元的每一者中的每一個存儲單元都用以存儲第一數目的比特數據。若參考計數不大於門檻值，在步驟S1111中，以第二操作模式來將第一數據編程至所述實體單元中的至少一第二實體單元，其中所述至少一第二實體單元的每一者中的每一個存儲單元都用以存儲第二數目的比特數據。其中第二數目大於第一數目。綜上所述，本發明所提供的存儲器管理方法、存儲器控制電路單元以及存儲器存儲裝置，只會在參考計數大於門檻值時以第一操作模式將欲存儲的數據編程至實體單元，藉此可改善過度利用第一操作模式將數據寫入實體單 元而造成的寫入速度突然驟降的問題，且因為參考計數而優化數據整並程序。最後應說明的是：以上各實施例僅用以說明本發明的技術方案，而非對其限制；儘管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的範圍。當前第1頁1 2 3 當前第1頁1 2 3