數據處理終端系統以及使用其的發射和接收方法

2023-09-20 18:31:35

專利名稱：數據處理終端系統以及使用其的發射和接收方法
技術領域：
本發明涉及一種數據處理終端系統，其中組合了作為發射和接收裝置的通信裝置 以及數據處理終端，並涉及一種使用該系統的發射和接收方法。
背景技術：
常常使用數據處理終端來連接到網絡。據此，近年來已經開發了通過無線方式連 接到網絡的通信系統。作為上述通信系統，具體地說，用於通過無線方式連接到網絡的通信裝置與具有 內置微處理器的數據處理終端具有良好的兼容性，並且常常被結合為數據處理終端的一部 分。因此，作為無線接口所需的條件，除了一般的通信裝置所需的條件之外，還必須滿足數 據處理終端所需的條件，具體地說，這些條件是小尺寸、低功耗及低發熱。另一方面，存在對 更高傳輸容量的需求。作為第一傳統示例中的數據處理終端系統，在日本專利申請早期公開2002-64399 中提到了「軟體無線裝置」。第一傳統示例中的數據處理終端系統具有CPU(中央處理單 元)、天線控制單元、RF/IF單元、D/A轉換器、以及A/D轉換器。在第一傳統示例中，CPU用於控制通信功能模塊，並且CPU沒有安裝到數據處理終 端系統中，以便執行通用數據處理，這是數據處理終端的最初目的(例如，除了通信之外的 處理，例如電子表格處理和字處理)。由於這一原因，在第一傳統示例中的數據處理終端系 統中，信號處理部分(CPU)通過專用信號線與天線控制單元、RF/IF單元、D/A轉換器、A/D 轉換器等緊密連接起來，所有這些都被配置為不能輕易取出。然而，因為在沒有連接到網絡時不使用通信裝置的功能，所以希望數據處理終端 系統具有這樣的配置其中能夠容易地隨意附上以及拆除通信裝置，以便在使用數據處理 終端系統作為數據處理終端時不失去便攜性。圖1示出了使用微波波段正交幅度調製波的數據處理終端系統的配置，作為第二 傳統示例中的數據處理終端系統。第二傳統示例中的數據處理終端系統具有天線51、微波 發射和接收單元17、以及微處理器信號處理單元18。天線51與微波發射和接收單元17是 發射和接收裝置(通信裝置)。微處理器信號處理單元18是數據處理終端。微波發射和接收單元17在接收時解調通過天線51作為調製波接收到的接收 RF (射頻)信號為接收數據，並且將解調後的接收數據輸出到微處理器信號處理單元18。微 波發射和接收單元17在發射時將來自微處理器信號處理單元18的發射數據轉換為發射RF 信號作為調製波，並且通過天線51發射轉換後的發射RF信號。微波發射和接收單元17具有高頻處理單元21、以及調製和解調處理單元89。高頻處理單元21在接收時解調通過天線51將接收到的接收RF信號轉換為接收IF(中頻)信號；並且將轉換後的接收IF信號輸出到調製和解調處理單元89。高頻處理單 元21在發射時將來自調整和解調處理單元89的發射IF信號轉換為發射RF信號，並且將 轉換後的發射RF信號通過天線51輸出。調製和解調處理單元89在接收時將來自高頻處理單元21的接收IF信號轉換為 接收數據，並且將轉換後的接收數據輸出到微處理器信號處理單元18。調製和解調處理單 元89在發射時將來自微處理器信號處理單元18的發射數據轉換為發射IF信號，並且將轉 換後的發射IF信號輸出到高頻處理單元21。高頻處理單元21具有雙工器(DUP)52、低噪聲放大器(LNA) 53、帶通濾波器 (BPF) 54、56、62和62、變頻器(CONV) 55和61、本地振蕩器(OSC) 57和58、以及功率放大器 (PA)59。雙工器(DUP) 52具有接收信號帶通濾波器(未示出)和發射信號帶通濾波器(未 示出)。本地振蕩器(OSC) 57和58生成本地振蕩信號。調製和解調處理單元89具有解調器(DEM) 70、調製器(MOD) 23、以及基帶處理單 元。基帶處理單元具有模數(A/D)轉換器24-1和24-2、數模(D/A)轉換器25_1和25_2、 時鐘發生器(CLOCK GEN) 27、解碼器(DEC) 71、編碼器(ENC) 72、以及微波發射和接收單元接 口(I/F)73。解調器(DEM)70具有載波再現電路(未示出)和接收符號時鐘再現電路(未示 出)。微波發射和接收單元接口(I/F) 73具有接收數據緩衝電路(未示出)、發射數據緩 衝電路(未示出)、標識數據處理電路(未示出)、以及定時調整電路(未示出)。微處理器信號處理單元18具有時鐘發生器(CLOCK GEN) 30、微處理器信號處理單 元接口(I/F) 74、以及作為CPU的微處理器信號處理電路75。時鐘發生器30生成參考時鐘，並且將所生成的參考時鐘輸出到微處理器信號處 理單元接口 74和微處理器信號處理電路75。微處理器信號處理單元接口 74向微波發射和 接收單元接口 73輸出與參考時鐘同步的總線時鐘信號。微處理器信號處理單元接口 74具有接收數據緩衝電路(未示出)、發射數據緩衝 電路(未示出)、以及定時調整電路(未示出)。微處理器信號處理電路(CPU) 75具有微處理器(未示出)、存儲器(未示出)、輸 入和輸出單元(未示出)等。在存儲器中存儲了多個程序(未示出)。微處理器信號處理電路(CPU) 75基於存儲器中存儲的多個程序中的通用程序(例 如，電子表格處理程序和字處理程序)(未示出)執行通用數據處理(除了通信功能之外的 處理)。第二傳統示例的數據處理終端系統被配置為能夠附上以及拆除微波發射和接收單 元17。當執行通用數據處理時，不使用微波發射和接收單元17的功能。由於這一原因，用 戶可以將微波發射和接收單元17與微處理器信號處理單元18分開，並且使用第二傳統示 例中的數據處理終端系統作為數據處理終端，其只具有微處理器信號處理單元18的功能。接著，將描述在第二傳統示例中的數據處理終端系統接收信號時的操作。在雙工器(DUP)52的接收信號帶通濾波器中，設置接收RF信號的頻帶。接收信號 帶通濾波器只提取通過天線51接收到的接收RF信號，並且將所提取的接收RF信號輸出到低噪聲放大器(LNA) 53。在正交幅度調製信號(QAM調製信號)的情形中，接收RF信號是具 有載波頻率的信號，其是如此生成的利用同相載波和相位與該同相載波偏離90度的正交 載波，對具有符號頻率(接收符號頻率)的接收模擬基帶信號(接收模擬BB信號)進行正 交調製。低噪聲放大器(LNA)53將來自雙工器(DUP)52的接收RF信號放大到足以讓解調 器(DEM) 70執行信號處理的電平。低噪聲放大器(LNA) 53然後將放大的接收RF信號通過 帶通濾波器(BPF) 54輸出到變頻器(CONV) 55。從來自低噪聲放大器(LNA) 53的接收RF信 號中去除除了帶通濾波器(BPF) 54中所設置的載波頻帶之外的不期望的頻率分量。變頻器(CONV) 55將通過去除不期望的頻率分量所獲得的接收RF信號與由本地 振蕩器(OSC) 57生成的本地振蕩信號混合，以轉換為接收中頻信號(接收IF信號)。變頻 器(CONV) 55將轉換後的接收IF信號通過帶通濾波器(BPF) 56輸出到調製和解調處理單元 89。針對來自變頻器(CONV) 55的接收IF信號，來選擇帶通濾波器(BPF) 56中所設置的載 波頻帶。解調器(DEM) 70將來自帶通濾波器(BPF) 56的接收IF信號轉換為接收模擬基帶 信號(接收模擬BB信號)。在QAM調製信號的情形中，解調器(DEM) 70再現接收IF信號 的載波，並且執行相干檢測。也就是說，解調器(DEM) 70的載波再現電路從接收IF信號生 成(再現)同相載波和正交載波。解調器(DEM) 70對QAM調製波(同相載波和正交載波) 執行相干檢測，以將QAM調製波(同相載波和正交載波)轉換為模擬同相分量信號(模擬 I信號)和模擬正交分量信號(模擬Q信號)作為接收模擬BB信號，並且將轉換後的模擬 I信號和模擬Q信號輸出到A/D轉換器24-1和24-2。解調器(DEM) 70的接收符號時鐘再現電路生成(再現)接收符號時鐘，該時鐘的 頻率比接收符號頻率大η倍(η是整數)，並且被疊加到接收IF信號上。解調器(DEM) 70的 接收符號時鐘再現電路將所生成(再現)的接收符號時鐘輸出到A/D轉換器24-1和24-2、 解碼器(DEC)71、以及微波發射和接收單元接口 73。A/D轉換器24-1和24-2利用與接收符號時鐘同步的採樣時鐘，對來自解調器 (DEM) 70的模擬I信號和模擬Q信號執行採樣。這樣，A/D轉換器24_1和24_2生成(轉換 為)數字同相分量信號(數字I信號)和數字正交分量信號(數字Q信號)作為接收數字 基帶信號(接收數字BB信號)，並且將所生成(轉換)的數字I信號和數字Q信號輸出到 解碼器(DEC)71。數字同相分量信號(數字I信號)和數字正交分量信號(數字Q信號) 對應於採樣時模擬I信號和模擬Q信號的載波幅度。解碼器(DEC) 71對與接收符號時鐘同步作為接收數字BB信號的數字I信號和數 字Q信號執行糾錯過程和解碼過程，並且將處理過的數字I信號和數字Q信號輸出到微波 發射和接收單元接口 73。微波發射和接收單元接口 73的標識數據處理電路輸入來自解碼器(DEC)71的接收數字BB信號；生成接收數據，其中對於該接收數據，已經在射頻區域執行了對信號標識 數據的去除過程(標識數據去除過程)；並且在接收數據緩衝電路中存儲所生成的接收數 據。微波發射和接收單元接口 73的輸入和輸出是異步的。由於這一原因，定時調整電路執 行定時調整過程，用於調整在接收數據緩衝電路中所存儲的接收數據被輸出到微處理器信 號處理單元18時的定時。微波發射和接收單元接口 73與來自微處理器信號處理單元18的總線時鐘相同步地將接收數據輸出到微處理器信號處理單元18。 微處理器信號處理單元18的微處理器信號處理單元接口 74與來自時鐘發生器 30的參考時鐘相同步地在接收數據緩衝電路中存儲來自微波發射和接收單元17 (微波發 射和接收單元接口 73)的接收數據。微處理器信號處理單元接口 74的輸入和輸出是異步 的。由於這一原因，定時調整電路執行定時調整過程，用於調整在接收數據緩衝電路中所存 儲的接收數據被輸出到微處理器信號處理電路(CPU)75時的定時。微處理器信號處理單元 接口 74與來自時鐘發生器30的參考時鐘相同步地將接收數據輸出到微處理器信號處理電 路(CPU)75。微處理器信號處理電路(CPU) 75執行存儲器中存儲的多個程序中的應用程式(例 如，電子郵件處理程序)(未示出)。基於應用程式(例如，電子郵件處理程序)(未示出)，微處理器信號處理電路 (CPU) 75與來自時鐘發生器30的參考時鐘相同步地處理來自微處理器信號處理單元接口 74的接收數據。接著，將描述第二傳統示例中的數據處理終端系統發射信號時的操作。微處理器信號處理電路(CPU) 75與來自時鐘發生器30的參考時鐘相同步地將基 於應用程式生成的發射數據輸出到微處理器信號處理單元接口 74。微處理器信號處理單元接口 74與來自時鐘發生器30的參考時鐘相同步地在發射 數據緩衝電路中存儲來自微處理器信號處理電路(CPU)75的發射數據。因為微處理器信號 處理單元接口 74的輸入和輸出是異步的，所以定時調整電路執行定時調整過程，用於調整 在發射數據緩衝電路中所存儲的發射數據被輸出到微波發射和接收單元17(微波發射和 接收單元接口 73)時的定時。微處理器信號處理單元接口 74與來自時鐘發生器30的參考 時鐘相同步地將發射數據輸出到微波發射和接收單元接口 73。時鐘發生器27生成具有發射符號頻率的發射符號時鐘，並且將所生成的發射符 號時鐘輸出到D/A轉換器25-1和25-2、編碼器(ENC) 72、以及微波發射和接收單元接口 73。微波發射和接收單元接口 73與來自微處理器信號處理單元接口 74的總線時鐘相 同步地在發射數據緩衝電路中存儲來自微處理器信號處理單元18的發射數據。因為微波 發射和接收單元接口 73的輸入和輸出是異步的，所以定時調整電路執行定時調整過程，用 於調整在發射數據緩衝電路中所存儲的發射數據被輸出到編碼器(ENC)72時的定時。微波 發射和接收單元接口 73的標識數據處理電路與來自時鐘發生器27的發射符號時鐘相同步 地在射頻區域對發射數據執行信號標識數據添加過程(標識數據添加過程)，並且將處理 過的發射數據輸出到編碼器(ENC) 72。編碼器(ENC)72與來自時鐘發生器27的發射符號時鐘相同步地對來自微波發射 和接收單元接口 73的發射數據執行用於糾錯的冗餘數據添加過程以及編碼過程。編碼器 (ENC) 72然後生成數字I信號和數字Q信號作為發射數字基帶信號(發射數字BB信號)， 並且將所生成的數字I信號和數字Q信號輸出到D/A轉換器25-1和25-2。D/A轉換器25-1和25_2與來自時鐘發生器27的發射符號時鐘相同步地將數字I 信號和數字Q信號轉換為模擬I信號和模擬Q信號作為發射模擬基帶信號(發射模擬BB 信號)，這兩個信號示出了載波的幅度。然後，D/A轉換器25-1和25-2將轉換得到的模擬 I信號和模擬Q信號輸出到調製器(MOD 23)。
調製器(MOD 23)利用同相載波和正交載波，對作為發射模擬基帶信號(發射模擬 BB信號)的模擬I信號和模擬Q信號執行正交調製，並且生成發射IF信號。調製器(MOD 23)然後將所生成的發射IF信號通過帶通濾波器(BPF)62輸出到變頻器(C0NV)61。此時， 發射IF信號被限制到帶通濾波器(BPF)62中所設置的載波頻帶。變頻器(C0NV)61將來自帶通濾波器(BPF)62的發射IF信號與本地振蕩器 (OSC) 58生成的本地振蕩信號混合，並且將混合後的發射IF信號轉換為發射RF信號。變頻 器(CONV) 61將轉換後的發射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。 從來自變頻器(C0NV)61的發射RF信號中去除除了帶通濾波器(BPF)60中所設置的載波頻 帶之外的其他不期望 的頻率分量。功率放大器(PA) 59將發射功率放大到將發射RF信號發射出去所必需的功率水 平，並且將發射RF信號輸出到雙工器(DUP) 52。在雙工器(DUP) 52的發射信號帶通濾波器中設置發射RF信號的頻帶。發射信號 帶通濾波器只提取來自功率放大器(PA) 59的發射RF信號，並且將所提取的發射RF信號通 過天線51輸出到網絡。與時鐘發生器30所生成的參考時鐘相同步地執行微波發射和接收單元接口 73與 微處理器信號處理單元接口 74之間的數據傳輸。參考時鐘與解調器(DEM)70所生成的接 收符號時鐘以及時鐘發生器27所生成的發射符號時鐘相同步。數據傳輸系統的具體示例 例如是外圍元件互連總線(PCI總線)、卡總線等。然而，在第二傳統示例的數據處理終端系統中存在如下問題。在第二傳統示例的數據處理終端系統中，在微波發射和接收單元17中的解碼器 (DEC) 71、編碼器(ENC) 72以及微波發射和接收單元接口 73的標識數據處理電路中執行糾 錯過程、解碼/編碼過程、標識數據添加/去除過程等。由於這一原因，在第二傳統示例的數 據處理終端系統中，由於在微波發射和接收單元17中內置了用於在執行這些過程的電路， 所以這種數據處理終端系統在尺寸上變得更大。在第二傳統示例的數據處理終端系統中，需要定時調整過程所涉及的接收數據緩 衝電路、發射數據緩衝電路以及定時調整電路。因此，在第二傳統示例的數據處理終端系統 中，由於在微波發射和接收單元17以及微處理器信號處理單元18(微波發射和接收單元接 口 73以及微處理器信號處理單元接口 74)中結合了執行定時調整過程的電路，所以這種數 據處理終端系統在尺寸上變得更大。希望得到能夠實現小尺寸的數據處理終端系統。在第二傳統示例的數據處理終端系統中，微波發射和接收單元17結合了解碼器 (DEC)71、編碼器(ENC)72以及微波發射和接收單元接口 73的標識數據處理電路。由於這一 原因，在第二傳統示例的數據處理終端系統中，用於執行這些過程的電路消耗額外的功率。 一般來說，功耗正比於信號處理時鐘頻率(接收符號時鐘和發射符號時鐘)。因此，如果隨 著信號容量的增加，微處理器信號處理電路(CPU)75的操作頻率變高，則功耗增加。在第二傳統示例的數據處理終端系統中，為了執行定時調整過程，微波發射和接 收單元17以及微處理器信號處理單元18 (微波發射和接收單元接口 73以及微處理器信號 處理單元接口 74)結合了接收數據緩衝電路、發射數據緩衝電路以及定時調整電路。由於 這一原因，在第二傳統示例的數據處理終端系統中，用於執行定時調整過程的電路消耗額外的功率。希望得到能夠實現低功耗的數據處理終端系統。在第二傳統示例的數據處理終端系統中，微波發射和接收單元17結合了解碼器 (DEC)71、編碼器(ENC) 72以及微波發射和接收單元接口 73的標識數據處理電路。由於這 一原因，在第二傳統示例的數據處理終端系統中，由於用於執行這些過程的電路，信號發射 和接收(輸入和輸出)所生成的熱量大大增加。如果隨著信號容量的增加，微處理器信號 處理電路(CPU)75的操作頻率變高，則除了功耗之外，熱量也增加。如果由於傳輸容量的增 加而使信號處理時鐘頻率更高，則解碼器(DEC) 71、編碼器(ENC) 72以及微波發射和接收單 元接口 73的功耗增加，導致熱量增加。在第二傳統示例的數據處理終端系統中，為了執行定時調整過程，微波發射和接 收單元17以及微處理器信號處理單元18 (微波發射和接收單元接口 73以及微處理器信號 處理單元接口 74)結合了接收數據緩衝電路、發射數據緩衝電路以及定時調整電路。由於 這一原因，在第二傳統示例的數據處理終端系統中，由於用於執行定時調整過程的電路，發 射和接收(輸入和輸出)所生成的熱量大大增加。希望得到能夠實現低發熱的數據處理終端系統。如果微波發射和接收單元17的形狀類似於卡，則用於散發由微波發射和接收單 元17生成的熱量的條件要比普通情況下更嚴格。因此，用於實現能夠完全散發微波發射和 接收單元17所生成的熱量的配置的製造成本增加。在第二傳統示例的數據處理終端系統中，為了執行定時調整過程，微波發射和接 收單元17以及微處理器信號處理單元18 (微波發射和接收單元接口 73以及微處理器信號 處理單元接口 74)結合了接收數據緩衝電路、發射數據緩衝電路以及定時調整電路。由於 這一原因，在第二傳統示例的數據處理終端系統中，為了製造執行定時調整過程的電路，制 造成本大大增加。希望得到能夠實現低成本的數據處理終端系統。在第二傳統示例的數據處理終端系統中，存在這樣的可能定時調整過程導致傳 輸延遲以及吞吐量減小。當微波發射和接收單元17 (微波發射和接收單元接口 73)與微處 理器信號處理單元18 (微處理器信號處理單元接口 74)之間的部分中信號容量增加時，這 一問題變得更為明顯。希望得到能夠防止吞吐量減小的數據處理終端系統。結合上述問題，在日本專利申請早期公開(JP-P2001-44882A)中公開了一種軟體 無線裝置。該軟體無線裝置被配置為具有一個和多個天線、天線控制單元、無線信號處理單 元、信號處理單元、以及外部接口單元。處理器分別結合到天線控制單元、無線信號處理單 元、以及外部接口單元中。另外，在上述各個單元和信號處理單元之間提供用於傳送控制數 據的信號接口。該軟體無線裝置的特徵在於具有這樣的配置其中，上述每個單元基於信號 接口上的數據，使用所結合的處理器，以軟體來控制其自身操作。這裡，天線執行無線信號 的發射和接收。天線控制單元執行天線發射和接收的切換、天線的方向性控制等。無線信 號處理單元在接收時接收來自上述天線控制單元的信號，並且執行這樣的信號處理變頻 為IF頻率或基帶、波段限制、以及電平調整A/D轉換。無線信號處理單元在發射時，在對所 提供的信號執行例如D/A變換波段限制之類的信號處理之後，將所提供的信號變頻為RF頻率，並且將該信號輸出到天線控制單元。信號處理單元在接收時接收由無線信號處理單元數位化的接收信號，並且執行解調信號處理。信號處理單元在發射時具有這樣的功能對通 過外部接口單元所提供的信號執行調製信號處理，並將處理後的信號輸出到無線信號處理 單元。信號處理單元還具有這樣的配置其中，其可以通過所結合的處理器來對上述過程進 行控制，並且可以切換處理器操作所必需的軟體的至少一部分。外部接口單元在接收時輸 出由信號處理單元執行了解調信號處理的信號，這樣獲得與外部接口的匹配。外部接口單 元在發射時向信號處理單元進行輸出，這樣獲得與外部裝置的接口匹配。同樣，在日本專利申請早期公開(JP-P2000-92142A)中公開了一種數據傳輸系 統。該數據傳輸系統的特徵在於具有發射單元，用於發射通過加入利用要被發射的主數據 的調製輸出的頻帶之外的子數據來調製的預定變頻數據所獲得的信號；以及接收單元，用 於從發射信號的接收輸出中提取上述變頻數據，基於所提取的變頻數據來控制在接收側作 為變頻參考的信號，並且解碼上述子數據。同樣，在日本專利申請早期公開(JP-P2001-151553A)中公開了一種信號傳輸裝 置。在信號傳輸裝置在發射側對IF信號執行變頻並發射變頻後的IF信號。該信號傳輸裝 置在接收側對所接收到的信號執行變頻以獲得IF信號。在發射側提供生成導頻信號的部 分以及將導頻信號加到IF信號的部分。在接收側提供提取上述導頻信號的部分以及對上 述導頻信號執行變頻的部分。該信號傳輸裝置的特徵在於通過使用由變頻所獲得的上述 導頻信號為本地信號，來執行變頻，以獲得IF信號。同樣，在日本專利申請早期公開(JP-P2002-64845A)中公開了一種無線基站裝置 以及一種資源數據校驗方法。該無線基站裝置的特徵在於具有通信處理部分，其中硬體資 源的配置根據所設置的資源數據隨意可變；以及基站控制部分，用於以恆定時間間隔，利用 預先記錄的資源管理數據校驗對通信處理部分所設置的硬體資源的資源數據，並且用於根 據校驗結果改變通信部分的配置。

發明內容
因此，本發明的目的是提供一種具有改進的實用性的信息處理終端系統。本發明的另一目的是提供一種其中能夠實現小型化的信息處理終端系統。本發明的另一目的是提供一種其中能夠實現低功耗的信息處理終端系統。本發明的另一目的是提供一種其中能夠實現低發熱的信息處理終端系統。本發明的另一目的是提供一種其中能夠實現低成本的信息處理終端系統。本發明的另一目的是提供一種其中能夠防止吞吐量降低的信息處理終端系統。因為，為了達到上述目的，本發明的信息處理終端系統具有信息處理終端以及發 射和接收單元，可以向/從信息處理終端附上/拆除發射和接收單元。發射和接收單元具 有發射和接收處理部分、解調部分、調製部分、以及基帶處理部分。當發射和接收單元被附 加到信息處理終端時，發射和接收處理部分向解調部分輸出來自網絡的接收調製波信號， 並且向網絡發送來自調製部分的發射調製波信號。解調部分將來自發射和接收處理部分的 接收調製波信號轉換為接收模擬基帶信號。基帶處理部分將接收模擬基帶信號轉換為接收 數位訊號以輸出到信息處理終端，並且將來自信息處理終端的發射數位訊號轉換為發射模 擬基帶信號。調製部分將發射模擬基帶信號轉換為發射調製波信號。基帶處理部分和信息處理終端與一時鐘同步操作。接收數位訊號包含接收數據。發射數位訊號包含發射數據。在上述信息處理終端系統中，基帶處理部分將接收模擬基帶信號轉換為接收數字基帶信號作為接收數位訊號，以輸出到信息處理終端；並且將來自信息處理終端的作為發 射數位訊號的發射數字基帶信號轉換為發射模擬基帶信號。信息處理終端將來自基帶處理 部分的接收數字基帶信號轉換為接收數據，並且將發射數據轉換為發射數字基帶信號。在上述信息處理終端系統中，信息處理終端具有接口和控制單元，該控制單元被 配置為將通過接口從基帶處理部分提供的接收數字基帶信號轉換為接收數據，並且將發射 數據轉換為發射數字基帶信號以通過接口輸出到基帶處理部分。解調部分生成某一頻率的 接收符號時鐘並將其輸出到基帶處理部分、接口以及控制單元作為時鐘。在上述信息處理終端系統中，信息處理終端具有接口和控制單元，該控制單元被 配置為將通過接口從基帶處理部分提供的接收數字基帶信號轉換為接收數據，並且將發射 數據轉換為發射數字基帶信號以通過接口輸出到基帶處理部分。發射和接收單元還包括時 鍾發生器。解調部分生成某一頻率的接收符號時鐘並將其輸出到時鐘發生器。時鐘發生器 基於來自解調部分的接收符號時鐘，生成第二接收符號時鐘，以輸出到基帶處理部分、接口 以及控制單元作為時鐘。第二接收符號時鐘與接收符號時鐘同步，並且第二接收符號時鐘 的頻率不同於接收符號時鐘的頻率。在上述信息處理終端系統中，信息處理終端具有接口、控制單元和時鐘發生器，其 中該控制單元被配置為將通過接口從基帶處理部分提供的接收數字基帶信號轉換為接收 數據，並且將發射數據轉換為發射數字基帶信號以通過接口輸出到基帶處理部分。解調部 分生成某一頻率的接收符號時鐘並將其輸出到基帶處理部分、接口以及時鐘發生器作為時 鍾。時鐘發生器接收來自解調部分的接收符號時鐘作為第一時鐘，生成與第一時鐘同步的 第二時鐘並將第二時鐘輸出到控制單元作為時鐘。在沒有提供第一時鐘時，時鐘發生器通 過自振蕩生成第二時鐘以輸出到控制單元作為時鐘。在上述信息處理終端系統中，信息處理終端具有接口和控制單元，該控制單元被 配置為將通過接口從基帶處理部分提供的接收數字基帶信號轉換為接收數據，並且將發射 數據轉換為發射數字基帶信號以通過接口輸出到基帶處理部分。發射和接收單元還包括時 鍾發生器。發射和接收處理部分生成某一頻率的參考信號並將其輸出到時鐘發生器。時鐘 發生器基於來自發射和接收處理部分的參考信號，再現接收調製波信號的載波以輸出到解 調部分；並且生成接收符號時鐘並將其輸出到基帶處理部分、接口和控制單元作為時鐘。接 收符號時鐘與參考信號同步。解調部分、基帶處理部分、接口和控制單元與接收符號時鐘同 步操作。在上述信息處理終端系統中，信息處理終端具有接口和控制單元，該控制單元被 配置為將通過接口從基帶處理部分提供的接收數字基帶信號轉換為接收數據，並且將發射 數據轉換為發射數字基帶信號以通過接口輸出到基帶處理部分。發射和接收單元還包括時 鍾發生器。時鐘發生器通過自振蕩生成時鐘，並將其輸出到基帶處理部分、接口和控制單兀。在上述信息處理終端系統中，信息處理終端具有接口 ；控制單元，該控制單元被 配置為將通過接口從基帶處理部分提供的接收數字基帶信號轉換為接收數據；以及時鐘發 生器，該時鐘發生器被配置為將發射數據轉換為發射數字基帶信號。時鐘發生器通過自振蕩生成時鐘，以輸出到基帶處理部分、接口和控制單元。在上述信息處理終端系統中，基帶處理部分將接收模擬基帶信號轉換為接收數據作為接收數位訊號，以輸出到信息處理終端；並且將來自信息處理終端的作為發射數字信 號的發射數據轉換為發射模擬基帶信號。在上述信息處理終端系統中，信息處理終端具有接口和控制單元，該控制單元被 配置為通過接口接收來自基帶處理部分的接收數據，並且將發射數據通過接口輸出到基帶 處理部分。解調部分生成某一頻率的接收符號時鐘並將其輸出到基帶處理部分、接口以及 控制單元作為時鐘。在上述信息處理終端系統中，信息處理終端具有接口和控制單元，該控制單元被 配置為通過接口接收來自基帶處理部分的接收數據，並且將發射數據通過接口輸出到基帶 處理部分。發射和接收單元還包括時鐘發生器。解調部分生成某一頻率的接收符號時鐘並 將其輸出到時鐘發生器。時鐘發生器基於來自解調部分的接收符號時鐘，生成第二接收符 號時鐘，以輸出到基帶處理部分、接口以及控制單元作為時鐘。第二接收符號時鐘與接收符 號時鐘同步，並且第二接收符號時鐘的頻率不同於接收符號時鐘的頻率。在上述信息處理終端系統中，信息處理終端具有接口、控制單元和時鐘發生器，其 中該控制單元被配置為通過接口接收來自基帶處理部分的接收數據，並且將發射數據通過 接口輸出到基帶處理部分。解調部分生成某一頻率的接收符號時鐘並將其輸出到基帶處理 部分、接口以及時鐘發生器作為時鐘。時鐘發生器接收來自解調部分的接收符號時鐘作為 第一時鐘，生成與第一時鐘同步的第二時鐘並將第二時鐘輸出到控制單元作為時鐘。在沒 有接收到第一時鐘時，時鐘發生器通過自振蕩生成第二時鐘以輸出到控制單元作為時鐘。在上述信息處理終端系統中，信息處理終端具有接口和控制單元，該控制單元被 配置為通過接口接收來自基帶處理部分的接收數據，並且將發射數據通過接口輸出到基帶 處理部分。發射和接收單元還包括時鐘發生器。發射和接收處理部分生成某一頻率的參考 信號並將其輸出到時鐘發生器。時鐘發生器基於來自發射和接收處理部分的參考信號，再 現接收調製波信號的載波以輸出到解調部分，並且生成接收符號時鐘並將其輸出到基帶處 理部分、接口和控制單元作為時鐘。接收符號時鐘與參考信號同步。解調部分、基帶處理部 分、接口和控制單元與接收符號時鐘同步操作。在上述信息處理終端系統中，信息處理終端具有接口和控制單元，該控制單元被 配置為通過接口接收來自基帶處理部分的接收數據，並且將發射數據通過接口輸出到基帶 處理部分。發射和接收單元還包括時鐘發生器。時鐘發生器通過自振蕩生成時鐘，以輸出 到述基帶處理部分、接口和控制單元。在上述信息處理終端系統中，信息處理終端具有接口和控制單元，該控制單元被 配置為通過接口接收來自基帶處理部分的接收數據，並且將發射數據通過接口輸出到基帶 處理部分。發射和接收單元還包括時鐘發生器。時鐘發生器通過自振蕩生成時鐘，以輸出 到基帶處理部分、接口和控制單元。為了達到上述目的，本發明的信息處理終端系統包括信息處理終端以及發射和接 收單元，可以向/從信息處理終端附上/拆除發射和接收單元。發射和接收單元包括發射 和接收處理部分、解調部分、調製部分、以及基帶處理部分。當發射和接收單元被附加到信 息處理終端時，發射和接收處理部分向解調部分輸出來自網絡的接收調製波信號，並且向網絡發送來自調製部分的發射調製波信號。解調部分將來自發射和接收處理部分的接收調 制波信號轉換為接收模擬基帶信號。基帶處理部分將接收模擬基帶信號轉換為接收數字信 號，並且將來自信息處理終端的發射數字基帶信號轉換為發射模擬基帶信號。調製部分將 發射模擬基帶信號轉換為發射調製波信號。信息處理終端將來自基帶處理部分的接收數字 基帶信號轉換為接收數據，並且將發射數據轉換為發射數字基帶信號。為了達到上述目的，本發明的信息處理終端的發射和接收方法是附加到可拆除的 發射和接收單元的信息處理終端的發射和接收方法。該發射和接收方法包括(a)在發射 和接收單元中，解調來自網絡的接收調製波信號以轉換為接收模擬基帶信號；(b)在發射 和接收單元中，與時鐘相同步地將接收模擬基帶信號轉換為包含接收數據的接收數字信 號；(c)在信息處理終端中，與時鐘相同步地接收接收數位訊號；(d)在信息處理終端中，與 時鐘相同步地發送包含發射數據的發射數位訊號；(e)在發射和接收單元中，與時鐘相同 步地將發射數位訊號轉換為發射模擬基帶信號；(f)在發射和接收單元中，與時鐘相同步 地將發射模擬基帶信號轉換為發射調製波信號；以及(g)在發射和接收單元中，將轉換後 的發射調製波信號發送到網絡。在上述信息處理終端的發射和接收方法中，(b)步驟包括(bl)在發射和接收單元 中，將接收模擬基帶信號轉換為接收數字基帶信號作為接收數位訊號。(c)步驟包括(Cl) 在信息處理終端中，將接收數字基帶信號轉換為接收數據。(d)步驟包括(dl)在信息處理 終端中，將發射數據轉換為發射數字基帶信號作為發射數位訊號。(e)步驟包括(el)在發 射和接收單元中，將發射數字基帶信號轉換為發射模擬基帶信號。在上述信息處理終端的發射和接收方法中，(b)步驟包括(b2)在發射和接收單元 中，將接收模擬基帶信號轉換為接收數據作為接收數位訊號。(c)步驟包括(c2)在信息處 理終端中，接收接收數據。(d)步驟包括(d2)在信息處理終端中，向發射和接收單元輸出發 射數據作為發射數位訊號。(e)步驟包括(e2)在發射和接收單元中，將發射數據轉換為發 射模擬基帶信號。為了達到上述目的，本發明的信息處理終端的發射和接收方法是附加了可拆除的 發射和接收單元的信息處理終端的發射和接收方法。該信息處理終端的發射和接收方法 包括(h)在發射和接收單元中，解調來自網絡的接收調製波信號，以轉換為接收模擬基帶 信號；(i)在發射和接收單元中，將接收模擬基帶信號轉換為接收數字基帶信號；(j)在信 息處理終端中，將接收數字基帶信號轉換為接收數據；(k)在信息處理終端中，將發射數據 轉換為發射數字基帶信號；(1)在發射和接收單元中，將發射數字基帶信號轉換為發射模 擬基帶信號；(m)在發射和接收單元中，將發射模擬基帶信號轉換為發射調製波信號；以及 (η)在發射和接收單元中，將發射調製波信號發送到網絡。為了達到上述目的，本發明的發射和接收單元被用於由信息處理終端以及該發射和接收單元組成的信息處理終端系統，其中可以向/從信息處理終端附上/拆除發射和接 收單元。該發射和接收單元具有發射和接收處理部分、解調部分、調製部分、以及基帶處理 部分。當發射和接收單元被附加到信息處理終端時，發射和接收處理部分向解調部分輸出 來自網絡的接收調製波信號，並且向網絡發送來自調製部分的發射調製波信號。解調部分 將來自發射和接收處理部分的接收調製波信號轉換為接收模擬基帶信號。基帶處理部分將 接收模擬基帶信號轉換為接收數位訊號以輸出到信息處理終端，並且將來自信息處理終端的發射數位訊號轉換為發射模擬基帶信號。調製部分將發射模擬基帶信號轉換為發射調製 波信號。基帶處理部分和信息處理終端與一時鐘同步操作。接收數位訊號包含接收數據， 並且發射數位訊號包含發射數據。在上述發射和接收單元中，基帶處理部分將接收模擬基帶信號轉換為接收數字基 帶信號作為接收數位訊號，以輸出到信息處理終端；並且將來自信息處理終端的作為發射 數位訊號的發射數字基帶信號轉換為發射模擬基帶信號。信息處理終端將來自基帶處理部 分的接收數字基帶信號轉換為接收數據，並且將發射數據轉換為發射數字基帶信號。在上述發射和接收單元中，基帶處理部分將接收模擬基帶信號轉換為接收數據作 為接收數位訊號，以輸出到信息處理終端；並且將來自信息處理終端的作為發射數位訊號 的發射數據轉換為發射模擬基帶信號。為了達到上述目的，本發明的信息處理終端被用於由信息處理終端以及發射和接 收單元組成的信息處理終端系統，其中可以向/從信息處理終端附上/拆除發射和接收單 元。該發射和接收單元具有發射和接收處理部分、解調部分、調製部分、以及基帶處理部分。 當發射和接收單元被附加到信息處理終端時，發射和接收處理部分向解調部分輸出來自網 絡的接收調製波信號，並且向網絡發送來自調製部分的發射調製波信號。解調部分將來自 發射和接收處理部分的接收調製波信號轉換為接收模擬基帶信號。基帶處理部分將接收模 擬基帶信號轉換為接收數位訊號以輸出到信息處理終端，並且將來自信息處理終端的發射 數位訊號轉換為發射模擬基帶信號。調製部分將發射模擬基帶信號轉換為發射調製波信 號。基帶處理部分和信息處理終端與時鐘同步操作。接收數位訊號包含接收數據，並且發 射數位訊號包含發射數據。在上述信息處理終端中，基帶處理部分將接收模擬基帶信號轉換為接收數字基帶 信號作為接收數位訊號，以輸出到信息處理終端；並且將來自信息處理終端的作為發射數 字信號的發射數字基帶信號轉換為發射模擬基帶信號。信息處理終端將來自基帶處理部分 的接收數字基帶信號轉換為接收數據，並且將發射數據轉換為發射數字基帶信號。在上述信息處理終端中，基帶處理部分將接收模擬基帶信號轉換為接收數據作為 接收數位訊號，以輸出到信息處理終端；並且將來自信息處理終端的作為發射數位訊號的 發射數據轉換為發射模擬基帶信號。為了達到上述目的，本發明的發射和接收單元被用於由信息處理終端以及該發射 和接收單元組成的信息處理終端系統，其中可以向/從信息處理終端附上/拆除發射和接 收單元。該發射和接收單元具有發射和接收處理部分、解調部分、調製部分、以及基帶處理 部分。當發射和接收單元被附加到信息處理終端時，發射和接收處理部分向解調部分輸出 來自網絡的接收調製波信號，並且向網絡發送來自調製部分的發射調製波信號。解調部分 將來自發射和接收處理部分的接收調製波信號轉換為接收模擬基帶信號。基帶處理部分將 接收模擬基帶信號轉換為接收數字基帶信號，並且將來自信息處理終端的發射數字基帶信 號轉換為發射模擬基帶信號。調製部分將發射模擬基帶信號轉換為發射調製波信號。為了達到上述目的，本發明的信息處理終端被用於由信息處理終端以及發射和接收單元組成的信息處理終端系統，其中可以向/從信息處理終端附上/拆除發射和接收單 元。該發射和接收單元具有發射和接收處理部分、解調部分、調製部分、以及基帶處理部分。 當發射和接收單元被附加到信息處理終端時，發射和接收處理部分向解調部分輸出來自網絡的接收調製波信號，並且向網絡發送來自調製部分的發射調製波信號。解調部分將來自發射和接收處理部分的接收調製波信號轉換為接收模擬基帶信號。基帶處理部分將接收模 擬基帶信號轉換為接收數字基帶信號，並且將來自信息處理終端的發射數字基帶信號轉換 為發射模擬基帶信號。調製部分將發射模擬基帶信號轉換為發射調製波信號。信息處理終 端將來自基帶處理部分的接收數字基帶信號轉換為接收數據，並且將發射數據轉換為發射 數字基帶信號。


圖1示出了第二傳統示例的信息處理終端系統的配置；圖2示出了根據本發明第一實施例的信息處理終端系統的配置；圖3示出了根據本發明第二實施例的信息處理終端系統的配置；圖4示出了根據本發明第三實施例的信息處理終端系統的配置；圖5示出了根據本發明第四實施例的信息處理終端系統的配置；圖6示出了根據本發明第五實施例的信息處理終端系統的配置；圖7示出了根據本發明第六實施例的信息處理終端系統的配置；圖8示出了根據本發明第七實施例的信息處理終端系統的配置；圖9示出了根據本發明第八實施例的信息處理終端系統的配置；圖10示出了根據本發明第一實施例的信息處理終端系統的修改；圖11示出了根據本發明第二實施例的信息處理終端系統的修改；圖12示出了根據本發明第三實施例的信息處理終端系統的修改；圖13示出了根據本發明第四實施例的信息處理終端系統的修改；圖14示出了根據本發明第五實施例的信息處理終端系統的修改；圖15示出了根據本發明第六實施例的信息處理終端系統的修改；圖16示出了根據本發明第七實施例的信息處理終端系統的修改；圖17示出了根據本發明第八實施例的信息處理終端系統的修改；圖18示出了其中根據第四實施例的信息處理終端系統應用於根據第二實施例的 信息處理終端系統中的信息處理終端系統的配置；圖19示出了其中根據第五實施例的信息處理終端系統應用於根據第二實施例的 信息處理終端系統中的信息處理終端系統的配置；圖20示出了其中根據第六實施例的信息處理終端系統應用於根據第二實施例的 信息處理終端系統中的信息處理終端系統的配置；圖21示出了其中根據第七實施例的信息處理終端系統應用於根據第二實施例的 信息處理終端系統中的信息處理終端系統的配置；圖22示出了其中根據第八實施例的信息處理終端系統應用於根據第二實施例的 信息處理終端系統中的信息處理終端系統的配置；圖23示出了根據本發明第四實施例的信息處理終端系統的修改；圖24示出了根據本發明第五實施例的信息處理終端系統的修改；圖25示出了根據本發明第六實施例的信息處理終端系統的修改；圖26示出了根據本發明第七實施例的信息處理終端系統的修改；
圖27示出了根據本發明第八實施例的信息處理終端系統的修改；
具體實施例方式後文將參考附圖詳細描述根據本發明的數據處理終端系統。第一實施例圖2示出了使用微波波段正交幅度調製波的數據處理終端系統的配置，作為根據 本發明第一實施例的數據處理終端系統。在第一實施例的數據處理終端系統中，實現了尺 寸、發熱以及成本的減小，並且改進了實用性(便攜性、經濟效率)。第一實施例的數據處理終端系統具有連接到網絡的天線51、微波發射和接收單元 1、以及微處理器信號處理單元2。天線51與微波發射和接收單元1是發射和接收裝置(通 信裝置)。微處理器信號處理單元2是數據處理終端。PDA(個人數字助理)和可攜式計算 機是該數據處理終端的示例。微波發射和接收單元1在接收時解調通過天線51作為調製波接收到的接收高頻 信號(接收RF信號)，為接收數字基帶信號(接收數字BB信號)，並且將轉換後的接收數 字基帶信號輸出到微處理器信號處理單元2。微波發射和接收單元1在發射時將來自微處 理器信號處理單元2的發射數字基帶信號(發射數字BB信號)轉換為發射高頻信號(發 射RF信號)作為調製波，並且通過天線51發射轉換後的發射射頻信號。微波發射和接收單元1具有高頻處理單元21、以及調製和解調處理單元81。高頻 處理單元21與第二傳統示例中的高頻處理單元21相同(見圖1)。高頻處理單元21在接收時將通過天線51接收到的接收RF信號轉換為接收中頻 信號(接收IF信號)；並且將轉換後的接收IF信號輸出到調製和解調處理單元81。高頻 處理單元21在發射時將來自調整和解調處理單元81的發射IF信號轉換為發射RF信號， 並且將轉換後的發射RF信號通過天線51輸出。調製和解調處理單元81在接收時將來自高頻處理單元21的作為接收調製波信號 的接收IF信號轉換為接收數字BB信號，並且將轉換後的接收數字BB信號輸出到微處理器 信號處理單元2。調製和解調處理單元81在發射時將來自微處理器信號處理單元2的發射 數字BB信號轉換為發射IF信號作為發射調製波信號，並且將轉換後的發射IF信號輸出到 高頻處理單元21。高頻處理單元21具有雙工器(DUP)52、低噪聲放大器(LNA) 53、帶通濾波器 (BPF) 54,56,60和62、變頻器(CONV) 55和61、本地振蕩器(OSC) 57和58、以及功率放大器 (PA)59。雙工器(DUP) 52具有接收信號帶通濾波器(未示出)和發射信號帶通濾波器(未 示出)。調製和解調處理單元81具有解調器(DEM) 22、調製器(MOD) 23、以及基帶處理單 元。基帶處理單元具有模數(A/D)轉換器24-1和24-2、數模(D/A)轉換器25_1和25_2、 時鐘發生器(CLOCK GEN) 27、以及微波發射和接收單元接口(I/F)28。解調器(DEM) 22具有載波再現電路(未示出)和接收符號時鐘再現電路(未示 出)。微波發射和接收單元接口(I/F) 28具有接收數據緩衝電路(未示出)、發射數據緩衝電路(未示出)、轉換電路(未示出)、以及定時調整電路(未示出)。微處理器信號處理單元2具有時鐘發生器(CLOCK GEN) 30、微處理器信號處理單 元接口(I/F) 29、以及作為CPU(中央處理單元)的微處理器信號處理電路26。時鐘發生器30生成參考時鐘，並且將所生成的參考時鐘輸出到微處理器信號處 理單元接口 29和微處理器信號處理電路(CPU) 26。微處理器信號處理單元接口 29生成與參考時鐘同步的總線時鐘信號，並且與參 考時鐘同步地將所生成的總線時鐘信號輸出到微波發射和接收單元接口 28。微處理器信號 處理單元接口 29具有接收數據緩衝電路(未示出)、發射數據緩衝電路(未示出)、轉換電 路(未示出)、以及定時調整電路(未示出)。微處理器信號處理電路(CPU) 26具有微處理器(未示出)、存儲器(未示出)、輸 入和輸出單元(未示出)等。在存儲器中存儲了多個程序(未示出)。第一實施例的數據處理終端系統具有這樣的配置其中，能夠向/從微處理器信 號處理單元2中附上/拆除微波發射和接收單元1。即使在微波發射和接收單元1與微處 理器信號處理單元2分離時，微處理器信號處理電路(CPU) 26也能與來自時鐘發生器30的 參考時鐘相同步地執行存儲器中存儲的多個程序中的通用程序(例如，電子表格處理程序 和字處理)(未示出)。這樣，微處理器信號處理電路(CPU) 26不用使用微波發射和接收功 能就能執行通用數據處理(其中，只使用數據處理終端的功能)。換言之，用戶可以使用第 一實施例的數據處理終端系統作為只具有微處理器信號處理單元2的功能的數據處理終 端。首先，將描述高頻處理單元21。在雙工器(DUP)52的接收信號帶通濾波器中，設置接收RF信號的頻帶。接收信號 帶通濾波器只提取通過天線51接收到的接收RF信號，並且將所提取的接收RF信號輸出到 低噪聲放大器(LNA)53。在正交幅度調製信號(QAM調製信號)的情形中，接收RF信號是具 有載波頻率的信號，其是如此生成的利用同相載波和相位與該同相載波偏離90度的正交 載波，對具有符號頻率(接收符號頻率)的接收數字BB信號進行正交調製。在雙工器(DUP)52的發射信號帶通濾波器中設置發射RF信號的頻帶。發射信號 帶通濾波器只提取來自功率放大器(PA)59的發射RF信號，並且將所提取的發射RF信號通 過天線51發送到網絡。低噪聲放大器(LNA)53將來自雙工器(DUP)52的接收RF信號放大到足以讓解調 器(DEM) 22執行信號處理的電平，並且將放大的接收RF信號通過帶通濾波器(BPF)54輸出 到變頻器(C0NV)55。從來自低噪聲放大器(LNA)53的接收RF信號中去除除了帶通濾波器 (BPF) 54中所設置的載波頻帶之外的不期望的頻率分量。本地振蕩器(0SC) 57生成本地振蕩信號。變頻器(C0NV) 55將其中去除了不期望的頻率分量的接收RF信號與由本地振蕩 器(0SC)57生成的本地振蕩信號混合，以將混合後的信號轉換為接收IF信號，並將轉換後 的接收IF信號通過帶通濾波器(BPF)56輸出到調製和解調處理單元81。針對來自變頻器 (C0NV)55的接收IF信號，來選擇帶通濾波器(BPF)56中所設置的載波頻帶。來自調製和解調處理單元81的發射IF信號通過帶通濾波器(BPF)62輸出到變頻 器(C0NV)61。針對所輸出的發射IF信號來選擇帶通濾波器(BPF)62中設置的載波頻帶。
本地振蕩器(0SC) 58生成本地振蕩信號。變頻器(C0NV)61將來自帶通濾波器(BPF)62的發射IF信號與本地振蕩器 (0SC)58生成的本地振蕩信號混合，以將混合後的信號轉換為發射RF信號，並且將轉換 後的發射RF信號通過帶通濾波器(BPF)60輸出到功率放大器(PA)59。從來自變頻器 (C0NV)61的發射RF信號中去除除了帶通濾波器(BPF)60中所設置的載波頻帶之外的其他 不期望的頻率分量。功率放大器(PA) 59將發射RF信號放大到將發射RF信號發射出去所必需的功率 水平，並且將放大後的發射RF信號輸出到雙工器(DUP)52。接著，將描述調製和解調處理單元81。解調器(DEM) 22將來自帶通濾波器(BPF) 56的接收IF信號轉換為接收模擬基帶 信號。在QAM調製信號的情形中，解調器(DEM) 22再現接收IF信號的載波，並且執行相干 檢測。也就是說，解調器(DEM) 22的載波再現電路從接收IF信號再現同相載波和正交載 波。通過使用所生成(再現)的同相載波和正交載波，解調器(DEM)22對QAM調製波(同 相載波和正交載波)執行相干檢測，以將經歷過相干檢測的QAM調製波轉換為接收模擬BB 信號，即，模擬同相分量信號(模擬I信號)和模擬正交分量信號(模擬Q信號)。解調器 (DEM) 22然後將轉換後的接收模擬BB信號輸出到A/D轉換器24_1和24_2。解調器(DEM)22的接收符號時鐘再現電路生成(再現)接收符號時鐘，該時鐘的 頻率是疊加在接收模擬BB信號上的接收符號的頻率的n倍(n是整數)，並且將所生成(再 現)的接收符號時鐘輸出到A/D轉換器24-1和24-2、以及微波發射和接收單元接口 28。A/D轉換器24-1和24-2以與接收符號時鐘同步的採樣時鐘，對來自解調器 (DEM) 22的模擬I信號和模擬Q信號執行採樣。A/D轉換器24_1和24_2然後生成(轉換 為)與採樣時模擬I信號和模擬Q信號所表現出的載波幅度相對應的數字同相分量信號 (數字I信號)和數字正交分量信號(數字Q信號)作為接收數字基帶信號(接收數字BB 信號)，並且將所生成(轉換)的數字I信號和數字Q信號輸出到微波發射和接收單元接口 28。當接收符號頻率是10MHz並且接收符號時鐘的頻率是接收符號頻率的4倍時(n =4，四倍過採樣)，採樣時鐘是40MHz。當A/D轉換器24_1和24_2滿量程是8位時，假設 存在數字I信號和數字Q信號兩個通道，接收數字BB信號(數字I信號和數字Q信號)的 帶寬是每秒80M字節。時鐘發生器27具有生成發射符號頻率的發射符號時鐘，並且將所生成的發射符 號時鐘輸出到D/A轉換器25-1和25-2、以及微波發射和接收單元接口 28。微波發射和接收單元接口 28的轉換電路對接收數字BB信號(數字I信號和數字 Q信號)和發射數字BB信號(數字I信號和數字Q信號)執行信號電平轉換過程和並行位 轉換過程。信號電平轉換過程用於轉換每個輸入和輸出的電流、電壓等的數值。並行位轉 換過程用於在輸入和輸出的數據位寬不同時考慮到傳輸效率而對數據進行混合和分離。例 如，當接收數字BB信號以兩個8位為單位提供給微波發射和接收單元接口 28時，即每個接 收符號時鐘16位，如果微波發射和接收單元接口 28與微處理器信號處理單元接口 29之間 的數據位寬是32位，則通過將兩個接收符號時鐘內的接收數字BB信號混合，就只需要一次傳輸。微波發射和接收單元接口 28的轉換電路在接收時與來自解調器(DEM)22的接收 符號時鐘相同步地對來自A/D轉換器24-1和24-2的接收數字BB信號(數字I信號和數 字Q信號)執行並行位轉換過程，並且與接收符號時鐘同步地將處理過的接收數字BB數字 信號存儲在接收數據緩衝電路中。轉換電路對存儲在接收數據緩衝電路中的接收數字BB 信號(數字I信號和數字Q信號)執行信號電平轉換處理。微波發射和接收單元接口 28 的輸入和輸出是異步的。由於這一原因，定時調整電路執行定時調整過程，用於調整在接收 數據緩衝電路中所存儲的接收數字BB信號(數字I信號和數字Q信號)被輸出到微處理 器信號處理單元2時的定時。微波發射和接收單元接口 28與來自微處理器信號處理單元 2的總線時鐘相同步，並且將接收數字BB信號(數字I信號和數字Q信號)輸出到微處理 器信號處理單元2。與接收符號時鐘相同步，接收數字BB信號被周期性地提供給微波發射和接收單 元接口 28，並且與接收符號時鐘同步地存儲在接收數據緩衝電路中。因為數據緩衝電路具 有有限容量，所以當溢出發生時存在數據丟失的問題。為了防止這種情況，在定時調整過程 時，微處理器信號處理單元2的微處理器信號處理電路(CPU) 26在預定定時處監視微波發 射和接收單元接口 28的接收數據緩衝電路中存儲的數據(表示接收數字BB信號的數據) 量。在出現溢出之前，微處理器信號處理單元2的微處理器信號處理電路(CPU) 26指示存 儲的數據(表示接收數字BB信號的數據)通過微處理器信號處理單元接口 29輸出到微處 理器信號處理電路(CPU) 26。溢出檢測電路(未示出)和中斷電路(未示出)還可以被結合在微波發射和接收 單元接口 28的接收數據緩衝電路中。這種情形中，在定時調整過程中，溢出檢測電路監視 接收數據緩衝電路中存儲的數據(接收數字BB信號)量。當該數量可能超過參考水平以 致發生溢出時，溢出檢測電路從中斷電路通過微處理器信號處理單元接口 29向微處理器 信號處理電路(CPU) 26輸出中斷信號，以提示讀出接收數據緩衝電路中存儲的數據(表示 接收數字BB信號的數據)。微波發射和接收單元接口 28的轉換電路在發射時與來自微處理器信號處理單元 2的總線時鐘相同步地對來自微處理器信號處理單元2的作為發射數字BB信號的數字I信 號和數字Q信號執行並行位轉換過程，並且與總線時鐘相同步地將處理過的數字I信號和 數字Q信號存儲在發射數據緩衝電路中。轉換電路對發射數據緩衝電路中存儲的發射數字 BB信號(數字I信號和數字Q信號)執行信號電平轉換過程。微波發射和接收單元接口 28的輸入和輸出是異步的。由於這一原因，定時調整電路執行定時調整過程，以調整在發射 數據緩衝電路中所存儲的發射數字BB信號(數字I信號和數字Q信號)被輸出到D/A轉 換器25-1和25-2時的定時。微波發射和接收單元接口 28與來自時鐘發生器27的發射符 號時鐘相同步地將發射數字BB信號(數字I信號和數字Q信號)輸出到D/A轉換器25-1 和 25-2。發射數字BB信號(數字I信號和數字Q信號)被存儲在微波發射和接收單元接 口 28的發射數據緩衝電路中，並且與發射符號時鐘相同步地被周期性輸出。如果發射數據 緩衝電路中存儲的數據(表示發射數字BB信號的數據)變為空，則不能執行數據輸出。為 了防止這種情況，在定時調整過程中，微處理器信號處理電路(CPU) 26在預定定時處監視微波發射和接收單元接口 28的發射數據緩衝電路中存儲的數據(表示發射數字BB信號的數據)量，並且在發射數據緩衝電路中存儲的數據變空之前對發射數據緩衝電路進行寫入 或輸出數據(表示發射數字BB信號的數據)。數據缺乏檢測電路(未示出)和中斷電路(未示出)還可以被結合在微波發射和 接收單元接口 28的發射數據緩衝電路中。這種情形中，在定時調整過程中，數據缺乏檢測 電路監視發射數據緩衝電路中存儲的數據(發射數字BB信號)量。當這一數量可能減小 到低於參考水平以至於變空時，數據缺乏檢測電路從中斷電路通過微處理器信號處理單元 接口 29向微處理器信號處理電路(CPU) 26輸出中斷信號，以提示寫入數據(向發射數據緩 衝電路輸出數據)。D/A轉換器25-1和25_2與來自時鐘發生器27的發射符號時鐘相同步地將數字I 信號和數字Q信號轉換為模擬I信號和模擬Q信號作為發射模擬基帶信號(發射模擬BB 信號)，這兩個信號示出了載波的幅度，並且將轉換得到的模擬I信號和模擬Q信號輸出到 調製器(MOD) 23。當D/A轉換器25-1和25_2的滿量程是8位且發射符號時鐘是IOMHz時，以每秒 20M字節的信號帶寬來從微波發射和接收單元接口 28向D/A轉換器25-1和25-2輸出數字 I信號和數字Q信號，並且它們被轉換為發射模擬BB信號。調製器(MOD 23)利用同相載波和正交載波，對作為發射模擬基帶信號(發射模擬 BB信號)的模擬I信號和模擬Q信號執行正交調製，以生成發射中頻信號(發射IF信號)， 並且將所生成的發射IF信號通過帶通濾波器(BPF)62輸出到變頻器(C0NV)61。接著，將描述微處理器信號處理單元2。微處理器信號處理單元接口 29中的接收數據緩衝電路、發射數據緩衝電路、轉換 電路、以及定時調整電路的功能與微波發射和接收單元接口 28中的接收數據緩衝電路、發 射數據緩衝電路、轉換電路、以及定時調整電路的功能相同。微處理器信號處理單元接口 29的轉換電路在接收時與來自時鐘發生器30的參考 時鐘相同步地對來自微波發射和接收單元1(的微波發射和接收單元接口 28)的接收數字 BB信號(數字I信號和數字Q信號)執行並行位轉換過程，並且與參考時鐘相同步地將處 理過的接收數字BB數位訊號存儲在接收數據緩衝電路中。轉換電路對接收數據緩衝電路 中存儲的接收數字BB信號(數字I信號和數字Q信號)執行信號電平轉換過程。定時調 整電路執定時調整過程，以調整在接收數據緩衝電路中所存儲的接收數字BB信號(數字I 信號和數字Q信號)被輸出到微處理器信號處理電路(CPU) 26時的定時。微處理器信號處 理單元接口 29與來自時鐘發生器30的參考時鐘相同步地將接收數字BB信號(數字I信 號和數字Q信號)輸出到微處理器信號處理電路(CPU) 26。微處理器信號處理單元接口 29的轉換電路在發射時與來自時鐘發生器30的參考 時鐘相同步地對來自微處理器信號處理電路(CPU) 26的發射數字BB信號(數字I信號和數 字Q信號)執行並行位轉換過程，並且與參考時鐘相同步地將處理過的發射數字BB信號存 儲在發射數據緩衝電路中。轉換電路對發射數據緩衝電路中存儲的發射數字BB信號(數 字I信號和數字Q信號)執行信號電平轉換過程。定時調整電路執行定時調整過程，以調 整在發射數據緩衝電路中所存儲的發射數字BB信號(數字I信號和數字Q信號)被輸出 到微波發射和接收單元1(的微波發射和接收單元接口 28)時的定時。微處理器信號處理單元接口 29與來自時鐘發生器30的參考時鐘相同步地將發射數字BB信號(數字I信號 和數字Q信號)輸出到微波發射和接收單元接口 28。微處理器信號處理電路(CPU) 26執行存儲器中存儲的多個程序中的通信處理程 序(未示出)。通信處理程序具有用於執行糾錯過程的軟體算法；加入用於糾錯的冗餘 數據的過程；編碼和解碼的過程；在射頻區域加入信號標識數據的過程(標識數據添加過 程)；在射頻區域去除信號標識數據的過程(標識數據去除過程)；傅立葉變換；反傅立葉 變換；以及數字波形整形處理。微處理器信號處理電路(CPU) 26在接收時基於通信處理程序，與來自時鐘發生器 30的參考時鐘相同步地對來自微處理器信號處理單元接口 29的接收數字BB信號(數字I 信號和數字Q信號)執行糾錯過程、解碼過程、標識數據去除過程、傅立葉變換、以及數字波 形整形處理，以生成接收數據。微處理器信號處理電路(CPU) 26還根據應用程式(例如，電 子郵件處理程序)對接收數據進行處理。微處理器信號處理電路(CPU) 26在發射時基於應用程式(例如，電子郵件處理程 序)生成發射數據。微處理器信號處理電路(CPU) 26基於通信處理程序，與來自時鐘發生 器30的參考時鐘相同步地對發射數據執行用於糾錯的冗餘數據添加過程、編碼過程、標識 數據添加過程、反傅立葉變換、以及數字波形整形處理，以生成發射數字BB信號(數字I信 號和數字Q信號)，並且與參考時鐘相同步地將所生成的發射數字BB信號輸出到微處理器 信號處理單元接口 29。近年來的微處理器結合了數位訊號處理器。通過數位訊號處理器，可以以比第二 傳統示例中的微處理器更高的速度來執行操作。除了具有上述功能的微處理器之外，數字 信號處理器可以被安裝在微處理器信號處理電路(CPU) 26中。微處理器信號處理電路(CPU) 26對接收數字BB信號執行糾錯過程和解碼過程的 功能等同於傳統數據處理終端系統的解碼器(DEC)71的功能。這被稱作DEC功能。利用 DEC功能，可以通過(通過監視數據)監視糾錯數量來獲取射頻區域中的條件數據。通過使 用該數據，還可以將目的地側的發射功率控制為最優值，並且在多種糾錯方法和多種編碼 方法中自動選擇最優糾錯方法和最優編碼方法。在傳統的數據處理終端系統中，DEC功能(解碼器(DEC)71)被提供給微波發射和 接收單元1。因此，需要一種用於從微波發射和接收單元1向微處理器信號處理單元18中 的微處理器信號處理電路(CPU) 75發送上述監視數據的機制(傳送機制)。在第一實施例的數據處理終端系統中，因為在微處理器信號處理單元2中微處理 器信號處理電路(CPU) 26具有DEC功能，所以上述傳送機制不是必需的。這樣，通過僅執行 通信處理程序(軟體算法)，微處理器信號處理電路(CPU) 26就能夠從監視數據中獲取射頻 區域中的條件數據，並且發出切換到最優通信方法的指令。因此，在第一實施例的數據處理 終端系統中，可以以比傳統數據處理終端系統更高的速度來執行從DEC功能的反饋過程。微處理器信號處理電路(CPU) 26對發射數據執行用於糾錯的冗餘數據添加過程 以及編碼過程的功能等同於傳統數據處理終端系統的編碼器(ENC) 72的功能。CPU必須控 制ENC功能，從而基於射頻區域中的條件來選擇最優糾錯方法和最優編碼方法。在傳統數據處理終端系統中，ENC功能(編碼器(ENC)72)被提供給微波發射和 接收單元1。因此，需要一種用於從微處理器信號處理單元18中的微處理器信號處理電路(CPU) 75向編碼器(ENC) 72發送控制數據的機制(傳輸機制)。控制數據控制ENC功能，從 而執行最優糾錯方法和最優編碼方法。在第一實施例的數據處理終端系統中，因為在微處理器信號處理單元2中微處理 器信號處理電路(CPU) 26具有ENC功能，所以上述傳送機制不是必需的。這樣，通過僅執行 通信處理程序(軟體算法)，微處理器信號處理電路(CPU) 26就能夠根據最優糾錯算法和最 優編碼算法對發射數據執行用於糾錯的冗餘數據添加過程以及編碼過程。由此，在第一實 施例的數據處理終端系統中，可以以比傳統數據處理終端系統更高的速度來執行ENC功能 的控制。接著，將描述在第一實施例中的數據處理終端系統在接收信號時的操作。由天線51接收到的接收RF信號被雙工器(DUP) 52輸出到低噪聲放大器(LNA)53。 接收RF信號被低噪聲放大器(LNA) 53放大，然後由帶通濾波器(BPF) 54去除載波頻帶之外 的不期望的頻率分量。變頻器(CONV) 55將去除了不期望的頻率分量的接收RF信號與由本地振 蕩器 (OSC) 57生成的本地振蕩信號混合，並且被轉換為接收IF信號。帶通濾波器(BPF) 56為接 收IF信號選擇載波頻帶，接收IF信號又被輸出到解調器(DEM) 22。解調器(DEM) 22將來自帶通濾波器(BPF) 56的接收IF信號轉換為作為接收模擬 BB信號的模擬I信號和模擬Q信號，並且轉換後的模擬I信號和模擬Q信號被輸出到A/D 轉換器24-1和24-2。解調器(DEM) 22的接收符號時鐘再現電路再現接收符號時鐘(該時 鍾與接收符號頻率同步並且被包含在接收模擬BB信號中)，並被輸出到A/D轉換器24-1和 24-2以及微波發射和接收單元接口 28。A/D轉換器24-1和24-2利用與接收符號時鐘同步的採樣時鐘，對來自解調器 (DEM) 22的模擬I信號和模擬Q信號執行採樣，並且這兩個信號被轉換為數字I信號和數字 Q信號作為接收數字BB信號，並被輸出到微波發射和接收單元接口 28。微波發射和接收單元接口 28的轉換電路與來自解調器(DEM)22的接收符號時鐘 相同步地對來自A/D轉換器24-1和24-2的接收數字BB信號(數字I信號和數字Q信號) 執行並行位轉換過程，然後與接收符號時鐘相同步地將接收數字BB信號存儲在微波發射 和接收單元接口 28的接收數據緩衝電路中。接收數據緩衝電路中存儲的接收數字BB信號 (數字I信號和數字Q信號)由微波發射和接收單元接口 28的轉換電路來執行信號電平轉 換過程，由微波發射和接收單元接口 28的定時調整電路來執行定時調整過程，並且與來自 微處理器信號處理單元2的總線時鐘相同步地被輸出到微處理器信號處理單元接口 29。微處理器信號處理單元接口 29的轉換電路與來自時鐘發生器30的參考時鐘相同 步地對來自微波發射和接收單元接口 28的接收數字BB信號(數字I信號和數字Q信號) 執行並行位轉換過程，然後與參考時鐘相同步地將接收數字BB信號存儲在微處理器信號 處理單元接口 29的接收數據緩衝電路中。接收數據緩衝電路中存儲的接收數字BB信號 (數字I信號和數字Q信號)由微處理器信號處理單元接口 29的轉換電路來執行信號電平 轉換過程，由微處理器信號處理單元接口 29的定時調整電路來執行定時調整過程，並且與 來自時鐘發生器30的參考時鐘相同步地被輸出到微處理器信號處理電路(CPU) 26。基於微處理器信號處理電路(CPU) 26所執行的通信處理程序，來自微處理器信號 處理單元接口 29的接收數字BB信號(數字I信號和數字Q信號)與來自時鐘發生器30的參考時鐘相同步地經歷了糾錯過程、解碼過程、標識數據去除過程、傅立葉變換、以及數 字波形整形處理，然後被轉換為接收數據。微處理器信號處理電路(CPU) 26基於應用程式 (例如，電子郵件處理程序)來處理所生成的接收數據。接著，將描述在第一實施例中的數據處理終端系統發射信號時的操作。微處理器信號處理電路(CPU) 26在利用應用程式(例如，電子郵件處理程序)生 成發射數據之後，基於通信處理程序，與來自時鐘發生器30的參考時鐘相同步地對發射數 據執行用於糾錯的冗餘數據添加過程、反傅立葉變換、以及數字波形整形處理，以轉換為發 射數字BB信號(數字I信號和數字Q信號)；並且與參考時鐘相同步地將轉換後的發射數 字BB信號輸出到微處理器信號處理單元接口 29。微處理器信號處理單元接口 29的轉換電路與來自時鐘發生器30的參考時鐘相同 步地對來自微處理器信號處理電路(CPU) 26的發射數字BB信號(數字I信號和數字Q信 號)執行並行位轉換過程，然後與參考時鐘相同步地將發射數字BB信號存儲在微處理器信 號處理單元接口 29的發射數據緩衝電路中。發射數據緩衝電路中所存儲的發射數字BB信 號(數字I信號和數字Q信號)由微處理器信號處理單元接口 29的轉換電路執行信號電 平轉換過程，由微處理器信號處理單元接口 29的定時調整電路執行定時調整過程，然後與 來自時鐘發生器30的參考時鐘相同步地被輸出到微波發射和接收單元接口 28。微波發射和接收單元接口 28的轉換電路與來自微處理器信號處理單元接口 29的 總線時鐘相同步地對來自微處理器信號處理單元接口 29的發射數字BB信號(數字I信號 和數字Q信號)執行並行位轉換過程，然後與總線時鐘相同步地將發射數字BB信號存儲在 微波發射和接收單元接口 28的發射數據緩衝電路中。發射數據緩衝電路中所存儲的發射 數字BB信號(數字I信號和數字Q信號)由微波發射和接收單元接口 28的轉換電路執行 信號電平轉換過程，由微波發射和接收單元接口 28的定時調整電路執行定時調整過程，然 後與來自時鐘發生器27的發射符號時鐘相同步地被輸出到D/A轉換器25-1和25-2。來自微波發射和接收單元接口 28的發射數字BB信號(數字I信號和數字Q信 號)被D/A轉換器25-1和25-2與來自時鐘發生器27的發射符號時鐘相同步地轉換為發 射模擬BB信號(模擬I信號和模擬Q信號)，然後被輸出到調製器(M0D)23。來自D/A轉換器25-1和25_2的發射模擬BB信號(模擬I信號和模擬Q信號) 被調製器(M0D)23轉換為發射IF信號，以輸出到帶通濾波器(BPF)62。通過帶通濾波器 (BPF)62，發射IF信號被限制到載波頻帶，並且被輸出到變頻器(C0NV)61。 變頻器(CONV) 61將來自帶通濾波器(BPF) 62的發射IF信號與本地振蕩器 (OSC) 58生成的本地振蕩信號混合，以轉換為發射RF信號。帶通濾波器(BPF)60從發射RF 信號中去除載波頻帶之外的其他不期望的頻率分量。去除了不期望的頻率分量的發射RF信號被功率放大器(PA) 59放大，並且從雙工器(DUP) 52通過天線51被發射到網絡上。在第一實施例的數據處理終端系統中，微處理器信號處理單元2的微處理器信號 處理電路(CPU) 26執行糾錯過程、用於糾錯的冗餘數據添加過程、編碼和解碼過程、標識數 據添加及去除過程等。所有這些過程都是數位訊號過程。在微處理器信號處理電路(CPU) 26 中，為了執行這些過程，標識數據處理電路的功能由第二傳統示例的數據處理終端系統中 的微波發射和接收單元17中的解碼器(DEC)71、編碼器(ENC) 72、以及微波發射和接收單元接口 73提供。由於這一原因，第一實施例的數據處理終端系統可以做得比第二傳統示例的 數據終端處理系統更小。這樣，可以在第一實施例的數據處理終端系統中實現小型化。在第一實施例的數據處理終端系統中，如上所述，在微處理器信號處理電路 (CPU) 26中提供了解碼器(DEC)71、編碼器(ENC) 72、以及微波發射和接收單元接口 73的標 識數據處理電路的功能。由於這一原因，第一實施例的數據處理終端系統相對於第二傳統 示例的數據終端處理系統可以減小功耗。這樣，可以在第一實施例的數據處理終端系統中 實現低功耗。在第一實施例的數據處理終端系統中，不必將第二傳統示例的數據處理終端系統 中的微波發射和接收單元17中的解碼器(DEC)71、編碼器(ENC) 72、以及微波發射和接收單 元接口 73的標識數據處理電路結合到微波發射和接收單元1中。因此，在發射和接收信號 (輸入和輸出)時微波發射和接收單元1中生成的熱量小於第二傳統示例的數據處理終端 系統中的微波發射和接收單元17中所生成的熱量。在第一實施例的數據處理終端系統中，如上所述，在微處理器信號處理電路 (CPU) 26中提供了解碼器(DEC)71、編碼器(ENC) 72、以及微波發射和接收單元接口 73的標 識數據處理電路的功能。由於這一原因，在第一實施例的數據處理終端系統中，通過利用生 成熱量的微處理器信號處理單元2的散熱機制，易於處理從微處理器信號處理單元2生成 的熱量。這樣，第一實施例的數據處理終端系統中的散熱過程變得容易。如果微波發射和接收單元1的形狀類似於卡，則用於散發從微波發射和接收單元 1生成的熱量的條件要比普通情況嚴格。通常，當從微波發射和接收單元1生成的熱量被散 發時，需要製造散熱所必需的機制的製造成本。在第一實施例的數據處理終端系統中，因為 可以實現低發熱，所以不需要上述製造成本。這樣，在第一實施例的數據處理終端系統中， 可以實現降低成本。以這樣的方式來配置第一實施例的數據處理終端系統可以附上及拆除微波發射 和接收單元1。當第一實施例的數據處理終端系統被用作用於執行通用數據處理的數據處 理終端時，不使用發射和接收裝置(微波發射和接收單元1)的功能。由於這一原因，用戶 可以將微波發射和接收單元1與微處理器信號處理單元2分離，並且將數據處理終端系統 用作只具有微處理器信號處理單元2的功能的數據處理終端。因此，在第一實施例的數據 處理終端系統中，改進了用作數據處理終端時的便攜性。在第一實施例的數據處理終端系統中，因為可以分離為硬體(微波發射和接收單 元1)和軟體(微處理器信號處理單元2)，所以可以單獨替換硬體和軟體。在第一實施例的 數據處理終端系統中，當基於硬體的規範(例如，無線頻率)改變時，只需要替換硬體(微 波發射和接收單元1)。因此，第一實施例的數據處理終端系統在經濟效率方面優越，因為在 規範改變時其不必單獨準備一套裝置。這樣，在第一實施例的數據處理終端系統中，改進了實用性(便攜性、經濟效率)。另外，在第一實施例的數據處理終端系統中，調製和解調處理單元81在接收時將 來自高頻處理單元21的作為調製波信號的接收中頻信號(接收IF信號)轉換為接收數字 BB信號，以輸出到微處理器信號處理單元2。調製和解調處理單元81在發射時將來自微處 理器信號處理單元2的發射數字BB信號轉換為發射中頻信號(發射IF信號)作為發射調製波信號，以將轉換後的發射IF信號輸出到高頻處理單元21。然而，本發明並不限於前述 形式。也就是說，調製和解調處理單元81還可以在接收時將來自高頻處理單元21的作為 接收調製波信號的接收RF信號轉換為接收數字BB信號，以將轉換後的接收數字BB信號輸 出到微處理器信號處理單元2，並且在發射時將來自微處理器信號處理單元2的發射數字 BB信號轉換為發射RF信號作為發射調製波信號，以將轉換後的發射RF信號輸出到高頻處 理單元21。在這種情形中，在本發明的數據處理終端系統的修改中，如圖10所示，高頻處理 單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和60、以及功率 放大器(PA) 59。解調器(DEM) 22將來自帶通濾波器(BPF) 54的接收RF信號轉換為接收模擬BB信 號(模擬I信號和模擬Q信號)，並且將轉換後的接收模擬BB信號輸出到A/D轉換器24-1 和 24-1。解調器(DEM) 22的接收符號時鐘再現電路生成(再現)接收符號時鐘，該時鐘的 頻率是接收模擬BB信號上疊加的接收符號頻率的η倍(η是整數)，並且將所生成(再現) 的接收符號時鐘輸出到微波發射和接收單元接口 28。調製器(MOD) 23將發射模擬BB信號(模擬I信號和模擬Q信號)轉換為發射RF 信號；並且將轉換後的發射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。
第二實施例圖3示出了使用微波波段正交幅度調製波的數據處理終端系統的配置，作為根據 本發明第二實施例的數據處理終端系統。在第一實施例的數據處理終端系統中，實現了小 型化、低發熱以及低成本，，防止了吞吐量的減小，並且改進了實用性(便攜性、經濟效率)。 在第二實施例中，省略與前面重複的描述。第二實施例的數據處理終端系統具有連接到網絡的天線51、微波發射和接收單元
3、以及微處理器信號處理單元4。天線51與微波發射和接收單元3是發射和接收裝置(通 信裝置)。微處理器信號處理單元4是數據處理終端。即，第二實施例的數據處理終端系統 具有微波發射和接收單元3以及微處理器信號處理單元4，而不是第一實施例的數據處理 終端系統中的微波發射和接收單元1以及微處理器信號處理單元2。微波發射和接收單元3在接收時解調通過天線51作為調製波接收到的接收高頻 信號(接收RF信號)為接收數據，並且將解調後的接收數據輸出到微處理器信號處理單元
4。微波發射和接收單元3在發射時將來自微處理器信號處理單元4的發射數據轉換為發 射射頻信號(發射RF信號)作為調製波，並且通過天線51發射轉換後的發射RF信號。微波發射和接收單元3具有高頻處理單元21、以及調製和解調處理單元82。高頻 處理單元21與第一實施例中的高頻處理單元21相同(見圖2)。高頻處理單元21在接收時將通過天線51接收到的接收RF信號轉換為接收中頻 信號(接收IF信號)；並且將轉換後的接收IF信號輸出到調製和解調處理單元82。高頻 處理單元21在發射時將來自調整和解調處理單元82的發射IF信號轉換為發射RF信號， 並且將轉換後的發射RF信號通過天線51發射。調製和解調處理單元82在接收時將來自高頻處理單元21的作為接收調製波信號 的接收IF信號轉換為接收數據，並且將轉換後的接收數據輸出到微處理器信號處理單元4。調製和解調處理單元82在發射時將來自微處理器信號處理單元4的發射數據轉換為發 射IF信號作為發射調製波信號，並且將轉換後的發射IF信號輸出到高頻處理單元21。調製和解調處理單元82具有解調器(DEM) 22、調製器(MOD) 23、以及基帶處理單 元。基帶處理單元具有模數(A/D)轉換器24-1和24-2、數模(D/A)轉換器25_1和25_2、解 碼器(DEC) 71、編碼器(ENC) 72、以及微波發射和接收單元接口(I/F)46。解調器(DEM) 22、 調製器(MOD) 23、A/D轉換器24-1和24_2、以及D/A轉換器25_1和25_2與第一實施例中相 同(見圖2)。即，調製和解調處理單元82具有解碼器(DEC)71、編碼器(ENC)72、以及微波 發射和接收單元接口 46，而不是第一實施例中的調製和解調處理單元81的時鐘發生器27 以及微波發射和接收單元接口 28。
微處理器信號處理單元4具有微處理器信號處理單元接口(I/F)47、以及微處理 器信號處理電路(CPU) 48。微處理器信號處理電路(CPU)48包含微處理器(未示出)、存儲器(未示出)、輸 入和輸出單元(未示出)等。在存儲器中存儲了多個程序(未示出)。微處理器信號處理單元4還具有時鐘發生器(未示出)。以這樣的方式來配置第二實施例的數據處理終端系統能夠向/從微處理器信號 處理單元4中附上/拆除微波發射和接收單元3。即使在微波發射和接收單元3與微處理 器信號處理單元4分離時，微處理器信號處理電路(CPU) 48也能與來自微處理器信號處理 單元4的時鐘相同步地執行存儲器中存儲的多個程序中不使用微波發射和接收功能的通 用程序(例如，電子表格處理和字處理)(未示出)。還可以執行通用數據處理(只使用數 據處理終端的功能的處理)。換言之，用戶可以使用第二實施例的數據處理終端系統中只具 有微處理器信號處理單元4的功能的一部分作為數據處理終端。首先，將描述調製和解調處理單元82。解調器(DEM) 22具有載波再現電路(未示出)和接收符號時鐘再現電路(未示 出)。解調器(DEM) 22的載波再現電路與第一實施例中調製和解調處理單元81的解調器 (DEM) 22的載波再現電路相同。解調器(DEM) 22的接收符號時鐘再現電路與第一實施例中調製和解調處理單元 81的解調器(DEM) 22的接收符號時鐘再現電路具有不同的接收符號時鐘輸出目的地。接收 符號時鐘再現電路生成(再現)接收符號時鐘，該時鐘的頻率是疊加在接收模擬BB信號上 的接收符號頻率的η倍(η是整數)，並且將所生成(再現)的接收符號時鐘輸出到A/D轉 換器24-1和24-2、解碼器(DEC)71、D/A轉換器25_1和25_2、編碼器(ENC) 72、微波發射和 接收單元接口 46、微處理器信號處理單元接口 47、以及微處理器信號處理電路(CPU) 48。A/D轉換器24-1和24-2以與接收符號時鐘同步的採樣時鐘，對來自解調器 (DEM) 22的模擬I信號和模擬Q信號執行採樣，生成(轉換為)分別與採樣時模擬I信號和 模擬Q信號的幅度相對應的數字同相分量信號(數字I信號)和數字正交分量信號(數字 Q信號)作為接收數字基帶信號(接收數字BB信號)，並且將所生成(轉換)的接收數字 BB信號輸出到解碼器(DEC) 71。解碼器(DEC)71與來自解調器(DEM) 22的接收數據時鐘相同步地對接收數字BB 信號的數字I信號和數字Q信號執行糾錯和解碼過程，並且與接收符號時鐘相同步地將處 理過的數字I信號和數字Q信號輸出到微波發射和接收單元接口 46。
微波發射和接收單元接口 46具有轉換和標識數據處理電路(未示出)。轉換和標 識數據處理電路結合了與第一實施例中調製和解調處理單元81的微波發射和接收單元接 口 28的轉換電路具有相同功能的轉換電路。該轉換電路對接收數據和發射數據執行信號 電平轉換過程和並行位轉換過程。微波發射和接收單元接口 46的轉換和標識數據處理電路在接收時，與來自解調器(DEM) 22的接收符號時鐘相同步地對來自解碼器(DEC)71的接收數據執行信號電平轉換 過程、並行位轉換過程、以及射頻區域中信號標識數據的去除過程(標識數據去除過程)， 並且與來自解調器(DEM) 22的接收符號時鐘相同步地將所處理的接收數據輸出到微處理 器信號處理單元4 (微處理器信號處理單元接口 47)。微波發射和接收單元接口 46的轉換和標識數據處理電路在發射時，與來自解調 器(DEM) 22的接收符號時鐘相同步地對來自微處理器信號處理單元4(微處理器信號處理 單元接口 47)的發射數據執行信號電平轉換過程、並行位轉換過程、以及射頻區域中信號 標識數據添加過程(標識數據添加過程)，並且與來自解調器(DEM) 22的接收符號時鐘相同 步地將處理過的發射數據輸出到編碼器(ENC) 72。編碼器(ENC) 72與來自解調器(DEM) 22的接收符號時鐘相同步地對來自微波發射 和接收單元接口 46的發射數據執行用於糾錯的冗餘數據添加過程和編碼過程，生成數字I 信號和數字Q信號作為發射數字基帶信號(發射數字BB信號)；並且與接收符號時鐘相同 步地將所生成的數字I信號和數字Q信號輸出到D/A轉換器25-1和25-2。D/A轉換器25-1和25_2與來自解調器(DEM) 22的接收符號時鐘相同步地將數字 I信號和數字Q信號轉換為模擬I信號和模擬Q信號作為發射模擬基帶信號(發射模擬BB 信號)，以表示出載波信號的幅度，並且將轉換後的模擬I信號和模擬Q信號輸出到調製器 (MOD)23。調製器(MOD) 23對發射模擬基帶信號(發射模擬BB信號)的模擬I信號和模擬 Q信號執行正交特徵，以生成發射中頻信號(發射IF信號)，並且將所生成的發射IF信號 通過帶通濾波器(BPF)62輸出到變頻器(C0NV)61。接著，將描述微處理器信號處理單元4。微處理器信號處理單元接口 47基於微波發射和接收單元3是否被附加到微處理 器信號處理單元4，來切換輸出到微處理器信號處理電路(CPU)48的時鐘源。當微波發射和接收單元3被附加到微處理器信號處理單元4時，微處理器信號 處理單元接口 47將來自解調器(DEM) 22的接收符號時鐘輸出到微處理器信號處理電路 (CPU) 48。此時，微處理器信號處理單元接口 47控制時鐘發生器，從而來自微處理器信號處 理單元4的時鐘發生器的時鐘不被輸出到微處理器信號處理電路(CPU)48。微處理器信號處理單元接口 47具有轉換電路(未示出)。該轉換電路具有與第一 實施例中微處理器信號處理單元2的微處理器信號處理單元29中的轉換電路相同的功能。 轉換電路對接收數據和發射數據執行信號電平轉換過程和並行位轉換過程。微處理器信號處理單元接口 47的轉換電路在接收時，與來自解調器(DEM)22的接 收符號時鐘相同步地對來自微波發射和接收單元3(微波發射和接收單元接口 46)的接收 數據執行信號電平轉換過程和並行位轉換過程，並且與來自解調器(DEM) 22的接收符號時 鐘相同步地將接收數據輸出到微處理器信號處理電路(CPU) 48。
微處理器信號處理單元接口 47的轉換電路在發射時，與來自解調器(DEM)22的接 收符號時鐘相同步地對來自微處理器信號處理電路(CPU)48的發射數據執行信號電平轉 換過程和並行位轉換過程，並且與接收符號時鐘相同步地將發射數據輸出到微波發射和接 收單元接口 46。微處理器信號處理電路(CPU) 48執行存儲器中存儲的多個程序中的應用程式(例 如，電子郵件處理程序)(未示出)。微處理器信號處理電路(CPU) 48在接收時，基於應用程式(例如，電子郵件處理程 序)，處理來自微處理器信號處理單元接口 47的接收數據。
微處理器信號處理電路(CPU)48在發射時，與來自解調器(DEM) 22的接收符號時 鐘相同步地向微處理器信號處理單元接口 47輸出基於應用程式(例如，電子郵件處理程 序)生成的發射數據。接著，將描述在第二實施例的數據處理終端系統接收信號時的操作。省略與第一 實施例重複的操作的描述。在解調器(DEM) 22中，來自帶通濾波器(BPF) 56的接收IF信號被轉換為作為接收 模擬BB信號的模擬I信號和模擬Q信號，並且轉換後的模擬I信號和模擬Q信號被輸出 到A/D轉換器24-1和24-2。解調器(DEM) 22的接收符號時鐘再現電路再現接收符號時鐘 (該時鐘具有接收模擬BB信號中包含的接收符號的頻率)，並且再現的接收符號時鐘被輸 出到A/D轉換器24-1和24-2、解碼器(DEC) 71、D/A轉換器25_1和25_2、編碼器(NEC) 72、 微波發射和接收單元接口 46、微處理器信號處理單元接口 47、以及微處理器信號處理電路 (CPU)48。在A/D轉換器24-1和24-2中，利用與接收符號時鐘同步的採樣時鐘，對來自解調 器(DEM) 22的模擬I信號和模擬Q信號採樣，並且被採樣的模擬I信號和模擬Q信號被轉 換為數字I信號和數字Q信號作為接收數字BB信號。轉換後的數字I信號和數字Q信號 然後與接收符號時鐘相同步地輸出到解碼器(DEC)71。在解碼器(DEC) 71中，來自A/D轉換器24_1和24_2的數字I信號和數字Q信號 經歷與來自解調器(DEM) 22的接收符號時鐘同步地糾錯和解碼處理，然後與接收符號時鐘 相同步地輸出到微波發射和接收單元接口 46。在微波發射和接收單元接口 46中，來自解碼器(DEC)71的接收數據與來自解調器 (DEM) 22的接收符號時鐘同步地被轉換為經歷了信號電平轉換過程、並行位轉換過程、以及 標識數據去除過程的接收數據，然後與接收符號時鐘相同步地輸出到微處理器信號處理單 元接口 47。在微處理器信號處理單元接口 47中，來自微波發射和接收單元接口 46的接收數 據經歷與來自解調器(DEM) 22的接收符號時鐘同步地信號電平轉換過程和並行位轉換過 程，然後與接收符號時鐘相同步地輸出到微處理器信號處理電路(CPU)48。微處理器信號處理電路(CPU)48基於存儲器中存儲的應用程式(例如，電子郵件 處理程序)與接收符號時鐘相同步地處理來自微處理器信號處理單元接口 47的接收數據。接著，將描述在第二實施例中的數據處理終端系統發射信號時的操作。省略與第 一實施例重複的操作的描述。微處理器信號處理電路(CPU) 48在基於應用程式(例如，電子郵件處理程序)生成發射數據之後，基於應用程式，與來自解調器(DEM) 22的接收符號時鐘同步地將發射數 據輸出到微處理器信號處理單元接口 47。在微處理器信號處理單元接口 47中，來自微處理器信號處理電路(CPU) 48的發射 數據經歷與來自解調器(DEM) 22的接收符號時鐘同步地信號電平轉換過程和並行位轉換 過程，然後與接收符號時鐘相同步地輸出到微波發射和接收單元接口 46。在微波發射和接收單元接口 46中，來自微處理器信號處理單元接口 47的接收數 據經歷與來自解調器(DEM) 22的接收符號時鐘同步地信號電平轉換過程、並行位轉換過 程、以及標識數據添加過程，然後與接收符號時鐘相同步地輸出到編碼器(ENC) 72。在編碼器(ENC) 72中，來自微波發射和接收單元接口 46的發射數據與來自解調器 (DEM) 22的接收符號時鐘同步地被轉換為已經經歷了用於糾錯的冗餘數據添加過程以及編 碼過程的數字I信號和數字Q信號，作為發射數字基帶信號(發射數字BB信號)，然後與接 收符號時鐘相同步地輸出到D/A轉換器25-1和25-2。 在D/A轉換器25-1和25-2中，來自編碼器(ENC) 72的數字I信號和數字Q信號 與來自解調器(DEM) 22的接收符號時鐘同步地被轉換為模擬I信號和模擬Q信號作為發射 模擬BB信號，並且被輸出到調製器(MOD) 23。在調製器(MOD) 23中，來自D/A轉換器25_1和25_2的發射模擬BB信號(模擬I 信號和模擬Q信號)被轉換為發射IF信號，並且被輸出到帶通濾波器(BPF)62。在第二實施例的數據處理終端系統中，A/D轉換器24-1和24-2、解碼器(DEC) 71、 D/A轉換器25-1和25-2、編碼器(ENC) 72、微波發射和接收單元接口 46、微處理器信號處理 單元接口 47、以及微處理器信號處理電路(CPU) 48以與來自解調器(DEM) 22的接收符號時 鍾同步的定時操作。由於這一原因，在第二實施例的數據處理終端系統中，在第二傳統示例 的數據處理終端系統中所執行的定時調整過程不是必需的。因此，在第二實施例的數據處 理終端系統中，與定時調整過程相關的接收數據緩衝電路、發射數據緩衝電路、以及定時調 整電路都不是必需的。由於這一原因，第二實施例的數據處理終端系統中的微波發射和接 收單元3以及微處理器信號處理單元4 (微波發射和接收單元接口 46以及微處理器信號處 理單元接口 47)可以做得小於第二傳統示例的數據處理終端系統中的微波發射和接收單 元17以及微處理器信號處理單元18 (微波發射和接收單元接口 73以及微處理器信號處理 單元接口 74)。這樣，可以在第二實施例的數據處理終端系統中實現小型化。在第二實施例的數據處理終端系統中，微波發射和接收單元接口 46以及微處理 器信號處理單元接口 47不需要包含接收數據緩衝電路、發射數據緩衝電路、以及定時調整 電路。由於這一原因，第二實施例的數據處理終端系統的功耗可以低於第二傳統示例的數 據處理終端系統。這樣，可以在第二實施例的數據處理終端系統中實現低功耗。在第二實施例的數據處理終端系統中，微波發射和接收單元3以及微處理器信號處理單元4 (微波發射和接收單元接口 46以及微處理器信號處理單元接口 47)不需要包含 接收數據緩衝電路、發射數據緩衝電路、以及定時調整電路。由於這一原因，微波發射和接 收單元3以及微處理器信號處理單元4 (微波發射和接收單元接口 46以及微處理器信號處 理單元接口 47)在發射和接收信號時(輸入和輸出)生成的熱量可以小於第二傳統示例的 數據處理終端系統中微波發射和接收單元17以及微處理器信號處理單元18 (微波發射和 接收單元接口 73以及微處理器信號處理單元接口 74)生成的熱量。這樣，可以在第二實施例的數據處理終端系統中可以實現發熱降低。 在第二實施例的數據處理終端系統中，微波發射和接收單元3以及微處理器信號 處理單元4 (微波發射和接收單元接口 46以及微處理器信號處理單元接口 47)不需要包含 接收數據緩衝電路、發射數據緩衝電路、以及定時調整電路。由於這一原因，在第二實施例 的數據處理終端系統中，微波發射和接收單元3以及微處理器信號處理單元4 (微波發射和 接收單元接口 46以及微處理器信號處理單元接口 47)的製造成本低於第二傳統示例的數 據處理終端系統中微波發射和接收單元17以及微處理器信號處理單元18 (微波發射和接 收單元接口 73以及微處理器信號處理單元接口 74)的製造成本。這樣，在第二實施例的數 據處理終端系統中可以實現成本降低。在第二傳統示例的數據處理終端系統中，定時調整過程可能導致傳輸延遲和吞吐 量降低。在第二實施例的數據處理終端系統中，如上所述，第二傳統示例的數據處理終端系 統中所執行的定時調整過程不是必需的。同樣，A/D轉換器24-1和24-2、解碼器(DEC) 71、 D/A轉換器25-1和25-2、編碼器(ENC) 72、微波發射和接收單元接口 46、微處理器信號處理 單元接口 47、以及微處理器信號處理電路(CPU) 48以與來自解調器(DEM) 22的接收符號時 鍾同步的定時操作。由於這一原因，在第二傳統示例的數據處理終端系統中防止了吞吐量 減小。可以以這樣的方式來配置第二實施例的數據處理終端系統可以附上及拆除微波 發射和接收單元3。當第一實施例的數據處理終端系統被用作數據處理終端以便執行通用 數據處理時，不使用發射和接收裝置(微波發射和接收單元3)的功能。由於這一原因，用 戶可以將微波發射和接收單元3與微處理器信號處理單元4分離，並且將第二實施例的數 據處理終端系統用作只具有微處理器信號處理單元4的功能的數據處理終端。因此，在第 二實施例的數據處理終端系統中，改進了用作數據處理終端時的便攜性。在第二實施例的數據處理終端系統中，可以分離為硬體部分(微波發射和接收單 元3)和軟體部分(微處理器信號處理單元4)。因此，可以單獨替換硬體和軟體部分。在第 二實施例的數據處理終端系統中，當基於硬體的規範(例如，無線頻率)改變時，只需要替 換硬體部分(微波發射和接收單元3)。因此，第二實施例的數據處理終端系統在經濟效率 方面優越，因為在規範改變時其不必單獨準備一套裝置。這樣，在第二實施例的數據處理終端系統中，改進了實用性(便攜性、經濟效率)。另外，在第二實施例的數據處理終端系統中，調製和解調處理單元82在接收時將 來自高頻處理單元21的作為調製波信號的接收中頻信號(接收IF信號)轉換為接收數 據，並且將轉換後的接收數據輸出到微處理器信號處理單元4。調製和解調處理單元82在 發射時將來自微處理器信號處理單元4的發射數據轉換為發射中頻信號(發射IF信號) 作為發射調製波信號，並且將轉換後的發射IF信號輸出到高頻處理單元21。然而，本發明 並不限於前述形式。也就是說，調製和解調處理單元82還可以在接收時將來自高頻處理單 元21的作為接收調製波信號的接收RF信號轉換為接收數據，並且將轉換後的接收數據輸 出到微處理器信號處理單元4 ；並且在發射時將來自微處理器信號處理單元4的發射數據 轉換為發射RF信號作為發射調製波信號，並且將轉換後的發射RF信號輸出到高頻處理單 元21。在這種情形中，在本發明第二實施例的數據處理終端系統的修改中，如圖11所示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。解調器(DEM) 22將來自帶通濾波器(BPF) 54的接收RF信號轉換為接收模擬BB信 號(模擬I信號和模擬Q信號)，並且將轉換後的接收模擬BB信號輸出到A/D轉換器24-1 和 24-1。解調器(DEM) 22的接收符號時鐘再現電路生成(再現)接收符號時鐘，該時鐘的 頻率比接收模擬BB信號上疊加的接收符號頻率大η倍(η是整數)，並且將所生成(再現) 的接收符號時鐘輸出到A/D轉換器24-1和24-1、解碼器(DEC) 71、D/A轉換器25_1和25_1、 編碼器(ENC) 72、微波發射和接收單元接口 46、微處理器信號處理單元接口 47、以及微處理 器信號處理電路(CPU) 48。調製器(MOD) 23將發射模擬BB信號(模擬I信號和模擬Q信號)轉換為發射RF 信號，並且將轉換後的發射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。第三實施例圖4示出了使用微波波段正交幅度調製波的數據處理終端系統的配置，作為本發 明第三實施例的數據處理終端系統。在第三實施例的數據處理終端系統中，除了第一實施 例的效果之外，還實現了第二實施例的效果。在第三實施例中，省略與前面重複的描述。第三實施例的數據處理終端系統具有連接到網絡的天線51、微波發射和接收單元 5、以及微處理器信號處理單元6。天線51與微波發射和接收單元5是發射和接收裝置(通 信裝置)。微處理器信號處理單元6是數據處理終端。換言之，第三實施例的數據處理終端 系統具有微波發射和接收單元5以及微處理器信號處理單元6，而不是第一實施例的數據 處理終端系統中的微波發射和接收單元1以及微處理器信號處理單元2。微波發射和接收單元5具有高頻處理單元21、以及調製和解調處理單元83。高頻 處理單元21與第一實施例中的高頻處理單元21相同(見圖2)。調製和解調處理單元83具有解調器(DEM) 22、調製器(MOD) 23、以及基帶處理單 元。基帶處理單元具有模數(A/D)轉換器24-1和24-2、數模(D/A)轉換器25_1和25_2、 以及微波發射和接收單元接口(I/F)31。解調器(DEM) 22、調製器(MOD) 23、A/D轉換器24_1 和24-2、以及D/A轉換器25-1和25-2與第一實施例中相同(見圖2)。換言之，調製和解 調處理單元83具有微波發射和接收單元接口 31，而不是第一實施例中的調製和解調處理 單元81的時鐘發生器27以及微波發射和接收單元接口 28。 微處理器信號處理單元6具有微處理器信號處理單元接口(I/F) 34、以及微處理器信號處理電路(CPU) 26。微處理器信號處理電路(CPU) 26與第一實施例中的微處理器信 號處理電路(CPU) 26相同(見圖2)。即，微處理器信號處理單元6具有微處理器信號處理 單元接口 34，而不是第一實施例中微處理器信號處理單元2的微處理器信號處理單元接口 29和時鐘發生器30。微處理器信號處理單元6還具有時鐘發生器(未示出)。可以以這樣的方式來配置第三實施例的數據處理終端系統能夠向/從微處理器 信號處理單元6中附上/拆除微波發射和接收單元5。即使在微波發射和接收單元5與微 處理器信號處理單元6分離時，微處理器信號處理電路(CPU) 26也能與來自微處理器信號 處理單元6的時鐘發生器的時鐘相同步地執行存儲器中存儲的多個程序中不使用微波發射和接收功能的通用程序(例如，電子表格處理和字處理)(未示出)，以執行通用數據處理 (只使用數據處理終端的功能的處理)。換言之，用戶可以將第三實施例的數據處理終端系 統用作只具有微處理器信號處理單元6的功能的數據處理終端。調製和解調處理單元83的解調器(DEM) 22具有載波再現電路(未示出)和接收 符號時鐘再現電路(未示出)。調製和解調處理單元83的解調器(DEM) 22的載波再現電路 與第一實施例中調製和解調處理單元81的解調器(DEM) 22的載波再現電路相同。
解調器(DEM) 22的接收符號時鐘再現電路與第一實施例中調製和解調處理單元 81的解調器(DEM) 22的接收符號時鐘再現電路具有不同的接收符號時鐘輸出目的地。接收 符號時鐘再現電路生成(再現)接收符號時鐘，該時鐘的頻率比疊加在接收模擬BB信號上 的接收符號頻率大η倍(η是整數)，並且將所生成(再現)的接收符號時鐘輸出到A/D轉 換器24-1和24-2、D/A轉換器25_1和25_2、微波發射和接收單元接口 31、微處理器信號處 理單元接口 34、以及微處理器信號處理電路(CPU) 26。A/D轉換器24-1和24-2以與接收符號時鐘同步的採樣時鐘，對來自解調器 (DEM) 22的模擬I信號和模擬Q信號執行採樣，生成(轉換為)與採樣時由模擬I信號和模 擬Q信號示出的的載波幅度相對應的數字同相分量信號(數字I信號)和數字正交分量信 號(數字Q信號)作為接收數字基帶信號(接收數字BB信號)，並且將所生成(轉換)的 接收數字BB信號輸出到微波發射和接收單元接口 31。微波發射和接收單元接口 31具有轉換電路(未示出)。微波發射和接收單元接口 31的轉換電路的功能與第一實施例中調製和解調處理單元81的微波發射和接收單元接口 28的轉換電路的功能相同。微波發射和接收單元接口 31在接收時，與來自解調器(DEM) 22的接收符號時鐘相 同步地對來自A/D轉換器24-1和24-2的接收數字BB信號(數字I信號和數字Q信號) 執行信號電平轉換過程以及並行位轉換過程，並且與接收符號時鐘相同步地將處理過的接 收數字BB信號(數字I信號和數字Q信號)輸出到微處理器信號處理單元6。微波發射和接收單元接口 31在發射時，與來自解調器(DEM) 22的接收符號時鐘相 同步地對來自微處理器信號處理單元6(微處理器信號處理單元接口 34)的作為發射數字 基帶信號(發射數字BB信號)的數字I信號和數字Q信號執行信號電平轉換過程以及並 行位轉換過程，並且與接收符號時鐘相同步地將處理的發射數字BB信號(數字I信號和數 字Q信號)輸出到D/A轉換器25-1和25-2。微處理器信號處理單元接口 34基於微波發射和接收單元5是否被附加到微處理 器信號處理單元6，來切換輸出到微處理器信號處理電路(CPU) 26的時鐘源。當微波發射和接收單元5被附加到微處理器信號處理單元6時，微處理器信號 處理單元接口 34將來自解調器(DEM) 22的接收符號時鐘輸出到微處理器信號處理電路 (CPU) 26。此時，微處理器信號處理單元接口 34控制時鐘發生器，從而來自微處理器信號處 理單元6的時鐘發生器的時鐘不被輸出到微處理器信號處理電路(CPU) 26。微處理器信號處理單元接口 34具有轉換電路(未示出)。微處理器信號處理單元 接口 34的轉換電路的功能與第一實施例中微處理器信號處理單元2的微波發射和接收單 元接口 29中的轉換電路的功能相同。微處理器信號處理單元接口 34的轉換電路在接收時，與來自解調器(DEM) 22的接收符號時鐘相同步地對來自微波發射和接收單元5(微波發射和接收單元接口 31)的數字 BB信號(數字I信號和數字Q信號)執行信號電平轉換過程和並行位轉換過程，並且與接 收符號時鐘相同步地將處理過的接收數字BB信號(數字I信號和數字Q信號)輸出到微 處理器信號處理電路(CPU) 26。微處理器信號處理單元接口 34的轉換電路在發射時，與來自解調器(DEM) 22的接 收符號時鐘相同步地對來自微處理器信號處理電路(CPU) 26的發射數字BB信號(數字I 信號和數字Q信號)執行信號電平轉換過程和並行位轉換過程，並且與接收符號時鐘相同 步地將處理過的發射數字BB信號(數字I信號和數字Q信號)輸出到微波發射和接收單 元接口 31。接著，將描述在第三實施例的數據處理終端系統接收信號時的操作。省略與第一 實施例重複的操作的描述。在解調器(DEM) 22中，來自帶通濾波器(BPF) 56的接收IF信號被轉換為作為接收 模擬BB信號的模擬I信號和模擬Q信號，然後被輸出到A/D轉換器24-1和24_2。解調器 (DEM) 22的接收符號時鐘再現電路再現接收符號時鐘(該時鐘與接收模擬BB信號中包含 的接收符號的頻率同步)，然後再現的接收符號時鐘被輸出到A/D轉換器24-1和24-2、D/ A轉換器25-1和25-2、微波發射和接收單元接口 31、微處理器信號處理單元接口 34、以及 微處理器信號處理電路(CPU) 26。在A/D轉換器24-1和24-2中，利用與接收符號時鐘同步的採樣時鐘，對來自解調 器(DEM) 22的模擬I信號和模擬Q信號採樣，並且被採樣的模擬I信號和模擬Q信號被轉 換為數字I信號和數字Q信號作為接收數字BB信號，然後與接收符號時鐘相同步地輸出到 微波發射和接收單元接口 31。在微波發射和接收單元接口 31的轉換電路中，來自A/D轉換器24-1和24-2的接 收數字BB信號(數字I信號和數字Q信號)經歷了與來自解調器(DEM) 22的接收符號時 鍾同步地信號電平轉換過程以及並行位轉換過程，並且與接收符號時鐘相同步地輸出到微 處理器信號處理單元接口 34。在微處理器信號處理單元接口 34的轉換電路中，來自微波發射和接收單元接口 31的接收數字BB信號(數字I信號和數字Q信號)經歷了與來自解調器(DEM) 22的接收 符號時鐘同步地信號電平轉換過程以及並行位轉換過程，並且與接收符號時鐘相同步地輸 出到微處理器信號處理電路(CPU) 26。基於微處理器信號處理電路(CPU) 26所執行的通信處理程序，來自微處理器信號 處理單元接口 34的接收數字BB信號(數字I信號和數字Q信號)經歷了與來自解調器 (DEM) 22的接收符號時鐘同步地糾錯過程、解碼過程、標識數據去除過程、傅立葉變換、以及 數字波形整形處理，並且被轉換為接收數據。微處理器信號處理電路(CPU)26基於應用程 序(例如，電子郵件處理程序)來處理接收數據。接著，將描述在第三實施例中的數據處理終端系統發射信號時的操作。省略與第一實施例重複的操作的描述。在基於應用程式(例如，電子郵件處理程序)生成發射數據之後，微處理器信號處 理電路(CPU) 26基於通信處理程序，與來自解調器(DEM) 22的接收符號時鐘同步地對發射 數據執行用於糾錯的冗餘數據添加過程、編碼過程、標識數據添加過程、反傅立葉變換、以及數字波形整形處理，以將發射數據轉換為發射數字BB信號(數字I信號和數字Q信號)，並且與接收符號時鐘相同步地將轉換後的發射數字BB信號輸出到微處理器信號處理單元 接口 34。在微處理器信號處理單元接口 34的轉換電路中，來自微處理器信號處理電路 (CPU) 26的發射數字BB信號(數字I信號和數字Q信號)經歷與來自解調器(DEM) 22的接 收符號時鐘同步地信號電平轉換過程以及並行位轉換過程，並且與接收符號時鐘相同步地 輸出到微波發射和接收單元接口 31。在微波發射和接收單元接口 31的轉換電路中，來自微處理器信號處理單元接口 34的發射數字BB信號(數字I信號和數字Q信號)經歷了與來自解調器(DEM) 22的接收 符號時鐘同步地信號電平轉換過程以及並行位轉換過程，並且與接收符號時鐘相同步地輸 出到D/A轉換器25-1和25-2。在D/A轉換器25-1和25_2中，來自微波發射和接收單元接口 31的發射數字BB 信號(數字I信號和數字Q信號)與來自解調器(DEM) 22的接收符號時鐘相同步地被轉換 為發射模擬BB信號(模擬I信號和模擬Q信號)，並且與接收符號時鐘相同步地輸出到調 制器(MOD) 23。在調製器(MOD) 23中，發射模擬BB信號(來自D/A轉換器25_1和25_2的模擬I 信號和模擬Q信號)被轉換為發射IF信號，然後被輸出到帶通濾波器(BPF)62。在第三實施例的數據處理終端系統中，A/D轉換器24-1和24-2、解碼器(DEC) 71、 D/A轉換器25-1和25-2、微波發射和接收單元接口 31、微處理器信號處理單元接口 34、以 及微處理器信號處理電路(CPU) 26以與來自解調器(DEM) 22的接收符號時鐘同步的定時操 作。由於這一原因，在第三實施例的數據處理終端系統中，在第二傳統示例以及第一實施例 的數據處理終端系統中所執行的定時調整過程不是必需的。因此，在第三實施例的數據處 理終端系統中，與定時調整過程相關的接收數據緩衝電路、發射數據緩衝電路、定時調整電 路、監控數據(信號)的功能、以及中斷電路都不是必需的。這樣，第三實施例的數據處理 終端系統除了第一實施例的效果之外還實現了第二實施例的效果。另外，在第三實施例的數據處理終端系統中，調製和解調處理單元83在接收時將 來自高頻處理單元21的作為接收調製波信號的接收中頻信號(接收IF信號)轉換為接收 數字BB信號，以輸出到微處理器信號處理單元6。調製和解調處理單元83在發射時將來 自微處理器信號處理單元6的發射數字BB信號轉換為發射中頻信號(發射IF信號)作為 發射調製波信號，以輸出到高頻處理單元21。然而，本發明並不限於前述形式。也就是說， 調製和解調處理單元83還可以在接收時將來自高頻處理單元21的作為接收調製波信號的 接收RF信號轉換為接收數字BB信號，並且輸出到微處理器信號處理單元6 ；並且在發射時 將來自微處理器信號處理單元6的發射數字BB信號轉換為發射RF信號作為發射調製波信 號，並且將轉換後的發射RF信號輸出到高頻處理單元21。在這種情形中，在本發明第三實施例的數據處理終端系統的修改中，如圖12所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。解調器(DEM) 22將來自帶通濾波器(BPF) 54的接收RF信號轉換為接收模擬BB信 號(模擬I信號和模擬Q信號)，並且將轉換後的接收模擬BB信號輸出到A/D轉換器24-1和 24-1。解調器(DEM) 22的接收符號時鐘再現電路生成(再現)接收符號時鐘，該時鐘的 頻率比接收模擬BB信號上疊加的接收符號頻率大η倍(η是整數)，並且將所生成(再現) 的接收符號時鐘輸出到A/D轉換器24-1和24-1、D/A轉換器25-1和25_1、編碼器(ENC) 72、 微波發射和接收單元接口 31、微處理器信號處理單元接口 34、以及微處理器信號處理電路 (CPU)26。調製器(MOD) 23將發射模擬BB信號(模擬I信號和模擬Q信號)轉 換為發射RF 信號，並且將轉換後的發射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。第四實施例圖5示出了使用微波波段正交幅度調製波的數據處理終端系統的配置，作為本發 明第四實施例的數據處理終端系統。在第四實施例的數據處理終端系統中，除了第三實施 例的效果之外，還可以根據符號時鐘接收側的應用來生成與接收符號時鐘同步的符號時 鍾。在第四實施例中，省略與前面重複的描述。第四實施例的數據處理終端系統具有連接到網絡的天線51、微波發射和接收單元 7、以及微處理器信號處理單元6。天線51與微波發射和接收單元7是發射和接收裝置(通 信裝置)。微處理器信號處理單元6是數據處理終端。即，第四實施例的數據處理終端系統 具有微波發射和接收單元7，而不是第三實施例的數據處理終端系統中的微波發射和接收 單元5。以這樣的方式來配置第四實施例的數據處理終端系統能夠向/從微波發射和接 收單元7中附上/拆除微處理器信號處理單元6。在微波發射和接收單元7與微處理器信 號處理單元6分離時，用戶可以將第四實施例的數據處理終端系統用作只具有微處理器信 號處理單元6的功能的數據處理終端。微波發射和接收單元7具有高頻處理單元21以及調製和解調處理單元84。高頻 處理單元21與第一實施例的高頻處理單元21相同(見圖2)。調製和解調處理單元84具有解調器(DEM) 22、調製器(MOD) 23、以及基帶處理單 元。基帶處理單元具有模數(A/D)轉換器24-1和24-2、數模(D/A)轉換器25_1和25_2、 微波發射和接收單元接口(I/F)31以及時鐘發生器(CLOCK GEN) 35。解調器(DEM) 22、調製 器(MOD) 23、A/D轉換器24-1和24_2、D/A轉換器25_1和25_2、以及微波發射和接收單元 接口 31與第三實施例中相同(見圖4)。即，調製和解調處理單元84除了第三實施例中調 制和解調處理單元83的配置之外還具有時鐘發生器35。調製和解調處理單元84的解調器(DEM) 22具有載波再現電路(未示出)和接收 符號時鐘再現電路(未示出)。調製和解調處理單元84的解調器(DEM) 22的載波再現電路 與第一實施例中調製和解調處理單元81的解調器(DEM) 22的載波再現電路相同。解調器(DEM) 22的接收符號時鐘再現電路與第三實施例中調製和解調處理單元 83的解調器(DEM) 22的接收符號時鐘再現電路具有不同的接收符號時鐘輸出目的地。接收 符號時鐘再現電路生成(再現)接收符號時鐘，該時鐘的頻率比疊加在接收模擬BB信號上 的接收符號頻率大η倍(η是整數)，並且將所生成(再現)的接收符號時鐘輸出到時鐘發 生器35。作為時鐘發生器35，可以使用分頻器電路和PLL(鎖相環)電路。基於來自解調器(DEM) 22的接收符號時鐘，時鐘發生器35生成多個次級接收符號時鐘，並且將所生成的 次級接收符號時鐘輸出到A/D轉換器24-1和24-2、D/A轉換器25_1和25_2、微波發射和 接收單元接口 31、微處理器信號處理單元接口 34、以及微處理器信號處理電路(CPU) 26。雖 然次級接收符號時鐘與接收符號時鐘同步，但是次級接收符號時鐘具有不同於接收符號時 鐘的頻率的多個頻率。當A/D轉換器24-1和24_2執行4倍過採樣(η = 4)以將接收模擬BB信號轉換 為接收數字BB信號時，時鐘發生器35生成頻率比接收符號頻率大4倍的次級接收符號時 鍾，並且將所生成的次級接收符號時鐘輸出到A/D轉換器24-1和24-2。當在D/A轉換器 25-1和25-2將發射數字BB信號轉換為發射模擬BB信號時所使用的發射符號頻率是接收 符號時鐘頻率的十分之一時，時鐘發生器35生成頻率是接收符號頻率十分之一的次級接 收符號時鐘，並且將所生成的次級接收符號時鐘輸出到D/A轉換器25-1和25-2。這樣，在 第四實施例的數據處理終端系統中，除了第三實施例的效果之外，還可以根據次級接收符 號時鐘的接收側的應用，來生成與接收符號時鐘同步的次級接收符號時鐘。接著，將描述在第四實施例的數據處理終端系統接收信號時的操作。省略與第三 實施例重複的操作的描述。在解調器(DEM) 22中，來自帶通濾波器(BPF) 56的接收IF信號被轉換為作為接收 模擬BB信號的模擬I信號和模擬Q信號，然後被輸出到A/D轉換器24-1和24_2。解調器 (DEM) 22的接收符號時鐘再現電路再現初級接收符號時鐘(該時鐘具有接收模擬BB信號中 包含的接收符號的頻率)，然後再現的初級接收符號時鐘被輸出到時鐘發生器35。時鐘發 生器35輸入初級接收符號時鐘，生成多個次級接收符號時鐘，並且將所生成的次級符號時 鍾輸出到A/D轉換器24-1和24-2、D/A轉換器25-1和25_2、微波發射和接收單元接口 31、 微處理器信號處理單元接口 34、以及微處理器信號處理電路(CPU) 26。在A/D轉換器24-1和24_2中，利用與來自時鐘發生器35的次級接收符號時鐘同 步的採樣時鐘，對來自解調器(DEM) 22的模擬I信號和模擬Q信號採樣，並且被採樣的模擬 I信號和模擬Q信號被轉換為數字I信號和數字Q信號作為接收數字BB信號，然後被輸出 到微波發射和接收單元接口 31。在微波發射和接收單元接口 31的轉換電路中，來自A/D轉換器24-1和24_2的接 收數字BB信號(數字I信號和數字Q信號)經歷了與來自時鐘發生器35的次級接收符號 時鐘同步地信號電平轉換過程以及並行位轉換過程，然後與次級接收符號時鐘同步地輸出 到微處理器信號處理單元接口 34。在微處理器信號處理單元接口 34的轉換電路中，來自微波發射和接收單元接口 31的接收數字BB信號(數字I信號和數字Q信號)經歷了與來自時鐘發生器35的次級接 收符號時鐘同步地信號電平轉換過程以及並行位轉換過程，然後與次級接收符號時鐘同步 地輸出到微處理器信號處理電路(CPU) 26。在微處理器信號處理電路(CPU) 26所執行的通信處理程序中，來自微處理器信號 處理單元接口 34的接收數字BB信號(數字I信號和數字Q信號)經歷了與來自時鐘發生 器35的次級接收符號時鐘同步地糾錯過程、解碼過程、標識數據去除過程、傅立葉變換、以 及數字波形整形處理，然後與次級接收符號時鐘同步地轉換為接收數據。微處理器信號處 理電路(CPU) 26基於應用程式(例如，電子郵件處理程序)來處理接收數據。
接著，將描述在第四實施例中的數據處理終端系統發射信號時的操作。省略與第 三實施例重複的操作的描述。在基於應用程式(例如，電子郵件處理程序)生成發射數據之後，微處理器信號處 理電路(CPU) 26基於通信處理程序，與來自時鐘發生器35的次級接收符號時鐘同步地對發 射數據執行用於糾錯的冗餘數據添加過程、編碼過程、標識數據添加過程、反傅立葉變換、 以及數字波形整形處理，將發射數據轉換為發射數字BB信號(數字I信號和數字Q信號)； 並且將轉換後的發射數字BB信號輸出到微處理器信號處理單元接口 34。在微處理器信號處理單元接口 34的轉換電路中，來自微處理器信號處理電路 (CPU) 26的發射數字BB信號(數字I信號和數字Q信號)經歷與來自時鐘發生器35的次 級接收符號時鐘同步地信號電平轉換過程以及並行位轉換過程，然後與次級接收符號時鐘 同步地輸出到微波發射和接收單元接口 31。
在微波發射和接收單元接口 31的轉換電路中，來自微處理器信號處理單元接口 34的發射數字BB信號(數字I信號和數字Q信號)經歷了與來自時鐘發生器35的次級接 收符號時鐘同步地信號電平轉換過程以及並行位轉換過程，然後與次級接收符號時鐘同步 地輸出到D/A轉換器25-1和25-2。在D/A轉換器25-1和25_2中，來自微波發射和接收單元接口 31的發射數字BB 信號(數字I信號和數字Q信號)與來自時鐘發生器35的次級接收符號時鐘相同步地被 轉換為發射模擬BB信號(模擬I信號和模擬Q信號)，然後被輸出到調製器(M0D)23。在調製器(MOD) 23中，發射模擬BB信號(來自D/A轉換器25_1和25_2的模擬I 信號和模擬Q信號)被轉換為發射IF信號，然後被輸出到帶通濾波器(BPF)62。在第四實施例的數據處理終端系統中，除了第三實施例的效果之外，還可以根據 次級接收符號時鐘接收側的應用來生成與接收符號時鐘同步的次級接收符號時鐘。另外，在第四實施例的數據處理終端系統中，調製和解調處理單元84在接收時將 來自高頻處理單元21的作為接收調製波信號的接收中頻信號(接收IF信號)轉換為接 收數字BB信號，並且將轉換後的接收數字BB信號輸出到微處理器信號處理單元6 ；在發射 時，將來自微處理器信號處理單元6的發射數字BB信號轉換為發射中頻信號(發射IF信 號)作為發射調製波信號，並且將轉換後的發射IF信號輸出到高頻處理單元21。然而，本 發明並不限於前述形式。也就是說，調製和解調處理單元84還可以在接收時將來自高頻處 理單元21的作為接收調製波信號的接收RF信號轉換為接收數字BB信號，並且將轉換後的 接收數字BB信號輸出到微處理器信號處理單元6 ；並且在發射時將來自微處理器信號處理 單元6的發射數字BB信號轉換為發射RF信號，並且將轉換後的發射RF信號輸出到高頻處 理單元21。在這種情形中，在本發明第四實施例的數據處理終端系統的修改中，如圖13所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。解調器(DEM) 22將來自帶通濾波器(BPF) 54的接收RF信號轉換為接收模擬BB信 號(模擬I信號和模擬Q信號)，並且將轉換後的接收模擬BB信號輸出到A/D轉換器24-1 和 24-1。解調器(DEM) 22的接收符號時鐘再現電路生成(再現)接收符號時鐘，該時鐘的頻率比接收模擬BB信號上疊加的接收符號頻率大η倍(η是整數)，並且將所生成(再現)的接收符號時鐘輸出到時鐘發生器35。A/D轉換器24-1和24-1、D/A轉換器25-1和25-1、 微波發射和接收單元接口 31、微處理器信號處理單元接口 34、以及微處理器信號處理電路 (CPU) 26與來自時鐘發生器35的次級接收符號時鐘相同步地操作。調製器(MOD) 23將發射模擬BB信號(模擬I信號和模擬Q信號)轉換為發射RF 信號；並且將轉換後的發射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。或者，在本發明第四實施例的數據處理終端系統中，如圖18所示，第四實施例的 數據處理終端系統可以應用於第二實施例的數據處理終端系統。第四實施例的數據處理終端系統具有第二實施例中的微處理器信號處理單元4， 而不是微處理器信號處理單元6。如上所述，微處理器信號處理單元4具有微處理器信號處 理單元接口 47以及微處理器信號處理電路(CPU)48。在第四實施例的數據處理終端系統 中，微波發射和接收單元7具有調製和解調處理單元84 』，而不是調製和解調處理單元84。 調製和解調處理單元84'具有解調器(DEM) 22、調製器(MOD) 23、以及基帶處理單元。基帶 處理單元具有A/D轉換器24-1和24-1、D/A轉換器25_1和25_1、解碼器(DEC) 71、編碼器 (ENC) 72、微波發射和接收單元接口 46、以及時鐘發生器35。這種情形中，時鐘發生器35基於來自解調器(DEM) 22的初級接收符號時鐘來生成 次級接收符號時鐘，並且將所生成的次級接收符號時鐘輸出到A/D轉換器24-1和24-l、D/ A轉換器25-1和25-1、解碼器(DEC)71、編碼器(ENC) 72、微波發射和接收單元接口 46、微處 理器信號處理單元接口 47、以及微處理器信號處理電路(CPU)48，它們是次級接收符號時 鐘的接收側。A/D轉換器24-1和24-1、D/A轉換器25-1和25_1、解碼器(DEC) 71、編碼器 (ENC) 72、微波發射和接收單元接口 46、微處理器信號處理單元接口 47、以及微處理器信號 處理電路(CPU)48與來自時鐘發生器35的次級接收符號時鐘相同步地操作。同樣，在第四實施例的數據處理終端系統中，調製和解調處理單元84'在接收時 將來自高頻處理單元21的作為接收調製波信號的接收中頻信號(接收IF信號)轉換為接 收數據，並且將轉換後的接收數據輸出到微處理器信號處理單元4 ；在發射時將來自微處 理器信號處理單元4的發射數據轉換為發射中頻信號(發射IF信號)作為發射調製波信 號，並且將轉換後的發射IF信號輸出到高頻處理單元21。然而，本發明並不限於前述形式。 也就是說，調製和解調處理單元84'還可以在接收時將來自高頻處理單元21的作為接收 調製波信號的接收RF信號轉換為接收數據，並且將轉換後的接收數據輸出到微處理器信 號處理單元4 ；並且在發射時將來自微處理器信號處理單元4的發射數據轉換為發射RF信 號作為發射調製波信號，並且將轉換後的發射RF信號輸出到高頻處理單元21。在這種情形中，在本發明第四實施例的數據處理終端系統的修改中，如圖23所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。解調器(DEM) 22將來自帶通濾波器(BPF) 54的接收RF信號轉換為接收模擬BB信 號(模擬I信號和模擬Q信號)，並且將轉換後的接收模擬BB信號輸出到A/D轉換器24-1 和 24-1。解調器(DEM) 22的接收符號時鐘再現電路生成(再現)初級接收符號時鐘，該時 鐘的頻率是接收模擬BB信號上疊加的接收符號頻率的η倍(η是整數)，並且將所生成(再現)的初級接收符號時鐘輸出到時鐘發生器35。A/D轉換器24-1和24-1、D/A轉換器25-1和25-1、解碼器(DEC)71、編碼器(ENC) 72、微波發射和接收單元接口 46、微處理器信號處理 單元接口 47、以及微處理器信號處理電路(CPU) 48與來自時鐘發生器35的次級接收符號時 鐘相同步地操作。調製器(MOD) 23將發射模擬BB信號(模擬I信號和模擬Q信號)轉換為發射RF 信號；並且將轉換後的發射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。第五實施例圖6示出了使用微波波段正交幅度調製波的數據處理終端系統的配置，作為本發 明第五實施例的數據處理終端系統。在第五實施例的數據處理終端系統中，除了第三施例 的效果之外，即使不從微波發射和接收單元向微處理器信號處理單元輸出接收符號時鐘， 微處理器信號處理電路(CPU)在所有時間都操作，而不需要切換輸出到微處理器信號處理 單元中微處理器信號處理電路(CPU)的時鐘源。在第五實施例中，省略與前面重複的描述。第五實施例的數據處理終端系統具有連接到網絡的天線51、微波發射和接收單元 9、以及微處理器信號處理單元10。天線51與微波發射和接收單元9是發射和接收裝置(通 信裝置)。微處理器信號處理單元10是數據處理終端。即，在第三實施例的數據處理終端 系統中，提供了微波發射和接收單元9以及微處理器信號處理單元10，而不是第三實施例 的數據處理終端系統中的微波發射和接收單元5以及微處理器信號處理單元6。微波發射和接收單元9具有高頻處理單元21、以及調製和解調處理單元85。高頻 處理單元21與第一實施例中的高頻處理單元21相同(見圖2)。調製和解調處理單元85具有解調器(DEM) 22、調製器(MOD) 23、以及基帶處理單 元。基帶處理單元具有模數(A/D)轉換器24-1和24-2、數模(D/A)轉換器25_1和25_2、 以及微波發射和接收單元接口(I/F)31。解調器(DEM) 22、調製器(MOD) 23、A/D轉換器24_1 和24-2、D/A轉換器25-1和25_2、以及微波發射和接收單元接口 31與第三實施例中相同 (見圖4)。微處理器信號處理單元10具有微處理器信號處理單元接口(I/F) 34、微處理器信 號處理電路(CPU) 26、以及時鐘發生器(CLOCK GEN) 36。微處理器信號處理單元接口 34、微 處理器信號處理電路26與第三實施例中相同(見圖4)。以這樣的方式來配置第五實施例的數據處理終端系統能夠向/從微處理器信號 處理單元10中附上/拆除微波發射和接收單元9。即使在微波發射和接收單元9與微處理 器信號處理單元10分離時，微處理器信號處理電路(CPU) 26也可以與來自時鐘發生器36 的時鐘(稍後描述)相同步地執行存儲器中存儲的多個程序中不使用微波發射和接收功能 的通用程序(例如，電子表格處理和字處理)(未示出)，並且與所述時鐘同步地執行通用數 據處理(只使用數據處理終端的功能的處理)。換言之，用戶可以將第五實施例的數據處理 終端系統用作只具有微處理器信號處理單元10的功能的數據處理終端。調製和解調處理單元85的解調器(DEM) 22具有載波再現電路(未示出)和接收 符號時鐘再現電路(未示出)。調製和解調處理單元85的解調器(DEM) 22的載波再現電路 與第一實施例中調製和解調處理單元81的解調器(DEM) 22的載波再現電路相同。解調器(DEM) 22的接收符號時鐘再現電路與第三實施例中調製和解調處理單元 83的解調器(DEM) 22的接收符號時鐘具有不同的接收符號時鐘輸出目的地。接收符號時鐘再現電路生成(再現)接收符號時鐘，該時鐘的頻率比疊加在接收模擬BB信號上的接收符 號頻率大η倍(η是整數)，並且將所生成(再現)的接收符號時鐘輸出到A/D轉換器24_1 和24-2、D/A轉換器25-1和25_2、微波發射和接收單元接口 31、微處理器信號處理單元接 口 34、以及時鐘發生器36。作為時鐘發生器36，可以使用分頻器電路和PLL(鎖相環)電路。時鐘發生器36 輸入來自解調器(DEM) 22的接收符號時鐘作為初級時鐘，並且PLL電路生成與初級時鐘同 步的次級時鐘，並將所生成的次級時鐘輸出到微處理器信號處理電路(CPU) 26。當沒有主時 鍾時，時鐘發生器36自振蕩，並且將次級時鐘輸出到微處理器信號處理電路(CPU) 26。接著，將描述在第五實施例的數據處理終端系統接收信號時的操作。省略與第三 實施例重複的操作的描述。在解調器(DEM) 22中，來自帶通濾波器(BPF) 56的接收IF信號被轉換為作為接收 模擬BB信號的模擬I信號和模擬Q信號，然後被輸出到A/D轉換器24-1和24_2。解調器 (DEM) 22的接收符號時鐘再現電路再現接收 符號時鐘(該時鐘與接收模擬BB信號中包含 的接收符號的頻率同步)，然後再現的接收符號時鐘被輸出到A/D轉換器24-1和24-2、D/A 轉換器25-1和25-2、微波發射和接收單元接口 31、微處理器信號處理單元接口 34、以及時 鍾發生器36。時鐘發生器36生成與來自解調器(DEM) 22的接收符號時鐘(初級時鐘)同 步的次級時鐘，並且將所生成的次級時鐘輸出到微處理器信號處理電路(CPU) 26。基於微處理器信號處理電路(CPU)26所執行的通信處理程序中，來自微處理器信 號處理單元接口 34的接收數字BB信號(數字I信號和數字Q信號)經歷了與來自時鐘發 生器36的次級時鐘同步地糾錯過程、解碼過程、標識數據去除過程、傅立葉變換、以及數字 波形整形處理，然後被轉換為接收數據。微處理器信號處理電路(CPU) 26基於應用程式(例 如，電子郵件處理程序)來處理接收數據。接著，將描述在第五實施例中的數據處理終端系統發射信號時的操作。省略與第 三實施例重複的操作的描述。在基於應用程式(例如，電子郵件處理程序)生成發射數據之後，微處理器信號處 理電路(CPU) 26基於通信處理程序，與來自時鐘發生器36的次級時鐘相同步地對發射數據 執行用於糾錯的冗餘數據添加過程、編碼過程、標識數據添加過程、反傅立葉變換、以及數 字波形整形處理，然後將處理過的發射數據轉換為發射數字BB信號(數字I信號和數字Q 信號)；並且與次級時鐘同步地將轉換後的發射數字BB信號輸出到微處理器信號處理單元 接口 34。在第五實施例的數據處理終端系統中，如果接收停止或者如果微波發射和接收單 元9與微處理器信號處理單元10因為某種原因而被分離，則微處理器信號處理單元10不 能輸入接收符號時鐘(初級時鐘)。即使在這種情形中，通過時鐘發生器36的PLL電路的 自振蕩，還是向微處理器信號處理電路(CPU) 26輸出次級時鐘。由於這一原因，即使在微波 發射和接收單元9被附加到微處理器信號處理單元10或者在微波發射和接收單元9與微 處理器信號處理單元10被分開時，微處理器信號處理電路(CPU) 26也以與來自時鐘發生器 36的次級時鐘同步的定時操作。這樣，除了第三實施例的效果之外，在第五實施例中，即使 在沒有從微波發射和接收單元9向微處理器信號處理單元10輸出接收符號時鐘，也不需要 切換輸出到微處理器信號處理單元10中的微處理器信號處理電路(CPU) 26的時鐘源，並且微處理器信號處理電路(CPU) 26在所有時間都操作。在該實施例中，時鐘發生器36向微處理器信號處理電路(CPU) 26提供與作為初級 時鐘的接收符號時鐘同步的次級時鐘。然而，時鐘發生器36可以向微處理器信號處理電路 (CPU) 26提供頻率與接收符號時鐘頻率不同的次級時鐘。因此，在第五實施例的數據處理終 端系統中，例如通過在低功率模式時降低微處理器信號處理電路(CPU) 26的操作頻率，可 以容易地改變操作頻率。另外，在第五實施例的數據處理終端系統中，調製和解調處理單元85在接收時將 來自高頻處理單元21的作為接收調製波信號的接收中頻信號(接收IF信號)轉換為接收 數字BB信號，並且將轉換後的接收數字BB信號輸出到微處理器信號處理單元10 ；在發射 時，將來自微處理器信號處理單元10的發射數字BB信號轉換為發射中頻信號(發射IF信 號)作為發射調製波信號，並且將轉換後的發射IF信號輸出到高頻處理單元21。然而，本 發明並不限於前述形式。也就是說，調製和解調處理單元85還可以在接收時將來自高頻處 理單元21的作為接收調製波信號的接收RF信號轉換為接收數字BB信號，並且將轉換後的 接收數字BB信號輸出到微處理器信號處理單元10 ；並且在發射時將來自微處理器信號處 理單元10的發射數字BB信號轉換為發射RF信號作為發射調製波信號，並且將轉換後的發 射RF信號輸出到高頻處理單元21。在這種情形中，在本發明第五實施例的數據處理終端系統的修改中，如圖14所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。解調器(DEM) 22將來自帶通濾波器(BPF) 54的接收RF信號轉換為接收模擬BB信 號(模擬I信號和模擬Q信號)，並且將轉換後的接收模擬BB信號輸出到A/D轉換器24-1 和 24-1。解調器(DEM) 22的接收符號時鐘再現電路生成(再現)接收符號時鐘，該時鐘的 頻率比接收模擬BB信號上疊加的接收符號頻率大η倍(η是整數)，並且將所生成(再現) 的接收符號時鐘輸出到A/D轉換器24-1和24-1、D/A轉換器25_1和25_1、微波發射和接 收單元接口 31、微處理器信號處理單元接口 34、以及時鐘發生器36。A/D轉換器24-1和 24-1、D/A轉換器25-1和25_1、微波發射和接收單元接口 31、微處理器信號處理單元接口 34、以及時鐘發生器36與來自解調器(DEM) 22的接收符號時鐘相同步地操作。微處理器信 號處理電路(CPU)48與來自時鐘發生器36的次級接收符號時鐘相同步地操作。調製器(MOD) 23將發射模擬BB信號(模擬I信號和模擬Q信號)轉換為發射RF 信號；並且將轉換後的發射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。另外，在本發明第五實施例的數據處理終端系統中，如圖19所示，第五實施例的 數據處理終端系統可以應用於第二實施例的數據處理終端系統。第五實施例的數據處理終端系統具有微處理器信號處理單元10'，而不是微處 理器信號處理單元10。微處理器信號處理單元10'具有第二實施例的微處理器信號處理 單元的微處理器信號處理單元接口 47以及微處理器信號處理電路(CPU)48、以及上述時 鍾發生器36。在第五實施例的數據處理終端系統中，微波發射和接收單元9具有調製和 解調處理單元85'，而不是調製和解調處理單元85調製和解調處理單元85'具有解調器 (DEM) 22、調製器(MOD) 23、以及基帶處理單元。基帶處理單元具有A/D轉換器24_1和24_1、D/A轉換器25-1和25-1、解碼器(DEC)71、編碼器(ENC) 72、以及微波發射和接收單元接口 46。這種情形中，解調器(DEM) 22的接收符號時鐘再現電路生成(再現)接收符號時 鍾，該時鐘的頻率比解調器(DEM) 22中生成的接收模擬BB信號上疊加的接收符號的頻率大 η (η是整數)倍，並且將所生成(再現)的接收符號時鐘輸出到A/D轉換器24_1和24_1、 D/A轉換器25-1和25-1、解碼器(DEC) 71、編碼器(ENC) 72、微波發射和接收單元接口 46、 微處理器信號處理單元接口 47、以及時鐘發生器36。A/D轉換器24-1和24-l、D/A轉換器 25-1和25-1、解碼器(DEC)71、編碼器(ENC) 72、微波發射和接收單元接口 46、微處理器信號 處理單元接口 47、以及時鐘發生器36與來自解調器(DEM) 22的接收符號時鐘相同步地操 作。微處理器信號處理電路(CPU)48與來自時鐘發生器36的次級接收符號時鐘相同步地 操作。同樣，在第五實施例的數據處理終端系統中，調製和解調處理單元85'在接收時 將來自高頻處理單元21的作為接收調製波信號的接收中頻信號(接收IF信號)轉換為接 收數據，並且將轉換後的接收數據輸出到微處理器信號處理單元10'；在發射時將來自微 處理器信號處理單元10'的發射數據轉換為發射中頻信號(發射IF信號)作為發射調製 波信號，並且將轉換後的發射IF 信號輸出到高頻處理單元21。然而，本發明並不限於前述 形式。也就是說，調製和解調處理單元85'還可以在接收時將來自高頻處理單元21的作為 接收調製波信號的接收RF信號轉換為接收數據，並且將轉換後的接收數據輸出到微處理 器信號處理單元10'；並且在發射時將來自微處理器信號處理單元10'的發射數據轉換為 發射RF信號作為發射調製波信號，並且將轉換後的發射RF信號輸出到高頻處理單元21。在這種情形中，在本發明第五實施例的數據處理終端系統的修改中，如圖24所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。解調器(DEM) 22將來自帶通濾波器(BPF) 54的接收RF信號轉換為接收模擬BB信 號(模擬I信號和模擬Q信號)，並且將轉換後的接收模擬BB信號輸出到A/D轉換器24-1 和 24-1。解調器(DEM) 22的接收符號時鐘再現電路生成(再現)接收符號時鐘，該時鐘的 頻率比接收模擬BB信號上疊加的接收符號頻率大η倍(η是整數)，並且將所生成(再現) 的接收符號時鐘輸出到A/D轉換器24-1和24-1、D/A轉換器25-1和25_1、解碼器(DEC) 71、 編碼器(ENC) 72、微波發射和接收單元接口 46、微處理器信號處理單元接口 47、以及時鐘 發生器36。A/D轉換器24-1和24-1、D/A轉換器25-1和25-1、解碼器(DEC)71、編碼器 (ENC) 72、微波發射和接收單元接口 46、微處理器信號處理單元接口 47、以及時鐘發生器36 與來自解調器(DEM) 22的接收符號時鐘相同步地操作。微處理器信號處理電路(CPU)48與 來自時鐘發生器36的次級接收符號時鐘相同步地操作。調製器(MOD) 23將發射模擬BB信號(模擬I信號和模擬Q信號)轉換為發射RF 信號；並且將轉換後的發射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。第六實施例圖7示出了使用微波波段正交幅度調製波的數據處理終端系統的配置，作為本發 明第六實施例的數據處理終端系統。在第六實施例的數據處理終端系統中，除了第四實施例的效果之外，還可以簡化用於再現載波的載波再現電路以及用於再現接收符號時鐘的接 收符號時鐘再現電路，並且可以改進所再現的載波以及接收符號時鐘的相位噪聲。在第六 實施例中，省略與前面重複的描述。第六實施例的數據處理終端系統具有連接到網絡的天線51、微波發射和接收單元 11、以及微處理器信號處理單元6。天線51與微波發射和接收單元11是發射和接收裝置 (通信裝置)。微處理器信號處理單元6是數據處理終端。即，第六實施例的數據處理終端 系統具有微波發射和接收單元11，而不是第四實施例的數據處理終端系統中的微波發射和 接收單元7。以這樣的方式來配置第六實施例的數據處理終端系統能夠向/從微處理器 信號處理單元6中附上/拆除微波發射和接收單元11。在微波發射和接收單元11與微處 理器信號處理單元6分離時，用戶可以將第六實施例的數據處理終端系統用作只具有微處 理器信號處理單元6的功能的數據處理終端。 微波發射和接收單元11具有高頻處理單元37以及調製和解調處理單元86。高頻處理單元37在接收時將天線51接收到的接收RF信號轉換為接收中頻信號 (接收IF信號)；並且將轉換後的接收IF信號輸出到調製和解調處理單元86。高頻處理 單元37在發射時將來自調製和解調處理單元86的發射IF信號轉換為發射RF信號，並且 將轉換後的發射RF信號通過天線51發射出去。調製和解調處理單元86在接收時將來自高頻處理單元37的接收IF信號轉換為 接收數字基帶信號(接收數字BB信號)，並且將轉換後的接收數字BB信號輸出到微處理器 信號處理單元6。調製和解調處理單元86在發射時將發射數字基帶信號(發射數字BB信 號)轉換為發射IF信號，並且將轉換後的發射IF信號輸出到高頻處理單元37。高頻處理單元37具有雙工器(DUP)52、低噪聲放大器(LNA) 53、帶通濾波器 (BPF) 54,56,60和62、變頻器(CONV) 40和61、本地振蕩器(OSC) 57和58、以及功率放大器 (PA) 59。雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54、56、60和62、變頻器 (CONV) 61、本地振蕩器(OSC) 57和58、以及功率放大器(PA) 59與第一實施例中相同(見圖 2)。即，高頻處理單元37具有變頻器(CONV) 40，而不是第一實施例中微波發射和接收單元 1的變頻器(CONV) 55。調製和解調處理單元86具有解調器(DEM) 38、調製器(MOD) 23、以及基帶處理單 元。基帶處理單元具有模數(A/D)轉換器24-1和24-2、數模(D/A)轉換器25_1和25_2、 微波發射和接收單元接口(I/F)31以及時鐘發生器(CLOCK GEN) 39。調製器(MOD) 23、A/D 轉換器24-1和24-2、D/A轉換器25_1和25_2、以及微波發射和接收單元接口 31與第四實 施例中相同(見圖5)。即，調製和解調處理單元86具有解調器(DEM) 38和時鐘發生器39， 而不是第四實施例中調製和解調處理單元84的解調器(DEM) 22和時鐘發生器35。變頻器(CONV) 40將由帶通濾波器(BPF) 54去除了多餘頻率分離的接收RF信號與 本地振蕩器(OSC) 57所生成的本地振蕩信號混合；將混合後的接收RF信號轉換為接收中頻 接收中頻信號(接收IF信號)；並且將轉換後的接收IF信號通過帶通濾波器(BPF) 56輸 出到調製和解調處理單元86的解調器(DEM) 38。變頻器(CONV) 40生成(提取)來自帶通濾波器(BPF) 54的接收RF信號上疊加的 參考相位信號，並且將所生成(提取)的參考相位信號輸出到時鐘發生器39。時鐘發生器39具有接收符號時鐘再現電路(未示出)。
基於來自變頻器(CONV)40的參考相位信號，時鐘發生器39生成(再現)接收符 號時鐘，該時鐘的頻率比接收符號頻率大η倍(η是整數)，並且將所生成(再現)的接收符 號時鐘輸出到A/D轉換器24-1和24-2、D/A轉換器25_1和25_2、微波發射和接收單元接 口 31、微處理器信號處理單元接口 34、以及微處理器信號處理電路(CPU) 26。接收符號時鐘 與參考相位信號同步，並且其頻率與參考相位信號的頻率不同。時鐘發生器還具有載波再現電路(未示出)。基於來自變頻器(CONV) 40的參考相位信號，時鐘發生器39生成(再現)載波，並 且將所生成(再現)的載波輸出到解調器(DEM) 38。載波與參考相位信號同步，並且其頻率 不同於參考相位信號的頻率。調製和解調處理單元86的解調器(DEM) 38利用來自時鐘發生器39的載波，執行 相干檢測，並且將來自帶通濾波器(BPF) 56的接收IF信號轉換為接收模擬BB信號。在QAM 調製信號的情形中，解調器(DEM) 38根據從時鐘發生器39提供的載波來生成(再現)同相 載波和正交載波。通過使用所生成(再現)的同相載波和正交載波，解調器(DEM) 38對QAM 調製波(同相調製波和正交調製波)執行相干檢測，以將QAM調製波轉換為接收模擬BB信 號，即，模擬同相分量信號(模擬I信號)和模擬正交分量信號(模擬Q信號)，並且將轉換 後的接收模擬BB信號輸出到A/D轉換器24-1和24-2。A/D轉換器24-1和24_2利用與來自時鐘發生器39的接收符號時鐘同步的採樣時 鍾，對模擬I信號和模擬Q信號進行採樣；生成(轉換)與採樣時模擬I信號和模擬Q信號 所表現出的載波幅度相對應的數字同相分量信號(數字I信號)和數字正交分量信號(數 字Q信號)作為接收數字基帶信號(接收數字BB信號)；並且將所生成(轉換)的接收數 字基帶信號輸出到微波發射和接收單元接口 31。接著，將描述在第六實施例的數據處理終端系統接收信號時的操作。省略與第四 實施例重複的操作的描述。由天線51接收到的接收RF信號被雙工器(DUP) 52輸出到低噪聲放大器(LNA)53。 接收RF信號被低噪聲放大器(LNA) 53放大，然後由帶通濾波器(BPF) 54去除接收RF信號 中載波頻帶之外的不期望的頻率分量。在變頻器(C0NV)40中，去除了不期望的頻率分量的接收RF信號與由本地振蕩器 (OSC) 57生成的本地振蕩信號混合，然後被轉換為接收IF信號。對於接收IF信號，由帶通 濾波器(BPF)56來選擇載波頻帶，然後輸出到解調器(DEM) 38。在變頻器(C0NV)40將接收RF信號轉換為接收IF信號同時，變頻器(C0NV)40中 的解復用器電路(未示出)將接收RF信號上疊加的參考相位信號分離出來，然後輸出到時 鍾發生器39。在參考相位信號中，從時鐘發生器39向A/D轉換器24-1和24-2、D/A轉換 器25-1和25-2、微波發射和接收單元接口 31、微處理器信號處理單元接口 34、以及微處理 器信號處理電路(CPU) 26輸出與參考相位信號同步的時鐘。還從時鐘發生器39向解調器 (DEM) 38輸出從參考相位信號中再現的載波。在解調器(DEM) 38中，來自帶通濾波器(BPF) 56的接收IF信號被轉換為模擬I信 號和模擬Q信號作為接收模擬BB信號，然後被輸出到A/D轉換器24-1和24_2。在A/D轉換器24-1和24_2中，利用與來自時鐘發生器39的接收符號時鐘相同步 的採樣時鐘，對來自解調器(DEM) 38的模擬I信號和模擬Q信號執行採樣，並且被轉換為數字I信號和數字Q信號作為接收數字BB信號，然後與接收符號時鐘同步地輸出到微波發射 和接收單元接口 31。在微波發射和接收單元接口 31的轉換電路中，接收數字BB信號(來自A/D轉換 器24-1和24-2的數字I信號和數字Q信號)經歷了與來自時鐘發生器39的接收符號時 鍾同步地信號電平轉換過程以及並行位轉換過程，並且與接收符號時鐘同步地輸出到微處 理器信號處理單元接口 34。在微處理器信號處理單元接口 34的轉換電路中，來自微波發射和接收單元接口 31的接收數字BB信號(數字I信號和數字Q信號)經歷了與來自時鐘發生器39的接收符 號時鐘同步地信號電平轉換過程以及並行位轉換過程，然後與接收符號時鐘同步地輸出到 微處理器信號處理電路(CPU) 26。基於微處理器信號處理電路(CPU)26所執行的通信處理程序中，來自微處理器信 號處理單元接口 34的接收數字BB信號(數字I信號和數字Q信號)經歷了與來自時鐘發 生器39的接收符號時鐘同步地糾錯過程、解碼過 程、標識數據去除過程、傅立葉變換、以及 數字波形整形處理，然後被轉換為接收數據。微處理器信號處理電路(CPU) 26基於應用程 序(例如，電子郵件處理程序)來處理接收數據。接著，將描述在第六實施例中的數據處理終端系統發射信號時的操作。省略與第 四實施例重複的操作的描述。在基於應用程式(例如，電子郵件處理程序)生成發射數據之後，微處理器信號處 理電路(CPU) 26基於通信處理程序，與來自時鐘發生器39的接收符號時鐘同步地對發射數 據執行用於糾錯的冗餘數據添加過程、編碼過程、標識數據添加過程、反傅立葉變換、以及 數字波形整形處理；將發射數據轉換為發射數字BB信號(數字I信號和數字Q信號)；並 且與接收符號時鐘同步地將轉換後的發射數字BB信號輸出到微處理器信號處理單元接口 34。在微處理器信號處理單元接口 34的轉換電路中，來自微處理器信號處理電路 (CPU) 26的發射數字BB信號(數字I信號和數字Q信號)經歷與來自時鐘發生器39的接 收符號時鐘同步地信號電平轉換過程以及並行位轉換過程，然後與接收符號時鐘同步地輸 出到微波發射和接收單元接口 31。在微波發射和接收單元接口 31的轉換電路中，來自微處理器信號處理單元接口 34的發射數字BB信號(數字I信號和數字Q信號)經歷了與來自時鐘發生器39的接收符 號時鐘同步地信號電平轉換過程以及並行位轉換過程，然後與接收符號時鐘同步地輸出到 D/A轉換器25-1和25-2。在D/A轉換器25-1和25_2中，來自微波發射和接收單元接口 31的發射數字BB 信號(數字I信號和數字Q信號)與來自時鐘發生器39的接收符號時鐘相同步地被轉換 為發射模擬BB信號(模擬I信號和模擬Q信號)，然後被輸出到調製器(M0D)23。在調製器(MOD) 23中，發射模擬BB信號(來自D/A轉換器25-1和25-2的模擬I 信號和模擬Q信號)被轉換為發射IF信號，然後被輸出到帶通濾波器(BPF)62。在第六實施例的數據處理終端系統中，不是第四實施例中的解調器(DEM) 22使用 調製波來再現載波以再現接收符號時鐘，而是時鐘發生器39使用來自變頻器(CONV)40的 參考相位信號來再現接收符號時鐘和載波。由於這一原因，在第六實施例的數據處理終端系統中，可以簡化載波再現電路和接收符號時鐘再現電路的配置，因為載波和接收符號時 鍾是從相位比調製波更加清楚的參考相位信號中再現的。 在第六實施例的數據處理終端系統中，利用參考相位信號來再現載波和接收符號 時鐘。由於這一原因，在第六實施例的數據處理終端系統中，可以改進所再現的載波和接收 符號時鐘的相位噪聲。這樣，在第六實施例的數據處理終端系統中，除了第四實施例的效果之外，還可以 簡化用於再現載波的載波再現電路以及用於再現接收符號時鐘的接收符號時鐘再現電路， 並且可以改進所再現的載波以及接收符號時鐘的相位噪聲。在第六實施例中，省略與前面 重複的描述。應該注意，在該實施例中，時鐘發生器39具有載波再現電路。然而，可以是解調器 (DEM) 38而不是時鐘發生器39具有載波再現電路。在這種情形中，時鐘發生器39向解調 器(DEM) 38輸出與參考相位信號同步的信號(例如，可以是接收符號時鐘或參考相位信號 自身)。基於前面的描述，解調器(DEM) 38生成(再現)同相載波和正交載波，並且對QAM 調製波(同相調製波和正交調製波)執行相干檢測，以轉換為接收模擬BB信號，S卩，模擬同 相分量信號(模擬I信號)和模擬正交分量信號(模擬Q信號)，然後被輸出到A/D轉換器 24-1 和 24-2。另外，在第六實施例的數據處理終端系統中，調製和解調處理單元86在接收時將 來自高頻處理單元21的作為接收調製波信號的接收中頻信號(接收IF信號)轉換為接 收數字BB信號，並且將轉換後的接收數字BB信號輸出到微處理器信號處理單元6 ；在發射 時，將來自微處理器信號處理單元6的發射數字BB信號轉換為發射中頻信號(發射IF信 號)作為發射調製波信號，並且將轉換後的發射IF信號輸出到高頻處理單元21。然而，本 發明並不限於前述形式。也就是說，調製和解調處理單元86還可以在接收時將來自高頻處 理單元21的作為接收調製波信號的接收RF信號轉換為接收數字BB信號，並且將轉換後的 接收數字BB信號輸出到微處理器信號處理單元6 ；並且在發射時將來自微處理器信號處理 單元6的發射數字BB信號轉換為發射RF信號作為發射調製波信號，並且將轉換後的發射 RF信號輸出到高頻處理單元21。在這種情形中，在本發明第六實施例的數據處理終端系統的修改中，如圖15所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。帶通濾波器(BPF) 54具有接收信號帶通濾波器(未示出)和 參考信號帶通濾波器(未示出)。在帶通濾波器(BPF)54的接收信號帶通濾波器中，設置接收RF信號的頻帶。接收 信號帶通濾波器只提取從低噪聲放大器(LNA) 53提供的接收RF信號，並且將所提取的接收 RF信號輸出到解調器(DEM) 38。在帶通濾波器(BPF) 54的參考相位信號帶通濾波器中，設置 參考相位信號的頻帶。參考相位信號帶通濾波器只提取從從低噪聲放大器(LNA) 53提供的 接收RF信號上疊加的參考相位信號，並且將所提取的參考相位信號輸出到時鐘發生器39。基於來自帶通濾波器(BPF) 54的參考相位信號，時鐘發生器39生成(再現)接收 符號時鐘，並且將所生成(再現)的接收符號時鐘輸出到A/D轉換器24-1和24-1、D/A轉 換器25-1和25-1、微波發射和接收單元接口 31、微處理器信號處理單元接口 34、以及微處 理器信號處理電路(CPU) 26。A/D轉換器24-1和24-l、D/A轉換器25-1和25-1、微波發射和接收單元接口 31、微處理器信號處理單元接口 34、以及微處理器信號處理電路(CPU) 26與來自時鐘發生器39的接收符號時鐘相同步地操作。時鐘發生器39還基於來自帶通濾波 器(BPF) 54的參考相位信號，生成(再現)載波，以輸出到解調器(DEM) 38。解調器(DEM) 38將來自帶通濾波器(BPF) 54的接收RF信號轉換為接收模擬BB信 號(模擬I信號和模擬Q信號)，並且將轉換後的接收模擬BB信號輸出到A/D轉換器24-1 和 24-1。調製器(MOD) 23將發射模擬BB信號(模擬I信號和模擬Q信號)轉換為發射RF 信號；並且將轉換後的發射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。另外，在本發明中，作為第六實施例的數據處理終端系統的修改，如圖20所示，第 六實施例的數據處理終端系統可以應用於第二實施例的數據處理終端系統。第六實施例的數據處理終端系統具有第二實施例中的微處理器信號處理單元4， 而不是微處理器信號處理單元6。如上所述，微處理器信號處理單元4具有微處理器信號 處理單元接口 47以及微處理器信號處理電路(CPU) 48。在第六實施例的數據處理終端系 統中，微波發射和接收單元11具有調製和解調處理單元86'，而不是調製和解調處理單元 86。調製和解調處理單元86'具有解調器(DEM) 38、調製器(MOD) 23、以及基帶處理單元。 基帶處理單元具有A/D轉換器24-1和24-1、D/A轉換器25_1和25_1、解碼器(DEC) 71、編 碼器(ENC) 72、微波發射和接收單元接口 46、以及時鐘發生器39。這種情形中，時鐘發生器39基於來自變頻器(C0NV)40的參考相位信號來生成 (再現)接收符號時鐘，並且將所生成(再現)的接收符號時鐘輸出到A/D轉換器24-1和 24-1、D/A轉換器25-1和25-1、解碼器(DEC) 71、編碼器(ENC) 72、微波發射和接收單元接口 46、微處理器信號處理單元接口 47、以及微處理器信號處理電路(CPU) 48。A/D轉換器24_1 和24-1、D/A轉換器25-1和25_1、解碼器(DEC)71、編碼器(ENC) 72、微波發射和接收單元 接口 46、微處理器信號處理單元接口 47、以及微處理器信號處理電路(CPU) 48與來自時鐘 發生器39的接收符號時鐘相同步地操作。時鐘發生器39還基於來自變頻器(CONV)40的 參考相位信號來生成(再現)載波，並且將所生成(再現)的載波輸出到解調器(DEM) 38。另外，在第六實施例的數據處理終端系統中，調製和解調處理單元86'在接收時 將來自高頻處理單元21的作為接收調製波信號的接收中頻信號(接收IF信號)轉換為接 收數據，並且將轉換後的接收數據輸出到微處理器信號處理單元4 ；在發射時將來自微處 理器信號處理單元4的發射數據轉換為發射中頻信號(發射IF信號)作為發射調製波信 號，並且將轉換後的發射IF信號輸出到高頻處理單元21。然而，本發明並不限於前述形式。 也就是說，調製和解調處理單元86'還可以在接收時將來自高頻處理單元21的作為接收 調製波信號的接收RF信號轉換為接收數據，並且將轉換後的接收數據輸出到微處理器信 號處理單元4 ；並且在發射時將來自微處理器信號處理單元4的發射數據轉換為發射RF信 號作為發射調製波信號，並且將轉換後的發射RF信號輸出到高頻處理單元21。在這種情形中，在本發明第六實施例的數據處理終端系統的修改中，如圖25所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。帶通濾波器(BPF) 54具有接收信號帶通濾波器(未示出)和 參考相位信號帶通濾波器(未示出)。在帶通濾波器(BPF)54的接收信號帶通濾波器中，設置接收RF信號的頻帶。接收信號帶通濾波器只提取從低噪聲放大器(LNA) 53提供的接收RF信號，並且將所提取的接收 RF信號輸出到解調器(DEM) 38。在帶通濾波器(BPF) 54的參考相位信號帶通濾波器中，設置 參考相位信號的頻帶。參考相位信號帶通濾波器只提取從從低噪聲放大器(LNA) 53提供的 接收RF信號上疊加的參考相位信號，並且將所提取的參考相位信號輸出到時鐘發生器39。基於來自帶通濾波器(BPF) 54的參考相位信號，時鐘發生器39生成(再現)接收 符號時鐘，並且將所生成(再現)的接收符號時鐘輸出到A/D轉換器24-1和24-1、D/A轉 換器25-1和25-1、解碼器(DEC) 71、編碼器(ENC) 72、微波發射和接收單元接口 46、微處理 器信號處理單元接口 47、以及微處理器信號處理電路(CPU)48。A/D轉換器24_1和24_1、 D/A轉換器25-1和 25-1、解碼器(DEC) 71、編碼器(ENC) 72、微波發射和接收單元接口 46、 微處理器信號處理單元接口 47、以及微處理器信號處理電路(CPU) 48與來自時鐘發生器39 的接收符號時鐘相同步地操作。時鐘發生器39還基於來自帶通濾波器(BPF)54的參考相 位信號，生成(再現)載波，並且將所生成(再現)的載波輸出到解調器(DEM) 38。解調器(DEM) 38將來自帶通濾波器(BPF) 54的接收RF信號轉換為接收模擬BB信 號(模擬I信號和模擬Q信號)，並且將轉換後的接收模擬BB信號輸出到A/D轉換器24-1 和 24-1。調製器(MOD) 23將發射模擬BB信號(模擬I信號和模擬Q信號)轉換為發射RF 信號；並且將轉換後的發射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。第七實施例圖8示出了使用微波波段正交幅度調製波的數據處理終端系統的配置，作為本發 明第七實施例的數據處理終端系統。在第七實施例的數據處理終端系統中，除了第四實施 例的效果之外，不必使用接收符號時鐘再現電路。在第七實施例中，省略與前面重複的描 述。第七實施例的數據處理終端系統具有連接到網絡的天線51、微波發射和接收單元 13、以及微處理器信號處理單元6。天線51與微波發射和接收單元13是發射和接收裝置 (通信裝置)。微處理器信號處理單元6是數據處理終端。即，第七實施例的數據處理終端 系統具有微波發射和接收單元13，而不是第四實施例的數據處理終端系統中的微波發射和 接收單元7。以這樣的方式來配置第七實施例的數據處理終端系統能夠向/從微處理器信號 處理單元6中附上/拆除微波發射和接收單元13。在微波發射和接收單元13與微處理器 信號處理單元6分離時，用戶可以將第七實施例的數據處理終端系統用作只具有微處理器 信號處理單元6的功能的數據處理終端。微波發射和接收單元13具有高頻處理單元21以及調製和解調處理單元87。高頻 處理單元21與第一實施例的高頻處理單元21相同(見圖2)。調製和解調處理單元87具有解調器(DEM)42、調製器(MOD) 23、以及基帶處理單 元。基帶處理單元具有模數(A/D)轉換器24-1和24-2、數模(D/A)轉換器25_1和25_2、 微波發射和接收單元接口(I/F)31以及系統時鐘發生器(CLOCK GEN) 41。調製器(MOD) 23、 A/D轉換器24-1和24-2、D/A轉換器25_1和25_2、以及微波發射和接收單元接口 31與第 四實施例中相同(見圖5)。即，調製和解調處理單元87具有解調器(DEM) 42和系統時鐘發 生器41，而不是第四實施例中調製和解調處理單元84的解調器(DEM) 22和時鐘發生器35。
調製和解調處理單元87的解調器(DEM)42具有載波再現電路(未示出)。解調器(DEM) 42的載波再現電路與第一實施例中調製和解調處理單元81的解調器(DEM) 22的 載波再現電路相同。系統時鐘發生器41通過自振蕩生成系統時鐘，並且將所生成的系統時鐘輸出到 A/D轉換器24-1和24-2、D/A轉換器25_1和25_2、微波發射和接收單元接口 31、微處理器 信號處理單元接口 34、以及微處理器信號處理電路(CPU) 26。接著，將描述在第七實施例的數據處理終端系統接收信號時的操作。省略與第四 實施例重複的操作的描述。在解調器(DEM) 42中，來自帶通濾波器(BPF) 56的接收IF信號被轉換為模擬I信 號和模擬Q信號作為接收模擬BB信號，然後被輸出到A/D轉換器24-1和24_2。通過系統時鐘發生器41的自振蕩，從系統時鐘發生器41向A/D轉換器24-1和 24-2、D/A轉換器25-1和25_2、微波發射和接收單元接口 31、微處理器信號處理單元接口 34、以及微處理器信號處理電路(CPU) 26輸出系統時鐘。在A/D轉換器24-1和24-2中，利用與來自系統時鐘發生器41的系統時鐘同步的 採樣時鐘，對來自解調器(DEM) 38的模擬I信號和模擬Q信號採樣，並且被轉換為數字I信 號和數字Q信號作為接收數字BB信號，然後被輸出到微波發射和接收單元接口 31。在微波發射和接收單元接口 31的轉換電路中，接收數字BB信號(來自A/D轉換 器24-1和24-2的數字I信號和數字Q信號)經歷了與來自系統時鐘發生器41的系統時 鍾同步地信號電平轉換過程以及並行位轉換過程，然後與系統時鐘同步地輸出到微處理器 信號處理單元接口 34。在微處理器信號處理單元接口 34的轉換電路中，來自微波發射和接收單元接口 31的接收數字BB信號(數字I信號和數字Q信號)經歷了與來自系統時鐘發生器41的系 統時鐘同步地信號電平轉換過程以及並行位轉換過程，然後與系統時鐘同步地輸出到微處 理器信號處理電路(CPU) 26。基於微處理器信號處理電路(CPU)26所執行的通信處理程序中，來自微處理器信 號處理單元接口 34的接收數字BB信號(數字I信號和數字Q信號)經歷了與來自系統時 鍾發生器41的系統時鐘同步地糾錯過程、解碼過程、標識數據去除過程、傅立葉變換、以及 數字波形整形處理，然後被轉換為接收數據。這樣，在微處理器信號處理電路(CPU) 26中， 也對接收數字BB信號(數字I信號和數字Q信號)執行數字波形整形處理以便再現波形， 從而確定接收數據。微處理器信號處理電路(CPU) 26基於應用程式(例如，電子郵件處理 程序)來處理接收數據。接著，將描述在第七實施例中的數據處理終端系統發射信號時的操作。省略與第 四實施例重複的操作的描述。在基於應用程式(例如，電子郵件處理程序)生成發射數據之後，微處理器信號處 理電路(CPU) 26基於通信處理程序，與來自系統時鐘發生器41的系統時鐘同步地對發射數 據執行用於糾錯的冗餘數據添加過程、編碼過程、標識數據添加過程、反傅立葉變換、以及 數字波形整形處理；將發射數據轉換為發射數字BB信號(數字I信號和數字Q信號)；並 且與系統時鐘同步地將轉換後的發射數字BB信號輸出到微處理器信號處理單元接口 34。在微處理器信號處理單元接口 34的轉換電路中，來自微處理器信號處理電路(CPU) 26的發射數字BB信號(數字I信號和數字Q信號)經歷與來自系統時鐘發生器41的系統時鐘同步地信號電平轉換過程以及並行位轉換過程，然後與系統時鐘同步地輸出到 微波發射和接收單元接口 31。在微波發射和接收單元接口 31的轉換電路中，來自微處理器信號處理單元接口 34的發射數字BB信號(數字I信號和數字Q信號)經歷了與來自系統時鐘發生器41的 系統時鐘同步地信號電平轉換過程以及並行位轉換過程，然後與系統時鐘同步地輸出到D/ A轉換器25-1和25-2。在D/A轉換器25-1和25_2中，來自微波發射和接收單元接口 31的發射數字BB 信號(數字I信號和數字Q信號)與來自系統時鐘發生器41的系統時鐘相同步地被轉換 為發射模擬BB信號(模擬I信號和模擬Q信號)，然後被輸出到調製器(M0D)23。在調製器(MOD) 23中，發射模擬BB信號(來自D/A轉換器25-1和25-2的模擬I 信號和模擬Q信號)被轉換為發射IF信號，然後被輸出到帶通濾波器(BPF)62。在第七實施例的數據處理終端系統中，在微處理器信號處理電路(CPU)26中也對 數字BB信號(數字I信號和數字Q信號)執行數字波形整形處理，以便再現波形從而確 定接收數據。由於這一原因，在解調器(DEM)42中不必使用用於再現接收符號時鐘的接收 符號時鐘再現電路。這樣，在第七實施例的數據處理終端系統中，除了第四實施例的效果之 夕卜，接收符號時鐘再現電路不是必要的。另外，在第七實施例的數據處理終端系統中，調製和解調處理單元87在接收時將 來自高頻處理單元21的作為接收調製波信號的接收中頻信號(接收IF信號)轉換為接 收數字BB信號，並且將轉換後的接收數字BB信號輸出到微處理器信號處理單元6 ；在發射 時，將來自微處理器信號處理單元6的發射數字BB信號轉換為發射中頻信號(發射IF信 號)作為發射調製波信號，並且將轉換後的發射IF信號輸出到高頻處理單元21。然而，本 發明並不限於前述形式。也就是說，調製和解調處理單元87還可以在接收時將來自高頻處 理單元21的作為接收調製波信號的接收RF信號轉換為接收數字BB信號，並且將轉換後的 接收數字BB信號輸出到微處理器信號處理單元6 ；並且在發射時將來自微處理器信號處理 單元6的發射數字BB信號轉換為發射RF信號，並且將轉換後的發射RF信號輸出到高頻處 理單元21。在這種情形中，在本發明第七實施例的數據處理終端系統的修改中，如圖16所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。解調器(DEM) 42將來自帶通濾波器(BPF) 54的接收RF信號轉換為接收模擬BB信 號(模擬I信號和模擬Q信號)，並且將轉換後的接收模擬BB信號輸出到A/D轉換器24-1 和24-2。A/D轉換器24-1和24-2、D/A轉換器25-1和25-2、微波發射和接收單元接口 31、 微處理器信號處理單元接口 34、以及微處理器信號處理電路(CPU) 26與來自系統時鐘發生 器41的系統時鐘相同步地操作。調製器(MOD) 23將發射模擬BB信號(模擬I信號和模擬Q信號)轉換為發射RF 信號；並且將轉換後的發射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。另外，在本發明第七實施例的數據處理終端系統中，如圖21所示，第七實施例的 數據處理終端系統可以應用於第二實施例的數據處理終端系統。
第七實施例的數據處理終端系統可以具有第二實施例中的微處理器信號處理單 元4，而不是微處理器信號處理單元6。如上所述，微處理器信號處理單元4具有微處理器 信號處理單元接口 47以及微處理器信號處理電路(CPU) 48。在第七實施例的數據處理終端 系統中，微波發射和接收單元13具有調製和解調處理單元87'，而不是調製和解調處理單 元87。調製和解調處理單元87'具有解調器(DEM)42以及基帶處理單元。基帶處理單元 具有調製器(M0D)23、A/D轉換器24-1和24_1、D/A轉換器25_1和25_1、解碼器(DEC) 71、 編碼器(ENC) 72、微波發射和接收單元接口 46、以及系統時鐘發生器41。這種情形中，系統時鐘發生器41通過自振蕩生成系統時鐘，並且將所生成的系統 時鐘輸出到A/D轉換器24-1和24-1、D/A轉換器25_1和25_1、解碼器(DEC) 71、編碼器 (ENC) 72、微波發射和接收單元接口 46、微處理器 信號處理單元接口 47、以及微處理器信號 處理電路(CPU) 48。A/D轉換器24-1和24-1、D/A轉換器25-1和25_1、解碼器(DEC) 71、編 碼器(ENC) 72、微波發射和接收單元接口 46、微處理器信號處理單元接口 47、以及微處理器 信號處理電路(CPU)48與來自系統時鐘發生器41的系統時鐘相同步地操作。同樣，在第七實施例的數據處理終端系統中，調製和解調處理單元87'在接收時 將來自高頻處理單元21的作為接收調製波信號的接收中頻信號(接收IF信號)轉換為接 收數據，並且將轉換後的接收數據輸出到微處理器信號處理單元4 ；在發射時將來自微處 理器信號處理單元4的發射數據轉換為發射中頻信號(發射IF信號)作為發射調製波信 號，並且將轉換後的發射IF信號輸出到高頻處理單元21。然而，本發明並不限於前述形式。 也就是說，調製和解調處理單元87'還可以在接收時將來自高頻處理單元21的作為接收 調製波信號的接收RF信號轉換為接收數據，並且將轉換後的接收數據輸出到微處理器信 號處理單元4 ；並且在發射時將來自微處理器信號處理單元4的發射數據轉換為發射RF信 號作為發射調製波信號，並且將轉換後的發射RF信號輸出到高頻處理單元21。在這種情形中，在本發明第七實施例的數據處理終端系統的修改中，如圖26所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。解調器(DEM) 42將來自帶通濾波器(BPF) 54的接收RF信號轉換為接收模擬BB 信號(模擬I信號和模擬Q信號)，並且將轉換後的接收模擬BB信號輸出到A/D轉換器 24-1和24-1。A/D轉換器24-1和24_1、D/A轉換器25-1和25_1、解碼器(DEC) 71、編碼器 (ENC) 72、微波發射和接收單元接口 46、微處理器信號處理單元接口 47、以及微處理器信號 處理電路(CPU)48與來自系統時鐘發生器41的系統時鐘相同步地操作。 調製器(MOD) 23將發射模擬BB信號(模擬I信號和模擬Q信號)轉換為發射RF 信號；並且將轉換後的發射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。第八實施例圖9示出了使用微波波段正交幅度調製波的數據處理終端系統的配置，作為本發 明第八實施例的數據處理終端系統。在第八實施例的數據處理終端系統中，除了第七實施 例的效果之外，即使微波發射和接收單元與微處理器信號處理單元由於某種原因被分開， 微處理器信號處理單元中的微處理器信號處理電路(CPU)也能在所有時間都工作。在第八 實施例中，省略與前面重複的描述。第八實施例的數據處理終端系統具有連接到網絡的天線51、微波發射和接收單元15、以及微處理器信號處理單元16。天線51與微波發射和接收單元15是發射和接收裝置(通信裝置)。微處理器信號處理單元16是數據處理終端。即，第八四實施例的數據處理 終端系統具有微波發射和接收單元15以及微處理器信號處理單元16，而不是第七實施例 的數據處理終端系統中的微波發射和接收單元13以及微處理器信號處理單元6。微波發射和接收單元15具有高頻處理單元21以及調製和解調處理單元88。高頻 處理單元21與第一實施例的高頻處理單元21相同(見圖2)。調製和解調處理單元88具有解調器(DEM)42、調製器(MOD) 23、以及基帶處理單 元。基帶處理單元具有模數(A/D)轉換器24-1和24-2、數模(D/A)轉換器25_1和25_2、以 及微波發射和接收單元接口(I/F)101。解調器(DEM)42、調製器(MOD) 23、A/D轉換器24_1 和24-2、D/A轉換器25-1和25_2與第七實施例中相同(見圖8)。微波發射和接收單元接 口(I/F) 101具有與上述微波發射和接收單元接口(I/F)31相同的功能，但是具有與微波發 射和接收單元接口(I/F)31不同的系統時鐘輸入和輸出。微處理器信號處理單元16具有微處理器信號處理單元接口(I/F) 102、微處理器 信號處理電路(CPU) 26、以及系統時鐘發生器(CL0CKGEN)33。微處理器信號處理電路26與 第七實施例中相同(見圖8)。微處理器信號處理單元接口(I/F) 102具有與上述微處理器 信號處理單元接口(I/F)34相同的功能，但是具有與上述微處理器信號處理單元接口(I/ F) 34不同的系統時鐘輸入和輸出。系統時鐘發生器33通過自振蕩生成系統時鐘，並且將所生成的系統時鐘輸出到 A/D轉換器24-1和24-2、D/A轉換器25_1和25_2、微波發射和接收單元接口 101、微處理 器信號處理單元接口 102、以及微處理器信號處理電路(CPU) 26。以這樣的方式來配置第八實施例的數據處理終端系統能夠向/從微處理器信號 處理單元16中附上/拆除微波發射和接收單元15。即使在微波發射和接收單元15與微處 理器信號處理單元16分離時，微處理器信號處理電路(CPU) 26也可以與來自系統時鐘發生 器33的系統時鐘相同步地執行存儲器中存儲的多個程序中不使用微波發射和接收功能的 通用程序(例如，電子表格處理和字處理)(未示出)。微處理器信號處理電路(CPU) 26還 可以執行通用數據處理(只使用數據處理終端的功能的處理)。換言之，用戶可以將第八實 施例的數據處理終端系統用作只具有微處理器信號處理單元16的功能的數據處理終端。接著，將描述在第八實施例的數據處理終端系統接收信號時的操作。省略與第七 實施例重複的操作的描述。在解調器(DEM) 42中，來自帶通濾波器(BPF) 56的接收IF信號被轉換為模擬I信 號和模擬Q信號作為接收模擬BB信號，然後被輸出到A/D轉換器24-1和24_2。通過系統時鐘發生器33的自振蕩，從系統時鐘發生器33向A/D轉換器24_1和 24-2、D/A轉換器25-1和25_2、微波發射和接收單元接口 101、微處理器信號處理單元接口 102、以及微處理器信號處理電路(CPU) 26輸出系統時鐘。在A/D轉換器24-1和24-2中，利用與來自系統時鐘發生器33的系統時鐘同步的 採樣時鐘，對來自解調器(DEM) 38的模擬I信號和模擬Q信號採樣，並且被轉換為數字I信 號和數字Q信號作為接收數字BB信號，然後與系統時鐘同步地輸出到微波發射和接收單元 接口 101。在微波發射和接收單元接口 101的轉換電路中，接收數字BB信號(來自A/D轉換器24-1和24-2的數字I信號和數字Q信號)經歷了與來自系統時鐘發生器33的系統時 鍾同步地信號電平轉換過程以及並行位轉換過程，然後與系統時鐘同步地輸出到微處理器 信號處理單元接口 102。 在微處理器信號處理單元接口 102的轉換電路中，來自微波發射和接收單元接口 101的接收數字BB信號(數字I信號和數字Q信號)經歷了與來自系統時鐘發生器33的 系統時鐘同步地信號電平轉換過程以及並行位轉換過程，然後與系統時鐘同步地輸出到微 處理器信號處理電路(CPU) 26。基於微處理器信號處理電路(CPU)26所執行的通信處理程序中，來自微處理器信 號處理單元接口 102的接收數字BB信號(數字I信號和數字Q信號)經歷了與來自系統 時鐘發生器33的系統時鐘同步地糾錯過程、解碼過程、標識數據去除過程、傅立葉變換、以 及數字波形整形處理，然後與系統時鐘同步地轉換為接收數據。這樣，在微處理器信號處理 電路(CPU) 26中，對接收數字BB信號(數字I信號和數字Q信號)執行數字波形整形處理 以便再現波形，以確定接收數據。微處理器信號處理電路(CPU) 26基於應用程式(例如，電 子郵件處理程序)來處理接收數據。接著，將描述在第八實施例中的數據處理終端系統發射信號時的操作。省略與第 七實施例重複的操作的描述。在基於應用程式(例如，電子郵件處理程序)生成發射數據之後，微處理器信號處 理電路(CPU) 26基於通信處理程序，與來自系統時鐘發生器33的系統時鐘同步地對發射數 據執行用於糾錯的冗餘數據添加過程、編碼過程、標識數據添加過程、反傅立葉變換、以及 數字波形整形處理；並且與系統時鐘同步地將發射數字BB信號(數字I信號和數字Q信 號)輸出到微處理器信號處理單元接口 102。在微處理器信號處理單元接口 102的轉換電路中，來自微處理器信號處理電路 (CPU) 26的發射數字BB信號(數字I信號和數字Q信號)經歷與來自系統時鐘發生器33 的系統時鐘同步地信號電平轉換過程以及並行位轉換過程，然後與系統時鐘同步地輸出到 微波發射和接收單元接口 101。在微波發射和接收單元接口 101的轉換電路中，來自微處理器信號處理單元接口 102的發射數字BB信號(數字I信號和數字Q信號)經歷了與來自系統時鐘發生器33的 系統時鐘同步地信號電平轉換過程以及並行位轉換過程，然後與系統時鐘同步地輸出到D/ A轉換器25-1和25-2。 在D/A轉換器25-1和25_2中，來自微波發射和接收單元接口 101的發射數字BB 信號(數字I信號和數字Q信號)與來自系統時鐘發生器33的系統時鐘相同步地被轉換 為發射模擬BB信號(模擬I信號和模擬Q信號)，然後被輸出到調製器(M0D)23。在調製器(MOD) 23中，來自D/A轉換器25-1和25-2的發射模擬BB信號(模擬I 信號和模擬Q信號)被轉換為發射IF信號，然後被輸出到帶通濾波器(BPF)62。在上述第八實施例的數據處理終端系統中，微處理器信號處理單元16的系統時 鍾發生器33向A/D轉換器24-1和24-2、D/A轉換器25_1和25_2、微波發射和接收單元接 口 101、微處理器信號處理單元接口 102、以及微處理器信號處理電路(CPU) 26輸出系統時 鍾。由於這一原因，即使微波發射和接收單元15與微處理器信號處理單元16由於某種原 因被分開，也通過系統時鐘發生器33的自振蕩向微處理器信號處理電路(CPU) 26輸出系統時鐘。因此，微處理器信號處理電路(CPU) 26與來自系統時鐘發生器33的系統時鐘相同步 地定時操作。這樣，在第八實施例的數據處理終端系統中，除了第七實施例的效果之外，即 使微波發射和接收單元15與微處理器信號處理單元16由於上述原因被分開，微處理器信 號處理單元16中的微處理器信號處理電路(CPU) 26也在所有時間中都操作。另外，在第八實施例的數據處理終端系統中，調製和解調處理單元88在接收時將 來自高頻處理單元21的作為接收調製波信號的接收中頻信號(接收IF信號)轉換為接收 數字BB信號，並且將轉換後的接收數字BB信號輸出到微處理器信號處理單元16 ；在發射 時，將來自微處理器信號處理單元16的發射數字BB信號轉換為發射中頻信號(發射IF信 號)作為發射調製波信號，並且將轉換後的發射IF信號輸出到高頻處理單元21。然而，本 發明並不限於前述形式。也就是說，調製和解調處理單元88還可以在接收時將來自高頻處 理單元21的作為接收調製波信號的接收RF信號轉換為接收數字BB信號，並且將轉換後的 接收數字BB信號輸出到微處理器信號處理單元16 ；並且在發射時將來自微處理器信號處 理單元16的發射數字BB信號轉換為發射RF信號作為發射調製波信號，並且將轉換後的發 射RF信號輸出到高頻處理單元21。在這種情形中，在本發明第八實施例的數據處理終端系統的修改中，如圖17所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。解調器(DEM) 42將來自帶通濾波器(BPF) 54的接收RF信號轉換為接收模擬BB信 號(模擬I信號和模擬Q信號)，並且將轉換後的接收模擬BB信號輸出到A/D轉換器24-1 和24-1。A/D轉換器24-1和24_2、D/A轉換器25_1和25_2、微波發射和接收單元接口 101、 微處理器信號處理單元接口 102、以及微處理器信號處理電路(CPU) 26與來自系統時鐘發 生器33的系統時鐘相同步地操作。調製器(MOD) 23將發射模擬BB信號(模擬I信號和模擬Q信號)轉換為發射RF 信號；並且將轉換後的發射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。另外，在本發明第八實施例的數據處理終端系統中，如圖22所示，第八實施例的 數據處理終端系統可以應用於第二實施例的數據處理終端系統。第八實施例的數據處理終端系統具有微處理器信號處理單元16'，而不是微處理 器信號處理單元16。微處理器信號處理單元16'具有第二實施例的微處理器信號處理電 路(CPU) 48、微處理器信號處理單元接口 104、以及上述系統時鐘發生器33。微處理器信號 處理單元接口 104具有與上述微處理器信號處理單元接口 47相同的功能，但是具有與上述 微處理器信號處理單元接口 47不同的系統時鐘輸入和輸出。在第八實施例的數據處理終端系統中，微波發射和接收單元9具有調製和解調處理單元88'，而不是調製和解調處理單元88。調製和解調處理單元88'具有解調器 (DEM) 42、調製器(MOD) 23、以及基帶處理單元。基帶處理單元具有A/D轉換器24_1和24_1、 D/A轉換器25-1和25-1、解碼器(DEC)71、編碼器(ENC) 72、以及微波發射和接收單元接口 103。微波發射和接收單元接口 103具有與上述微波發射和接收單元接口 46相同的功能， 但是具有與上述微波發射和接收單元接口 46不同的系統時鐘輸入和輸出。這種情形中，系統時鐘發生器33通過自振蕩生成系統時鐘，並且將所生成的系統 時鐘輸出到A/D轉換器24-1和24-1、D/A轉換器25_1和25_1、解碼器(DEC) 71、編碼器(ENC) 72、微波發射和接收單元接口 103、微處理器信號處理單元接口 104、以及微處理器信 號處理電路(CPU) 48。A/D轉換器24-1和24-l、D/A轉換器25-1和25_1、解碼器(DEC) 71, 編碼器(ENC) 72、微波發射和接收單元接口 103、微處理器信號處理單元接口 104、以及微處 理器信號處理電路(CPU)48與來自系統時鐘發生器33的系統時鐘相同步地操作。同樣，在第八實施例的數據處理終端系統中，調製和解調處理單元88'在接收時 將來自高頻處理單元21的作為接收調製波信號的接收中頻信號(接收IF信號)轉換為接 收數據，並且將轉換後的接收數據輸出到微處理器信號處理單元16'；在發射時將來自微 處理器信號處理單元16'的發射數據轉換為發射中頻信號(發射IF信號)作為發射調製 波信號，並且將轉換後的發射IF信號輸出到高頻處理單元21。然而，本發明並不限於前述 形式。也就是說，調製和解調處理單元88'還可以在接收時將來自高頻處理單元21的作為 接收調製波信號的接收RF信號轉換為接收數據，並且將轉換後的接收數據輸出到微處理 器信號處理單元16'；並且在發射時將來自微處理器信號處理單元16'的發射數據轉換為 發射RF信號作為發射調製波信號，並且將轉換後的發射RF信號輸出到高頻處理單元21。
在這種情形中，在本發明第八實施例的數據處理終端系統的修改中，如圖27所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。解調器(DEM) 42將來自帶通濾波器(BPF) 54的接收RF信號轉換為接收模擬BB 信號(模擬I信號和模擬Q信號)，並且將轉換後的接收模擬BB信號輸出到A/D轉換器 24-1和24-1。A/D轉換器24-1和24_1、D/A轉換器25-1和25_1、解碼器(DEC) 71、編碼器 (ENC) 72、微波發射和接收單元接口 103、微處理器信號處理單元接口 104、以及微處理器信 號處理電路(CPU)48與來自系統時鐘發生器33的系統時鐘相同步地操作。調製器(MOD) 23將發射模擬BB信號(模擬I信號和模擬Q信號)轉換為發射RF 信號；並且將轉換後的發射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。在第一至第八實施例以及修改中，並且在第四至第八實施例以及修改中，已經描 述正交幅度調製信號(QAM調製信號)的情形。然而，本發明還可以應用於以符號為單位來 傳輸數字數據的情形，包括幅度調製、相位調製、頻率調製以及其他調製。另外，在第一至第 八實施例中，本發明不僅可以應用於使用微波的無線通信，還可以應用於使用光的有線通 信。在這種情形中，高頻RF信號可以被作為在載波中使用光的調製波的高頻信號代替根據本發明第一實施例和第二實施例中的數據處理終端系統，可以實現小型化。 根據本發明第一實施例和第二實施例中的數據處理終端系統，可以實現低功耗。根據本發 明第一實施例和第二實施例中的數據處理終端系統，可以實現低發熱。根據本發明第一實 施例和第二實施例中的數據處理終端系統，可以實現降低成本。根據本發明第二實施例中 的數據處理終端系統，可以防止吞吐量減小。根據本發明第一實施例和第二實施例中的數 據處理終端系統，改進了實用性(便攜性、經濟效率)。根據本發明第三實施例中的數據處 理終端系統，除了第一實施例的效果之外，還實現了第二實施例的效果。根據本發明第四實 施例中的數據處理終端系統，除了第三實施例的效果之外，還可以根據符號時鐘接收側的 用途來改變與接收符號時鐘同步的符號時鐘。根據本發明第五實施例中的數據處理終端系 統，除了第三實施例的效果之外，即使不從微波發射和接收單元向微處理器信號處理單元 輸出接收符號時鐘，微處理器信號處理單元中的微處理器信號處理電路(CPU)也能在所有時間都操作。根據本發明第六實施例中的數據處理終端系統，除了第四實施例的效果之外，還可以簡化用於再現載波的載波再現電路以及用於再現接收符號時鐘的接收符號時鐘再 現電路，並且還能改進所再現的載波和接收符號時鐘的相位噪聲。根據本發明第七實施例 中的數據處理終端系統，除了第四實施例的效果之外，接收符號時鐘再現電路也不是必需 的。根據本發明第八實施例中的數據處理終端系統，除了第七實施例的效果之外，即使在微 波發射和接收單元與微處理器信號處理單元由於某種原因被分開時，微處理器信號處理單 元中的微處理器信號處理電路(CPU)也能在所有時間都操作。
權利要求
一種無線電系統，包括無線電單元，以及與所述無線電單元分開設置的信號處理單元，其中所述無線電單元包括時鐘生成電路，被配置為生成時鐘；接收信號轉換電路，被配置為從接收無線電信號中產生接收數位訊號；以及第一接口，被配置為響應於所述時鐘進行操作，以及其中所述信號處理單元包括與所述第一接口連接的第二接口，被配置為響應於所述時鐘進行操作；以及處理部分，被配置為轉換通過所述第一和第二接口提供的所述接收數位訊號，並獲取無線電條件信息。
2.根據權利要求1所述的無線電系統，其中所述處理部分通過糾錯過程獲取所述無線 電條件信息。
3.根據權利要求1所述的無線電系統，其中所述處理部分基於所述無線電條件信息執 行反饋過程。
4.根據權利要求1所述的無線電系統，其中所述第一和第二接口之一具有並行位轉換 功能。
5.根據權利要求1所述的無線電系統，其中所述處理部分執行傅立葉變換過程。
6.根據權利要求1所述的無線電系統，其中所述接收信號轉換電路響應於所述時鐘進 行操作。
7.根據權利要求1所述的無線電系統，其中所述處理部分響應於所述時鐘進行操作。
8.根據權利要求1至7之一所述的無線電系統，其中所述信號處理單元包括提供電 路，被配置為通過所述第二接口向所述無線電單元提供發射數位訊號，以及其中所述無線電單元包括發射信號轉換電路，被配置為從通過所述第一和第二接口 提供的所述發射數位訊號中產生發射無線電信號。
9.根據權利要求8所述的無線電系統，其中所述提供電路響應於所述時鐘進行操作。
10.根據權利要求8所述的無線電系統，其中所述發射信號轉換電路響應於所述時鐘 進行操作。
11. 一種無線電系統，包括 無線電單元，以及與所述無線電單元分開設置的信號處理單元， 其中所述無線電單元包括 用於生成時鐘的時鐘生成裝置；用於從接收無線電信號中產生接收數位訊號的接收信號轉換裝置；以及 用於響應於所述時鐘進行操作的第一接口裝置，以及 其中所述信號處理單元包括與所述第一接口裝置連接的第二接口裝置，用於響應於所述時鐘進行操作；以及 處理裝置，用於轉換通過所述第一和第二接口裝置提供的所述接收數位訊號，並獲取 無線電條件信息。
12. 一種無線電系統，包括 無線電單元，以及與所述無線電單元分開設置的信號處理單元， 其中所述無線電單元包括 第一接口，被配置為輸出時鐘，以及接收信號轉換電路，被配置為從接收無線電信號中產生接收數位訊號；以及 其中所述信號處理單元包括與所述第一接口連接的第二接口，被配置為響應於所述時鐘進行操作；以及 處理部分，被配置為轉換通過所述第一和第二接口提供的所述接收數位訊號，並獲取 無線電條件信息。
13.根據權利要求12所述的無線電系統，其中所述處理部分通過糾錯過程獲取所述無 線電條件信息。
14.根據權利要求12所述的無線電系統，其中所述處理部分基於所述無線電條件信息 執行反饋過程。
15.根據權利要求12所述的無線電系統，其中所述第一和第二接口之一具有並行位轉 換功能。
16.根據權利要求12所述的無線電系統，其中所述處理部分執行傅立葉變換過程。
17.根據權利要求12所述的無線電系統，其中所述接收信號轉換電路響應於所述時鐘 進行操作。
18.根據權利要求12所述的無線電系統，其中所述處理部分響應於所述時鐘進行操作。
19.根據權利要求12至18之一所述的無線電系統，其中所述信號處理單元包括提供 電路，被配置為通過所述第二接口向所述無線電單元提供發射數位訊號，以及其中所述無線電單元包括發射信號轉換電路，被配置為從通過所述第一和第二接口 提供的所述發射數位訊號中產生發射無線電信號。
20.根據權利要求19所述的無線電系統，其中所述提供電路響應於所述時鐘進行操作。
21.根據權利要求19所述的無線電系統，其中所述發射信號轉換電路響應於所述時鐘 進行操作。
22.一種無線電系統，包括 無線電單元，以及與所述無線電單元分開設置的信號處理單元， 其中所述無線電單元包括 用於輸出時鐘的第一接口裝置，以及用於從接收無線電信號中產生接收數位訊號的接收信號轉換裝置；以及 其中所述信號處理單元包括與所述第一接口裝置連接的第二接口裝置，用於響應於所述時鐘進行操作；以及 處理裝置，用於轉換通過所述第一和第二接口裝置提供的所述接收數位訊號，並獲取 無線電條件信息。
全文摘要
一種信息處理終端系統包括信息處理終端(6)；以及發射和接收單元(5)，其可以附加到信息處理終端上。發射和接收單元(5)將來自網絡的接收波信號轉換為接收模擬基帶信號。發射和接收單元(5)與時鐘同步地將接收模擬基帶信號轉換為接收數字基帶信號。信息處理終端(6)與時鐘同步地將接收數字基帶信號轉換為接收數據，並與時鐘同步地將發射數據轉換為發射數字基帶信號。發射和接收單元(5)與時鐘同步地將發射數字基帶信號轉換為發射模擬基帶信號。發射和接收單元(5)將發射模擬基帶信號轉換為發射調製波信號，以輸出到網絡。
文檔編號H04B1/40GK101820296SQ20101016516
公開日2010年9月1日 申請日期2004年3月31日 優先權日2003年4月1日
發明者大賀敬之 申請人:日本電氣株式會社