電平移位器電路、顯示裝置及其驅動電路和應力測試方法
2023-09-10 16:03:10 1
專利名稱：電平移位器電路、顯示裝置及其驅動電路和應力測試方法
技術領域：
本發明涉及一種具備篩選測試功能的電平移位器電路，裝載該電平移位器電路的驅動電路、裝載該驅動電路的顯示裝置和灰度等級選擇電路的應力測試方法，其中該功能使在用於選擇並輸出多個模擬灰度等級電壓之一的灰度等級選擇電路等中產生出廠後的初始故障的潛在製造缺陷有效地遭到破壞。
背景技術：
作為顯示驅動LSI的初始故障的一般篩選方法，有高電壓應力測試。高電壓應力測試是通過在出廠前的應力測試時向LSI施加比實際使用的LSI驅動電壓高的電壓，使LSI的潛在元件缺陷更有效地顯現的(即在出廠前將潛在的缺陷故障部位達到破壞的)測試方法。高電壓應力測試時間被確定成考慮電壓加速分量(元件缺陷的顯現如何隨著施加電壓加速)與溫度加速分量(元件缺陷的顯現如何隨著溫度加速)、估計市場初始故障率、並設定對應於LSI的用途或LSI要求的標準等的目標故障率，使初始故障率低於目標故障率。
在近年的細微加工晶片工藝中，尤其是在顯示驅動LSI用途中，可施加16V等高電壓的耐高壓元件是不可缺少的，通過高電壓應力測試來篩選使這種元件產生初始故障的潛在缺陷是重要的。在使這種篩選的測試有效範圍變為最大限度的過程中，必需全灰度等級掃描測試顯示驅動用的灰度等級選擇電路(一般為數模轉換器(DAC))。
圖17(a)表示現有的電平移位器電路604、605和灰度等級選擇電路601的結構，圖17(b)表示現有的應力測試時的電平移位器電路604、605的動作狀態。
首先，用圖17(a)來說明灰度等級選擇電路601的灰度等級選擇動作。電平移位器電路604從其輸出端子OUTb向灰度等級選擇電路601的NMOS電晶體N0b1、N0b3的柵極施加控制信號BIT0b。另外，電平移位器電路604從其輸出端子OUT向灰度等級選擇電路601的NMOS電晶體N02、N04的柵極施加控制信號BITO。控制信號BIT0b是將控制信號BIT0邏輯反轉後的信號，因此，控制信號BIT0和控制信號BIT0b中任一方為H(高)電平，另一方為L(低)電平。另外，電平移位器電路605從其輸出端子OUTb向灰度等級選擇電路601的NMOS電晶體N1b12的柵極施加控制信號BIT1b。另外，電平移位器電路605從其輸出端子OUT向灰度等級選擇電路601的NMOS電晶體N134的柵極施加控制信號BIT1。控制信號BIT1b是將控制信號BIT1邏輯反轉後的信號，因此，控制信號BIT1和控制信號BIT1b中任一方為H電平，另一方為L電平。通過用電平移位器電路604、605來控制灰度等級選擇電路601，從灰度等級選擇電路601輸出模擬灰度等級電壓V1-V4內的任一個。
圖18(a)表示現有的電平移位器電路700(圖17(a)中的電平移位器電路604或605)的結構，圖18(b)表示現有的應力測試時的電平移位器電路700的動作狀態。
如圖18(a)所示，電平移位器電路700具有施加L電平(GND)電位的第一基準電位供給線701；施加H電平電位的第二基準電位供給線702；從第二基準電位供給線702側順序串聯連接的第一PMOS電晶體711和第一NMOS電晶體712；從第二基準電位供給線702側順序串聯連接的第二PMOS電晶體721和第二NMOS電晶體722；連接第一PMOS電晶體711的柵極715與第二NMOS電晶體722的漏極723的第一連接線714；和連接第二PMOS電晶體721的柵極725與第一NMOS電晶體712的漏極713的第二連接線714。另外，如圖18(a)所示，電平移位器電路700具有連接於第一NMOS電晶體712的柵極上、輸入第一輸入信號IN的第一輸入線731；連接於第二NMOS電晶體722的柵極上、輸入第二輸入信號INb(將第一信號IN邏輯反轉的信號)的第二輸入線732；連接於第一NMOS電晶體712的漏極713上、輸出第一輸出信號(控制灰度等級選擇電路的控制信號)BITnb(n＝0，1，...)的第一輸出線741；和連接於第二NMOS電晶體722的漏極723上、輸出第二輸出信號(控制灰度等級選擇電路的控制信號)BITn(n＝0，1，...)的第二輸出線742。另外，現有的電平移位器電路例如被公開於專利文獻1(特開2002-84184號公報)中。
下面，說明圖17(a)的灰度等級選擇電路(4個灰度等級(2BIT灰度等級)DAC)601的應力測試方法。為了向圖17(a)所示的所有6個NMOS電晶體N0b1、N02、N0b3、N04、N134、N1b12施加測試電壓，必需用模擬輸出電壓V1-V4的全部4個灰度等級的4種模式進行高電壓應力測試。其理由在於為了使由控制信號BIT0或BIT0b控制的NMOS電晶體N02、N02或NMOS電晶體N0b1、N0b3的潛在缺陷到達破壞，必需使這4個NMOS電晶體ON(導通)，為了使由控制信號BIT1或BIT1b控制的NMOS電晶體N134、N1b12的電晶體的潛在缺陷到達破壞，必需使這2個NMOS電晶體ON(導通)。例如，nBIT灰度等級的DAC中，電晶體數量為(21+22+23+...+2n)個。因此，在8BIT灰度等級DAC中，每個輸出的電晶體數量為510個，在8比特灰度等級642輸出DAC中，電晶體數量為510個×642＝327,420個。另外，為了向(21+22+23+...+2n)個電晶體施加高電壓壓力，必需2n個模式變換。
專利文獻1特開2002-84184號公報(圖3)但是，在顯示數字圖像或電視等的平板顯示器中，近年來，要求進一步的高灰度等級顯示、高精細顯示、顯示驅動LSI的多輸出化(驅動輸出條數的增加)。例如，TFT液晶面板用源極電極驅動LSI從6比特灰度等級(約26萬色)移動到8比特灰度等級(約1678萬色)，還進行了10比特灰度等級(約10億色)的試製、生產，並且還設想高灰度等級化。另外，就顯示驅動LSI的驅動輸出條數而言，除一般的384輸出外，480輸出或642輸出以及大於等於上述輸出的多輸出也被實用化。此外，為了提高顯示對比度，還傾向於將顯示驅動電壓和LSI的電源電壓變為更高電壓。另外，伴隨顯示驅動LSI的多灰度等級化和多輸出化，必需裝載非常大規模的集成電路的顯示驅動LSI，在大型電視等高價格的顯示設備中，其初始故障率的降低變得尤其重要。
但是，在控制構成灰度等級選擇電路的DAC的電晶體的現有電平移位器電路中，如圖18(b)所示，針對輸入信號IN和Inb的輸出信號OUT(BIT0、BIT1)和OUTb(BIT0b、BIT1b)的組合僅為2種(輸出信號OUT為H電平，OUTb為L電平，或輸出信號OUT為L電平，OUTb為H電平)，因此，必需非常多的應力測試的模式輸入，存在應力測試時間變長的問題。
因此，本發明為了解決上述現有技術的課題而提出，其目的在於提供一種可有效執行對被控制電路的應力測試的電平移位器電路、裝載該電平移位器電路的驅動電路、裝載該驅動電路的顯示裝置和灰度等級選擇電路的應力測試方法。
發明內容
本發明的電平移位器電路具有施加第一基準電位的第一基準電位供給線；施加與所述第一基準電位不同的第二基準電位的第二基準電位供給線；第一輸出電位供給電路，包含從所述第二基準電位供給線側順序串聯連接的第一個第一型開關電路和第一個第二型開關電路，連接於所述第一基準電位供給線與所述第二基準電位供給線之間；第二輸出電位供給電路，包含從所述第二基準電位供給線側順序串聯連接的第二個第一型開關電路和第二個第二型開關電路，與所述第一輸出電位供給電路並聯連接於所述第一基準電位供給線與所述第二基準電位供給線之間；第一連接線，將所述第二個第一型開關電路與所述第二個第二型開關電路間的電位提供給所述第一個第一型開關電路的控制端子；第二連接線，將所述第一個第一型開關電路與所述第一個第二型開關電路間的電位提供給所述第二個第一型開關電路的控制端子；第一輸入線，將第一輸入信號提供給所述第一個第二型開關電路的控制端子；第二輸入線，將第二輸入信號提供給所述第二個第二型開關電路的控制端子；第一輸出線，輸出所述第一個第一型開關電路與所述第一個第二型開關電路間的電位，作為第一輸出信號；第二輸出線，輸出所述第二個第一型開關電路與所述第二個第二型開關電路間的電位，作為第二輸出信號；和應力測試電路，將從所述第一輸出線和第二輸出線輸出到被控制電路的所述第一輸出信號和所述第二輸出信號切換成所述被控制電路通常動作時的信號或所述被控制電路的應力測試時的信號之一，應力測試電路具有第一開關，切換所述第一個第一型開關電路與所述第一個第二型開關電路間的點、同所述第一輸出線之間的連接或非連接，或切換所述第二個第一型開關電路與所述第二個第二型開關電路間的點、同所述第二輸出線之間的連接或非連接；和第二開關，切換所述第一輸出線中的、比所述第一開關靠下遊側的點與所述第二輸出線之間、或所述第二輸出線中的、比所述第一開關靠下遊側的點與所述第一輸出線之間的連接或非連接，在所述通常動作時，若向所述第一輸入線與所述第二輸入線分別輸入電位彼此不同的所述第一輸入信號和所述第二輸入信號，則使電位彼此不同的所述第一輸出信號和所述第二輸出信號分別從所述第一輸出線和第二輸出線輸出，在應力測試時，若向所述第一輸入線與所述第二輸入線分別輸入電位彼此不同的所述第一輸入信號和所述第二輸入信號，則使相同電位的信號從所述第一輸出線和第二輸出線兩者輸出。
另外，本發明的其它電平移位器電路的應力測試電路具有與所述第一個第一型開關電路並聯連接的第三個第一型開關電路；與所述第二個第一型開關電路並聯連接的第四個第一型開關電路；串聯連接於所述第一個第一型開關電路與所述第一個第二型開關電路之間的第三個第二型開關電路；串聯連接於所述第二個第一型開關電路與所述第二個第二型開關電路之間的第四個第二型開關電路；和測試線，連接於所述第三個第一型開關電路的控制端子、所述第四個第一型開關電路的控制端子、所述第三個第二型開關電路的控制端子、和所述第四個第二型開關電路的控制端子上，施加測試信號，在所述通常動作時，若向所述第一輸入線與所述第二輸入線分別輸入電位彼此不同的所述第一輸入信號和所述第二輸入信號，則使電位彼此不同的所述第一輸出信號和所述第二輸出信號分別從所述第一輸出線和第二輸出線輸出，在應力測試時，若向所述第一輸入線與所述第二輸入線分別輸入電位彼此不同的所述第一輸入信號和所述第二輸入信號，則使相同電位的信號從所述第一輸出線和第二輸出線兩者輸出。
另外，本發明的其它電平移位器電路的應力測試電路具有串聯連接於所述第一個第一型開關電路與所述第一個第二型開關電路之間的第三個第一型開關電路；串聯連接於所述第二個第一型開關電路與所述第二個第二型開關電路之間的第四個第一型開關電路；與所述第一個第二型開關電路並聯連接的第三個第二型開關電路；與所述第二個第二型開關電路並聯連接的第四個第二型開關電路；和測試線，連接於所述第三個第一型開關電路的控制端子、所述第四個第一型開關電路的控制端子、所述第三個第二型開關電路的控制端子、和所述第四個第二型開關電路的控制端子上，施加測試信號，在所述通常動作時，若向所述第一輸入線與所述第二輸入線分別輸入電位彼此不同的所述第一輸入信號和所述第二輸入信號，則使電位彼此不同的所述第一輸出信號和所述第二輸出信號分別從所述第一輸出線和第二輸出線輸出，在應力測試時，若向所述第一輸入線與所述第二輸入線分別輸入電位彼此不同的所述第一輸入信號和所述第二輸入信號，則使相同電位的信號從所述第一輸出線和第二輸出線兩者輸出。
根據本發明，因為在應力測試時從第一輸出線和第二輸出線兩者中輸出相同電位的信號，所以可提到能有效進行灰度等級選擇電路的被控制電路的應力測試的效果。
圖1(a)表示本發明的第一、第二和第四實施方式的電平移位器電路和灰度等級選擇電路的結構，(b)表示應力測試時的電平移位器電路和灰度等級選擇電路的動作狀態。
圖2(a)表示本發明的第一實施方式的電平移位器電路的結構和在灰度等級選擇動作時的動作狀態，(b)表示電平移位器電路在灰度等級選擇動作時的動作狀態。
圖3(a)表示本發明的第一實施方式的電平移位器電路的結構和在灰度等級選擇動作時的動作狀態，(b)表示電平移位器電路在灰度等級選擇動作時的動作狀態。
圖4(a)表示本發明的第一實施方式的電平移位器電路的結構和在應力測試時的動作狀態，(b)表示電平移位器電路在應力測試時的動作狀態。
圖5(a)表示本發明的第二實施方式的電平移位器電路的結構和在灰度等級選擇動作時的動作狀態，(b)表示電平移位器電路在灰度等級選擇動作時的動作狀態。
圖6(a)表示本發明的第二實施方式的電平移位器電路的結構和在灰度等級選擇動作時的動作狀態，(b)表示電平移位器電路在灰度等級選擇動作時的動作狀態。
圖7(a)表示本發明的第二實施方式的電平移位器電路的結構和在應力測試時的動作狀態，(b)表示電平移位器電路在應力測試時的動作狀態。
圖8(a)表示本發明的第三實施方式的電平移位器電路的結構和在灰度等級選擇動作時的動作狀態，(b)表示電平移位器電路在灰度等級選擇動作時的動作狀態。
圖9(a)表示本發明的第三實施方式的電平移位器電路的結構和在灰度等級選擇動作時的動作狀態，(b)表示電平移位器電路在灰度等級選擇動作時的動作狀態。
圖10(a)表示本發明的第三實施方式的電平移位器電路的結構和在應力測試時的動作狀態，(b)表示電平移位器電路在應力測試時的動作狀態。
圖11(a)表示本發明的第四實施方式的電平移位器電路的結構和在灰度等級選擇動作時的動作狀態，(b)表示電平移位器電路在灰度等級選擇動作時的動作狀態。
圖12(a)表示本發明的第四實施方式的電平移位器電路的結構和在灰度等級選擇動作時的動作狀態，(b)表示電平移位器電路在灰度等級選擇動作時的動作狀態。
圖13(a)表示本發明的第四實施方式的電平移位器電路的結構和在應力測試時的動作狀態，(b)表示電平移位器電路在應力測試時的動作狀態。
圖14(a)表示本發明的第5實施方式的電平移位器電路的結構和在灰度等級選擇動作時的動作狀態，(b)表示電平移位器電路在灰度等級選擇動作時的動作狀態。
圖15(a)表示本發明的第5實施方式的電平移位器電路的結構和在灰度等級選擇動作時的動作狀態，(b)表示電平移位器電路在灰度等級選擇動作時的動作狀態。
圖16(a)表示本發明的第5實施方式的電平移位器電路的結構和在應力測試時的動作狀態，(b)表示電平移位器電路在應力測試時的動作狀態。
圖17(a)表示現有電平移位器電路和構成應力測試對象的灰度等級選擇電路的結構，(b)表示現有的應力測試時的電平移位器電路和灰度等級選擇電路的動作狀態。
圖18(a)表示現有的電平移位器電路的結構，(b)表示現有的電平移位器電路的動作狀態。
具體實施例方式
圖1(a)表示本發明的第一、第二和第四實施方式的電平移位器電路和作為由該電平移位器電路控制的被控制電路的灰度等級選擇電路的結構，圖1(b)表示應力測試時的電平移位器電路和灰度等級選擇電路的動作狀態。在圖1(a)中，驅動電路2是驅動顯示裝置(例如液晶顯示裝置)的顯示面板(例如液晶面板)3的電路，具有電平移位器電路4、5和灰度等級選擇電路1。另外，由本發明的電平移位器電路控制的被控制電路不限於圖1所示的灰度等級選擇電路，也可適用於其它結構的電路。例如，由本發明的第三和第5實施方式的電平移位器電路驅動的灰度等級選擇電路具有用PMOS電晶體置換圖1(a)所示的NMOS電晶體的結構。
首先，用圖1(a)來說明灰度等級選擇電路1的灰度等級選擇動作。電平移位器電路4從其輸出端子OUTb向灰度等級選擇電路1的NMOS電晶體N0b1、N0b3的柵極施加控制信號BIT0b。另外，電平移位器電路4從其輸出端子OUT向灰度等級選擇電路1的NMOS電晶體N02、N04的柵極施加控制信號BIT0。控制信號BIT0b是將控制信號BIT0邏輯反轉的信號，因此，控制信號BIT0和控制信號BIT0b中任一方為H(高)電平，另一方為L(低)電平。另外，電平移位器電路5從其輸出端子OUTb向灰度等級選擇電路1的NMOS電晶體N1b12的柵極施加控制信號BIT1b。另外，電平移位器電路5從其輸出端子OUT向灰度等級選擇電路1的NMOS電晶體N134的柵極施加控制信號BIT1。控制信號BIT1b是將控制信號BIT1邏輯反轉的信號，因此，控制信號BIT1和控制信號BIT1b中任一方為H電平，另一方為L電平。通過用電平移位器電路4、5來控制灰度等級選擇電路1，從灰度等級選擇電路1輸出被輸入的模擬灰度等級電壓V1-V4內的任一個。
下面，說明圖1(a)的灰度等級選擇電路(4個灰度等級(2BIT灰度等級)DAC)1的應力測試方法。為了向圖1(a)所示的所有6個NMOS電晶體施加測試電壓，必需用模擬輸出電壓V1-V4的全部4個灰度等級的4種模式進行高電壓應力測試。其理由在於為了使由控制信號BIT0或BIT0b控制的NMOS電晶體N02、N04或NMOS電晶體N0b1、N0b3的潛在缺陷到達破壞，必需使這4個NMOS電晶體ON(導通)，為了使由控制信號BIT1或BIT1b控制的NMOS電晶體N134、N1b12的電晶體的潛在缺陷到達破壞，必需使這2個NMOS電晶體ON。另外，在應力測試時，將一個任意輸出灰度等級(V1-V4內的一個)之外的灰度等級電壓變為浮動，或向所有輸出灰度等級電壓V1-V4施加相同電位。
第一實施方式圖2(a)表示本發明的第一實施方式的電平移位器電路100的結構和在通常動作時(灰度等級選擇動作時)的動作狀態，圖2(b)表示電平移位器電路100在通常動作時的動作狀態。圖3(a)表示本發明的第一實施方式的電平移位器電路100的結構和在通常動作時的動作狀態，圖3(b)表示電平移位器電路100在通常動作時的動作狀態。並且，圖4(a)表示本發明的第一實施方式的電平移位器電路100的結構和在應力測試時的動作狀態，圖4(b)表示電平移位器電路100在應力測試時的動作狀態。
如圖2(a)、(b)至圖4(a)、(b)所示，電平移位器電路100具有施加第一基準電位(例如地電位GND)的第一基準電位供給線101；施加與第一基準電位不同的第二基準電位(例如絕對值比地電位大的電位)的第二基準電位供給線102；連接於第一基準電位供給線101與第二基準電位供給線102之間的第一輸出電位供給電路110；與第一輸出電位供給電路110並聯連接於第一基準電位供給線101與第二基準電位供給線102之間的第二輸出電位供給電路120。第一輸出電位供給電路110具有從第二基準電位供給線102側順序串聯連接的第一PMOS電晶體111和第一NMOS電晶體112。第二輸出電位供給電路120具有從第二基準電位供給線102側順序串聯連接的第二PMOS電晶體121和第二NMOS電晶體122。
另外，電平移位器電路100具有第一連接線114，連接第一PMOS電晶體(P溝道電晶體)111的柵極115與第二NMOS電晶體(N溝道電晶體)122的漏極123(即第二PMOS電晶體121的源極與第二NMOS電晶體122的漏極之間的節點)；和第二連接線124，連接第二PMOS電晶體121的柵極125與第一NMOS電晶體112的漏極113(即第一PMOS電晶體111的源極與第二NMOS電晶體112的漏極之間的節點)另外，電平移位器電路100具有第一輸入線131，連接於第一NMOS電晶體112的柵極上，輸入第一輸入信號IN；第二輸入線132，連接於第二NMOS電晶體122的柵極上，輸入將第一輸入信號IN邏輯反轉的第二輸入信號INb；和反相器133，根據第一輸入信號IN，生成第二輸入信號INb。另外，反相器133未必是電平移位器電路100的結構要素，也可以是向電平移位器電路100供給輸入信號的未圖示的控制電路的結構。並且，電平移位器電路100具有第一輸出線141，連接於第一NMOS電晶體112的漏極113(即第一PMOS電晶體111的源極與第二NMOS電晶體112的漏極間的節點)上，輸出第一輸出信號OUTb；和第二輸出線142，連接於第二NMOS電晶體122的漏極123(即第二PMOS電晶體121的源極與第二NMOS電晶體122的漏極間的節點)上，輸出第二輸出信號OUT。
另外，電平移位器電路100具有第一開關(SW1)151，切換第一NMOS電晶體111與第一PMOS電晶體112之間的節點113與第一輸出線141的輸出端之間的連接或非連接；和第二開關(SW2)152，切換第一輸出線141中比第一開關151靠下遊側(輸出端側)的點與第二輸出線142之間的連接或非連接。第一開關151與第二開關152構成被控制裝置(例如圖1所示的灰度等級選擇電路(DAC)1)的應力測試用的應力測試電路153。第一開關151與第二開關152通過來自未圖示的開關控制電路的控制信號來切換ON、OFF。另外，也可不是第一輸出線141、而是第二輸出線142中具備第一開關151。
如圖2(a)、(b)和圖3(a)、(b)所示，通常動作時，即灰度等級選擇動作時，第一開關151是ON(導通)，第二開關152是OFF(截止)，將輸入第一輸入線131的第一輸入信號IN變為H電平(圖2(a)、(b))或L電平(圖3(a)、(b))。
如圖2(a)、(b)所示，若將第一輸入信號IN變為H電平，則第二輸入信號INb變為L電平。此時，第一NMOS電晶體112為ON，節點113為L電平，第二PMOS電晶體121為ON。另外，第二NMOS電晶體122為OFF，節點123為H電平，第一PMOS電晶體115為OFF。結果，連接於節點113的第一輸出線141的第一輸出信號OUTb變為L電平，連接於節點123的第二輸出線142的第二輸出信號OUT變為H電平。
如圖3(a)、(b)所示，若將第一輸入信號IN變為L電平，則第二輸入信號INb變為H電平。此時，第一NMOS電晶體112為OFF，節點113為H電平，第二PMOS電晶體121為OFF。另外，第二NMOS電晶體122為ON，節點123為L電平，第一PMOS電晶體115為ON。結果，連接於節點113的第一輸出線141的第一輸出信號OUTb變為H電平，連接於節點123的第二輸出線142的第二輸出信號OUT變為L電平。
如圖4(a)、(b)所示，在應力測試時，第一開關151為OFF，第二開關152為ON，輸入第一輸入線131的第一輸入信號IN變為H電平，第二輸入信號INb變為L電平。此時，第一NMOS電晶體112為ON，節點113為L電平，第二PMOS電晶體121為ON。另外，第二NMOS電晶體122為OFF，節點123為H電平，第一PMOS電晶體115為OFF。結果，連接於節點123的第二輸出線的第二輸出信號OUT變為H電平，通過第二開關152連接於節點123的第二輸出線的第二輸出信號OUT也變為H電平。
在灰度等級選擇電路1為N溝道電晶體的情況下，通過實施圖4(a)、(b)所示的應力測試，可將灰度等級選擇電路1的全部N溝道電晶體變為ON。相反，在灰度等級選擇電路1由P溝道電晶體構成的情況下，若將第一輸入信號IN設為L電平，將第二輸入信號INb設為H電平，將第一輸出信號OUTb和第二輸出信號OUT雙方都設為L電平，則可將灰度等級選擇電路1的全部P溝道電晶體變為ON。
如上所述，根據第一實施方式的電平移位器電路100、裝載該電平移位器電路100的驅動電路2、裝載該驅動電路2的顯示裝置和使用電平移位器電路100進行的灰度等級選擇電路1的應力測試方法，可同時將構成應力測試對象的灰度等級選擇電路1內的全部電晶體變為ON，所以可有效進行高電壓應力測試。具體而言，當施加壓力電壓作為灰度等級電壓V1-V4時，即使進行壓力電壓的所有模式掃描，也由於作為電晶體的ON期間與測試時間的比率的佔空(Duty)比為100％，所以高電壓應力測試的效率變為最高值。
第二實施方式圖5(a)表示本發明的第二實施方式的電平移位器電路200的結構和在通常動作時(灰度等級選擇動作時)的動作狀態，圖5(b)表示電平移位器電路200在通常動作時的動作狀態。另外，圖6(a)表示本發明的第二實施方式的電平移位器電路200的結構和在通常動作時的動作狀態，圖6(b)表示電平移位器電路200在通常動作時的動作狀態。並且，圖7(a)表示本發明的第二實施方式的電平移位器電路200的結構和在應力測試時的動作狀態，圖7(b)表示電平移位器電路200在應力測試時的動作狀態。
如圖5(a)、(b)至圖7(a)、(b)所示，電平移位器電路200具有施加第一基準電位(例如地電位GND)的第一基準電位供給線201；施加與第一基準電位不同的第二基準電位(例如絕對值比地電位大的電位)的第二基準電位供給線202；連接於第一基準電位供給線201與第二基準電位供給線202之間的第一輸出電位供給電路210；與第一輸出電位供給電路210並聯連接於第一基準電位供給線201與第二基準電位供給線202之間的第二輸出電位供給電路220。第一輸出電位供給電路210具有從第二基準電位供給線202側順序串聯連接的第一PMOS電晶體211和第一NMOS電晶體212。第二輸出電位供給電路220具有從第二基準電位供給線202側順序串聯連接的第二PMOS電晶體221和第二NMOS電晶體222。
另外，電平移位器電路200具有第一連接線214，連接第一PMOS電晶體211的柵極215與第二PMOS電晶體221的源極223(即第二PMOS電晶體221與第二NMOS電晶體222之間的節點)；和第二連接線224，連接第二PMOS電晶體121的柵極125與第一PMOS電晶體211的源極213(即第一PMOS電晶體211與第二NMOS電晶體212之間的節點)。
另外，電平移位器電路200具有並聯連接於第一PMOS電晶體211上的第三PMOS電晶體251；並聯連接於第二PMOS電晶體221上的第四PMOS電晶體261；串聯連接於第一PMOS電晶體211與第一NMOS電晶體212之間的第三NMOS電晶體252；串聯連接於第二PMOS電晶體221與第二NMOS電晶體222之間的第四NMOS電晶體262；和測試線271，連接於第三PMOS電晶體251的柵極、第四PMOS電晶體261的柵極、第三NMOS電晶體252的柵極和第四NMOS電晶體262的柵極上，施加測試信號TESTb。第三PMOS電晶體251、第四PMOS電晶體261、第三NMOS電晶體252、第四NMOS電晶體262、和測試線271構成電平移位器電路200中的應力測試電路。
另外，電平移位器電路200具有第一輸入線231，連接於第一NMOS電晶體212的柵極上，輸入第一輸入信號IN；第二輸入線232，連接於第二NMOS電晶體222的柵極上，輸入將第一輸入信號IN邏輯反轉的第二輸入信號INb；和反相器233，根據第一輸入信號IN，生成第二輸入信號INb。另外，反相器233未必是電平移位器電路200的結構要素，也可以是向電平移位器電路200供給輸入信號的未圖示的控制電路的結構。並且，電平移位器電路200具有第一輸出線241，連接於第一PMOS電晶體211的源極213(即第一PMOS電晶體211與第一NMOS電晶體212之間的節點)上，輸出第一輸出信號OUTb；和第二輸出線242，連接於第二PMOS電晶體212的源極123(即第二PMOS電晶體221與第二NMOS電晶體222之間的節點)上，輸出第二輸出信號OUT。
如圖5(a)、(b)和圖6(a)、(b)所示，通常動作時，即灰度等級選擇動作時，測試信號TESTb變為H電平，第三PMOS電晶體251變為OFF，第四PMOS電晶體261變為OFF，第三NMOS電晶體252變為ON，第四NMOS電晶體262變為ON。
如圖5(a)、(b)所示，若將第一輸入信號IN變為H電平，則第二輸入信號INb變為L電平。此時，第一NMOS電晶體212為ON，節點213為L電平，第二PMOS電晶體221為ON。另外，第二NMOS電晶體222為OFF，節點223為H電平，第一PMOS電晶體215為OFF。結果，連接於節點213的第一輸出線241的第一輸出信號OUTb變為L電平，連接於節點223的第二輸出線242的第二輸出信號OUT變為H電平。
如圖6(a)、(b)所示，若將第一輸入信號IN變為L電平，則第二輸入信號INb變為H電平。此時，第一NMOS電晶體212為OFF，節點213為H電平，第二PMOS電晶體221為OFF。另外，第二NMOS電晶體222為ON，節點223為L電平，第一PMOS電晶體215為ON。結果，連接於節點213的第一輸出線241的第一輸出信號OUTb變為H電平，連接於節點223的第二輸出線242的第二輸出信號OUT變為L電平。
如圖7(a)、(b)所示，在應力測試時，測試信號TESTb為L電平，第二PMOS電晶體251為ON，第四PMOS電晶體261為ON，第三NMOS電晶體252為OFF，第四NMOS電晶體262為OFF。結果，節點213和223兩者變為H電平。因此，連接於節點213的第一輸出線241的第一輸出信號OUTb變為H電平，連接於節點223的第二輸出線242的第二輸出信號OUT也變為H電平。
在灰度等級選擇電路1為N溝道電晶體的情況下，通過實施圖7(a)、(b)所示的應力測試，可將灰度等級選擇電路1的全部N溝道電晶體變為ON。
如上所述，根據第二實施方式的電平移位器電路200、裝載該電平移位器電路200的驅動電路2、裝載該驅動電路2的顯示裝置和使用電平移位器電路200進行的灰度等級選擇電路1的應力測試方法，與第一實施方式的情況一樣，可同時將構成應力測試對象的灰度等級選擇電路1內的全部電晶體變為ON，所以與第一實施方式的情況一樣，可有效進行高電壓應力測試。
第三實施方式圖8(a)表示本發明的第三實施方式的電平移位器電路300的結構和在通常動作時(灰度等級選擇動作時)的動作狀態，圖8(b)表示電平移位器電路300在通常動作時的動作狀態。另外，圖9(a)表示本發明的第三實施方式的電平移位器電路300的結構和在通常動作時的動作狀態，圖9(b)表示電平移位器電路300在通常動作時的動作狀態。並且，圖10(a)表示本發明的第三實施方式的電平移位器電路300的結構和在應力測試時的動作狀態，圖10(b)表示電平移位器電路300在應力測試時的動作狀態。
如圖8(a)、(b)至圖10(a)、(b)所示，電平移位器電路300具有施加第一基準電位(例如地電位GND)的第一基準電位供給線301；施加與第一基準電位不同的第二基準電位(例如絕對值比地電位大的電位)的第二基準電位供給線302；連接於第一基準電位供給線301與第二基準電位供給線302之間的第一輸出電位供給電路310；與第一輸出電位供給電路310並聯連接於第一基準電位供給線301與第二基準電位供給線302之間的第二輸出電位供給電路320。第一輸出電位供給電路310具有從第二基準電位供給線302側順序串聯連接的第一PMOS電晶體311和第一NMOS電晶體312。第二輸出電位供給電路320具有從第二基準電位供給線302側順序串聯連接的第二PMOS電晶體321和第二NMOS電晶體322。
另外，電平移位器電路300具有第一連接線314，連接第一PMOS電晶體311的柵極315與第二NMOS電晶體322的漏極323(即第二PMOS電晶體321與第二NMOS電晶體322之間的節點)；和第二連接線324，連接第二PMOS電晶體321的柵極325與第一NMOS電晶體312的漏極313(即第一PMOS電晶體311與第一NMOS電晶體313之間的節點)。
另外，電平移位器電路300具有串聯連接於第一PMOS電晶體311與第一NMOS電晶體312之間的第三PMOS電晶體351；串聯連接於第二PMOS電晶體321與第二NMOS322之間的第四PMOS電晶體361；與第一NMOS電晶體312並聯連接的第三NMOS電晶體352；與第二NMOS電晶體322並聯連接的第四NMOS電晶體362；和測試線371，連接於第三PMOS電晶體351的柵極、第四PMOS電晶體361的柵極、第三NMOS電晶體352的柵極和第四NMOS電晶體362的柵極上，施加測試信號TEST。第三PMOS電晶體351、第四PMOS電晶體361、第三NMOS電晶體352、第四NMOS電晶體362、和測試線371構成電平移位器電路300中的應力測試電路。
另外，電平移位器電路300具有第一輸入線331，連接於第一NMOS電晶體312的柵極上，輸入第一輸入信號IN；第二輸入線332，連接於第二NMOS電晶體322的柵極上，輸入將第一輸入信號IN邏輯反轉的第二輸入信號INb；和反相器333，根據第一輸入信號IN，生成第二輸入信號INb。另外，反相器333未必是電平移位器電路300的結構要素，也可以是向電平移位器電路300供給輸入信號的未圖示的控制電路的結構。並且，電平移位器電路300具有第一輸出線341，連接於第一NMOS電晶體312的漏極313(即第一PMOS電晶體311與第一NMOS電晶體312之間的節點)上，輸出第一輸出信號OUTb；和第二輸出線342，連接於第二NMOS電晶體322的漏極323(即第二PMOS電晶體321與第二NMOS電晶體322之間的節點)上，輸出第二輸出信號OUT。
如圖8(a)、(b)和圖9(a)、(b)所示，通常動作時，即灰度等級選擇動作時，測試信號TEST變為L電平，第三PMOS電晶體351變為ON，第四PMOS電晶體361變為ON，第三NMOS電晶體352變為OFF，第四NMOS電晶體362變為OFF。
如圖8(a)、(b)所示，若將第一輸入信號IN變為H電平，則第二輸入信號INb變為L電平。此時，第一NMOS電晶體312為ON，節點313為L電平，第二PMOS電晶體321為ON。另外，第二NMOS電晶體322為OFF，節點323為H電平，第一PMOS電晶體315為OFF。結果，連接於節點313的第一輸出線341的第一輸出信號OUTb變為L電平，連接於節點323的第二輸出線342的第二輸出信號OUT變為H電平。
如圖9(a)、(b)所示，若將第一輸入信號IN變為L電平，則第二輸入信號INb變為H電平。此時，第一NMOS電晶體312為OFF，節點313為H電平，第二PMOS電晶體321為OFF。另外，第二NMOS電晶體322為ON，節點323為L電平，第一PMOS電晶體315為ON。結果，連接於節點313的第一輸出線341的第一輸出信號OUTb變為H電平，連接於節點323的第二輸出線342的第二輸出信號OUT變為L電平。
如圖10(a)、(b)所示，在應力測試時，測試信號TEST為H電平，第三PMOS電晶體351為OFF，第四PMOS電晶體361為OFF，第三NMOS電晶體352為ON，第四NMOS電晶體362為ON。結果，節點313變為L電平，節點323也變為L電平。因此，如圖10(a)、(b)所示，無論輸入信號IN、INb如何，連接於節點313的第一輸出線341的第一輸出信號OUTb變為L電平，連接於節點323的第二輸出線342的第二輸出信號OUT也變為L電平。
在灰度等級選擇電路為P溝道電晶體的情況下，通過實施圖10(a)、(b)所示的應力測試，可將灰度等級選擇電路的全部P溝道電晶體變為ON。
如上所述，根據第三實施方式的電平移位器電路300、裝載該電平移位器電路300的驅動電路、裝載該驅動電路的顯示裝置和使用電平移位器電路300進行的灰度等級選擇電路的應力測試方法，可同時將構成應力測試對象的灰度等級選擇電路內的全部電晶體變為ON，所以與第一和第二實施方式的情況一樣，可有效進行高電壓應力測試。
第四實施方式圖11(a)表示本發明的第四實施方式的電平移位器電路400的結構和在通常動作時(灰度等級選擇動作時)的動作狀態，圖11(b)表示電平移位器電路400在通常動作時的動作狀態。圖12(a)表示本發明的第四實施方式的電平移位器電路400的結構和在通常動作時的動作狀態，圖12(b)表示電平移位器電路400在通常動作時的動作狀態。並且，圖13(a)表示本發明的第四實施方式的電平移位器電路400的結構和在應力測試時的動作狀態，圖13(b)表示電平移位器電路400在應力測試時的動作狀態。
如圖11(a)、(b)至圖13(a)、(b)所示，電平移位器電路400具有施加第一基準電位(例如地電位GND)的第一基準電位供給線401；施加與第一基準電位不同的第二基準電位(例如絕對值比地電位大的電位)的第二基準電位供給線402；連接於第一基準電位供給線401與第二基準電位供給線402之間的第一輸出電位供給電路410；與第一輸出電位供給電路410並聯連接於第一基準電位供給線401與第二基準電位供給線402之間的第二輸出電位供給電路420。第一輸出電位供給電路410具有從第二基準電位供給線402側順序串聯連接的第一PMOS電晶體411和第一NMOS電晶體412。第二輸出電位供給電路420具有從第二基準電位供給線402側順序串聯連接的第二PMOS電晶體421和第二NMOS電晶體422。
另外，電平移位器電路400具有第一連接線414，連接第一PMOS電晶體411的柵極415與第二PMOS電晶體421的源極423(即第二PMOS電晶體421與第二NMOS電晶體422之間的節點)；和第二連接線424，連接第二PMOS電晶體421的柵極425與第一PMOS電晶體411的源極413(即第一PMOS電晶體411與第二NMOS電晶體412之間的節點)。
另外，電平移位器電路400具有與第一PMOS電晶體411並聯連接的第三PMOS電晶體451；和與第二PMOS電晶體421並聯連接的第四PMOS電晶體461。另外，電平移位器電路400具有輸入測試信號TEST的第一測試線471；輸入將測試信號TEST邏輯反轉的測試信號TESTb的第二測試線472；和2輸入的NOR電路474、475。將輸入信號INb與測試信號TEST輸入到NOR電路474的輸入，將NOR電路474的輸出輸入第一NMOS電晶體412的柵極。將輸入信號IN與測試信號TESTb輸入到NOR電路475的輸入，將NOR電路475的輸出輸入第二NMOS電晶體422的柵極。第一測試線471、第二測試線472與NOR電路474、475構成控制第一NMOS電晶體412、第二NMOS電晶體422、第三PMOS電晶體451和第四PMOS電晶體461的ON、OFF的驅動控制電路。
另外，電平移位器電路400具有第一輸入線431，連接於第一NMOS電晶體412的柵極上，輸入第一輸入信號IN；第二輸入線432，連接於第二NMOS電晶體422的柵極上，輸入將第一輸入信號IN邏輯反轉的第二輸入信號INb；和反相器433，根據第一輸入信號IN，生成第二輸入信號INb。另外，反相器433未必是電平移位器電路400的結構要素，也可以是向電平移位器電路400供給輸入信號的未圖示的控制電路的結構。並且，電平移位器電路400具有第一輸出線441，連接於第一NMOS電晶體412的源極413(即第一PMOS電晶體411與第一NMOS電晶體412間的節點)上，輸出第一輸出信號OUTb；和第二輸出線442，連接於第二PMOS電晶體412的源極423(即第二PMOS電晶體421與第二NMOS電晶體422間的節點)上，輸出第二輸出信號OUT。
如圖11(a)、(b)和圖12(a)、(b)所示，通常動作時，即灰度等級選擇動作時，測試信號TEST為L電平，測試信號TESTb為H電平，第三PMOS電晶體451為OFF，第四PMOS電晶體461為OFF。
如圖11(a)、(b)所示，若將第二輸入信號INb變為L電平，第一輸入信號IN變為H電平，則NOR電路474輸出H電平，第一NMOS電晶體412變為ON，NOR電路475輸出L電平，第二NMOS電晶體422變為OFF。結果，節點413變為L電平，第二PMOS電晶體421變為ON。另外，因為第二輸入信號INb為L電平，所以第二NMOS電晶體422變為OFF，第二PMOS電晶體421變為ON，節點423變為H電平，第一PMOS電晶體415變為OFF。結果，連接於節點413的第一輸出線441的第一輸出信號OUTb變為L電平，連接於節點423的第二輸出線442的第二輸出信號OUT變為H電平。
如圖12(a)、(b)所示，若將第二輸入信號INb變為H電平，第一輸入信號IN變為L電平，則NOR電路474輸出L電平，第一NMOS電晶體412變為OFF，NOR電路475輸出H電平，第二NMOS電晶體422變為ON。結果，節點413變為H電平，第二PMOS電晶體421變為OFF。另外，因為第二輸入信號INb為H電平，所以第二NMOS電晶體422變為ON，第二PMOS電晶體421變為OFF，節點423變為L電平，第一PMOS電晶體415變為ON。結果，連接於節點413的第一輸出線441的第一輸出信號OUTb變為H電平，連接於節點423的第二輸出線442的第二輸出信號OUT變為L電平。
如圖13(a)、(b)所示，在應力測試時，測試信號TEST為H電平，測試信號TESTb為L電平，第三PMOS電晶體451為ON，第四PMOS電晶體461也為ON。結果，節點413為H電平，節點423也變為H電平。因此，連接於節點413的第一輸出線441的第一輸出信號OUTb變為H電平，連接於節點423的第二輸出線442的第二輸出信號OUT也變為H電平。
在灰度等級選擇電路1由N溝道電晶體構成的情況下，通過實施圖13(a)、(b)所示的應力測試，可將灰度等級選擇電路1的全部N溝道電晶體變為ON。
如上所述，根據第四實施方式的電平移位器電路400、裝載該電平移位器電路400的驅動電路、裝載該驅動電路的顯示裝置和使用電平移位器電路400進行的灰度等級選擇電路的應力測試方法，可同時將構成應力測試對象的灰度等級選擇電路1內的全部電晶體變為ON，所以與第一至第三實施方式的情況一樣，可有效進行高電壓應力測試。
另外，在第四實施方式的電平移位器電路400中，具有可減小電路的布局面積的效果。其理由為以下兩點。第一理由如下。在低電壓振幅(測試信號TEST)的時刻執行電壓振幅小的(NMOS電晶體的柵極輸入的電壓振幅)NMOS電晶體側的測試電路控制，在高電壓振幅(測試信號TESTb)下執行電壓振幅大的PMOS電晶體側的測試電路控制。這樣，通過在低電壓側執行邏輯控制，與由布置面積大的高電壓電晶體構成電路的情況相比，可以小的面積來進行布置。另外，第二理由如下。電平移位器電路的輸入側(將輸入信號IN或INb作為柵極信號輸入的電晶體、例如NMOS電晶體)的柵極電壓的電壓振幅比高電壓電晶體的源極-漏極振幅小，所以為了充分確保Ids(源極-漏極電流)，必需由大的尺寸(柵極寬度)構成。因此，相反，為了實現第四實施方式中的電平移位器電路的結構，若採用串聯連接低電壓振幅的電晶體的結構，則因為串聯連接而使電阻分量變為2倍，所以電晶體必需約2倍的柵極寬度(將電晶體的Ids變為2倍)。
第5實施方式圖14(a)表示本發明的第5實施方式的電平移位器電路500的結構和在通常動作時(灰度等級選擇動作時)的動作狀態，圖14(b)表示電平移位器電路500在通常動作時的動作狀態。圖15(a)表示本發明的第5實施方式的電平移位器電路500的結構和在通常動作時的動作狀態，圖15(b)表示電平移位器電路500在通常動作時的動作狀態。並且，圖16(a)表示本發明的第5實施方式的電平移位器電路500的結構和在應力測試時的動作狀態，圖16(b)表示電平移位器電路500在應力測試時的動作狀態。
如圖14(a)、(b)至圖16(a)、(b)所示，電平移位器電路500具有施加第一基準電位(例如地電位GND)的第一基準電位供給線501；施加與第一基準電位不同的第二基準電位(例如絕對值比地電位大的電位)的第二基準電位供給線502；連接於第一基準電位供給線501與第二基準電位供給線502之間的第一輸出電位供給電路510；與第一輸出電位供給電路510並聯連接於第一基準電位供給線501與第二基準電位供給線502之間的第二輸出電位供給電路520。第一輸出電位供給電路510具有從第二基準電位供給線502側順序串聯連接的第一PMOS電晶體511和第一NMOS電晶體512。第二輸出電位供給電路520具有從第二基準電位供給線502側順序串聯連接的第二PMOS電晶體521和第二NMOS電晶體522。
另外，電平移位器電路500具有第一連接線514，連接第一PMOS電晶體511的柵極515與第二NMOS電晶體522的漏極523(即第二PMOS電晶體521與第二NMOS電晶體522之間的節點)；和第二連接線524，連接第二PMOS電晶體521的柵極525與第一NMOS電晶體512的漏極513(即第一PMOS電晶體511與第一NMOS電晶體512之間的節點)。
另外，電平移位器電路500具有串聯連接於第一PMOS電晶體511與第一NMOS電晶體512之間的第三PMOS電晶體551；和串聯連接於第二PMOS電晶體521與第二NMOS電晶體522之間的第四PMOS電晶體561。另外，電平移位器電路500具有輸入測試信號TEST的第一測試線571；輸入將測試信號TEST邏輯反轉的測試信號TESTb的第二測試線572；和2輸入的NAMD電路574、575。將輸入信號INb與測試信號TESTb輸入到NAMD電路574的輸入，將NAMD電路574的輸出輸入第一NMOS電晶體512的柵極。將輸入信號IN與測試信號TESTb輸入到NAND電路575的輸入，將NAND電路575的輸出輸入第二NMOS電晶體522的柵極。第一測試線571、第二測試線572與NAND電路574、575構成控制第一NMOS電晶體512、第二NMOS電晶體522、第三PMOS電晶體551和第四PMOS電晶體561的ON、OFF的驅動控制電路。
另外，電平移位器電路500具有第一輸入線531，連接於第一NMOS電晶體512的柵極上，輸入第一輸入信號IN；第二輸入線532，連接於第二NMOS電晶體522的柵極上，輸入第二輸入信號INb；和反相器533，根據第一輸入信號IN，生成第二輸入信號INb。另外，反相器533未必是電平移位器電路500的結構要素，也可以是向電平移位器電路500供給輸入信號的未圖示的控制電路的結構。並且，電平移位器電路500具有第一輸出線541，連接於第一NMOS電晶體512的漏極513(即第一PMOS電晶體511與第一NMOS電晶體512間的節點)上，輸出第一輸出信號OUTb；和第二輸出線542，連接於第二NMOS電晶體522的漏極523(即第二PMOS電晶體521與第二NMOS電晶體522間的節點)上，輸出第二輸出信號OUT。
如圖14(a)、(b)和圖15(a)、(b)所示，通常動作時，即灰度等級選擇動作時，測試信號TEST為L電平，測試信號TESTb為H電平，第三PMOS電晶體551為OFF，第四PMOS電晶體561為OFF。
如圖14(a)、(b)所示，若將第二輸入信號INb變為L電平，第一輸入信號IN變為H電平，則NAND電路574輸出H電平，第一NMOS電晶體512變為ON，NAND電路575輸出L電平，第二NMOS電晶體522變為OFF。結果，節點513變為L電平，第二PMOS電晶體521變為ON。另外，第二NMOS電晶體522變為OFF，第二PMOS電晶體521變為ON，節點523變為H電平，第一PMOS電晶體515變為OFF。結果，連接於節點513的第一輸出線541的第一輸出信號OUTb變為L電平，連接於節點523的第二輸出線542的第二輸出信號OUT變為H電平。
如圖15(a)、(b)所示，若將第二輸入信號INb變為H電平，第一輸入信號IN變為L電平，則NAND電路574輸出L電平，第一NMOS電晶體512變為OFF，NAND電路575輸出H電平，第二NMOS電晶體522變為ON。結果，節點513變為H電平，第二PMOS電晶體521變為OFF。另外，第二NMOS電晶體522變為ON，第二PMOS電晶體521變為OFF，節點523變為L電平，第一PMOS電晶體515變為ON。結果，連接於節點513的第一輸出線541的第一輸出信號OUTb變為H電平，連接於節點523的第二輸出線542的第二輸出信號OUT變為L電平。
如圖16(a)、(b)所示，在應力測試時，測試信號TEST為H電平，測試信號TESTb為L電平，第三PMOS電晶體551為ON，第四PMOS電晶體561也為ON。結果，節點513為H電平，節點523也變為H電平。因此，連接於節點513的第一輸出線541的第一輸出信號OUTb變為H電平，連接於節點523的第二輸出線542的第二輸出信號OUT也變為H電平。
在灰度等級選擇電路由P溝道電晶體構成的情況下，通過實施圖16(a)、(b)所示的應力測試，可將灰度等級選擇電路的全部P溝道電晶體變為ON。
如上所述，根據第5實施方式的電平移位器電路500、裝載該電平移位器電路500的驅動電路、裝載該驅動電路的顯示裝置和使用電平移位器電路500進行的灰度等級選擇電路的應力測試方法，可同時將構成應力測試對象的灰度等級選擇電路1內的全部電晶體變為ON，所以與第一至第四實施方式的情況一樣，可有效進行高電壓應力測試。另外，根據第5實施方式，可與第四實施方式一樣，縮小布置面積。
另外，在上述說明中，說明如下情況，即第一輸出電位供給電路110、210、310、410、510由1個PMOS電晶體111、211、311、411、511和1個NMOS電晶體112、212、312、412、512構成，另外，第二輸出電位供給電路120、220、320、420、520由1個PMOS電晶體121、221、321、421、521和1個NMOS電晶體122、222、322、422、522構成，但也可由具有同樣功能的其它電路來構成第一輸出電位供給電路110、210、310、410、510和第二輸出電位供給電路120、220、320、420、520。
另外，上述說明中，示例說明基於DAC電路的選擇電壓灰度等級的電路，但本發明也可適用於選擇多條信號線內的一條的多路復用電路。
權利要求
1.一種電平移位器電路，其特徵在於在將以第一基準電位作為控制電位輸入時導通的電路設為第一型開關電路、在將輸入與所述第一基準電位不同的第二基準電位作為控制電位時導通的電路設為第二型開關電路的情況下，所述電平移位器電路具有施加第一基準電位的第一基準電位供給線；施加與所述第一基準電位不同的第二基準電位的第二基準電位供給線；連接於所述第一基準電位供給線與所述第二基準電位供給線之間的第一輸出電位供給電路，包含從所述第二基準電位供給線側順序串聯連接的第一個第一型開關電路和第一個第二型開關電路；與所述第一輸出電位供給電路並聯連接於所述第一基準電位供給線與所述第二基準電位供給線之間的第二輸出電位供給電路，包含從所述第二基準電位供給線側順序串聯連接的第二個第一型開關電路和第二個第二型開關電路；第一連接線，將所述第二個第一型開關電路與所述第二個第二型開關電路間的電位提供給所述第一個第一型開關電路的控制端子；第二連接線，將所述第一個第一型開關電路與所述第一個第二型開關電路間的電位提供給所述第二個第一型開關電路的控制端子；第一輸入線，將第一輸入信號提供給所述第一個第二型開關電路的控制端子；第二輸入線，將第二輸入信號提供給所述第二個第二型開關電路的控制端子；第一輸出線，將所述第一個第一型開關電路與所述第一個第二型開關電路間的電位作為第一輸出信號而輸出；第二輸出線，將所述第二個第一型開關電路與所述第二個第二型開關電路間的電位作為第二輸出信號而輸出；和應力測試電路，將從所述第一輸出線和第二輸出線向被控制電路輸出的所述第一輸出信號和所述第二輸出信號切換成所述被控制電路通常動作時的信號或所述被控制電路應力測試時的信號之一，所述應力測試電路具有第一開關，切換所述第一個第一型開關電路和所述第一個第二型開關電路之間的點與所述第一輸出線之間的連接或非連接，或切換所述第二個第一型開關電路和所述第二個第二型開關電路之間的點與所述第二輸出線之間的連接或非連接；和第二開關，切換所述第一輸出線中的、比所述第一開關靠下遊側的點與所述第二輸出線之間、或所述第二輸出線中的、比所述第一開關靠下遊側的點與所述第一輸出線之間的連接或非連接，所述應力測試電路在所述通常動作中，若向所述第一輸入線與所述第二輸入線分別輸入電位彼此不同的所述第一輸入信號和所述第二輸入信號，則分別從所述第一輸出線和第二輸出線輸出電位彼此不同的所述第一輸出信號和所述第二輸出信號，所述應力測試電路在應力測試中，若向所述第一輸入線與所述第二輸入線分別輸入電位彼此不同的所述第一輸入信號和所述第二輸入信號，則從所述第一輸出線和第二輸出線兩者輸出相同電位的信號。
2.一種電平移位器電路，其特徵在於在將在以第一基準電位作為控制電位輸入時導通的電路設為第一型開關電路、將在將與所述第一基準電平不同的第二基準電位作為控制電位輸入時導通的電路設為第二型開關電路的情況下，所述電平移位器電路具有施加第一基準電位的第一基準電位供給線；施加與所述第一基準電位不同的第二基準電位的第二基準電位供給線；連接於所述第一基準電位供給線與所述第二基準電位供給線之間的第一輸出電位供給電路，包含從所述第二基準電位供給線側順序串聯連接的第一個第一型開關電路和第一個第二型開關電路；與所述第一輸出電位供給電路並聯連接於所述第一基準電位供給線與所述第二基準電位供給線之間的第二輸出電位供給電路，包含從所述第二基準電位供給線側順序串聯連接的第二個第一型開關電路和第二個第二型開關電路；第一連接線，將所述第二個第一型開關電路與所述第二個第二型開關電路間的電位提供給所述第一個第一型開關電路的控制端子；第二連接線，將所述第一個第一型開關電路與所述第一個第二型開關電路間的電位提供給所述第二個第一型開關電路的控制端子；第一輸入線，將第一輸入信號提供給所述第一個第二型開關電路的控制端子；第二輸入線，將第二輸入信號提供給所述第二個第二型開關電路的控制端子；第一輸出線，將所述第一個第一型開關電路與所述第一個第二型開關電路間的電位作為第一輸出信號而輸出；第二輸出線，將所述第二個第一型開關電路與所述第二個第二型開關電路間的電位作為第二輸出信號而輸出；和應力測試電路，將從所述第一輸出線和第二輸出線向被控制電路輸出的所述第一輸出信號和所述第二輸出信號切換成所述被控制電路通常動作時的信號或所述被控制電路應力測試時的信號之一，所述應力測試電路具有與所述第一個第一型開關電路並聯連接的第三個第一型開關電路；與所述第二個第一型開關電路並聯連接的第四個第一型開關電路；串聯連接於所述第一個第一型開關電路與所述第一個第二型開關電路之間的第三個第二型開關電路；串聯連接於所述第二個第一型開關電路與所述第二個第二型開關電路之間的第四個第二型開關電路；和測試線，連接於所述第三個第一型開關電路的控制端子、所述第四個第一型開關電路的控制端子、所述第三個第二型開關電路的控制端子、和所述第四個第二型開關電路的控制端子上，用以施加測試信號，所述應力測試電路在所述通常動作中，若向所述第一輸入線與所述第二輸入線分別輸入電位彼此不同的所述第一輸入信號和所述第二輸入信號，則分別從所述第一輸出線和第二輸出線輸出電位彼此不同的所述第一輸出信號和所述第二輸出信號，所述應力測試電路在應力測試中，若向所述第一輸入線與所述第二輸入線分別輸入電位彼此不同的所述第一輸入信號和所述第二輸入信號，則從所述第一輸出線和第二輸出線兩者輸出相同電位的信號。
3.一種電平移位器電路，其特徵在於在將以第一基準電位作為控制電位輸入時導通的電路設為第一型開關電路、在將輸入與所述第一基準電位不同的第二基準電位作為控制電位時導通的電路設為第二型開關電路的情況下，所述電平移位器電路具有施加第一基準電位的第一基準電位供給線；施加與所述第一基準電位不同的第二基準電位的第二基準電位供給線；連接於所述第一基準電位供給線與所述第二基準電位供給線之間的第一輸出電位供給電路，包含從所述第二基準電位供給線側順序串聯連接的第一個第一型開關電路和第一個第二型開關電路；與所述第一輸出電位供給電路並聯連接於所述第一基準電位供給線與所述第二基準電位供給線之間的第二輸出電位供給電路，包含從所述第二基準電位供給線側順序串聯連接的第二個第一型開關電路和第二個第二型開關電路；第一連接線，將所述第二個第一型開關電路與所述第二個第二型開關電路間的電位提供給所述第一個第一型開關電路的控制端子；第二連接線，將所述第一個第一型開關電路與所述第一個第二型開關電路間的電位提供給所述第二個第一型開關電路的控制端子；第一輸入線，將第一輸入信號提供給所述第一個第二型開關電路的控制端子；第二輸入線，將第二輸入信號提供給所述第二個第二型開關電路的控制端子；第一輸出線，將所述第一個第一型開關電路與所述第一個第二型開關電路間的電位作為第一輸出信號而輸出；第二輸出線，將所述第二個第一型開關電路與所述第二個第二型開關電路間的電位作為第二輸出信號而輸出；和應力測試電路，將從所述第一輸出線和第二輸出線向被控制電路輸出的所述第一輸出信號和所述第二輸出信號切換成所述被控制電路通常動作時的信號或所述被控制電路應力測試時的信號之一，所述應力測試電路具有串聯連接於所述第一個第一型開關電路與所述第一個第二型開關電路之間的第三個第一型開關電路；串聯連接於所述第二個第一型開關電路與所述第二個第二型開關電路之間的第四個第一型開關電路；與所述第一個第二型開關電路並聯連接的第三個第二型開關電路；與所述第二個第二型開關電路並聯連接的第四個第二型開關電路；和測試線，連接於所述第三個第一型開關電路的控制端子、所述第四個第一型開關電路的控制端子、所述第三個第二型開關電路的控制端子、和所述第四個第二型開關電路的控制端子上，用以施加測試信號，所述應力測試電路在所述通常動作中，若向所述第一輸入線與所述第二輸入線分別輸入電位彼此不同的所述第一輸入信號和所述第二輸入信號，則分別從所述第一輸出線和第二輸出線輸出電位彼此不同的所述第一輸出信號和所述第二輸出信號，所述應力測試電路在應力測試中，若向所述第一輸入線與所述第二輸入線分別輸入電位彼此不同的所述第一輸入信號和所述第二輸入信號，則從所述第一輸出線和第二輸出線兩者輸出相同電位的信號。
4.根據權利要求1至3之一所述的電平移位器電路，其特徵在於所述第一基準電位是地電位，所述第二基準電位是比地電位高的電位，所述第一型開關電路是P溝道電晶體，所述第二型開關電路是N溝道電晶體。
5.一種顯示裝置的驅動電路，其特徵在於包括權利要求1至4任一所述的電平移位器電路；和作為所述被控制電路的灰度等級選擇電路，所述灰度等級選擇電路具有多個根據從所述電平移位器電路輸出的所述第一輸出信號和所述第二輸出信號而導通或截止的電晶體，通過輸入多個灰度等級電位、通過所述多個電晶體的導通·截止的組合來選擇輸出所述多個灰度等級電位之一。
6.一種顯示裝置，其特徵在於具有權利要求5所述的驅動電路；和使用從所述驅動電路輸出的灰度等級電位來進行灰度等級控制的顯示面板。
7.一種對權利要求6所述的驅動電路內的所述灰度等級選擇電路進行應力測試的方法，其特徵在於具有在所述應力測試時，使所述灰度等級選擇電路內的所述多個電晶體同時導通的步驟。
8.一種電平移位器電路，該電路在第一輸出和第二輸出進行不同於輸入電位的電位輸出，並在通常動作時與測試動作時具有不同功能，其特徵在於具有控制電路，在所述通常動作時，將所述第一輸出作為第三輸出原樣輸出，同時，將所述第二輸出作為第四輸出原樣輸出，而在所述測試動作時，截斷所述第二輸出，將所述第一輸出作為所述第三輸出和所述第四輸出而輸出。
9.一種電平移位器電路，該電路針對輸入信號的第一基準電位或第二基準電位輸出到第一輸出或第二輸出，並在通常動作時與測試動作時具有不同功能，其特徵在於具有由測試信號控制的第一控制電路和第二控制電路，在測試動作時，通過所述第一控制電路，將所述第一輸出和所述第二輸出固定在所述第一基準電位或第二基準電位之一，並通過所述第二控制電路，截斷對應於所述輸入信號的信號。
全文摘要
本發明提供一種電平移位器電路、顯示裝置的驅動電路、顯示裝置和應力測試方法。為了有效執行灰度等級選擇電路的應力測試，電平移位器電路具有電位供給線102、101；PMOS111、121；NMOS112、122；將NMOS122的漏極連接於PMOS111的柵極上的線124；將NMOS112的漏極連接於PMOS121的柵極上的線114；分別向NMOS112、122的柵極提供輸入信號IN、INb的線131、132；輸出NMOS112的漏極電位的線142；輸出NMOS122的漏極電位的線141；和應力測試電路153。在灰度等級選擇動作時，向輸入線131、132分別輸出不同的電位IN、INb，從輸出線142、141輸出不同的電位，在應力測試時，從輸出線142、141兩者輸出相同的電位。
文檔編號G09G3/20GK1744439SQ200410074988
公開日2006年3月8日 申請日期2004年9月1日 優先權日2004年9月1日
發明者寺石利夫 申請人:衝電氣工業株式會社