非易失性存儲器的製造方法及非易失性存儲器與流程

2023-09-10 11:38:00

本發明的實施例涉及半導體領域，更具體地涉及非易失性存儲器的製造方法及非易失性存儲器。

背景技術：

非易失性存儲器是一種存儲器，其具有允許多數據存儲、讀取或擦除操作的優勢。即使切斷施加至器件的電源，也將會保持存儲在非易失性存儲器中的數據。非易失性存儲器已經成為個人計算機和電子設備中廣泛採用的存儲器件。

隨著科學技術的快速發展，半導體器件的集成水平增強，並且因此需要進一步降低各種存儲器件的尺寸。關於降低存儲器件的尺寸，期望增加存儲器單元的可靠性，以進一步增強器件性能並且降低生產成本。

技術實現要素：

本發明的實施例提供了一種非易失性存儲器的製造方法，包括：提供襯底，所述襯底包括第一區域和定位在所述第一區域的外圍處的第二區域；在所述襯底的第一區域上形成多個堆疊結構；在所述襯底的第二區域上形成壁結構；在所述襯底上方形成導電層；在所述導電層上方形成底部抗反射塗層；回蝕刻所述底部抗反射塗層和所述導電層；以及圖案化所述導電層。

本發明的實施例還提供了一種非易失性存儲器的製造方法，包括：提供襯底，所述襯底包括第一區域和定位在所述第一區域的外圍處的第二區域；在所述襯底上方相繼形成第一介電層、第一導電層、第二介電層和第二導電層；圖案化所述第二導電層、所述第二介電層、所述第一導電層和所述第一介電層，以在所述襯底的第一區域上形成至少兩個堆疊結構並且在所述襯底的第二區域上形成多個壁結構；在所述襯底上方形成第三導電層；在所述第三導電層上方形成底部抗反射塗層；回蝕刻所述底部抗反射塗層和所述第三導電層；以及圖案化所述第三導電層以在所述至少兩個堆疊結構之間形成擦除柵極並且在所述至少兩個堆疊結構外部的側壁上分別形成兩條字線。

本發明的實施例還提供了一種非易失性存儲器，包括：多個存儲器單元，定位在襯底的第一區域上；以及壁結構，定位在所述襯底的第二區域上，其中，所述第二區域定位在所述襯底的第一區域的外圍處。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以最好地理解本發明的各個實施例。應該注意，根據工業中的標準實踐，各種部件沒有被按比例繪製。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1是根據本發明的一些實施例的示出了非易失性存儲器的製造方法的工藝步驟的示例性流程圖。

圖2是根據本發明的一些實施例的示出了非易失性存儲器的頂視圖。

圖3a至圖3e是根據本發明的一些實施例的示出了製造方法的各個階段中的沿著圖2的線a-a'截取的非易失性存儲器的截面圖。

圖4a至圖4e是根據本發明的一些實施例的示出了製造方法的各個階段中的沿著圖2的線b-b'截取的非易失性存儲器的截面圖。

圖5a至圖5e是根據本發明的一些實施例的示出了製造方法的各個階段中的沿著圖2的線c-c'截取的非易失性存儲器的截面圖。

圖6是根據本發明的一些實施例的示出了非易失性存儲器的頂視圖。

具體實施方式

以下公開內容提供了許多不同實施例或實例，用於實現所提供主題的不同特徵。以下將描述組件和布置的具體實例以簡化本發明。當然，這些僅是實例並且不意欲限制本發明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實施例。而且，本發明在各個實例中可以重複參考數字和/或字母。這種重複是為了簡明和清楚，但是其本身沒有指明所討論的各個實施例和/或配置之間的關係。

此外，為了便於描述，本文中可以使用諸如「在…下方」、「在…下面」、「下部」、「在…上面」、「上部」等的空間關係術語，以描述如圖中所示的一個元件或部件與另一元件或部件的關係。除了圖中所示的方位外，空間關係術語旨在包括器件在使用或操作過程中的不同方位。裝置可以以其他方式定位(旋轉90度或在其他方位)，並且在本文中使用的空間關係描述符可以同樣地作相應地解釋。

本發明的實施例描述了非易失性存儲器的示例性製造工藝以及由該工藝製造的非易失性存儲器。在本發明的特定實施例中，非易失性存儲器可以形成在塊狀矽襯底上。此外，可選地，非易失性存儲器可以形成在絕緣體上矽(soi)襯底上或者絕緣體上鍺(goi)襯底上。此外，根據一些實施例，矽襯底可以包括其他導電層或其他半導體元件，諸如電晶體、二極體等。實施例不用於限制上下文。

根據實施例，圖1是示出了用於製造非易失性存儲器的方法的工藝步驟的示例性流程圖。圖1中示出的工藝流程的各個工藝步驟可以包括下文討論的多個工藝步驟。圖2是根據本發明的一些實施例的示出了非易失性存儲器的頂視圖。圖3a至圖3e是根據本發明的一些實施例的示出了製造方法的各個階段中的沿著圖2的線a-a'截取的非易失性存儲器的截面圖。圖4a至圖4e是根據本發明的一些實施例的示出了製造方法的各個階段中的沿著圖2的線b-b'截取的非易失性存儲器的截面圖。圖5a至圖5e是根據本發明的一些實施例的示出了製造方法的各個階段中的沿著圖2的線c-c'截取的非易失性存儲器的截面圖。

如圖1、圖2、圖3a、圖4a和圖5a所示，提供襯底100。襯底100包括第一區域102和位於第一區域102的外圍處的第二區域104(步驟s100)。在一些實施例中，襯底100是塊狀矽襯底。取決於設計的需要，襯底100可以是p型襯底或n型襯底並且包括不同的摻雜區域。在一些實施例中，例如，第一區域102是存儲器單元陣列區域。例如，第二區域104是外圍電路區域或偽圖案區域。

然後，形成多個器件隔離結構106以限定多個有源區(步驟s102)。第一介電層108形成在襯底100上方，並且第一導電層110形成在第一介電層108上方(步驟s104)。在一些實施例中，器件隔離結構106可以是淺溝槽隔離(sti)結構。在一些實施例中，通過以下步驟形成期間隔離結構106：在襯底100上方形成掩模層(未示出)；圖案化掩模層以形成暴露襯底100的開口(未示出)；通過使用掩模層作為掩模來蝕刻襯底100以形成多個溝槽(未示出)並且在溝槽中填充絕緣材料。在一些實施例中，例如，填充在溝槽中的絕緣材料為氧化矽。在一些實施例中，例如，第一介電層108的材料為氧化矽。形成第一介電層108的方法包括執行熱氧化工藝。在一些實施例中，例如，第一導電層110的材料為摻雜的多晶矽。形成第一導電層110的方法包括在通過化學汽相沉積(cvd)工藝形成一個未摻雜的多晶矽層(未示出)之後執行離子注入工藝，或者可以通過在cvd工藝中採用原位注入操作來形成第一導電層110。在一些實施例中，第一介電層108和第一導電層110相繼形成在襯底100上方，並且然後，在第一導電層110、第一介電層108和襯底100中形成多個器件隔離結構106以限定有源區，並且回蝕刻器件隔離結構106，從而使得器件隔離結構106的頂面低於第一導電層110的頂面。

如圖1、圖2、圖3b、圖4b和圖5b所示，第二介電層112形成在第一導電層110上方，第二導電層114形成在第二介電層112上方，以及覆蓋層116形成在第二導電層114上方(步驟s106)。在一些實施例中，第二介電層112的材料為氧化矽/氮化矽/氧化矽，並且其形成方法包括通過使用cvd工藝或熱氧化工藝相繼形成氧化矽層、氮化矽層和氧化矽層。在一些實施例中，第二介電層112的材料還可以是氧化矽、氮化矽或氧化矽/氮化矽或類似的材料，並且其形成方法可以包括取決於其材料通過使用不同的反應氣體來執行cvd工藝。在一些實施例中，例如，第二導電層114的材料為金屬、矽化物或摻雜的多晶矽。在一些實施例中，形成第二導電層114的方法包括在通過化學汽相沉積(cvd)工藝形成一個未摻雜的多晶矽層(未示出)之後執行離子注入工藝，或者可以通過在cvd工藝中採用原位注入操作來形成第二導電層114。在一些實施例中，例如，覆蓋層116的材料為氮化矽、氧化矽或它們的組合。例如，通過化學氣相沉積(cvd)工藝形成覆蓋層116。例如，覆蓋層116可以是單層或包括多層。

如圖1、圖2、圖3c、圖4c和圖5c所示，多個堆疊結構118a形成在襯底100的第一區域102上，並且壁結構118b形成在襯底100的第二區域104上(步驟s108)。在一些實施例中，通過使用圖案化的掩模層(未示出)作為掩模來圖案化覆蓋層116、第二導電層114、第二介電層112、第一導電層110和第一介電層108，以在襯底100的第一區域102上形成堆疊結構118a並且在襯底100的第二區域104上形成壁結構118b，並且然後去除圖案化的掩模層。在一些實施例中，圖案化的掩模層的材料可以是光刻膠。形成圖案化的掩模層的方法包括以下步驟：在襯底100上方形成光刻膠材料層，並且在光刻膠材料層上執行曝光工藝和顯影工藝以形成圖案化的掩模層。在一些實施例中，壁結構118b具有等於或大於堆疊結構118a的厚度。

堆疊結構118a包括覆蓋層116a、第二導電層114a、第二介電層112a、第一導電層110a和第一介電層108a。在一些實施例中，第一介電層108a用作隧穿介電層，第一導電層110a用作浮置柵極，第二介電層112a用作柵極間介電層，以及第二導電層114a用作控制柵極。壁結構118b包括覆蓋層116b、第二導電層114b、第二介電層112b、第一導電層110b和第一介電層108b。本文為了說明的目的示出了堆疊結構118a的數量，並且不意欲限制本發明的結構。

在一些實施例中，間隔件120形成在堆疊結構118a的側壁和壁結構118b的側壁上方。在一些實施例中，間隔件120由介電材料形成，諸如氧化矽、氮化矽、或它們的組合。在一些實施例中，通過化學汽相沉積(cvd)沉積介電材料的毯式層並且執行施各向異性蝕刻工藝以在堆疊結構118a和壁結構118b的兩側上形成間隔件120來形成間隔件120。

之後，形成摻雜區域132、第三介電層122a和第四介電層122b(步驟s110)。在一些實施例中，在襯底100中，摻雜區域132形成在多個堆疊結構118a之間。在一些實施例中，形成摻雜區域132的方法包括形成圖案化的掩模層(未示出)、使用圖案化的掩模層作為掩模來執行摻雜劑注入工藝、以及去除圖案化的掩模層。在一些實施例中，圖案化的掩模層的材料可以是光刻膠。形成圖案化的掩模層的方法包括以下步驟：在襯底100上方形成光刻膠材料層，並且在光刻膠材料層上執行曝光工藝和顯影工藝以形成圖案化的掩模層。在一些實施例中，摻雜區域132用作公共元集區域。

在一些實施例中，第三介電層122a形成在摻雜區域132上方。例如，第三介電層122a的材料為氧化矽。形成第三介電層122a的方法包括執行熱氧化工藝。在一些實施例中，第四介電層122b形成在襯底100上方。例如，第四介電層122b的材料為氧化矽。形成第四介電層122b的方法包括執行化學汽相沉積(cvd)工藝。

如圖1、圖2、圖3d、圖4d和圖5d所示，第三導電層124形成在襯底上方，底部抗反射塗層(barc)126形成在第三導電層上方(步驟s112)。在一些實施例中，例如，第三導電層124的材料為金屬、矽化物或摻雜的多晶矽。在一些實施例中，形成第三導電層124的方法包括在通過化學汽相沉積(cvd)工藝形成一個未摻雜的多晶矽層(未示出)之後執行離子注入工藝，或者可以通過在cvd工藝中採用原位注入操作來形成第三導電層124。

在一些實施例中，底部抗反射塗層126通過旋塗形成並且可以包括有機材料。另外，底部抗反射塗層126可以包括具有提高的間隙填充特性的材料，以有效地填充第三導電層124的凹槽。壁結構118b用作保持壁以防止底部抗反射塗層126的回流，從而使得底部抗反射塗層126在第二區域102(存儲器單元陣列)的中部和第二區域102(存儲器單元陣列)的邊緣中具有統一的厚度。

如圖1、圖2、圖3e、圖4e和圖5e所示，回蝕刻頂部抗反射塗層126和第三導電層124(步驟s114)。在一些實施例中，通過反應離子蝕刻(rie)去除底部抗反射塗層和第三導電層124。在一些實施例中，去除第三導電層124直到其頂面低於覆蓋層114a和覆蓋層114b的頂面。回蝕刻的第三導電層124在第二區域102(存儲器單元陣列)的中部和第二區域102(存儲器單元陣列)的邊緣中具有統一的厚度，結果底部抗反射塗層126在第二區域102(存儲器單元陣列)的中部和第二區域102(存儲器單元陣列)的邊緣中具有統一的厚度。

然後，圖案化電導電層124(步驟s116)。在一些實施例中，圖案化第三導電層124以分離單元136。在一些實施例中，通過使用圖案化的掩模層(未示出)作為掩模來圖案化第三導電層124，並且然後去除圖案化的掩模層。在一些實施例中，圖案化的掩模層的材料可以是光刻膠。形成圖案化的掩模層的方法包括以下步驟：在襯底100上方形成光刻膠材料層，並且在光刻膠材料層上執行曝光工藝和顯影工藝以形成圖案化的掩模層。在一些實施例中，介於兩個堆疊結構118a之間的回蝕刻的第三導電層124用作擦除柵極128。在一些實施例中，圖案化的第三導電層124用作字線130。在一些實施例中，第三導電層124a仍介於壁結構108b之間。

回蝕刻的第三導電層124在第二區域102的中部和第二區域102的邊緣中具有統一的厚度，從而可以避免有源區凹槽和相鄰單元的橋接。此外，在第三導電層124的蝕刻工藝期間，第二區域102的邊緣中的第三導電層124具有厚度以保護si表面(有源區)並且避免si(有源區)損壞。

在上述實施例中，在相同的工藝中形成位於襯底100的第一區域102上的多個堆疊結構118a和位於襯底100的第二區域104上的壁結構118b，從而不需要額外的掩模來創建保持壁(壁結構118b)並且不需要額外的工藝。

在一些實施例中，如圖6所示，壁結構134連續形成在第一區域102的外圍上。在相同的工藝中形成位於襯底100的第一區域102處的堆疊結構118a和位於襯底100的第二區域104上的壁結構134，從而不需要額外的掩模來創建保持壁(壁結構118b)並且不需要額外的工藝。在一些實施例中，在不同的工藝中形成位於襯底100的第一區域102上的堆疊結構118a和位於襯底100的第二區域104上的壁結構134。在一些實施例中，壁結構134的厚度等於或大於堆疊結構118a的厚度。

如圖2、圖3e、圖4e和圖5e所示，非易失性存儲器包括多個存儲器單元136和壁結構118b。在一些實施例中，多個存儲器單元136定位在襯底100的第一區域102上，並且壁結構118b定位在襯底100的第二區域104上，其中，第二區域104定位在第一區域102的外圍處。在一些實施例中，例如，第一區域102為存儲器單元陣列區域，並且例如，第二區域104為外圍電路區域或偽圖案區域。在一些實施例中，例如，非易失性存儲器包括定位在襯底100中的器件隔離結構106以限定有源區。器件隔離結構106可以是淺溝槽隔離結構。

存儲器單元包括堆疊結構118a、摻雜區域132、擦除柵極128和字線130。在一些實施例中，堆疊結構118a包括覆蓋層116a、第二導電層114a(控制柵極)、第二介電層112a(柵極間介電層)、第一導電層110a(浮置柵極)和第一介電層108a(隧穿介電層)。第二導電層114a(控制柵極)定位在襯底100上方，並且例如，第二導電層114a(控制柵極)由摻雜的多晶矽製成。第一導電層110a(浮置柵極)定位在第二導電層114a(控制柵極)和襯底100之間，並且例如，第一導電層110a(浮置柵極)由摻雜的多晶矽製成。第二介電層112a(柵極間介電層)定位在第二導電層114a(控制柵極)和第一導電層110a(浮置柵極)之間，並且第二介電層112a(柵極間介電層)由氧化矽/氮化矽/氧化矽、氧化矽、氮化矽或氧化矽/氮化矽或類似的材料製成。第一介電層108a(隧穿介電層)定位在第一導電層110a(浮置柵極)和襯底之間，並且例如，第一介電層108a(隧穿介電層)由氧化矽製成。覆蓋層116a定位在第二導電層114a(控制柵極)上方，並且例如，覆蓋層116a由氮化矽、氧化矽或它們的組合製成。

在襯底100中，摻雜區域132定位在堆疊結構118a的第一側處。取決於存儲器單元為p型存儲器單元還是n型存儲器單元，摻雜區域132為p型或n型摻雜區域。擦除柵極定位在堆疊結構118a的第一側的側壁上並且在襯底100上方定位在堆疊結構118a和摻雜區域132之間，並且例如，擦除柵極由摻雜的多晶矽製成。在一些實施例中，非易失性存儲器包括形成在摻雜區域132上方的第三介電層122a。字線定位在堆疊結構118a的第二側的側壁上，並且例如，字線130由摻雜的多晶矽製成。在一些實施例中，非易失性存儲器包括形成在襯底100上方並且介於襯底100與字線130之間的第四介電層122b。例如，第四介電層122a由氧化矽製成。

在一些實施例中，非易失性存儲器包括形成在摻雜區域132上方的第三介電層122a。例如，第三介電層122a由氧化矽製成。

在一些實施例中，例如，壁結構118b包括覆蓋層116b、第二導電層114b、第二介電層112b、第一導電層110b和第一介電層108b。

第二導電層114b定位在襯底100上方，並且例如，第二導電層114b由摻雜的多晶矽製成。第一導電層110b定位在第二導電層114b和襯底100之間，並且例如，第一導電層110b由摻雜的多晶矽製成。第二介電層112b定位在第二導電層114b和第一導電層110b之間，並且第二介電層112b由氧化矽/氮化矽/氧化矽、氧化矽、氮化矽或氧化矽/氮化矽或類似的材料製成。第一介電層108b定位在第一導電層110b和襯底之間，並且例如，第一介電層108b由氧化矽製成。覆蓋層116b定位在第二導電層114b上方，並且例如，覆蓋層116b由氮化矽、氧化矽或它們的組合製成。在一些實施例中，第三導電層124a定位在壁結構118b之間，並且例如，第三導電層124a由摻雜的多晶矽製成。

在上述實施例中，非易失性存儲器包括位於襯底100的第一區域102上的多個堆疊結構118a和位於襯底100的第二區域104上的壁結構118b。壁結構118b用作保持壁以防止在擦除柵極和字線的形成期間底部抗反射塗層的回流，從而使得底部抗反射塗層在第二區域102(存儲器單元陣列)的中部和第二區域102(存儲器單元陣列)的邊緣中具有統一的厚度。回蝕刻的第三導電層124在第二區域102的中部和第二區域102的邊緣中具有統一的厚度，從而可以避免有源區凹槽和相鄰單元的橋接。此外，在第三導電層124的蝕刻工藝期間，第二區域102的邊緣中的第三導電層124具有厚度以保護si表面(有源區)並且避免si(有源區)損壞。

在本發明的一些實施例中，描述了一種非易失性存儲器的製造方法。提供包括第一區域和位於第一區域的外圍處的第二區域的襯底。在襯底的第一區域上形成多個堆疊結構。在襯底的第二區域上形成壁結構。在襯底上方形成導電層。在導電層上方形成底部抗反射塗層。回蝕刻底部抗反射塗層和導電層。圖案化導電層。

在本發明的一些實施例中，描述了一種非易失性存儲器的製造方法。提供包括第一區域和位於第一區域的外圍處的第二區域的襯底。在襯底上方相繼形成第一介電層、第一導電層、第二介電層和第二導電層。圖案化第二導電層、第二介電層、第一導電層和第一介電層以在襯底的第一區域上形成至少兩個堆疊結構並且在襯底的第二區域上形成壁結構。在襯底上方形成第三導電層。在第三導電層上方形成底部抗反射塗層。回蝕刻底部抗反射塗層和第三導電層以在兩個堆疊結構之間形成擦除柵極。圖案化第三導電層以在兩個堆疊結構的外部側壁上分別形成兩條字線。

在本發明的一些實施例中，非易失性存儲包括多個存儲器單元和壁結構。多個存儲器單元定位在襯底的第一區域上。壁結構定位在襯底的第二區域上，並且第二區域定位在襯底的第一區域的外圍處。

本發明的實施例提供了一種非易失性存儲器的製造方法，包括：提供襯底，所述襯底包括第一區域和定位在所述第一區域的外圍處的第二區域；在所述襯底的第一區域上形成多個堆疊結構；在所述襯底的第二區域上形成壁結構；在所述襯底上方形成導電層；在所述導電層上方形成底部抗反射塗層；回蝕刻所述底部抗反射塗層和所述導電層；以及圖案化所述導電層。

根據本發明的一個實施例，其中，在相同的工藝中形成所述壁結構和所述多個堆疊結構。

根據本發明的一個實施例，其中，在所述襯底的第一區域上形成所述多個堆疊結構包括：在所述襯底上方相繼形成第一介電層、第一導電層、第二介電層、第二導電層和覆蓋層；以及圖案化所述覆蓋層、所述第二導電層、所述第二介電層、所述第一導電層和所述第一介電層。

根據本發明的一個實施例，製造方法還包括：在所述堆疊結構的側壁上形成間隔件。

根據本發明的一個實施例，其中，回蝕刻所述底部抗反射塗層和所述導電層包括去除所述導電層直到所述導電層的頂面低於堆疊結構的頂面。

本發明的實施例還提供了一種非易失性存儲器的製造方法，包括：提供襯底，所述襯底包括第一區域和定位在所述第一區域的外圍處的第二區域；在所述襯底上方相繼形成第一介電層、第一導電層、第二介電層和第二導電層；圖案化所述第二導電層、所述第二介電層、所述第一導電層和所述第一介電層，以在所述襯底的第一區域上形成至少兩個堆疊結構並且在所述襯底的第二區域上形成多個壁結構；在所述襯底上方形成第三導電層；在所述第三導電層上方形成底部抗反射塗層；回蝕刻所述底部抗反射塗層和所述第三導電層；以及圖案化所述第三導電層以在所述至少兩個堆疊結構之間形成擦除柵極並且在所述至少兩個堆疊結構外部的側壁上分別形成兩條字線。

根據本發明的一個實施例，製造方法還包括：在所述第二導電層上方形成覆蓋層。

根據本發明的一個實施例，其中，圖案化所述第二導電層、所述第二介電層、所述第一導電層和所述第一介電層，以在所述襯底的第一區域上形成所述至少兩個堆疊結構並且在所述襯底的第二區域上形成所述壁結構還包括圖案化所述覆蓋層。

根據本發明的一個實施例，製造方法還包括：在所述至少兩個堆疊結構的側壁上形成間隔件。

根據本發明的一個實施例，其中，回蝕刻所述底部抗反射塗層和所述第三導電層包括去除所述第三導電層直到所述第三導電層的頂面低於所述至少兩個堆疊結構的頂面。

根據本發明的一個實施例，製造方法還包括：在形成所述襯底上方的第三導電層之前，在所述襯底中，於所述至少兩個堆疊結構之間形成摻雜區域。

根據本發明的一個實施例，製造方法還包括：在所述摻雜區域上方形成第三介電層。

根據本發明的一個實施例，其中，在所述第三導電層上方形成所述底部抗反射塗層包括執行旋塗工藝。

根據本發明的一個實施例，製造方法還包括：在所述襯底和所述兩條字線之間形成第四介電層。

本發明的實施例還提供了一種非易失性存儲器，包括：多個存儲器單元，定位在襯底的第一區域上；以及壁結構，定位在所述襯底的第二區域上，其中，所述第二區域定位在所述襯底的第一區域的外圍處。

根據本發明的一個實施例，其中，所述多個存儲器單元分別包括：堆疊結構，包括：控制柵極，定位在所述襯底上方；和浮置柵極，定位在所述控制柵極和所述襯底之間；摻雜區域，於所述襯底中定位在所述堆疊結構的第一側處；擦除柵極，定位在所述堆疊結構的第一側上並且於所述襯底上方定位在所述堆疊結構和所述摻雜區域之間；以及字線，定位在所述堆疊結構的第二側上。

根據本發明的一個實施例，非易失性存儲器還包括定位在所述堆疊結構的側壁上的間隔件。

根據本發明的一個實施例，其中，所述壁結構的厚度等於或大於所述堆疊結構。

根據本發明的一個實施例，非易失性存儲器還包括定位在所述控制柵極和所述浮置柵極之間的柵極間介電層。

根據本發明的一個實施例，非易失性存儲器還包括定位在所述襯底和所述浮置柵極之間的隧穿介電層。

以上論述了若干實施例的部件，使得本領域的技術人員可以更好地理解本發明的各個實施例。本領域技術人員應該理解，可以很容易地使用本發明作為基礎來設計或更改其他的處理和結構以用於達到與本發明所介紹實施例相同的目的和/或實現相同優點。本領域技術人員也應該意識到，這些等效結構並不背離本發明的精神和範圍，並且在不背離本發明的精神和範圍的情況下，可以進行多種變化、替換以及改變。