模擬濾波器的製作方法
2023-09-11 03:11:20 1
專利名稱：模擬濾波器的製作方法
技術領域：
本發明涉及模擬濾波器，例如適用於將Δ∑調製信號變得平滑的濾波器。
該Δ∑調製例如用於音聲信號的符號化時，在Δ∑調製方式中，與現在廣為使用的CD(Compact Disk)所採用的PCM方式相比，不僅可以使全體的構成變得簡便，還具有通過控制量子化雜音的分布的控制，以提高縱數位訊號回復至原先的模擬信號的復原性的優點。
即，在PCM方式中，在每個取樣頻率數的時間中進行對應的取樣點來記錄數據的絕對量，對此，在Δ∑調製方式中，因為並無PCM方式那樣的信息量的空隙與內插，因此僅僅須將對於目前的數據的變化量加以記錄，即可使通過量子化所得到的2值信號極為接近模擬的特性。
因此，在將基於Δ∑調製方式被符號化的數位訊號加以再現的情況下，與PCM方式不同，並不需要D/A轉換器，可通過設置於最終階段的低通濾波器(Low Pass Filter)將高頻率成分的數位訊號加以除去，只通過此單純的過程，便可將原先的模擬信號重現。實際上，在以往的聲音再生裝置中，通過針對Δ∑調製信號施以低通濾波器的原理，以重現原先的模擬信號。
然而，在採用低通濾波器的情況下，具有因該低通濾波器的相位偏斜而產生輸出波形的偏斜的問題。此外，也具有採用現在應用於CD等的過量取樣(Over Sampling)技術，並通過採用正弦函數等的內插處理來進行內插的方法。然而，因為此正弦函數於±∞處趨近於0值因此於運算上產生舍位誤差，仍然產生輸出波形的偏斜問題。此外，也有其構成變得極為複雜的問題。
發明內容
本發明是為了解決上述問題而做出的發明，其目的在於提供一種Δ∑調製輸出的最適合的模擬濾波器。具體而方，其目的在於提供一種輸出波形的偏斜少，並且其構成極為簡單的模擬濾波器。
本發明的模擬濾波器為，通過針對經Δ∑調製後的各個離散數據進行過量取樣及移動平均運算或是重疊運算，以輸出波形的包絡曲線為通過上述經Δ∑調製後的各個的離散數據的取樣值的2次曲線的方式來進行內插的模擬濾波器，其特徵在於，將包含維持信號的數段的取樣保持電路，以及將上述數段的取樣保持電路的輸入信號與輸出信號加法運算的加法運算器的電路作為1組處理電路，並將多個組的處理電路加以縱向連接。並以將上述多個組的處理電路所具有的上述數段的取樣保持電路的段數各自維持不同。
在本發明的其他形態中，其特徵在於，上述多個組的處理電路所具有的上述數段的取樣保持電路的段數，是以愈往上述縱向連接之後段其段數愈少的方式而構成。
在本發明的其他形態中，其特徵在於，具有通過針對經Δ∑調製後的個別的離散的數據進行移動平均運算或是重疊運算，以使輸出波形的包絡曲線為對稱梯形波地執行內插的1運算處理部，以及針對於上述第1運算處理部所求得的上述對稱梯形的各自離散的數據進行移動平均運算或是重疊運算，以輸出波形的包絡曲線為通過上述經Δ∑調製後的各自的離散的數據的取樣值的2次曲線波地進行內插的第2運算處理部，而上述第1運算處理部及第2運算處理部各自具有，將包含維持信號的數段的取樣保持電路，以及將上述數段的取樣保持電路的輸入信號與輸出信號加法運算的加法運算器的電路作為1組處理電路，並將多個組的處理電路加以縱向連續，並以將上述多個組的處理電路所具有的上述數段的取樣保持電路的段數各自維持不同方式而構成。
在本發明的其他形態中，其特徵在於，具有通過針對經Δ∑調製後的每個離散的數據進行移動平均運算或是重疊運算，以使輸出波形的包絡曲線為對稱梯形波的方式來執行內插的第1運算處理部，以及針對於上述第1運算處理部所求得的上述對稱梯形波的每個的離散的數據進行移動平均運算或重疊運算，以輸出波形的包絡曲線為通過上述經Δ∑調製後的個別的離散的數據的取樣值的2次曲線的方式來進行內插的第2運算處理部，而上述第1運算處理部及第2運算處理部各自具有，將包含維持信號的數段的取樣保持電路，以及將上述數段的取樣保持電路的輸入信號與輸出信號加法運算的加法運算器，以及將上述加法運算器的輸出信號乘以1/2倍的1/2除法運算器作為1組處理電路，並將多個組的處理電路加以縱向連接，並以將上述多個組的處理電路所具有的上述數段的取樣保持電路的段數各自維持不同地構成。
在本發明的其他形態中，其特徵在於，在上述各自的第1運算處理部及第2運算處理部中，上述多個組的處理電路所具有的上述數段的取樣保持電路的段數，是以愈往上述縱向連接的後段其段數愈少地構成。
在本發明的其他形態中，其特徵在於，具有將上述Δ∑調製後的每個的離散的數據，對應於有限的標本點上收斂於0的有限的標本化函數的基準數位基本波形來進行加工的前處理部，並針對上述前處理部的輸出信號進行上述移動平均運算或是重疊運算。
在本發明的其他形態中，其特徵在於，將包含維持信號的2i段的取樣保持電路，以及將上述2i段的取樣保持電路的輸入信號與輸出信號加法運算的加法運算器的電路作為1組處理電路，將j組處理電路加以縱向連接，並具有將上述j組處理電路所具有的上述2i段的取樣保持電路的段數各自設為i＝j-1，j-2，……，1，0的第1運算處理部，以及與上述第1運算處理部具有同樣構成的第2運算處理部，並以將上述第1運算處理部及第2運算處理部加以縱向連接的方式構成。
在本發明的其他形態中，其特徵在於，將包含維持信號的2i段的取樣保持電路，以及將上述2i段的取樣保持電路的輸入信號與輸出信號加法運算的加法運算器，以及將上述加法運算器的輸出信號乘以1/2倍的1/2除法運算器作為1組處理電路，將j組處理電路加以縱向連接，並具有將上述j組處理電路所具有的上述2i段的取樣保持電路的段數各自設為i＝j-1，j-2，……，1，0的第1運算處理部，以及與上述第1運算處理部具有同樣構成的第2運算處理部，並以將上述第1運算處理部及第2運算處理部加以縱向連接的方式而構成。
在本發明的其他形態中，其特徵在於，進而具有將上述第2運算處理部的輸出信號加以維持的1段的取樣保持電路，以及將上述第1段的取樣保持電路的輸入信號與輸出信號加法運算的加法運算器，以及將上述加法運算器的輸出信號乘以1/2倍的1/2除法運算器。
在本發明的其他形態中，其特徵在於，具有將上述經Δ∑調製後的個別的離散數據，對應於有限的標本點上收斂於0的有限的標本化函數的基準的數字基本波形來進行加工的前處理部，將包含維持信號的2i段的取樣保持電路及將上述2i段的取樣保持電路的輸入信號與輸出信號加法運算的加法運算器的電路作為1組處理電路，將j組處理電路加以縱向連接，並具有將上述j組處理電路所具有的上述2i段的取樣保持電路的段數各自設為i＝j-1，j-2，……，1，0的第1運算處理部，以及與上述第1運算處理部具有同樣構成的第2運算處理部，並以將上述第1運算處理部及第2運算處理部加以縱向連接的而構成。
由於本發明通過上述技術手段而作成的，因此可以通過取量取樣及移動平均運算或是重疊運算，將在有限的標本點上收斂於0的有限的標本化函數作為濾波器輸出的包絡曲線，將經Δ∑調製後的離散數據加以內插，並可以避免低通濾波器的相位偏斜及正函數等的舍位誤差的發生，並可得到其輸出波形不具偏斜的平滑的模擬信號。因此，若是將本發明的模擬濾波器適用於例如音響機器，可以得到比起以往的音響機器更優良的音質。
並且，根據本發明，比起一般為了實現移動平均運算或是重疊運算而考慮的構成相比，可進一步降低取樣保持電路的段數與加法運算器的個數，使構成變得簡便。
圖2是表示說明實施例1的模擬濾波器的動作原理的圖，是表示卷積運算(Convolution)的執行過程的圖。
圖3是表示說明實施例1的模擬濾波器的動作原理的圖，是表示卷積運算(Convolution)的執行過程中所得到的各個波形的圖。
圖4是表示將單一矩形波形進行Δ∑調製，再針對Δ∑調製信號施以模擬濾波器處理的情況的各個波形的圖。
圖5是表示將針對某個模擬信號進行0次保持的數位信號，施以Δ∑調製處理及模擬濾波器處理之後所得的結果，所得到的波形的例子的圖。
圖6是表示將針對某個模擬信號進行0次保持的數位信號，施以Δ∑調製處理及模擬濾波器處理之後所得的結果，所得到的波形的其他例子的圖。
圖7是表示實施例2的模擬濾波器之一構成例的方塊圖。
圖8是表示實施例2的模擬濾波器的動作時間的時間圖。
圖9是表示在實施例2中所採用的數位基本波形的圖。
圖10是表示從圖9的數位基本波形中所產生的標本化函數的圖。
圖中1模擬濾波器2-1第1卷積運算部2-2第2卷積運算部2-3第3卷積運算部10模擬積分器11-1，11-28段S/H電路12-1，15-1，18-1，21-1，12-2，15-2，18-2，21-2，21-3模擬加法運算器13-1，16-1，19-1，22-1，13-2，16-2，19-2，22-2，22-31/2除法運算器14-1，14-24段S/H電路17-1，17-22段S/H電路20-1，20-2，20-31段S/H電路30信號轉換部31-1，31-2，31-3觸發電路32-1、32-2、32-3，32-4讀取寫入型存儲器33-1、33-2極性切換/數據選擇器
34-1，34-2，34-3積分型數位/模擬轉換器35加權模擬加法運算器實施例1實施例1的模擬濾波器，通過針對經Δ∑調製後的2值信號(1位元信號)進行所定倍數的過量取樣及移動平均運算或是重疊運算(以下稱為卷積運算(Convolution))，可以得到具有平滑且較少偏斜的模擬信號。
圖1是表示本實施例的模擬濾波器之一構成例的方塊圖。圖2及圖3是表示說明本實施例的模擬濾波器的動作原理的圖。首先採用圖2及圖3開始說明動作原理。
圖2及圖3表示，將通過取樣頻率數f所決定的單位時間設為T(＝1/f)，並將時間幅2nT(在圖2中設定為n＝16)及振幅1的單一矩形波通過濾波器處理來變換至模擬信號的過程。
圖2(a)為表示2n倍過量取樣與第一次的卷積運算的處理例。示於圖2(a)的最上面一行的一連串數值為表示時間幅2nT及振幅1的單一矩形波。若將此矩形波每個移動時間T並加法運算n次的話，則成為如圖3(a)的上連為(n+1)T，下邊為(3n-1)T，高度為n的對稱梯形波。
即，從圖2(a)的最上面向下16行份的數值列，為將顯示於最上面一行的數值列1個1個向右移動的數值。圖2的行方向表示時間軸，而將數值列向右移動則對應於，將示於最上面一行的數值列的每個數字緩緩向右延遲時間T。另外，從上面開始第17行的數值列是以將對應於第1行至第16行的各個數值列的數值加以加法運算的值。該第17行的數值列是表示圖3(a)的對稱梯形波。
圖2(b)為表示第二次的卷積運算的處理例。示於圖2(b)的最上面一行的一連串數值列為表示，圖2(a)所示的第一次的卷積運算的結果所得到的對稱梯形波。再將此對稱梯形波各移動時間T並加法運算n次時，則成為如圖3(b)的寬度為(4n+1)T，振幅為n2的連續2次曲線。
圖2(c)為表示第三次的卷積運算的處理例。示於圖2(c)的最上面一行的一連串數值列為表示，圖2(b)所示的第二次的卷積運算的結果所得到的2次曲線。再將此2次曲線各移動時間T並加法運算1次時，則成為如圖3的寬度為(4n+1)T，振幅為2n2的連續2次曲線。
示於圖3(c)的函數在其全部值域中為可1次微分，沿著橫軸的標本位置t從1至65之間具有0以外的有限值，在此以外的區域則其值為0的有限的函數。另外，圖3(c)的函數的特徵為在t＝33的標本點上具有其極大值。
將示於圖3(c)的2次曲線的振幅除以2n2後的值為濾波器輸出的包絡線。於將Δ∑調製信號的離散數據輸入於如此動作的模擬濾波器的情況下，因為具有與一連串離散的輸入值成比例的振幅，其2次曲線波為各自偏移時間2nT來加以合成，因此該濾波器輸出便成為，通過其各自的輸入值的平滑的2次內插曲線。
以往所採用的正弦函數因為是在t＝±∞的標本點收斂於0的函數，因此要想正確求得其位置的內插位置中之內插值的話，則有必要求得t＝±∞為止的與各個離散數據成比例的正弦函數濾並加以合成。對此，在本實施例作為濾波器輸出的包絡線所採用的圖3(c)的函數，因為是於t＝1，65的標本點收斂於0，因此只要考慮t＝1-65的範圍內的離散數據即可。
因此，在求得某個內插值的情況下，僅需要考慮有限數目的離散數據的值即可，因此可以大量降低處理量。並且，關於t＝1-65的範圍外的離散數據，並不是因為考慮處理量及精密度而忽略本來應加以考慮的，而是因為理論上不須考慮而不產生舍位誤差。
圖4是表示將單一的矩形波進行Δ∑調製，再對Δ∑調製信號施以上述模擬濾波器處理的情況的各個波形的圖。在圖4中，線A表示將某模擬信號進行0次保持加以製作的矩形波。若將此矩形波進行Δ∑調製時，則變成線B。若再將此線B的波形施以上述模擬濾波器處理時，則變成如線C平滑模擬波形。該波形幾乎與原先的模擬波形一致。
接下來說明實現上述動作原理的模擬濾波器的構成例。在圖1中，模擬積分器10進行，將經Δ∑調製後的2值信號(1位元信號)並進行模擬積分處理。即，如上所述，因為Δ∑調製信號通過將對目前的數據的變化量加以符號化來使其數碼化，因此通過積分，將各個取樣點中的變化量的數據轉換為絕對量的數據。通過依照將其準的取樣頻率數f變成2n倍的頻率數Fs的時鐘加以動作，該模擬積分器10執行2n倍的過量取樣。
本實施例的模擬濾波器1針對模擬積分器10的車出信號進行上述卷積運算。如圖1所示，本實施例的模擬濾波器1具有，執行16段的卷積運算(如圖2(a)所示的第1次卷積運算)的第1卷積運算部2-1，以及執行16段的卷積運算(圖2(b)所示的第2次卷積運算)的第2卷積運算部2-2，以及執行2段的卷積運算(圖2(c)所示的第3次卷積運算)的第3卷積運算部2-3。
第2卷積運算部2-1具有以下的構成11-1-22-1。設置於第1卷積運算部2-1的輸入側的8段的取樣保持(S/H)電路11-1，將模擬積分器10的輸出信號依據頻率數Fs的時鐘依序維持。即，輸入於8段S/H電路11-1的信號被延遲了T1＝8/Fs的時間被輸出。模擬加法運算器12-1將8段S/H電路11-1的輸入信號與輸出信號加法運算。1/2除法運算器13-1將該模擬加法運算器12-1的輸出信號降為1/2倍。通過這些8段S/H電路11-1，模擬加法運算器12-1及1/2除法運算器13-1以構成了1組處理電路。
4段S/H電路14-1將1/2除法運算器13-1的輸出信號依照頻率數Fs的時鐘依序維持。即輸入於4段S/H電路14-1的信號被延遲了T2＝4/Fs的時間被輸出。模擬加法運算器15-1將4段S/H電路14-1的輸入信號與輸出信號加法運算。1/2除法運算器16-1將該模擬加法運算器15-1的輸出信號降為1/2倍。
2段S/H電路17-1將1/2除法運算器16-1的輸出信號依照頻率數Fs的時鐘依序維持。即輸入於2段S/H電路17-1的信號被延遲了T3＝2/Fs的時間被輸出。模擬加法運算器18-1將2段S/H電路17-1的輸入信號與輸出信號加法運算。1/2除法運算器19-1將該模擬加法運算器18-1的輸出信號降為1/2倍。
1段S/H電路20-1將1/2除法運算器19-1的輸出信號依照頻率數Fs的時鐘依序維持。即輸入於1段S/H電路20-1的信號被延遲了T4＝1/Fs的時間被輸出。模擬加法運算器21-1將1段S/H電路20-1的輸入信號與輸出信號加法運算。1/2除法運算器22-1將該模擬加法運算器18-1的輸出信號降為1/2倍。
上述第2卷積運算部2-2具有與上述第1卷積運算部2-1相同的構成的11-2-22-2。即，在相同符號上賦予不同數字代表各自所對應的構成。第2卷積運算部2-2對第2卷積運算部2-1的輸出信號，執行與該第2卷積運算部2-1的相同處理。
第3卷積運算部2-3具有與上述第1卷積運算部2-1相同的構成的11-1-22-1當中的最終段相同的構成，即具有1段S/H電路20-3，模擬加法運算器21-3，以及1/2除法運算器22-2。在此也是，在相同符號上賦予不同數字代表各自所對應的構成。第3卷積運算部2-3對第2卷積運算部2-2的輸出信號，執行與該第1卷積運算部2-1的最終段的相同處理。
如此，例如在第1卷積運算部2-1中，將4個模擬加法運算器與段數不同的S/H電路加以縱向連接，並重複進行，不僅將前段的加法運算輸出作為2個輸入加法運算於後段。由此，可以進行與將輸入波各自移動時間T並加法運算24＝16次的相同運算。
在第1卷積運算部2-1中也相同，可以進行與將輸入波各自移動時間T並加法運算24＝16次的相同運算。此外，在第3卷積運算部2-3中，可以進行將輸入波各自運動時間T並通過1個模擬加法運算器進行1次加法運算的運算。
因此，通過將Δ∑調製信號的積分值通過如此動作的模擬濾波器1，可依序獲得經過一連串的Δ∑調製波進行卷積運算與合成後的數值列。由此數值列所決定的波形，可通過多個1/2除法運算器使振幅成為1/2n2倍並與原先的振幅相同。
圖5是表示將針對某個模擬信號進行10保持後的數位信號，施以Δ∑調製處理及模擬濾波器處理之後所得的結果，所得到的波形的例子的圖。圖5中，線A是表示將某模擬信號進行0次保持的數位信號的波形。線B為Δ∑調製信號的波形，線C為經過模擬濾波器處理後的模擬信號的波形。示於線C的模擬波形幾乎與原先的模擬波形一致，為平滑的波形。
如上所述，在本實施例的模擬濾波器1中，是針對Δ∑調製信號進行於圖2中所說明的過量取樣及卷積運算，通過將在有限的標本點收斂於0值的圖3(c)那樣的波形作為濾波器輸出的包絡曲線來加以內插，可以再生出不產生低通濾波器的相位偏斜與正弦函數所造成的舍位誤差的發生，並使其輸出波形不產生偏斜的更為平滑的模擬信號。
此外，在本實施例的模擬濾波器1中是由，將進行多段卷積運算的電路以8段、4段、2段、1段的愈往後段其段數愈少的S/H電路，以及將各個S/H電路的輸出輸入信號加法運算的模擬加法運算器，以及將各個模擬加法運算器的輸出信號降為1/2的1/2除法運算器所構成。
在為了實現圖2所示的卷積運算所考慮的普通的構成中，例如僅僅是第1次的卷積運算就需要512(＝6×32)段的S/H電路與15個模擬加法運算器，而在圖1所示的第1卷積運算部2-1中，只要15(＝8+4+2+1)段的S/H電路與4個模擬加法運算器即可。此外，在第2卷積運算部2-2中，也只要15段的S/H電路與4個模擬加法運算器即可，在第3卷積運算部2-2中，也只要1段的S/H電路與1個模擬加法運算器即可。由此，比起一般的構成的情況，可以大幅降低S/H電路的段數與模擬加法運算器的個數，可以使構成變得極為簡單。
為了提供參考，將進行64倍的過量取樣及32段的卷積運算所得到的波形顯示於圖6。在圖6中，線A是表示將模擬信號進行0次保持的數位信號的波形，線B為Δ∑調製信號的波形，均與圖5所示的相同。線C，為經過模擬濾波器處理後的模擬信號的波形。比起示於線C的模擬波形，此顯示於圖6的線C的模擬波形更可以得到高頻率成分並更加單純化。雖然與濾波器的使用方法有關，但若於重視原先的模擬信號的再現性的情況下，則圖5波形較佳。
實施例2下面對本發明的實施例2加以說明。
實施例2的模擬濾波器，通過對經Δ∑調製後的2值信號(1位元信號)，以對應於以下所述的所定的標本化函數的數位的基本波形來賦予加權，並針對其輸出信號進行實施例1所說明的卷積運算，可以得到具有平滑的模擬信號。
圖7是表示本實施例的模擬濾波器之一構成例子的方塊圖。圖8是表示動作時間時間流程圖。此外，圖9是表示數位的基本波形的圖，圖10是表示將此數位基本波形施以模擬濾波器處理後所得結果的波形的圖。首先採用圖9及圖10從動作原理來說說明。
圖9所示的數位基本波形為進行本實施例的模擬濾波器處理時所使用的標本化函數的基本。此數位基本波形是由，在每個將基準的取樣頻率數f變成所定倍數的頻率數Fs的時鐘上，將數據數變化成-1、1、8、8、1、-1來加以製作。運算過程在圖中省略，對如此的數位基本波形，施以與圖2所說明的相同的過量取樣及卷積運算時，則其輸出波形將成為如圖10所示。
示於圖10的函數與圖3(c)所示的函數相同，均為在全部值域中可1次微分，沿著橫軸的標本位置t於1至65之間時具有0以外的有限值，在此以外的區域則其值為0的有限的函數。另外，圖10的函數的特徵為，僅於t＝33的標本點上具有其極大值，且於t＝1，17，49，65的4個標本點上為0，為了得到平滑的模擬波形信號必須通過全部的標本點。
如此，圖10的函數為標本化函數，在全部值域中可1次微分，並且在標本位置t＝1，65中收斂於0的函數。因此，將該圖10的標本化函數作為濾波器輸出的包絡曲線來使用，通過進行基於Δ∑調製信號的各離散數據的重疊，可以將離散數據間的值採用1次可微分的函數來進行內插。並且，因為不發生舍位誤差，因此可以防止輸出波形的偏斜。
接著，說明實現上述動作原理的模擬濾波器的構成例。在圖7中，信號轉換部30進行將Δ∑調製後的2值信號(1位元信號)轉換至2位元的差動數位信號的處理。該信號轉換部30依照將基準的取樣頻率f變成所定倍數的頻率數Fs的時鐘來加以動作。在信號轉換部30的輸出段中，設置了3個觸發電路(Flip Flop)31-1，31-2，31-3。各個觸發電路31-1，31-2，31-3各具有32段的，依照頻率數Fs的時鐘將2位元的差動數位信號依序維持的觸發電路，而被輸入的信號被延遲T0＝32/Fs的時間被輸出。
在上述信號轉換部30及各個觸發電路31-1，31-2，31-3的輸出接頭中，接著4個讀取寫入型存儲器(Read Write Memory)32-1，32-2，32-3，32-4。也即，在上述信號轉換部30中，連接著第1個讀取寫入型存儲體32-1，在第1個觸發電路31-1中連接第2個讀取寫入型存儲器32-2。於第2個觸發電路31-2中連接第3個讀取寫入型存儲器32-3。於第3個觸發電路31-3中連接第4個讀取寫入型存儲器32-4。
各個讀取寫入型存儲器32-1，32-2，32-3，32-4具有將2位元的差動數位信號存儲在32節的區域，並以按照頻率Fs的時鐘將被輸入的差動數位信號寫入，而依照2倍的頻率數2Fs的時鐘將其讀出的方式來構成。
在這些讀取寫入型存儲器32-1，32-2，32-3，32-4的輸出段中，設置了2個極性切換/數據選擇器33-1，33-2。即，在第1個及第2個觸發電路32-1，32-2的輸出段中，連接第1個極性切換/數據選擇器33-1，在第3個及第4個觸發電路31-3，31-4的輸出段中，連接第2個極生切換/數據選擇器33-2。
各個極性切換/數據選擇器33-1、33-2各自不僅將從2個讀取寫入型存儲器所輸入的差動數位信號的正負極性所定時間加以轉換，還進行選擇何種信號加以輸出的處理。從各個極性切換/數據選擇器33-1、33-2所輸入的信號，各自輸入在進行伴隨積分效果的A/D轉換處理的第1及第3的積分型數位/模擬轉換器34-1、34-3。
第1及第3積分型數位/模擬轉換器34-1，34-3進行從上述第1個及第2個極性切換/數據選擇器33-1、33-2所輸出的差動數位信號轉換成模擬信號的處理。此外，第2積分型數位/模擬轉換器34-2將從上述第1個觸發電路31-1所輸出的差動數位信號轉換成模擬信號的處理。
圖8是表示處理被輸入的Δ∑調製信號並將差動數位信號輸入至積分型數位/模擬轉換器34-1，34-2，34-3為止的動作時間的時間流程圖。
圖8(a)是表示輸入數據的例子。在此假定a-g的數據列被依序輸入的情況(a-g表示振幅的大小)。
圖8(b)是表示主數據及次1-次4數據的寫入及讀出時間的圖。在此，主數據是指縱第1個觸發電路31-1中被輸出至第2積分型數位/模擬轉換器34-2的數據，次1-次4數據是指被輸出及被輸入於各個讀取寫入型存儲器32-1，32-2，32-3，32-4的數據。
如圖8(b)及圖8(c)所示，數據a依循著頻率數Fs的時鐘被寫入於第1圖讀取寫入型存儲器32-1，在接下來的時刻t2依照2倍頻率數2Fs的時鐘從第1個讀取寫入型存儲器32-1被讀取2次，並作為次1數據被輸入於第1個極性切換/數據選擇器33-1。
在接下來的時刻t3中，信號INH被輸入於第1個讀取寫入型存儲器32-1並且暫停數據的輸入輸出。此外，在此時刻t3中，從第1個觸發電路31-1中讀取接收了延遲的數據a，作為主數據被輸入至第2的積分型數位/模擬轉換器34-2。在此後的時刻t4中，再依照2倍頻率數2Fs的時鐘從第1個讀取寫入型存儲器32-1讀取2次數據a，並作為次1數據被輸入於第1個極性切換/數據選擇器33-1。
由此，在第1個極性切換/數據選擇器33-1中，從時刻t2至時刻t4依照2倍頻率數2Fs的時鐘，數據a被輸入4次。此時，第1個極性切換/數據選擇器33-1針對第2次及第3次被輸入的數據a進行極性轉換的處理，並將其結果輸出至第1積分數位/模擬轉換器34-1。由此，在第1積分型數位/模擬轉換器34-1中，數據a是以-a、a、a、-a、的順序被輸入。
此外，如圖8(b)及圖8(d)所示，數據b在時刻t2依照頻率數Fs的時鐘被寫入於第2個讀取寫入型存儲器32-2，在此後的時刻t3依照2倍頻率數2Fs的時鐘從第2個讀取寫入型32-2被讀以2次，並作為次2數據被輸入於第1個極性切換/數據選擇器33-1。
在接下來的時刻t4中，信號INH被輸入於第2個讀取寫入型存儲器32-2並且暫停數據的輸入輸出。此外，在此時刻t4中，從第2個觸發電路31-1中讀取接收了延遲的數據b，作為主數據被輸入至第2積分型數位/模擬轉換器34-2。在接下來的時刻t5中。再依照2倍頻率數2Fs的時鐘從第2個讀取寫入型存儲器32-2讀取2次數據b，並作為次2數據被輸入於第1個極性切換/數據選擇器33-1。
由此，在第1個極性切換/數據選擇器33-1中，從時刻t3至時刻t5依照2倍頻率數2Fs的時鐘，數據b被輸入4次。此時，第1個極性切換/數據選擇器33-1對第2次及第3次被輸入的數據b進行極性轉換的處理，並將其結果輸出至第1積分型數位/模擬轉換器34-1。由此，於第1積分型數位/模擬轉換器34-1中，數據b是以-b、b、b、-b的順序被輸入。
此外，在圖8(b)及圖8(e)所示，數據c在時刻t3依照頻率數Fs的時鐘被寫入於第2個讀取寫入存儲器32-3，在接下的時刻t4依照2倍頻率數2Fs的時鐘從第3個讀取寫入型存儲器32-3被讀以2次，並作為次3數據被輸入於第2個極性切換/數據選擇器33-2。
在接下來的時刻t5中，信號INH被輸入於第3個讀取寫入型存儲器32-3並且暫停數據的輸入輸出。此外，在此時刻t5中，從第1個觸發電路31-1中讀取接收了延遲的數據c，作為主數據被輸入至第三產業積分型數位/模擬轉換器34-2。在接下來的時刻t6中。再依照2倍頻率數2Fs的時鐘從第3個讀取寫入型存儲器32-3讀取2次數據c，並作為次3數據被輸入於第1個極性切換/數據選擇器33-2。
由此，在第2個極性切換/數據選擇器33-2中，從時刻t4至時刻t6依照2倍頻率數2Fs的時鐘，數據c被輸入4次。此時，第2個極性切換/數據選擇器33-2對第2次及第3次被輸入的數據c進行極性轉換的處理，並將其結果輸出至第3積分型數位/模擬轉換器34-3。由此，於第3積分型數位/模擬轉換器34-3中，數據c是以-c、c、c、-c的順序被輸入。
另外，在圖8(b)及圖8(f)所示，數據d在時刻t4依照頻率數Fs的時鐘被寫入於第4個讀取寫入存儲器32-4，在接下的時刻t5依照2倍頻率數2Fs的時鐘從第4個讀取寫入型存儲器32-4被讀以2次，並作為次4數據被輸入於第2個極性切換/數據選擇器33-2。
在接下來的時刻t6中，信號INH被輸入於第4個讀取寫入型存儲器32-4並且暫停數據的輸入輸出。此外，在此時刻t6中，從第1個觸發電路31-1中讀取接收了延遲的數據d，作為主數據被輸入至第2積分型數位/模擬轉換器34-2。在接下來的時刻t7中。再依照2倍頻率數2Fs的時鐘從第4個讀取寫入型存儲器32-4讀取2次數據d，並作為次4數據被輸入於第2個極性切換/數據選擇器33-2。
由此，在第2個極性切換/數據選擇器33-2中，從時刻t5至時刻t7依照2倍頻率數2Fs的時鐘，數據d被輸入4次。此時，第2個極性切換/數據選擇器33-2對第2次及第3次被輸入的數據d進行極性轉換的處理，並將其結果輸出至第3積分型數位/模擬轉換器34-3。由此，於第3積分型數位/模擬轉換器34-3中，數據d是以-d、d、d、-d的順序被輸入。
以下，關於e，f，g……也同樣，主數據及次1-次4數據的讀出寫入被依序進行。此外，也進行相同的極性轉換處理。
通過以上處理，例如在時刻t4的時間中，2Fs周期的數據列a、-a被輸入至第1積分型數位/模擬轉換器34-1，Fs周期的數據b被輸入至第2積分型數位/模擬轉換器34-2，2Fs周期的數據c、-c被輸入至第3的積分型數位/模擬轉換器34-3。
加權模擬加法運算器35從各個積分型數位/模擬轉換器34-1，34-2，34-3所輸出的模擬信號予以加權並加法運算。在此，針對來自第1個積分型數位/模擬轉換器34-1，第2個積分型數位/模擬轉換器34-1，第3個積分型數位/模擬轉換器34-1的輸出信號賦予1∶8∶1的權重。
由此，可以得到具有根據Δ∑調製後的2值信號的振幅的模擬的基本波形。例如，在上述時刻t4的時間中，可以得到具有對應於輸入在各個積分型數位/模擬轉換器34-1，34-2，34-3的數據值a，b，c的振幅的基本波形(-a，a，8b，8b，c，-c)的模擬波形。
在此加權數據加法運算器35的後段中，連接數據濾波器1。模擬濾波器1具有與圖1所示的構成相同構成。並對從加權模擬加法運算器35所輸出的基本波形，進行在實施例1所說明的卷積運算。
如上所述，本實施例的模擬濾波器因為是將於有限的標本點收斂於0值的如圖3(c)所示的波形作為濾波器輸出的包絡曲線來加以內插，並可以避免低通濾波器的相位偏斜及正弦函數等舍位誤差的發生，並可得到其輸出波形不具偏斜的平滑的模擬信號。
並且，在本實施例中，作為將Δ∑調製信號輸入於模擬濾波器1之前處理，因為是對應如圖10所示的有限標本化函數的基準的數位基本波形來進行Δ∑調製信號的離散數據的加工，因此可以再生出更為平滑的模擬信號。因此，在將其應用於聲音再生裝置的情況下，可以得到與一般的CD不同的平滑的再生聲音。
另外，在上述實施例中，作為卷積運算的例子，是針對在運行2次16段的卷積運算之後再進行2段的卷積運算的例子加以說明，但本發明並不限定於上述例子。例如，僅進行2次16段的卷積運算，即使之後不再進行2段的卷積運算，也可以得到某種程度的平滑的模擬波形。此外，例如進行3次的2段的卷積運算之後再進行1次8段的卷積運算等，可以以任意段的卷積運算進行任意的組合。
另外，在上述實施例中，是在多個的模擬加法運算器的輸出段上設置1/2除法運算器的構成，但也可以將數個或是全部1/2除法運算器設置在某一處。例如，可以在第2卷積運算部及第2卷積運算部2-1，2-2的最終段上各自設置1個1/16除法運算器，或在第3卷積運算部2-3的最終段上發置1/2n2除法運算器。在這種情況下，通過S/H電路及模擬加法運算器來構成1組處理電路。
另外，在上述實施例中，是將包含2i段的取樣保持電路與模擬加法運算器的電路作為1組處理電路，將j組的處理電路加以縱向連接，並將2i段的取樣保持電路的段數各自設為i＝j-1，j-2……，1，0的以愈往上述縱向連接的後段其段數愈少方式來構成，但並不限定於此例。例如，將2i段的取樣保持電路的段數各自設為i＝0，1，……，j-2，j-1的以愈往上述縱向連接的後段其段數愈多的方式來構成，或是也可以任意方式來構成。
此外，以上所說明的各實施例只不過是於實施本發明的具體化的一例，並不能通過此來解釋成本發明的有限的技術範圍。也即，可以在不脫離其主要精神及特徵的以下各種形態實施本發明。
本發明對Δ∑調製輸出的最合適的模擬濾波器，也即，實現了輸出波形的偏斜極少並且其構成有為簡單的模擬濾波器。
權利要求
1.一種模擬濾波器，是通過對經Δ∑調製後的每個離散數據進行過量取樣及移動平均運算或是重疊運算，以輸出波形的包絡曲線為通過上述經Δ∑調製後的每個離散數據的取樣值的2次曲線的方式來進行內插，其特徵在於，將包含維持信號的數段的取樣保持電路，以及將上述數段的取樣保持電路的輸入信號與輸出信號加法運算的加法運算器的電路作為1組處理電路，並將多個組的處理電路加以縱向連接。並以將上述多個組的處理電路所具有的上述數段的取樣保持電路的段數各自維持不同的方式而構成。
2.根據權利要求1所述的模擬濾波器，其中，上述多個組的處理電路所具有的上述數段的取樣保持電路的段數，是以愈往上述縱向連接之後段其段數愈少的方式而構成。
3.一種模擬濾波器，其特徵在於，具有通過對經Δ∑調製後的各個離散的數據進行移動平均運算或是重疊運算，以使輸出波形的包絡曲線為對稱梯形波地執行內插的1運算處理部，以及針對於上述第1運算處理部所求得的上述對稱梯形的各自離散的數據進行移動平均運算或是重疊運算，以輸出波形的包絡曲線為通過上述經Δ∑調製後的各自的離散的數據的取樣值的2次曲線波地進行內插的第2運算處理部，而上述第1運算處理部及第2運算處理部各自具有，將包含維持信號的數段的取樣保持電路，以及將上述數段的取樣保持電路的輸入信號與輸出信號加法運算的加法運算器的電路作為1組處理電路，並將多個組的處理電路加以縱向連續，並以將上述多個組的處理電路所具有的上述數段的取樣保持電路的段數各自維持不同方式而構成。
4.一種模擬濾波器，其特徵在於，具有通過對經Δ∑調製後的每個離散的數據進行移動平均運算或是重疊運算，以使輸出波形的包絡曲線為對稱梯形波的方式來執行內插的第1運算處理部，以及針對於上述第1運算處理部所求得的上述對稱梯形波的各個的離散的數據進行移動平均運算或重疊運算，以輸出波形的包絡曲線為通過上述經Δ∑調製後的各個的離散的數據的取樣值的2次曲線的方式來進行內插的第2運算處理部，而上述第1運算處理部及第2運算處理部各自具有，將包含維持信號的數段的取樣保持電路，以及將上述數段的取樣保持電路的輸入信號與輸出信號加法運算的加法運算器，以及將上述加法運算器的輸出信號乘以1/2倍的1/2除法運算器作為1組處理電路，並將多個組的處理電路加以縱向連接，並以將上述多個組的處理電路所具有的上述數段的取樣保持電路的段數各自維持不同地構成。
5.根據權利要求3所述的模擬濾波器，其中，於上述各自的第1運算處理部及第2運算處理部中，上述多個組的處理電路所具有的上述數段的取樣保持電路的段數，是以愈往上述縱向連接的後段其段數愈少的方式而構成。
6.根據權利要求4所述的模擬濾波器，其中，於上述各自的第1運算處理部及第2運算處理部中，上述多個組的處理電路所具有的上述數段的取樣保持電路的段數，是以愈往上述縱向連接的後段其段數愈少的方式而構成。
7.根據權利要求1所述的模擬濾波器，其中，具有將上述Δ∑調製後的各個的離散的數據，根據在有限的標本點上收斂於0的有限的標本化函數的基準數位基本波形來進行加工的前處理部，並對上述前處理部的輸出信號進行上述移動平均運算或是重疊運算。
8.根據權利要求3所述的模擬濾波器，其中，具有將上述Δ∑調製後的各個的離散的數據，根據在有限的標本點上收斂於0的有限的標本化函數的基準數位基本波形來進行加工的前處理部，並對上述前處理部的輸出信號進行上述移動平均運算或是重疊運算。
9.根據權利要求4所述的模擬濾波器，其中，具有將上述Δ∑調製後的各個的離散的數據，根據在有限的標本點上收斂於0的有限的標本化函數的基準數位基本波形來進行加工的前處理部，並對上述前處理部的輸出信號進行上述移動平均運算或是重疊運算。
10.一種模擬濾波器，其特徵在於將包含維持信號的2i段的取樣保持電路，以及將上述2i段的取樣保持電路的輸入信號與輸出信號加法運算的加法運算器的電路作為1組處理電路，將j組處理電路加以縱向連接，並具有將上述j組處理電路所具有的上述2i段的取樣保持電路的段數各自設為i＝1-1，j-2，……，1，0的第1運算處理部，以及與上述第1運算處理部具有同樣構成的第2運算處理部，並以將上述第1運算處理部及第2運算處理部加以縱向連接的方式構成。
11.一種模擬濾波器，其特徵在於將包含維持信號的2i段的取樣保持電路，以及將上述2i段的取樣保持電路的輸入信號與輸出信號加法運算的加法運算器，以及將上述加法運算器的輸出信號乘以1/2倍的1/2除法運算器作為1組處理電路，將j組處理電路加以縱向連接，並具有將上述j組處理電路所具有的上述2i段的取樣保持電路的段數各自設為i＝j-1，j-2，……，1，0的第1運算處理部，以及與上述第1運算處理部具有同樣構成的第2運算處理部，並以將上述第1運算處理部及第2運算處理部加以縱向連接的方式而構成。
12.根據權利要求11所述的模擬濾波器，其中，還具有將上述第2運算處理部的輸出信號加以維持的1段的取樣保持電路，以及將上述第1段的取樣保持電路的輸入信號與輸出信號加法運算的加法運算器，以及將上述加法運算器的輸出信號乘以1/2倍的1/2除法運算器。
13.一種模擬濾波器，其特徵在於具有將上述經Δ∑調製後的各個的離散數據，根據在有限的標本點上收斂於0的有限的標本化函數的基準的數字基本波形來進行加工的前處理部，將包含維持信號的2i段的取樣保持電路及將上述2i段的取樣保持電路的輸入信號與輸出信號加法運算的加法運算器的電路作為1組處理電路，將j組處理電路加以縱向連接，並具有將上述j組處理電路所具有的上述2i段的取樣保持電路的段數各自設為i＝j-1，j-2，……，1，0的第1運算處理部，以及與上述第1運算處理部具有同樣構成的第2運算處理部，並以將上述前處理部，以及上述第1運算處理部及第2運算處理部加以縱向連接的方式而構成。
全文摘要
將多個包含保持Δ∑調製信號的數段的S/H電路，以及S/H電路的輸出入信號加以加法運算的模擬加法運算器的處理電路，以縱向連接的方式連接多個組，並將隨著各個S/H電路1文檔編號H03H11/04GK1397115SQ01804257
公開日2003年2月12日 申請日期2001年12月6日 優先權日2000年12月7日
發明者小柳, 裕喜生 申請人:酒井康江