半導體裝置及使用該裝置的電子設備的製作方法
2023-09-19 01:35:40 1
專利名稱：半導體裝置及使用該裝置的電子設備的製作方法
技術領域：
本發明涉及具有形成於襯底上的薄膜電晶體的半導體裝置。
背景技術：
近年來，已經開發出將各種電路集成在相同絕緣表面上的半導體裝置(例如專利文件1)。
日本待審專利No.2004-247373。發明內容發明內容本發明提供了具有強大功能、多功能、和高附加值的半導體裝置。
本發明提供了一種半導體裝置，其中在襯底上提供輸出具有正確頻率的信號的電路。例如使用鎖相環電路(下文中也稱為PLL電路)作為輸出具有正確頻率的信號的電路。PLL電路具有這樣的功能，即其輸出信號的頻率為所提供的信號的頻率的固定倍數。根據在襯底上具有這種PLL電路的本發明，可以獲得具有強大功能、多功能、和高附加值的半導體裝置。
本發明的半導體裝置包含低電勢電源、高電勢電源、以及襯底上的電壓控制振蕩器。該電壓控制振蕩器電路包含包含第一N型薄膜電晶體和第一P型薄膜電晶體的第一電路、包含第二N型薄膜電晶體的第二電路、包含第二P型薄膜電晶體的第三電路、以及包含第三N型薄膜電晶體和第三P型薄膜電晶體的第四電路。
在具有前述結構的半導體裝置中，第一N型薄膜電晶體的源極和漏極之一連接到第一P型薄膜電晶體的源極和漏極之一，第一N型薄膜電晶體的源極和漏極中另一個連接到第二N型薄膜電晶體的源極和漏極之一，第一P型薄膜電晶體的源極和漏極中另一個連接到第二P型薄膜電晶體的源極和漏極之一，第三N型薄膜電晶體的源極和漏極之一連接到第三P型薄膜電晶體的源極和漏極之一。
在具有前述結構的半導體裝置中，第二N型薄膜電晶體的源極和漏極中另一個和第三N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源，第二P型薄膜電晶體的源極和漏極中另一個和第三P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源。也就是說，第二N型薄膜電晶體的源極和漏極中另一個以及第三N型薄膜電晶體的源極和漏極中另一個保持在固定的電勢(低電勢)，而第二P型薄膜電晶體的源極和漏極中另一個以及第三P型薄膜電晶體的源極和漏極中另一個保持在固定電勢(高電勢)。
在具有前述結構的半導體裝置中，第二N型薄膜電晶體控制第一N型薄膜電晶體和低電勢電源之間的導電，第二P型薄膜電晶體控制第一P型薄膜電晶體和高電勢電源之間的導電。第二N型薄膜電晶體和第三N型薄膜電晶體的閾值電壓低於第一N型薄膜電晶體的閾值電壓。當將第一信號輸入到第二N型薄膜電晶體的柵極以及第三N型薄膜電晶體的柵極時，從第一N型薄膜電晶體連接到第一P型薄膜電晶體的節點輸出第二信號。
在具有前述結構的半導體裝置中，每個第二N型薄膜電晶體和第三N型薄膜電晶體的溝道長度短於每個第一N型薄膜電晶體的溝道長度。每個第二N型薄膜電晶體和第三N型薄膜電晶體中包含的由半導體層形成的溝道形成區內提供N型導電性的雜質元素濃度高於每個第一N型薄膜電晶體中包含的由半導體層形成的溝道形成區中提供N型導電性的雜質元素濃度。每個第二N型薄膜電晶體和第三N型薄膜電晶體中包含的由半導體層形成的溝道形成區內提供P型導電性的雜質元素濃度低於每個第一N型薄膜電晶體中包含的由半導體層形成的溝道形成區中提供P型導電性的雜質元素濃度。
在具有前述結構的半導體裝置中，第一電路包含多個第一N型薄膜電晶體和多個第一P型薄膜電晶體，第二電路包含多個第二N型薄膜電晶體，第三電路包含多個第二P型薄膜電晶體。每個第一N型薄膜電晶體的源極和漏極之一連接到每個第一P型薄膜電晶體的源極和漏極之一，每個第一N型薄膜電晶體的源極和漏極中另一個連接到每個第二N型薄膜電晶體的源極和漏極之一，每個第一P型薄膜電晶體的源極和漏極中另一個連接到每個第二P型薄膜電晶體的源極和漏極之一，每個第二N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源，每個第二P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，每個第二N型薄膜電晶體的閾值電壓低於每個第一N型薄膜電晶體的閾值電壓，第三N型薄膜電晶體的閾值電壓低於每個第一N型薄膜電晶體的閾值電壓。
本發明的半導體裝置包含低電勢電源、高電勢電源、以及襯底上的電壓控制振蕩器。該電壓控制振蕩器電路包含包含第一N型薄膜電晶體和P型薄膜電晶體的第一電路，以及包含第二N型薄膜電晶體的第二電路。
在具有前述結構的半導體裝置中，第一N型薄膜電晶體的源極和漏極之一連接到P型薄膜電晶體的源極和漏極之一，第一N型薄膜電晶體的源極和漏極中另一個連接到第二N型薄膜電晶體的源極和漏極之一。
在具有前述結構的半導體裝置中，第二N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源，第二P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源。也就是說，第二N型薄膜電晶體的源極和漏極中另一個保持在固定的電勢(低電勢)，而P型薄膜電晶體的源極和漏極中另一個保持在固定電勢(高電勢)。
在具有前述結構的半導體裝置中，第二N型薄膜電晶體控制第一N型薄膜電晶體和低電勢電源之間的導電。第二N型薄膜電晶體的閾值電壓低於第一N型薄膜電晶體的閾值電壓。當將第一信號輸入到第二N型薄膜電晶體的柵極時，從第一N型薄膜電晶體連接到P型薄膜電晶體的節點輸出第二信號。
在具有前述結構的半導體裝置中，第二N型薄膜電晶體的溝道長度短於第一N型薄膜電晶體的溝道長度。第二N型薄膜電晶體中包含的由半導體層形成的溝道形成區內提供N型導電性的雜質元素濃度高於第一N型薄膜電晶體中包含的由半導體層形成的溝道形成區中提供N型導電性的雜質元素濃度。第二N型薄膜電晶體中包含的由半導體層形成的溝道形成區內提供P型導電性的雜質元素濃度低於第一N型薄膜電晶體中包含的由半導體層形成的溝道形成區中提供P型導電性的雜質元素濃度。
在具有前述結構的半導體裝置中，第一電路包含多個第一N型薄膜電晶體和多個P型薄膜電晶體，第二電路包含多個第二N型薄膜電晶體。每個第一N型薄膜電晶體的源極和漏極之一連接到每個P型薄膜電晶體的源極和漏極之一，每個第一N型薄膜電晶體的源極和漏極中另一個連接到每個第二N型薄膜電晶體的源極和漏極之一，每個第二N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源，每個第二P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，每個第二N型薄膜電晶體的閾值電壓低於每個第一N型薄膜電晶體的閾值電壓。
本發明的半導體裝置包含低電勢電源、高電勢電源、以及襯底上的電壓控制振蕩器。該電壓控制振蕩器電路包含包含第一N型薄膜電晶體和第一P型薄膜電晶體的第一電路、包含第二N型薄膜電晶體的第二電路、包含第二P型薄膜電晶體的第三電路、以及包含第三N型薄膜電晶體和第三P型薄膜電晶體的第四電路。
在具有前述結構的半導體裝置中，其中第一N型薄膜電晶體的源極和漏極之一連接到第一P型薄膜電晶體的源極和漏極之一，第一N型薄膜電晶體的源極和漏極中另一個連接到第二N型薄膜電晶體的源極和漏極之一，第一P型薄膜電晶體的源極和漏極中另一個連接到第二P型薄膜電晶體的源極和漏極之一，第三N型薄膜電晶體的源極和漏極之一連接到第三P型薄膜電晶體的源極和漏極之一。
在具有前述結構的半導體裝置中，第二N型薄膜電晶體的源極和漏極中另一個以及第三N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源。第二P型薄膜電晶體的源極和漏極中另一個以及第三P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源。也就是說，第二N型薄膜電晶體的源極和漏極中另一個以及第三N型薄膜電晶體的源極和漏極中另一個保持在固定的電勢(低電勢)，而第二P型薄膜電晶體的源極和漏極中另一個以及第三P型薄膜電晶體的源極和漏極中另一個保持在固定電勢(高電勢)。
在具有前述結構的半導體裝置中，第二N型薄膜電晶體控制第一N型薄膜電晶體和低電勢電源之間的導電，第二P型薄膜電晶體控制第一P型薄膜電晶體和高電勢電源之間的導電。第二P型薄膜電晶體和第三P型薄膜電晶體的閾值電壓高於第一P型薄膜電晶體的閾值電壓。當將第一信號輸入到第二P型薄膜電晶體的柵極以及第三P型薄膜電晶體的柵極時，從第一N型薄膜電晶體連接到第一P型薄膜電晶體的節點輸出第二信號。
在具有前述結構的半導體裝置中，第二P型薄膜電晶體和第三P型薄膜電晶體的溝道長度短於第一P型薄膜電晶體的溝道長度。第二P型薄膜電晶體和第三P型薄膜電晶體中包含的由半導體層形成的溝道形成區內提供P型導電性的雜質元素濃度高於第一P型薄膜電晶體中包含的由半導體層形成的溝道形成區中提供P型導電性的雜質元素濃度。第二P型薄膜電晶體和第三P型薄膜電晶體中包含的由半導體層形成的溝道形成區內提供N型導電性的雜質元素濃度低於第一P型薄膜電晶體中包含的由半導體層形成的溝道形成區中提供N型導電性的雜質元素濃度。
在具有前述結構的半導體裝置中，第一電路包含多個第一N型薄膜電晶體和多個第一P型薄膜電晶體，第二電路包含多個第二N型薄膜電晶體，第三電路包含多個第二P型薄膜電晶體。每個第一N型薄膜電晶體的源極和漏極之一連接到每個第一P型薄膜電晶體的源極和漏極之一，每個第一N型薄膜電晶體的源極和漏極中另一個連接到每個第二N型薄膜電晶體的源極和漏極之一，每個第一P型薄膜電晶體的源極和漏極中另一個連接到每個第二P型薄膜電晶體的源極和漏極之一，每個第二N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源，每個第二P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，每個第二P型薄膜電晶體的閾值電壓高於每個第一P型薄膜電晶體的閾值電壓，第三P型薄膜電晶體的閾值電壓高於每個第一P型薄膜電晶體的閾值電壓。
本發明的半導體裝置包含低電勢電源、高電勢電源、以及襯底上的電壓控制振蕩器。該電壓控制振蕩器電路包含包含N型薄膜電晶體和第一P型薄膜電晶體的第一電路，以及包含第二P型薄膜電晶體的第二電路。
在具有前述結構的半導體裝置中，第一P型薄膜電晶體的源極和漏極之一連接到N型薄膜電晶體的源極和漏極之一，第一P型薄膜電晶體的源極和漏極中另一個連接到第二P型薄膜電晶體的源極和漏極之一。
在具有前述結構的半導體裝置中，第二P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源。也就是說，第二P型薄膜電晶體的源極和漏極中另一個保持在固定的電勢，而N型薄膜電晶體的源極和漏極中另一個保持在固定的電勢。
在具有前述結構的半導體裝置中，第二P型薄膜電晶體控制第一P型薄膜電晶體和高電勢電源之間的導電。第二P型薄膜電晶體的閾值電壓高於第一P型薄膜電晶體的閾值電壓。當將第一信號輸入到第二P型薄膜電晶體的柵極時，從第一N型薄膜電晶體連接到第一P型薄膜電晶體的節點輸出第二信號。
在具有前述結構的半導體裝置中，第二P型薄膜電晶體的溝道長度短於第一P型薄膜電晶體的溝道長度。第二P型薄膜電晶體中包含的由半導體層形成的溝道形成區內提供P型導電性的雜質元素濃度高於第一P型薄膜電晶體中包含的由半導體層形成的溝道形成區中提供P型導電性的雜質元素濃度。第二P型薄膜電晶體中包含的由半導體層形成的溝道形成區內提供N型導電性的雜質元素濃度低於第一P型薄膜電晶體中包含的由半導體層形成的溝道形成區中提供N型導電性的雜質元素濃度。
在具有前述結構的半導體裝置中，第一電路包含多個N型薄膜電晶體和多個第一P型薄膜電晶體，第二電路包含多個第二P型薄膜電晶體。每個第一P型薄膜電晶體的源極和漏極之一連接到每個N型薄膜電晶體的源極和漏極之一，每個第一P型薄膜電晶體的源極和漏極中另一個連接到每個第二P型薄膜電晶體的源極和漏極之一，每個第二P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，每個N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源，每個第二P型薄膜電晶體的閾值電壓高於每個第一P型薄膜電晶體的閾值電壓。
在前述結構中，本發明的半導體裝置中包含的襯底由玻璃或塑料製成。如果襯底由玻璃製成，和使用單晶襯底的情形相比，可以更容易獲得批量生產和成本降低。如果襯底由所料製成，由於其重量輕且可以彎曲，故可將其加工成漂亮的款式和彈性的形狀。
在本發明的半導體裝置所包含的襯底上提供相位比較器、環路濾波器、和除法器。
在本發明的半導體裝置所包含的襯底上提供天線。因此，通過利用該天線，有可能提供發射、接收、或發射和接收電磁波的半導體裝置。
在本發明的半導體裝置所包含的襯底上提供像素部分。每個像素部分含有液晶元件或者發光元件。因此，有可能提供具有顯示圖像的功能的半導體裝置，該半導體裝置具有強大的功能，多功能、以及高附加值。
本發明還提供了使用具有任一前述結構的半導體裝置的電子設備。
根據在襯底上具有PLL電路的本發明，其中該PLL電路具有保持輸出信號的頻率不變且控制輸出信號的頻率的功能，可以提供具有強大功能，多功能、以及高附加值的半導體裝置。通過利用PLL電路的這些功能，例如，可以提高輸入信號的頻率，且將具有增大頻率的信號提供給另一個電路時，該電路可以工作於更快的速度。該PLL電路還具有這樣的功能，即，即使輸入信號頻率不正確，也可通過使輸入信號與平均頻率同步而輸出具有正確頻率的信號。當使用該功能時，可以防止電路的工作誤差。
圖1為示出了本發明的半導體裝置的結構的圖示。
圖2為示出了本發明的半導體裝置的結構的圖示。
圖3為示出了本發明的半導體裝置的結構的圖示。
圖4為示出了本發明的半導體裝置的結構的圖示。
圖5為示出了本發明的半導體裝置的結構的圖示。
圖6A和6B為分別示出了本發明的半導體裝置的結構的圖示。
圖7為示出了本發明的半導體裝置的結構的圖示。
圖8為示出了本發明的半導體裝置的結構的圖示。
圖9A至9C為分別示出了本發明的半導體裝置的製作步驟的圖示。
圖10A和10B為分別示出了本發明的半導體裝置的製作步驟的圖示。
圖11A和11B為分別示出了本發明的半導體裝置的製作步驟的圖示。
圖12A和12B為分別示出了本發明的半導體裝置的製作步驟的圖示。
圖13為示出了本發明的半導體裝置的製作步驟的圖示。
圖14A和14B為分別示出了本發明的半導體裝置的製作步驟的圖示。
圖15為示出了本發明的半導體裝置的製作步驟的圖示。
圖16A和16B為分別示出了本發明的半導體裝置的製作步驟的圖示。
圖17A和17B為分別示出了本發明的半導體裝置的製作步驟的圖示。
圖18A至18D為分別示出了本發明的半導體裝置的結構的圖示。
圖19A和19B為分別示出了本發明的半導體裝置的結構的圖示。
圖20A至20E為分別示出了本發明的半導體裝置的結構的圖示。
圖21為示出了本發明的半導體裝置的結構的圖示。
圖22A至22F為分別示出了本發明的半導體裝置的結構的圖示。
具體實施例方式儘管將通過實施方式和實施例並參考附圖描述本發明，應該了解到，各種改變和調整對本領域技術人員而言是顯而易見的。因此，除非這些改變和調整脫離本發明的範圍，否則應認為這些改變和調整落在本發明的範圍內。注意，在本發明的如下結構中，用相同的參考數字表示不同圖示中的相同部分。
參考圖1描述本發明的半導體裝置的結構。本發明的半導體裝置包含相位比較器11、環路濾波器12、電壓控制振蕩器(也簡稱為VCO)13、以及除法器14。
相位比較器11將外部輸入的信號Fs的相位與從除法器14輸入的信號Fo/N的相位比較。環路濾波器12通過除去從相位比較器11提供的信號的交流分量而產生一信號。電壓控制振蕩器13基於從環路濾波器12輸入的信號Vin而輸出信號Fo。除法器14輸出信號Fo/N，通過將從電壓控制振蕩器13輸入的信號Fo除以N而獲得該信號。
本發明的半導體裝置包含電壓控制振蕩器13。根據應用而適當地提供相位比較器11、環路濾波器12、和除法器14。本發明的半導體裝置可具有其它元件，例如諸如晶體控制振蕩器、預定標器、以及吞沒式計數器(swallow counter)。
在相同的襯底上提供相位比較器11、環路濾波器12、電壓控制振蕩器13、以及除法器14。相位比較器11、電壓控制振蕩器13、以及除法器14中的每一個均包含薄膜電晶體、電容器、及電阻器中的至少一種或多種。環路濾波器12包含電阻器和電容器中的至少一種或包含二者。
襯底由玻璃或塑料製成。如果襯底由玻璃製成，則和使用單晶襯底的情形相比可以更加容易地實現大量生產和成本降低。這是因為，單晶襯底為直徑不大於約30cm的圓形，比且玻璃襯底等昂貴。如果襯底由塑料製成，則由於其厚度薄重量輕且可以彎曲，因此可以加工成好的設計和靈活的形狀。此外，塑料襯底抗衝擊力強，可以粘附或包含在各種產品中，使其可應用於各種領域。需要指出，塑料為有機聚合物的通稱，其代表物為例如酚醛樹脂、三聚氰胺樹脂、聚乙烯、聚氯乙稀、聚醚醯胺、聚醚碸、丙烯酸樹脂、聚偏二氯乙烯等。
接著，參考圖2描述具有前述結構的半導體裝置的等效電路。相位比較器11包含單元電路21。環路濾波器12包含電阻器22和23以及電容器24和25。這裡所示的環路濾波器12為滯後超前濾波器(lag-lead filter)；然而，本發明不限於這種結構，還可以使用例如諸如滯後濾波器的其它元件。除法器14包含三個單元電路26，其為除以8的電路。注意，除法器14中包含的單元電路26的數目沒有具體限制。
滯後超前濾波器是由兩個電阻器和一個電容器組成的濾波器。滯後濾波器是由一個電阻器和一個電容器組成的濾波器。
電壓控制振蕩器13包含電路120(也稱為第一電路)、電路121(也稱為第二電路)、電路122(也稱為第三電路)、以及電路123(也稱為第四電路)，其中電路120包含相互串聯連接的多對第一N型薄膜電晶體和第一P型薄膜電晶體，電路121包含和第一N型薄膜電晶體串聯連接的多個第二N型薄膜電晶體，電路122包含和第一P型薄膜電晶體串聯連接的多個第二P型薄膜電晶體，電路123包含相互串聯連接的第三N型薄膜電晶體和第三P型薄膜電晶體。
在所示結構中，電路120包含相互串聯連接的第一N型薄膜電晶體141和第一P型薄膜電晶體131、相互串聯連接的第一N型薄膜電晶體142和第一P型薄膜電晶體132、相互串聯連接的第一N型薄膜電晶體143和第一P型薄膜電晶體133、以及相互串聯連接的第一N型薄膜電晶體145和第一P型薄膜電晶體135。
電路121包含多個第二N型薄膜電晶體112至116，電路122包含多個第二P型薄膜電晶體102至106。多個第二N型薄膜電晶體112至116分別控制第一N型薄膜電晶體141至145和低電勢電源(VSS)之間的傳導。多個第二P型薄膜電晶體102至106分別控制第一P型薄膜電晶體131至135和高電勢電源(VDD)之間的傳導。
電路123包含第三P型薄膜電晶體101和第三N型薄膜電晶體111。電路123控制環路濾波器12和電路121及122之間的傳導。
如果假設一個級為串聯連接的四個電晶體第二P型薄膜電晶體102、第一P型薄膜電晶體131、第一N型薄膜電晶體141、以及第二N型薄膜電晶體112，則前述結構示出了五個級的情形。然而，本發明不限於這種結構。電壓控制振蕩器13可以是具有三個或更多的奇數個級的結構。
第三P型薄膜電晶體101的柵極連接到其源極和漏極之一，第三P型薄膜電晶體101的源極和漏極中的另一個連接到高電勢電源(VDD)。第三N型薄膜電晶體111的柵極連接到環路濾波器12，其源極和漏極之一連接到低電勢電源(VSS)。
在前述結構中，第二N型薄膜電晶體112至116中每個和第三N型薄膜電晶體111的閾值電壓低於第一N型薄膜電晶體141至145中每一個以及其它電路中N型薄膜電晶體的閾值電壓。其它電路中的N型薄膜電晶體是相位比較器11和除法器14中包含的N型薄膜電晶體。
為了使第二N型薄膜電晶體112至116中的每一個以及第三N型薄膜電晶體111的閾值電壓因此低於第一N型薄膜電晶體141至145中每一個以及其它電路中N型薄膜電晶體的閾值電壓，對每個電晶體的溝道長度進行恰當地設計。具體地，第二N型薄膜電晶體112至116中每一個和第三N型薄膜電晶體111的溝道長度設計成短於第一N型薄膜電晶體141至145中每一個以及其它電路中N型薄膜電晶體的溝道長度。
作為替代，將第二N型薄膜電晶體112至116中每一個和第三N型薄膜電晶體111中包含的半導體層的溝道形成區內產生N型導電性的雜質元素的濃度設置成高於第一N型薄膜電晶體141至145中每一個和其它電路中N型薄膜電晶體中包含的溝道形成區內的產生N型導電性的雜質元素的濃度。注意，產生N型導電性的雜質元素具體地對應於磷(P)或砷(As)。
或者，將第二N型薄膜電晶體112至116中每一個和第三N型薄膜電晶體111中包含的半導體層的溝道形成區內產生P型導電性的雜質元素的濃度設置成低於第一N型薄膜電晶體141至145中每一個和其它電路中N型薄膜電晶體中包含的溝道形成區內的產生P型導電性的雜質元素的濃度。注意，產生P型導電性的雜質元素對應於硼(B)。
根據具有前述結構的本發明，可以改善電壓控制振蕩器13的性能。具體地，當將信號Vin輸入第二N型薄膜電晶體112至116和第三N型薄膜電晶體111時，前述電壓控制振蕩器13從第一N型薄膜電晶體145的源極和漏極之一以及第一P型薄膜電晶體135的源極和漏極之一輸出信號Fo。此外，根據本發明，可以增大有效信號Vin的範圍。下面參考圖6A和6B描述該效應，其中圖6A和6B分別示出了輸入到電壓控制振蕩器13的信號Vin和從電壓控制振蕩器13輸出的信號Fo之間的關係的曲線圖。
輸入到電壓控制振蕩器13的信號Vin從0變化到VDD(這裡VDD為高電勢電源的電勢)。輸入到電壓控制振蕩器13的信號Vin被輸入到第二N型薄膜電晶體112至116中每一個和第三N型薄膜電晶體111的柵電極。因此，如果信號Vin的電壓低於第二N型薄膜電晶體112至116中每一個和第三N型薄膜電晶體111的閾值電壓(VTH1)，在某些情況下則不輸出輸出信號(見圖6B)。此外，在示出信號Vin和信號Fo之間關係的圖中，特徵曲線的一部分變得陡峭。當該特徵曲線的一部分變陡時，輸出信號的頻率容易發生變化，這會阻礙正常的操作。
這種缺陷是由如下事實所致，即，電壓控制振蕩器13由多個薄膜電晶體組成，而且它是用於處理模擬信號的電路。也就是說，儘管薄膜電晶體的特性(閾值電壓，遷移率等)會改變，相位比較器11和除法器14不容易受薄膜電晶體特性變化的影響，因為它們受數位訊號控制。同時，電壓控制振蕩器13由模擬信號控制，因此其容易受薄膜電晶體特性變化的影響。
因此，根據具有前述結構的本發明，第二N型薄膜電晶體112至116中每一個和第三N型薄膜電晶體111的閾值電壓設成低於其它電晶體中每一個的閾值電壓。換而言之，根據具有前述結構的本發明，第二N型薄膜電晶體112至116中每一個和第三N型薄膜電晶體111的閾值電壓(VTH2)低於信號Vin的電壓，使得有效信號Vin的範圍增大(見圖6A)。此外，特徵曲線不陡峭，輸出信號的頻率不容易改變。因此可以產生電壓控制振蕩器13的性能得到改善的有利效應。
參考圖3描述了具有和前述結構不相同的結構的電壓控制振蕩器13。電壓控制振蕩器13包含電路120(也稱為第一電路)和電路121(也稱為第二電路)。和圖2所示結構不相同，並不提供第二P型薄膜電晶體102至106，第三P型薄膜電晶體101，以及第三N型薄膜電晶體111。由於該結構所使用元件的數目更少，元件所佔據的面積的減小會導致尺寸和重量的減小，元件數目的減小會導致良品率的增大。
參考圖4描述了具有和前述結構不相同的結構的電壓控制振蕩器13。電壓控制振蕩器13包含電路120(也稱為第一電路)、電路121(也稱為第二電路)、和電路123(也稱為第三電路)。和圖2所示結構不相同，從環路濾波器12提供的信號被輸入到第二P型薄膜電晶體102至106和第三P型薄膜電晶體101，第三N型薄膜電晶體111的柵電極和漏電極相互連接。
參考圖5描述了具有和前述結構不相同的結構的電壓控制振蕩器13。電壓控制振蕩器13包含電路120(也稱為第一電路)和電路122(也稱為第二電路)。和圖4所示結構不相同，並不提供第二N型薄膜電晶體112至116，第三N型薄膜電晶體111，以及第三P型薄膜電晶體101。由於該結構所使用元件的數目更少，元件所佔據的面積的減小會導致尺寸和重量的減小，元件數目的減小會導致良品率的增大。
在圖4和圖5所示的前述結構中，第二P型薄膜電晶體102至106中每一個和第三P型薄膜電晶體101的閾值電壓高於第一P型薄膜電晶體131至135中每一個和其它電路中P型薄膜電晶體的閾值電壓。其它電路中的P型薄膜電晶體指相位比較器11和除法器14中包含的P型薄膜電晶體。
為了使第二P型薄膜電晶體102至106中每一個以及第三P型薄膜電晶體101的閾值電壓因此高於第一P型薄膜電晶體131至135中每一個以及其它電路中P型薄膜電晶體的閾值電壓，對每個電晶體的溝道長度進行恰當地設計。具體地，第二P型薄膜電晶體102至106中每一個和第三P型薄膜電晶體101的溝道長度設計成短於第一P型薄膜電晶體131至135中每一個以及其它電路中P型薄膜電晶體的溝道長度。
作為替代，將第二P型薄膜電晶體102至106中每一個和第三P型薄膜電晶體101中包含的半導體層的溝道形成區內雜質元素的濃度設置成高於第一P型薄膜電晶體131至135中每一個和其它電路中P型薄膜電晶體中包含的溝道形成區內雜質元素的濃度。注意，該雜質元素為產生P型導電性的元素，其具體地對應於硼(B)。
或者，將第二P型薄膜電晶體102至106中每一個和第三P型薄膜電晶體101中包含的半導體層的溝道形成區域內雜質元素的濃度設置成低於第一P型薄膜電晶體131至135中每一個和其它電路中P型薄膜電晶體中包含的溝道形成區內雜質元素的濃度。注意，該雜質元素為產生N型導電的元素，其具體地對應於磷或砷。
電壓控制振蕩器13中包含的電晶體連接到高電勢電源(VDD)和低電勢電源(VSS)。該高電勢電源和低電勢電源可形成於和電壓控制振蕩器13相同的襯底上，或者可以形成於不同的襯底上。
在本說明書中，當一個N型薄膜電晶體具有比另一個N型薄膜電晶體小的閾值電壓時，其意思為該N型薄膜電晶體的閾值電壓的絕對值小於另一個N型薄膜電晶體的閾值電壓的絕對值。而且，當一個P型薄膜電晶體具有比另一個P型薄膜電晶體大的閾值電壓時，其意思為該P型薄膜電晶體的閾值電壓的絕對值小於另一個P型薄膜電晶體的閾值電壓的絕對值。
下面參考圖7描述相位比較器11中所包含的單元電路21的結構。單元電路21包含NOR電路221和電晶體222至227。單元電路21還包含兩個輸入端子(在該圖中用1和2表示)和一個輸出端子(在該圖中用3表示)。
當向輸入端子1和輸入端子2分別輸入相同的信號時，單元電路21從輸出端子3輸出H電平信號。同時，當向輸入端子1和輸入端子2輸入不同信號時，單元電路21從輸出端子3輸出L電平信號。
也就是說，單元電路21對輸入到輸入端子1的信號的相位和輸入到輸入端子2的信號的相位進行比較，並基於比較的結果從輸出端子3輸出信號。注意，單元電路21的結構不限於此，還可以採用其它已知結構。
參考圖8描述除法器14中包含的單元電路26的結構。單元電路26包含倒相器電路200、NAND電路201至207、和倒相器電路208及209。單元電路26還包含四個輸入端子(在該圖中用1、2、3、4表示)和兩個輸出端子(在該圖中用5、6表示)。
單元電路26包含三個鎖存器由NAND電路202和203組成的鎖存器、由NAND電路204和205組成的鎖存器、以及由NAND電路206和207組成的鎖存器。當從輸入端子1輸入設置信號，從輸入端子2輸入數據信號，從輸入端子3輸入時鐘信號，且從輸入端子4輸入重置信號時，則從輸出端子5輸出一數據信號且從輸出端子6輸出一數據信號。儘管前述結構示出了設置/重置類型的D觸發電路，本發明不限於此且還可以使用JK觸發電路或T觸發電路。
觸發器(也稱為前述的觸發電路)包含RS觸發器、D觸發器、JK觸發器、T觸發器等。RS觸發器包含為輸入端子的R端子和S端子，以及為輸出端子的Q端子。D觸發器包含為輸入端子的D端子和為輸出端子的Q端子。JK觸發器包含為輸入端子的J端子和K端子，以及為輸出端子的Q端子。T觸發器包含為輸入端子的T端子和為輸出端子的Q端子。
參考附圖描述本發明的半導體裝置的製造方法。下面描述的是包含存儲器元件、天線、以及組成電源控制振蕩器的薄膜電晶體的半導體裝置的結構。
在襯底701(也稱為基底)的表面上形成分離層702(見圖9A)。襯底701具有絕緣表面並由玻璃或塑料製成。如果襯底701由玻璃製成，其面積和形狀沒有特別的限制。因此，例如當使用一邊長為一米或更長的矩形襯底作為襯底701時，可以顯著地改善生產率。和使用圓形單晶矽襯底的情形相比，這是主要優勢。如果襯底701由塑料製成，由於其厚度薄、重量輕且可以彎曲，因此可以加工成良好的設計和靈活的形狀。當襯底701由塑料製成時，需要使用能承受製造步驟中處理溫度的耐熱塑料。如下文所述，優選地在由玻璃製成的襯底701上形成薄膜電晶體，分離該薄膜電晶體，並在塑料襯底上提供該分離的薄膜電晶體。
儘管在前述步驟中分離層702形成於襯底701的整個表面上，如果需要，可使用光刻方法圖形化形成於襯底701整個表面上的分離層702從而選擇性地提供該分離層。此外，儘管分離層702製成與襯底701接觸形成，但如果需要，可形成一絕緣層作為和襯底701接觸的基底，且分離層702可製成與該絕緣層接觸。
為了獲得該分離層702，採用已知方法(濺射，等離子體CVD等)並使用從鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、餓(Os)、銥(Ir)、和矽(Si)中選擇的元素或主要包含這些元素的合金材料或化合物材料形成單層或疊層。包含矽的層可以為非晶結構、微晶結構、和多晶結構中的任意一種。
製作絕緣層703，作為覆蓋分離層702的基底。為了獲得絕緣層703，採用已知方法(濺射、等離子體CVD等)並使用矽的氧化物或矽的氮化物形成單層或疊層。矽的氧化物材料為含有矽(Si)和氧(O)的物質，其對應於氧化矽、氧氮化矽(silicon oxynitride)、氮氧化矽(silicon nitride oxide)等。矽的氮化物材料為含有矽和氮(N)的物質，其對應於氮化矽、氧氮化矽、氮氧化矽等。作為基底的絕緣層703起著阻攔雜質從襯底701進入的阻擋薄膜的作用。
在絕緣層703上形成非晶半導體層704。由已知方法(濺射、LPCVD、等離子體CVD等)形成非晶半導體層704。隨後，使用已知的結晶方法(雷射結晶、使用RTA或退火爐的熱結晶、使用加速結晶的金屬元素的熱結晶、和使用加速結晶的金屬元素的熱結晶相結合的雷射結晶等)使非晶半導體層704結晶。所獲得的結晶半導體層被圖形化成預期形狀，由此形成結晶半導體層706至710(見圖9B)。
下面描述結晶半導體層706至710的製造步驟的示例。首先使用等離子體CVD形成非晶半導體層。將包含鎳(其為加速結晶的金屬元素)的溶液保留在該非晶半導體層表面上之後，對該非晶半導體層進行脫氫處理(500℃，1小時)和熱結晶(550℃，4小時)，由此形成結晶半導體層。接著，根據需要使用雷射輻照該結晶半導體層，並用光刻進行圖形化以形成結晶半導體層706至710。如果使用雷射晶化形成結晶半導體層706至710，可以使用連續波氣體或固態雷射器或者脈衝氣體或固態雷射器。
當使用加速結晶的金屬元素使該非晶半導體層晶化時，可在低溫下短時間內執行該晶化且晶體沿相同方向排列。另一方面，由於金屬元素殘留在該結晶半導體層內，截止電流會增大，引起特性變化。因此，優選地將用作吸氣位的非晶半導體層形成於該結晶半導體層上。作為吸氣位的該非晶半導體層需要含有諸如磷和氬的雜質元素，因此優選使用濺射方法形成該非晶半導體層從而包含高濃度的氬。隨後，通過熱處理(例如使用RTA或退火爐的熱退火)將金屬元素擴散到該非晶半導體層內，且除去包含金屬元素的該非晶半導體層。其結果為，可以減少或除去該結晶半導體層中的金屬元素。
隨後，形成柵絕緣層705以覆蓋結晶半導體層706至710。為了獲得柵絕緣層705，使用含有矽的氧化物或矽的氮化物的層採用已知方法(等離子體CVD、濺射等)製備單層或疊層。特別地，使用含有氧化矽的層、含有氧氮化矽的層、或者含有氮氧化矽的層製備單層或疊層。
第一導電層和第二導電層堆疊在柵絕緣層705上。使用已知方法(等離子體CVD、濺射等)製備該第一導電層，其厚度為20至100nm。使用已知方法製備該第二導電層，其厚度為100至400nm。
由從鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、和鈮(Nb)中選擇的元素，或主要包含這些元素的合金材料或化合物材料製備該第一導電層和第二導電層。作為替代，第一導電層和第二導電層由半導體材料製成，該半導體材料的典型例子為摻雜諸如磷的雜質元素的多晶矽。
該第一導電層和第二導電層可由例如氮化鉭(TaN，鉭(Ta)和氮(N)之間的組分比沒有限制)層和鎢(W)層、氮化鎢(WN，鎢(W)和氮(N)之間的組分比沒有限制)層和鎢(W)層、氮化鉬(MoN，鉬(Mo)和氮(N)之間的組分比沒有限制)層和鉬(Mo)層等製成。如果第一導電層和第二導電層由具有高的熱阻的氮化鎢或氮化鉭製成，則它們可承受熱激活的熱處理。如果採用三層結構而非兩層結構，可以堆疊鉬層、鋁層和鉬層。
使用光刻方法形成抗蝕劑掩模，並通過用於形成柵電極和柵極導線的刻蝕來形成用作柵電極的導電層(也稱為柵電極層)716至725。
使用光刻方法形成抗蝕劑掩模，並通過離子摻雜或離子注入將提供N型導電性的低濃度雜質元素添加到結晶半導體層706和708至710中，由此形成N型雜質區711和713至715和溝道形成區780和782至784。提供N型導電性的雜質元素可以為屬於元素周期表的15族元素，例如可以使用磷(P)或砷(As)。
使用光刻方法形成抗蝕劑掩模，並將提供P型導電性的雜質元素添加到結晶半導體層707，由此形成P型雜質區712和溝道形成區781。例如可以使用硼(B)作為提供P型導電性的雜質元素。
形成一絕緣層以覆蓋柵絕緣層705和導電層716至725。為了獲得該絕緣層，可使用含有諸如矽，矽的氧化物和矽的氮化物的無機材料的層，或者含有諸如有機樹脂的有機材料的層，採用已知方法(等離子體CVD、濺射等)製備單層或疊層。接著，通過主要沿和襯底表面垂直的方向的各向異性蝕刻選擇性地蝕刻該絕緣層，從而形成和導電層716至725的側面接觸的絕緣層(也稱為側壁)739至743(見圖9C)。在形成絕緣層739至743時，通過蝕刻絕緣層795而形成絕緣層734至738。在隨後摻雜步驟中，使用絕緣層739至743作為用於形成LDD(輕摻雜漏極)區的掩模。
使用由光刻方法形成的抗蝕劑掩模和絕緣層739至743為掩模，將提供N型導電的雜質元素添加到結晶半導體層706和708至710，由此形成第一N型雜質區(也稱為LDD區)727、729、731、和733，以及第二N型雜質區726、728、730、和732。第一N型雜質區727、729、731、和733中包含的雜質元素的濃度低於第二N型雜質區726、728、730、和732中的雜質元素的濃度。通過前述步驟，完成N型薄膜電晶體744和746至748和P型薄膜電晶體745的製作。
可使用下述兩種方法中的一種形成LDD區蝕刻或各向異性地蝕刻具有兩層或更多層堆疊結構的柵電極且使用該柵電極的下層導電層作為掩模；或者使用側壁絕緣層作為掩模。當採用以側壁絕緣層為掩模的後一種方法時，可以容易地控制LDD區的寬度且確定地形成該LDD區。
隨後，由單層或疊層形成一絕緣層，從而覆蓋薄膜電晶體744至748(見圖10A)。為了獲得覆蓋薄膜電晶體744至748的絕緣層，使用諸如矽的氧化物和矽的氮化物的無機材料，諸如聚醯亞胺、聚醯胺、苯並環丁烯、丙烯、環氧樹脂、和矽氧烷的有機材料等，並採用已知方法(SOG，小滴釋放等)製備單層或疊層。矽氧烷對應於包含Si-O-Si鍵的樹脂。矽氧烷包含由矽(Si)和氧(O)鍵形成的骨架結構，其中可以使用至少包含氫的有機基團(例如烷基和芳(族)烴)作為取代基。或者，可以使用含氟基團作為取代基。另外可選擇地，可使用含氟基團和至少包含氫的有機基團作為取代基。
如果覆蓋薄膜電晶體744至748的該絕緣層為例如三層結構，可用含有氧化矽的層製成第一絕緣層749，用含有樹脂的層製成第二層絕緣層750，並用含有氮化矽的層製成第三層絕緣層751。
在形成絕緣層749至751之前或在形成絕緣層749至751中的一個或多個之後，可進行熱處理，以恢復該半導體層的結晶度，激活添加到該半導體層中的雜質元素，並氫化該半導體層。該熱處理可採用熱退火方法、雷射退火、RTA方法等。
接著，使用光刻方法刻蝕絕緣層749至751，由此形成暴露第二N型雜質區726、728、730、和732以及P型雜質區785的開口。隨後，形成導電層以填充所述開口，並圖形化這些導電層以形成用作源極導線或漏極導線的導電層752至761。
為了獲得導電層752至761，使用已知方法(等離子體CVD、濺射等)，並採用由從鈦(Ti)、鋁(Al)和釹(Nd)中選擇的元素，或者含有上述元素作為主要成分的合金材料或化合物材料製備單層或疊層。主要包含鋁的合金材料對應於，例如，主要包含鋁並包含鎳的材料，或者主要包含鋁並包含鎳以及碳和矽兩者之一或二者的合金材料。導電層752至761可採用例如阻擋層、鋁矽(Al-Si)層、和阻擋層的疊層結構；或者採用阻擋層、鋁矽(Al-Si)薄膜、氮化鈦(TiN，鈦(Ti)和氮(N)的組分比沒有限制)層、和阻擋層的疊層。在此，鋁矽含有約0。1至5wt％的矽。此外，阻擋層對應於由鈦、鈦的氮化物、鉬、或鉬的氮化物形成的薄膜。鋁和鋁矽電阻值低且不昂貴，因此是形成導電層752至761的合適材料。如果提供阻擋層作為底層和頂層，可以防止產生鋁或鋁矽的小丘。此外，如果使用具有強還原能力的鈦形成阻擋層，可以還原可能形成在該結晶半導體層上的薄的天然氧化物層，且可以妥當地連接該阻擋層和該結晶半導體層。
接著，形成絕緣層762以覆蓋導電層752至761(見圖10B)。為了獲得絕緣層762，通過已知方法(SOG、小滴釋放方法等)使用無機材料或有機材料形成單層或疊層。優選將絕緣層762製成厚度為0.75至3μm。
使用光刻方法刻蝕絕緣層762，由此形成暴露導電層757、759、及761的開口。隨後，形成導電層以填充該開口。使用導電材料通過已知方法(等離子體CVD、濺射等)形成該導電薄膜。隨後圖形化該導電層以形成導電層763至765。
導電層763至765中的每一個對應於存儲器元件內包含的一對導電層中的一個。因此，優選將導電層763至765中的每一個形成為使用鈦、或含有鈦作為主要成分的合金材料或化合物材料的單層或多層。由於鈦的電阻值低，可減小該存儲器元件的尺寸，實現高度集成。此外，在形成導電層763至765的光刻步驟中，優選執行溼法刻蝕以防止損傷底層上的薄膜電晶體744至748，並使用氟化氫或過氧化氨(ammonia peroxide)混合物作為抗蝕劑。
形成絕緣層766以覆蓋導電層763至765。為了獲得絕緣層766，通過已知方法(SOG、小滴釋放方法等)使用無機材料或有機材料製備單層或疊層。優選將絕緣層766製成厚度為0.75至3□m。隨後使用光刻方法刻蝕絕緣層766，由此形成暴露導電層763至765的開口767至769。
形成用作天線並接觸導電層765的導電層786(見圖11A)。使用導電材料通過已知方法(等離子體CVD、濺射、印刷、或小滴釋放方法等)形成導電層786。優選地使用由從鋁(Al)、鈦(Ti)、銀(Ag)、和銅(Cu)中選擇的元素、或者含有這些元素作為主要成分的合金材料或者化合物材料的單層或疊層形成導電層786。
具體地，使用含有銀的膠執行絲網印刷並隨後在50至350℃的溫度下進行熱處理以形成導電層786。或者，使用濺射形成鋁層並隨後對其圖形化，而形成導電層786。優選地通過溼法刻蝕並隨後在200至300℃的溫度下進行熱處理而圖形化該鋁層。
接著，形成接觸導電層763和764的含有機化合物的層787(圖11B)。通過已知方法(小滴釋放、氣相沉積等)形成包含有機化合物的層787。隨後，形成和包含有機化合物的層787接觸的導電層771。通過已知方法(濺射、氣相沉積等)形成該導電層771。
通過上述步驟，完成了由導電層763、包含有機化合物的層787、及導電層771堆疊成的存儲器元件789以及由導電層764、包含有機化合物的層787、及導電層771堆疊成的存儲器元件790。
在上述製造步驟中，由於包含有機化合物的層787的熱阻不高，故在形成用作天線的導電層786的步驟之後執行包含有機化合物的層787的形成步驟。
隨後，通過已知方法(SOG、小滴釋放方法等)形成用作保護層的絕緣層772，從而覆蓋存儲器元件789和790以及用作天線的導電層786。絕緣層772由諸如DLC(類金剛石碳)的含有碳的層、含有氮化矽的層、含有氮氧化矽的層、或有機材料製成，優選由環氧樹脂製成。
使用光刻方法刻蝕絕緣層703、749、750、751、762、和766以暴露分離層702，由此形成開口773和774(見圖12A)。
隨後，將腐蝕劑注入開口773和774以除去分離層702(見圖12B)。該腐蝕劑可以使用含有滷素氟化物或滷間化合物的氣體或液體。例如使用三氟化氯(ClF3)、三氟化氮(NF3)、三氟化溴(BrF3)、或氟化氫(HF)作為該腐蝕劑。注意，如果使用氟化氫作為腐蝕劑，則該分離層702由氧化矽製成。
通過前述步驟，從襯底701上剝離薄膜集成電路791。薄膜集成電路791指薄膜電晶體744至748、存儲器元件789和790的元件組、以及用作天線的導電層786。換而言之，如前所述地從襯底上剝離的多個元件在某些情況下被稱為薄膜集成電路。
優選重複使用和薄膜集成電路791分離的襯底701以降低成本。形成絕緣層772以防止薄膜集成電路791在除去分離層702之後散落。由於薄膜集成電路791小、薄、且輕，其容易散落，因為在除去分離層702之後其未牢固地粘附到襯底701。然而，通過在薄膜集成電路791上形成絕緣層772，薄膜集成電路791重量增大並因此可防止薄膜集成電路791從襯底701散落。薄膜集成電路791自身既薄又輕，然而通過形成絕緣層772，薄膜集成電路791不會發生卷繞，並具有一定程度的強度。
隨後，薄膜集成電路791的一個表面粘附到第一襯底776且完全與襯底701分離(見圖13)。接著，薄膜集成電路791的另一個表面粘附到第二襯底775，通過執行熱處理和壓力處理之一或兩者用第一襯底776和第二襯底775密封薄膜集成電路791。
第一襯底776和第二襯底775中的每一個對應於由聚丙烯、聚酯、乙烯樹脂、聚氟乙烯、聚氯乙稀、氯乙稀等製成的薄膜，由纖維材料製成的紙，由基膜(聚酯、聚醯胺、無機氣相沉積薄膜、紙等)和粘性合成樹脂薄膜(丙烯酸基合成樹脂、環氧基合成樹脂等)構成的疊層膜等。通過熱處理和壓力處理而將該薄膜粘附到一對象。在執行該熱處理和壓力處理時，通過施加壓力而粘附設於該薄膜的最外表面上的粘附層或設在該薄膜的最外表面上並通過熱處理熔化的層(非粘附層)。
可在第一襯底776或第二襯底775的表面上提供或者不提供粘性層。各粘附層對應於含有諸如熱固化樹脂、紫外固化樹脂、乙酸乙烯樹脂基粘合劑、乙烯共聚物樹脂基粘合劑、環氧樹脂基粘合劑、聚氨酯樹脂基粘合劑、橡膠基粘合劑、和丙烯酸樹脂基粘合劑的粘合劑的層。
在前述結構中，存儲器元件789和790都是這樣的元件，即其中在一對導電層之間提供了包含有機化合物的層。當其這對導電層短路時，數據寫入到存儲器元件789和790。同時，通過讀取其電阻值之差而從存儲器元件789和790讀出數據。該存儲器元件789和790的特徵在於其為非易失性的，其數據不能被重寫，且如果尚未寫入數據則可以向其寫入數據。此外，可以容易地製造存儲器元件789和790，因為其均具有三層堆疊結構。此外，通過減小堆疊部分的面積，該三層堆疊結構可容易地實現高的集成度。
參考圖14A和14B及圖15描述本發明的半導體裝置的製作方法。
在襯底701上提供薄膜電晶體744至748、存儲器元件789和790、和用作天線的導電層786(見圖14A)。這些元件的製作步驟和圖9A至11B中所示步驟相同，不同之處為另外提供了電連接到薄膜電晶體744的源極或漏極的導電層801和802，電連接到薄膜電晶體745的源極或漏極的導電層803和804。因此省略了對其的描述。
形成絕緣層805以覆蓋該多個元件。接著，選擇性地除去絕緣層805以暴露部分導電層802和804。使用光刻方法刻蝕絕緣層703、749、750、751、762、766、和805以暴露分離層702，由此形成開口773和774(見圖14B)。隨後將腐蝕劑注入開口773和774以除去分離層702。
使用各向異性導電膠806，將薄膜集成電路791粘附到其上形成了導電層807和808的襯底809。隨後，將薄膜集成電路791與襯底701(見圖15)分離。
注意，當薄膜集成電路791粘附到襯底809時，導電層802電連接到導電層807，且導電層804電連接到導電層808。襯底809包含例如用於顯示圖像的像素部分或其它運算電路，導電層807和808電連接到該像素部分和該其它運算電路。
參考圖16A、16B、17A、和17B描述本發明的半導體裝置的製作方法。
在襯底701上提供薄膜電晶體744至748、存儲器元件789和790、和用作天線的導電層786。這些元件的製作步驟和圖9A至11B中所示步驟相同，其不同之處為額外地提供了導電層821和822，因此省略了對其的描述(見圖16A)。導電層821連接到薄膜電晶體744的源極或漏極，且其接觸襯底701。導電層822連接到薄膜電晶體745的源極或漏極，且其接觸襯底701。
使用光刻方法刻蝕絕緣層703、749、750、751、762、766、和772以暴露分離層702，由此形成開773和774(見圖16B)。隨後將腐蝕劑注入開口773和774以除去分離層702。
襯底825粘附到薄膜集成電路791的一個表面，將薄膜集成電路791與襯底701分離(見圖17A)。隨後，使用各向異性導電膠806將薄膜集成電路791的另一面粘附到包含導電層807和808的襯底809(見圖17B)。襯底809包含例如用於顯示圖像的像素部分或其它運算電路，導電層807和808電連接到該像素部分和該其它運算電路。
參考圖18A至18D和圖19A及19B描述分別為本發明的半導體裝置的一個模式的IC卡和面板。
首先描述IC卡(見圖18A)。在該IC卡中，薄膜集成電路611粘附到襯底610，其中在該襯底上提供了用作天線的導電層612。襯底610上的導電層612和連接到組成薄膜集成電路611的薄膜電晶體614的導電層615通過各向異性導電膠616而相互電連接(見圖18C和18D)。襯底610優選地由塑料製成。據此，襯底610由於其厚度薄重量輕且可以彎曲，因此可以加工成漂亮的款式和靈活的形狀(見圖18B)。此外，可以提供抗衝擊力強的IC卡。
薄膜集成電路611可包含下述電路中的一個或多個運算電路、存儲電路、電源電路、解調電路、調製電路、以及前述實施方式中描述的PLL電路。
該IC卡通過用作天線的導電層612從讀寫器接收或向讀寫器發射電磁波。下面簡要地描述發射或接收電磁波的這個操作。
當讀寫器發射電磁波時，電磁波在用作天線的導電層612內被轉換成交流電信號。電源電路使用該交流電信號產生電源電壓，並將該電源電壓提供給各個電路。解調電路解調交流電信號，並將解調的信號提供給運算電路。運算電路基於輸入信號執行各種運算，並向存儲電路等輸出控制信號。調製電路基於從運算電路提供的信號而調製用作天線的導電層612上的負載。讀寫器以電磁波的形式接收天線上的調製負載。按照這個方式，IC卡從讀寫器接收電磁波，並基於所接收的電磁波而產生電源電壓。
接著描述一種面板(見圖19A和19B)。在該面板中，本發明的薄膜集成電路624和625被粘附到襯底620上，其中在該襯底上提供了具有顯示圖像功能的像素部分623。此外，薄膜集成電路628和629被粘附到連接薄膜626和627。
使用密封部件630將襯底620粘附到襯底621。像素部分623電連接到薄膜集成電路624。具體地，使用各向異性導電膠640將連接到像素部分623的導電層631和連接到薄膜集成電路624中所包含的薄膜電晶體655的導電層656相互電連接。
此外，襯底620上的各種電路電連接到連接薄膜626的導電層635。具體地，使用各向異性導電膠657將襯底620上的導電層634和連接薄膜626上的導電層635相互電連接。此外，連接薄膜626的導電層635被電連接到薄膜集成電路628。具體地，通過各向異性導電膠653將連接薄膜626的導電層635和連接到薄膜集成電路628中所包含的薄膜電晶體651的導電層652相互電連接。
需要指出，本發明的半導體裝置的模式不限於前述IC卡和面板。本發明的半導體裝置可以應用於CPU、各種處理器等。
包含提供於襯底上的天線的本發明的半導體裝置可使用該天線發射、接收、或者發射和接收電磁波。因此，半導體裝置51的應用範圍非常廣，可結合在紙、硬幣、有價證券、無記名債券、證書(駕駛執照、居住卡等，見圖20A)、包裝容器(包裝紙、瓶子等，見圖20B)、記錄介質(DVD軟體、錄像帶等，見圖20C)、車輛(自行車等，見圖20D)、附件(袋子、眼鏡等，見圖20E)、食物用品、衣物、生活用品、電子設備等。電子設備包含液晶顯示裝置、電致發光顯示裝置、電視機(也稱為TV、TV接收器、或者電視接收器)、便攜終端等。
通過將半導體裝置粘附到產品的表面或者將其結合在該產品中，由此可將其固定到該產品。例如，半導體裝置被包含在書籍封面的紙板內或包裝紙的有機樹脂內。半導體裝置也可粘附到例如紙幣、硬幣、有價證券、無記名債券、或證書的表面上或者被包含在其內。當半導體裝置安裝在包裝容器、記錄介質、個人物品、食物用品、衣物、生活用品、電子設備等前述產品上時，可以更加有效地實現檢查系統、租賃系統等。
將半導體裝置應用於產品管理或分配系統時，可以獲得高性能的系統。例如，包含顯示部分的便攜終端設有讀/寫器並且產品設有半導體裝置時，可以獲得這樣的系統，即當將該半導體裝置靠近讀寫器時，顯示部分將諸如成分、原產地、分配過程的記錄的產品數據顯示在顯示部分上。因此，可以獲得具有多功能和高附加值的系統。另一個例子為，半導體裝置可安裝在一產品上，而在傳送帶旁邊提供讀寫器。這種情況下，可以容易地檢查該產品且可以獲得具有多功能的系統。本實施例可以和其它實施方式及實施例自由地組合。
本發明的半導體裝置，其中在襯底上形成具有多個像素的像素部分，可以使用該顯示部分顯示圖像。因此，該半導體裝置優選可應用於電子設備，下面描述其示例。
行動電話機包含機殼2700和2706、面板2701、機殼2702、印刷線路板2703、操作按鈕2704、和電池2705(見圖21)。面板2701含有像素部分2709和功能電路部分2710，其中多個像素在像素部分2709內排列成矩陣。使用一對基板密封這些電路。面板2701以可拆卸的方式併入到機殼2702內，框架2702安裝到印刷線路板2703中。根據包含面板2701的電子設備而適當地改變機殼2702的形狀和尺寸。將多個IC晶片安裝到印刷線路板2703上，該IC晶片對應於中央處理器(CPU)、控制器電路、電源電路、緩衝放大器、源驅動器、和柵極驅動器中的一個或多個。模塊是指印刷線路板2703安裝在面板上的狀態。
功能電路部分2710包含在前述實施方式中描述的PLL電路以及用於控制像素部分2709的驅動電路。該PLL電路具有使輸出信號的頻率保持恆定以及控制輸出信號的頻率的功能。例如，當該PLL電路增加信號的頻率且頻率增大的該信號被提供給驅動電路時，該驅動電路可以工作於更高的速度。該PLL電路還具有這樣的功能，即，即使輸入信號的頻率不正確時，通過使輸入信號與平均頻率同步而輸出具有正確頻率的信號。因此，即使當輸入信號的頻率不正確時，也可向像素部分2709和驅動電路提供具有正確頻率的信號，由此可在像素部分2709內顯示預期圖像。因此，可以獲得具有強大功能、多功能、和高附加值的半導體裝置。
面板2701通過連接薄膜2708連接到印刷線路板2703。面板2701、機殼2702、和印刷線路板2703連同操作按鈕2704及電池2705一起存放在機殼2700和2706內。面板2701內包含的像素部分2709被排列成使得可以從機殼2700內提供的開口看到該像素部分。
需要指出，機殼2700和2706示出了行動電話的外形的示例，根據本實施例的電子設備可以具有和功能及用法相關的各種模式。因此在下文中參考圖22A至22F描述這些電子設備的模式的示例。
作為便攜終端的行動電話機包含像素部分9102等(見圖22A)。作為便攜終端的便攜遊戲機包含像素部分9801等(見圖22B)。數字攝影機包含像素部分9701和9702等(見圖22C)。作為便攜信息終端的PDA(個人數字助理)包含像素部分9201等(見圖22D)。電視機包含像素部分9301等(見圖22E)。顯示器裝置包含像素部分9401等(見圖22F)。
本發明可以應用於各種電子設備，例如均為便攜終端的行動電話機(也稱為行動電話裝置或簡稱行動電話)、PDA、電子筆記本、和便攜遊戲機，還可應用於例如電視機(也稱為TV或者電視接收器)、顯示器(也稱為顯示器裝置)、數字相機、數字攝影機、諸如汽車音響設備的音頻再現裝置、家庭遊戲機等。本實施例可以和其它實施方式及實施例自由地組合。
儘管薄膜電晶體在上文中被示成組成電壓控制振蕩器的元件，在本發明中組成電壓控制振蕩器的元件並不限於薄膜電晶體，還可以使用諸如MOS電晶體的電晶體等等。
本發明基於2005年2月28日在日本專利局提交的日本專利申請序列號2005-055183，該專利申請的內容在此引用作為參考。
權利要求
1.一種半導體裝置，包含低電勢電源；高電勢電源；以及襯底上的電壓控制振蕩器，該電壓控制振蕩器電路包含第一電路，包含第一N型薄膜電晶體和第一P型薄膜電晶體；第二電路，包含第二N型薄膜電晶體；第三電路，包含第二P型薄膜電晶體；以及第四電路，包含第三N型薄膜電晶體和第三P型薄膜電晶體，其中第一N型薄膜電晶體的源極和漏極之一連接到第一P型薄膜電晶體的源極和漏極之一，其中第一N型薄膜電晶體的源極和漏極中另一個連接到第二N型薄膜電晶體的源極和漏極之一，其中第一P型薄膜電晶體的源極和漏極中另一個連接到第二P型薄膜電晶體的源極和漏極之一，其中第三N型薄膜電晶體的源極和漏極之一連接到第三P型薄膜電晶體的源極和漏極之一，其中第二N型薄膜電晶體的源極和漏極中另一個以及第三N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源，其中第二P型薄膜電晶體的源極和漏極中另一個以及第三P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，其中第二N型薄膜電晶體的閾值電壓低於第一N型薄膜電晶體的閾值電壓，其中第三N型薄膜電晶體的閾值電壓低於第一N型薄膜電晶體的閾值電壓，其中第一信號輸入到第二N型薄膜電晶體的柵極和第三N型薄膜電晶體的柵極，以及其中從第一N型薄膜電晶體的源極和漏極之一以及第一P型薄膜電晶體的源極和漏極之一輸出第二信號。
2.根據權利要求1的半導體裝置，其中第一電路包含多個第一N型薄膜電晶體和多個第一P型薄膜電晶體，其中第二電路包含多個第二N型薄膜電晶體，其中第三電路包含多個第二P型薄膜電晶體，其中每個第一N型薄膜電晶體的源極和漏極之一連接到每個第一P型薄膜電晶體的源極和漏極之一，其中每個第一N型薄膜電晶體的源極和漏極中另一個連接到每個第二N型薄膜電晶體的源極和漏極之一，其中每個第一P型薄膜電晶體的源極和漏極中另一個連接到每個第二P型薄膜電晶體的源極和漏極之一，其中每個第二N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源，其中每個第二P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，其中每個第二N型薄膜電晶體的閾值電壓低於每個第一N型薄膜電晶體的閾值電壓，以及其中每個第三N型薄膜電晶體的閾值電壓低於每個第一N型薄膜電晶體的閾值電壓。
3.根據權利要求1的半導體裝置，其中第一N型薄膜電晶體包含含有第一溝道形成區的第一半導體層，其中第二N型薄膜電晶體包含含有第二溝道形成區的第二半導體層，其中第三N型薄膜電晶體包含含有第三溝道形成區的第三半導體層，其中第二溝道形成區中提供N型導電性的雜質元素的濃度高於第一溝道形成區中提供N型導電性的雜質元素的濃度，以及其中第三溝道形成區中提供N型導電性的雜質元素的濃度高於第一溝道形成區中提供N型導電性的雜質元素的濃度。
4.根據權利要求1的半導體裝置，其中第一N型薄膜電晶體包含含有第一溝道形成區的第一半導體層，其中第二N型薄膜電晶體包含含有第二溝道形成區的第二半導體層，其中第三N型薄膜電晶體包含含有第三溝道形成區的第三半導體層，其中第二溝道形成區中提供P型導電性的雜質元素的濃度低於第一溝道形成區中提供P型導電性的雜質元素的濃度，以及其中第三溝道形成區中提供P型導電性的雜質元素的濃度低於第一溝道形成區中提供P型導電性的雜質元素的濃度。
5.根據權利要求1的半導體裝置，其中在該襯底上形成相位比較器、環路濾波器、和除法器。
6.根據權利要求1的半導體裝置，其中在該襯底上形成相位比較器、環路濾波器、和除法器，在該環路濾波器產生第一信號，且將第二信號提供給該除法器。
7.根據權利要求1的半導體裝置，其中該襯底由玻璃或塑料製成。
8.根據權利要求1的半導體裝置，其中在該襯底上形成天線。
9.根據權利要求1的半導體裝置，其中在該襯底上形成包含多個像素的像素部分，且該多個像素中每一個均包含液晶元件或者發光元件。
10.根據權利要求1的半導體裝置，其中該半導體裝置被結合到選自包括行動電話、PDA、電子筆記本、便攜遊戲機、電視機、顯示器、數字相機、數字攝影機、汽車音響設備、家庭遊戲機、和IC卡的組中的電子設備中。
11.一種半導體裝置，包含低電勢電源；高電勢電源；以及襯底上的電壓控制振蕩器，該電壓控制振蕩器電路包含第一電路，包含第一N型薄膜電晶體和P型薄膜電晶體；第二電路，包含第二N型薄膜電晶體；其中第一N型薄膜電晶體的源極和漏極之一連接到P型薄膜電晶體的源極和漏極之一，其中第一N型薄膜電晶體的源極和漏極中另一個連接到第二N型薄膜電晶體的源極和漏極之一，其中第二N型薄膜電晶體的源極和漏極中另一個連接到該低電勢電源，其中第二P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，其中第二N型薄膜電晶體的閾值電壓低於第一N型薄膜電晶體的閾值電壓，其中第一信號輸入到每個第二N型薄膜電晶體的柵極，以及其中從每個第一N型薄膜電晶體的源極和漏極之一以及每個P型薄膜電晶體的源極和漏極之一輸出第二信號。
12.根據權利要求11的半導體裝置，其中第一電路包含多個第一N型薄膜電晶體和多個P型薄膜電晶體，其中第二電路包含多個第二N型薄膜電晶體，其中每個第一N型薄膜電晶體的源極和漏極之一連接到每個P型薄膜電晶體的源極和漏極之一，其中每個第一N型薄膜電晶體的源極和漏極中另一個連接到每個第二N型薄膜電晶體的源極和漏極之一，其中每個第二N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源，其中每個第二P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，且其中每個第二N型薄膜電晶體的閾值電壓低於每個第一N型薄膜電晶體的閾值電壓。
13.根據權利要求11的半導體裝置，其中第一N型薄膜電晶體包含含有第一溝道形成區的第一半導體層，其中第二N型薄膜電晶體包含含有第二溝道形成區的第二半導體層，以及其中第二溝道形成區中提供N型導電性的雜質元素的濃度高於第一溝道形成區中提供N型導電性的雜質元素的濃度。
14.根據權利要求11的半導體裝置，其中第一N型薄膜電晶體包含含有第一溝道形成區的第一半導體層，其中第二N型薄膜電晶體包含含有第二溝道形成區的第二半導體層，以及其中第二溝道形成區中提供P型導電性的雜質元素的濃度低於第一溝道形成區中提供P型導電性的雜質元素的濃度。
15.根據權利要求11的半導體裝置，其中在該襯底上形成相位比較器、環路濾波器、和除法器。
16.根據權利要求11的半導體裝置，其中在該襯底上形成相位比較器、環路濾波器、和除法器，在該環路濾波器產生第一信號，且將第二信號提供給該除法器。
17.根據權利要求11的半導體裝置，其中該襯底由玻璃或塑料製成。
18.根據權利要求11的半導體裝置，其中在該襯底上形成天線。
19.根據權利要求11的半導體裝置，其中在該襯底上形成包含多個像素的像素部分，且該多個像素中的每一個均包含液晶元件或者發光元件。
20.根據權利要求11的半導體裝置，其中該半導體裝置被結合到選自包含行動電話、PDA、電子筆記本、便攜遊戲機、電視機、顯示器、數字相機、數字攝影機、汽車音響設備、家庭遊戲機、和IC卡的組中的電子設備中。
21.一種半導體裝置，包含低電勢電源；高電勢電源；以及襯底上的電壓控制振蕩器，該電壓控制振蕩器包含第一電路，包含第一N型薄膜電晶體和第一P型薄膜電晶體；第二電路，包含第二N型薄膜電晶體；第三電路，包含第二P型薄膜電晶體；以及第四電路，包含第三N型薄膜電晶體和第三P型薄膜電晶體，其中第一N型薄膜電晶體的源極和漏極之一連接到第一P型薄膜電晶體的源極和漏極之一，其中第一N型薄膜電晶體的源極和漏極中另一個連接到第二N型薄膜電晶體的源極和漏極之一，其中第一P型薄膜電晶體的源極和漏極中另一個連接到第二P型薄膜電晶體的源極和漏極之一，其中第三N型薄膜電晶體的源極和漏極之一連接到第三P型薄膜電晶體的源極和漏極之一，其中第二N型薄膜電晶體的源極和漏極中另一個以及第三N型薄膜電晶體的源極和漏極中另一個連接到該低電勢電源，其中第二P型薄膜電晶體的源極和漏極中另一個以及該第三P型薄膜電晶體的源極和漏極中另一個連接到該高電勢電源，其中第二P型薄膜電晶體的閾值電壓高於第一P型薄膜電晶體的閾值電壓，其中第三P型薄膜電晶體的閾值電壓高於第一P型薄膜電晶體的閾值電壓，其中第一信號輸入到第二P型薄膜電晶體的柵極和第三P型薄膜電晶體的柵極，且其中從第一N型薄膜電晶體的源極和漏極之一以及第一P型薄膜電晶體的源極和漏極之一輸出第二信號。
22.根據權利要求21的半導體裝置，其中第一電路包含多個第一N型薄膜電晶體和多個第一P型薄膜電晶體，其中第二電路包含多個第二N型薄膜電晶體，其中第三電路包含多個第二P型薄膜電晶體，其中每個第一N型薄膜電晶體的源極和漏極之一連接到每個第一P型薄膜電晶體的源極和漏極之一，其中每個第一N型薄膜電晶體的源極和漏極中另一個連接到每個第二N型薄膜電晶體的源極和漏極之一，其中每個第一P型薄膜電晶體的源極和漏極中另一個連接到每個第二P型薄膜電晶體的源極和漏極之一，其中每個第二N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源，其中每個第二P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，其中每個第二P型薄膜電晶體的閾值電壓高於每個第一P型薄膜電晶體的閾值電壓，且其中第三P型薄膜電晶體的閾值電壓高於每個第一P型薄膜電晶體的閾值電壓。
23.根據權利要求21的半導體裝置，其中第一P型薄膜電晶體包含含有第一溝道形成區的第一半導體層，其中第二P型薄膜電晶體包含含有第二溝道形成區的第二半導體層，其中第三P型薄膜電晶體包含含有第三溝道形成區的第三半導體層，其中第二溝道形成區中提供P型導電性的雜質元素的濃度高於第一溝道形成區中提供P型導電性的雜質元素的濃度，且其中第三溝道形成區中提供P型導電性的雜質元素的濃度高於第一溝道形成區中提供P型導電性的雜質元素的濃度。
24.根據權利要求21的半導體裝置，其中第一P型薄膜電晶體包含含有第一溝道形成區的第一半導體層，其中第二P型薄膜電晶體包含含有第二溝道形成區的第二半導體層，其中第三P型薄膜電晶體包含含有第三溝道形成區的第三半導體層，其中第二溝道形成區中提供N型導電性的雜質元素的濃度低於第一溝道形成區中提供N型導電性的雜質元素的濃度，且其中第三溝道形成區中提供N型導電性的雜質元素的濃度低於第一溝道形成區中提供N型導電性的雜質元素的濃度。
25.根據權利要求21的半導體裝置，其中在該襯底上形成相位比較器、環路濾波器、和除法器。
26.根據權利要求21的半導體裝置，其中在該襯底上形成相位比較器、環路濾波器、和除法器，在該環路濾波器產生第一信號，且將第二信號提供給該除法器。
27.根據權利要求21的半導體裝置，其中該襯底由玻璃或塑料製成。
28.根據權利要求21的半導體裝置，其中在該襯底上形成天線。
29.根據權利要求21的半導體裝置，其中在該襯底上形成包含多個像素的像素部分，且該多個像素中每一個均包含液晶元件或者發光元件。
30.根據權利要求21的半導體裝置，其中該半導體裝置被結合到選自包含行動電話、PDA、電子筆記本、便攜遊戲機、電視機、顯示器、數字相機、數字攝影機、汽車音響設備、家庭遊戲機、和IC卡的組中的電子設備中。
31.一種半導體裝置，包含襯底上的低電勢電源；該襯底上的高電勢電源；以及該襯底上的電壓控制振蕩器，該電壓控制振蕩器包含第一電路，包含N型薄膜電晶體和第一P型薄膜電晶體；以及第二電路，包含第二P型薄膜電晶體，其中第一P型薄膜電晶體的源極和漏極之一連接到N型薄膜電晶體的源極和漏極之一，其中第一P型薄膜電晶體的源極和漏極中另一個連接到第二P型薄膜電晶體的源極和漏極之一，其中第二P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，其中N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源，其中第二P型薄膜電晶體的閾值電壓高於第一P型薄膜電晶體的閾值電壓，其中第一信號輸入到第二P型薄膜電晶體的柵極，且其中從N型薄膜電晶體的源極和漏極之一以及第一P型薄膜電晶體的源極和漏極之一輸出第二信號。
32.根據權利要求31的半導體裝置，其中第一電路包含多個N型薄膜電晶體和多個第一P型薄膜電晶體，其中第二電路包含多個第二P型薄膜電晶體，其中每個第一P型薄膜電晶體的源極和漏極之一連接到每個N型薄膜電晶體的源極和漏極之一，其中每個第一P型薄膜電晶體的源極和漏極中另一個連接到每個第二P型薄膜電晶體的源極和漏極之一，其中每個第二P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，其中每個N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源，且其中每個第二P型薄膜電晶體的閾值電壓高於每個第一P型薄膜電晶體的閾值電壓。
33.根據權利要求31的半導體裝置，其中第一P型薄膜電晶體包含含有第一溝道形成區的第一半導體層，其中第二P型薄膜電晶體包含含有第二溝道形成區的第二半導體層，且其中第二溝道形成區中提供P型導電性的雜質元素的濃度高於第一溝道形成區中提供P型導電性的雜質元素的濃度。
34.根據權利要求31的半導體裝置，其中第一P型薄膜電晶體包含含有第一溝道形成區的第一半導體層，其中每個第二P型薄膜電晶體包含含有第二溝道形成區的第二半導體層，且其中第二溝道形成區中提供N型導電性的雜質元素的濃度低於第一溝道形成區中提供N型導電性的雜質元素的濃度。
35.根據權利要求31的半導體裝置，其中在該襯底上形成相位比較器、環路濾波器、和除法器。
36.根據權利要求31的半導體裝置，其中在該襯底上形成相位比較器、環路濾波器、和除法器，在該環路濾波器產生第一信號，且將第二信號提供給該除法器。
37.根據權利要求31的半導體裝置，其中該襯底由玻璃或塑料製成。
38.根據權利要求31的半導體裝置，其中在該襯底上形成天線。
39.根據權利要求31的半導體裝置，其中在該襯底上形成包含多個像素的像素部分，且該多個像素中每一個均包含液晶元件或者發光元件。
40.根據權利要求31的半導體裝置，其中該半導體裝置被結合到選自包含行動電話、PDA、電子筆記本、便攜遊戲機、電視機、顯示器、數字相機、數字攝影機、汽車音響設備、家庭遊戲機、和IC卡的組中的電子設備中。
41.一種半導體裝置，包含襯底上的低電勢電源；該襯底上的高電勢電源；以及該襯底上的電壓控制振蕩器，該電壓控制振蕩器包含第一電路，包含第一N型薄膜電晶體和第一P型薄膜電晶體；第二電路，包含第二N型薄膜電晶體；第三電路，包含第二P型薄膜電晶體；以及第四電路，包含第三N型薄膜電晶體和第三P型薄膜電晶體，其中第一N型薄膜電晶體的源極和漏極之一連接到第一P型薄膜電晶體的源極和漏極之一，其中第一N型薄膜電晶體的源極和漏極中另一個連接到第二N型薄膜電晶體的源極和漏極之一，其中第一P型薄膜電晶體的源極和漏極中另一個連接到第二P型薄膜電晶體的源極和漏極之一，其中第三N型薄膜電晶體的源極和漏極之一連接到第三P型薄膜電晶體的源極和漏極之一，其中第二N型薄膜電晶體的源極和漏極中另一個以及第三N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源，其中第二P型薄膜電晶體的源極和漏極中另一個以及第三P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，其中第二N型薄膜電晶體的溝道長度短於第一N型薄膜電晶體的溝道長度，其中第三N型薄膜電晶體的溝道長度短於第一N型薄膜電晶體的溝道長度，其中第一信號輸入到第二N型薄膜電晶體的柵極和第三薄膜電晶體的柵極，且其中從第一N型薄膜電晶體的源極和漏極之一以及第一P型薄膜電晶體的源極和漏極之一輸出第二信號。
42.根據權利要求41的半導體裝置，其中第一電路包含多個第一N型薄膜電晶體和多個第一P型薄膜電晶體，其中第二電路包含多個第二N型薄膜電晶體，其中第三電路包含多個第二P型薄膜電晶體，其中每個第一N型薄膜電晶體的源極和漏極之一連接到每個第一P型薄膜電晶體的源極和漏極之一，其中每個第一N型薄膜電晶體的源極和漏極中另一個連接到每個第二N型薄膜電晶體的源極和漏極之一，其中每個第一P型薄膜電晶體的源極和漏極中另一個連接到每個第二P型薄膜電晶體的源極和漏極之一，其中每個第二N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源，其中每個第二P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，其中每個第二N型薄膜電晶體的溝道長度短於每個第一N型薄膜電晶體的溝道長度，以及其中每個第三N型薄膜電晶體的溝道長度短於每個第一N型薄膜電晶體的溝道長度。
43.根據權利要求41的半導體裝置，其中第一N型薄膜電晶體包含含有第一溝道形成區的第一半導體層，其中第二N型薄膜電晶體包含含有第二溝道形成區的第二半導體層，其中第三N型薄膜電晶體包含含有第三溝道形成區的第三半導體層，其中第二溝道形成區中提供N型導電性的雜質元素的濃度高於第一溝道形成區中提供N型導電性的雜質元素的濃度，以及其中第三溝道形成區中提供N型導電性的雜質元素的濃度高於第一溝道形成區中提供N型導電性的雜質元素的濃度。
44.根據權利要求41的半導體裝置，其中第一N型薄膜電晶體包含含有第一溝道形成區的第一半導體層，其中第二N型薄膜電晶體包含含有第二溝道形成區的第二半導體層，其中第三N型薄膜電晶體包含含有第三溝道形成區的第三半導體層，其中第二溝道形成區中提供P型導電性的雜質元素的濃度低於第一溝道形成區中提供P型導電性的雜質元素的濃度，以及其中第三溝道形成區中提供P型導電性的雜質元素的濃度低於第一溝道形成區中提供P型導電性的雜質元素的濃度。
45.根據權利要求41的半導體裝置，其中在該襯底上形成相位比較器、環路濾波器、和除法器。
46.根據權利要求41的半導體裝置，其中在該襯底上形成相位比較器、環路濾波器、和除法器，在該環路濾波器產生第一信號，且將第二信號提供給該除法器。
47.根據權利要求41的半導體裝置，其中該襯底由玻璃或塑料製成。
48.根據權利要求41的半導體裝置，其中在該襯底上形成天線。
49.根據權利要求41的半導體裝置，其中在該襯底上形成包含多個像素的像素部分，且該多個像素中每一個均包含液晶元件或者發光元件。
50.根據權利要求41的半導體裝置，其中該半導體裝置被結合到選自包含行動電話、PDA、電子筆記本、便攜遊戲機、電視機、顯示器、數字相機、數字攝影機、汽車音響設備、家庭遊戲機、和IC卡的組中的電子設備中。
51.一種半導體裝置，包含襯底上的低電勢電源；該襯底上的高電勢電源；以及該襯底上的電壓控制振蕩器，該電壓控制振蕩器電路包含第一電路，包含第一N型薄膜電晶體和一P型薄膜電晶體；第二電路，包含第二N型薄膜電晶體；其中第一N型薄膜電晶體的源極和漏極之一連接到P型薄膜電晶體的源極和漏極之一，其中第一N型薄膜電晶體的源極和漏極中另一個連接到第二N型薄膜電晶體的源極和漏極之一，其中第二N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源，其中第二P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，其中第二N型薄膜電晶體的溝道長度短於第一N型薄膜電晶體的溝道長度，其中第一信號輸入到每個第二N型薄膜電晶體的柵極，以及其中從每個第一N型薄膜電晶體的源極和漏極之一以及P型薄膜電晶體的源極和漏極之一輸出第二信號。
52.根據權利要求51的半導體裝置，其中第一電路包含多個第一N型薄膜電晶體和多個P型薄膜電晶體，其中第二電路包含多個第二N型薄膜電晶體，其中每個第一N型薄膜電晶體的源極和漏極之一連接到每個P型薄膜電晶體的源極和漏極之一，其中每個第一N型薄膜電晶體的源極和漏極中另一個連接到每個第二N型薄膜電晶體的源極和漏極之一，其中每個第二N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源，其中每個第二P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，以及其中每個第二N型薄膜電晶體的閾值電壓低於每個第一N型薄膜電晶體的閾值電壓。
53.根據權利要求51的半導體裝置，其中第一N型薄膜電晶體包含含有第一溝道形成區的第一半導體層，其中第二N型薄膜電晶體包含含有第二溝道形成區的第二半導體層，以及其中第二溝道形成區中提供N型導電性的雜質元素的濃度高於第一溝道形成區中提供N型導電性的雜質元素的濃度。
54.根據權利要求51的半導體裝置，其中第一N型薄膜電晶體包含含有第一溝道形成區的第一半導體層，其中第二N型薄膜電晶體包含含有第二溝道形成區的第二半導體層，以及其中第二溝道形成區中提供P型導電性的雜質元素的濃度低於第一溝道形成區中提供P型導電性的雜質元素的濃度。
55.根據權利要求51的半導體裝置，其中在該襯底上形成相位比較器、環路濾波器、和除法器。
56.根據權利要求51的半導體裝置，其中在該襯底上形成相位比較器、環路濾波器、和除法器，在該環路濾波器產生第一信號，且將第二信號提供給該除法器。
57.根據權利要求51的半導體裝置，其中該襯底由玻璃或塑料製成。
58.根據權利要求51的半導體裝置，其中在該襯底上形成天線。
59.根據權利要求51的半導體裝置，其中在該襯底上形成包含多個像素的像素部分，且該多個像素中每一個均包含液晶元件或者發光元件。
60.根據權利要求51的半導體裝置，其中該半導體裝置被結合到選自包括行動電話、PDA、電子筆記本、便攜遊戲機、電視機、顯示器、數字相機、數字攝影機、汽車音響設備、家庭遊戲機、和IC卡的組中的電子設備中。
61.一種半導體裝置，包含襯底上的低電勢電源；該襯底上的高電勢電源；以及該襯底上的電壓控制振蕩器，該電壓控制振蕩器包含第一電路，包含第一N型薄膜電晶體和第一P型薄膜電晶體；第二電路，包含第二N型薄膜電晶體；第三電路，包含第二P型薄膜電晶體；以及第四電路，包含第三N型薄膜電晶體和第三P型薄膜電晶體，其中第一N型薄膜電晶體的源極和漏極之一連接到第一P型薄膜電晶體的源極和漏極之一，其中第一N型薄膜電晶體的源極和漏極中另一個連接到第二N型薄膜電晶體的源極和漏極之一，其中第一P型薄膜電晶體的源極和漏極中另一個連接到第二P型薄膜電晶體的源極和漏極之一，其中第三N型薄膜電晶體的源極和漏極之一連接到第三P型薄膜電晶體的源極和漏極之一，其中第二N型薄膜電晶體的源極和漏極中另一個以及第三N型薄膜電晶體的源極和漏板中另一個連接到低電勢電源，其中第二P型薄膜電晶體的源極和漏極中另一個以及第三P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，其中第二P型薄膜電晶體的溝道長度短於第一P型薄膜電晶體的溝道長度，其中第三P型薄膜電晶體的溝道長度短於第一P型薄膜電晶體的溝道長度，其中第一信號輸入到第二P型薄膜電晶體的柵極和第三P型薄膜電晶體的柵極，以及其中從第一N型薄膜電晶體的源極和漏極之一以及第一P型薄膜電晶體的源極和漏極之一輸出第二信號。
62.根據權利要求61的半導體裝置，其中第一電路包含多個第一N型薄膜電晶體和多個第一P型薄膜電晶體，其中第二電路包含多個第二N型薄膜電晶體，其中第三電路包含多個第二P型薄膜電晶體，其中每個第一N型薄膜電晶體的源極和漏極之一連接到每個第一P型薄膜電晶體的源極和漏極之一，其中每個第一N型薄膜電晶體的源極和漏極中另一個連接到每個第二N型薄膜電晶體的源極和漏極之一，其中每個第一P型薄膜電晶體的源極和漏極中另一個連接到每個第二P型薄膜電晶體的源極和漏極之一，其中每個第二N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源，其中每個第二P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，其中每個第二P型薄膜電晶體的閾值電壓高於每個第一P型薄膜電晶體的閾值電壓，以及其中每個第三P型薄膜電晶體的閾值電壓高於每個第一P型薄膜電晶體的閾值電壓。
63.根據權利要求61的半導體裝置，其中第一P型薄膜電晶體包含含有第一溝道形成區的第一半導體層，其中第二P型薄膜電晶體包含含有第二溝道形成區的第二半導體層，其中第三P型薄膜電晶體包含含有第三溝道形成區的第三半導體層，其中第二溝道形成區中提供P型導電性的雜質元素的濃度高於第一溝道形成區中提供P型導電性的雜質元素的濃度，以及其中第三溝道形成區中提供P型導電性的雜質元素的濃度高於第一溝道形成區中提供P型導電性的雜質元素的濃度。
64.根據權利要求61的半導體裝置，其中第一P型薄膜電晶體包含含有第一溝道形成區的第一半導體層，其中第二P型薄膜電晶體包含含有第二溝道形成區的第二半導體層，其中第三P型薄膜電晶體包含含有第三溝道形成區的第三半導體層，其中第二溝道形成區中提供N型導電性的雜質元素的濃度低於第一溝道形成區中提供N型導電性的雜質元素的濃度，以及其中第三溝道形成區中提供N型導電性的雜質元素的濃度低於第一溝道形成區中提供N型導電性的雜質元素的濃度。
65.根據權利要求61的半導體裝置，其中在該襯底上形成相位比較器、環路濾波器、和除法器。
66.根據權利要求61的半導體裝置，其中在該襯底上形成相位比較器、環路濾波器、和除法器，在該環路濾波器產生第一信號，且將第二信號提供給該除法器。
67.根據權利要求61的半導體裝置，其中該襯底由玻璃或塑料製成。
68.根據權利要求61的半導體裝置，其中在該襯底上形成天線。
69.根據權利要求61的半導體裝置，其中在該襯底上形成包含多個像素的像素部分，且該多個像素中每一個均包含液晶元件或者發光元件。
70.根據權利要求61的半導體裝置，其中該半導體裝置被結合到選自包含行動電話、PDA、電子筆記本、便攜遊戲機、電視機、顯示器、數字相機、數字攝影機、汽車音響設備、家庭遊戲機、和IC卡的組中的電子設備中。
71.一種半導體裝置，包含襯底上的低電勢電源；該襯底上的高電勢電源；以及該襯底上的電壓控制振蕩器，該電壓控制振蕩器包含第一電路，包含N型薄膜電晶體和第一P型薄膜電晶體；以及第二電路，包含第二P型薄膜電晶體，其中第一P型薄膜電晶體的源極和漏極之一連接到N型薄膜電晶體的源極和漏極之一，其中第一P型薄膜電晶體的源極和漏極中另一個連接到第二P型薄膜電晶體的源極和漏極之一，其中第二P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，其中N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源，其中第二P型薄膜電晶體的溝道長度短於第一P型薄膜電晶體的溝道長度，其中第一信號輸入到第二P型薄膜電晶體的柵極，以及其中從N型薄膜電晶體的源極和漏極之一以及第一P型薄膜電晶體的源極和漏極之一輸出第二信號。
72.根據權利要求71的半導體裝置，其中第一電路包含多個N型薄膜電晶體和多個第一P型薄膜電晶體，其中第二電路包含多個第二P型薄膜電晶體，其中每個第一P型薄膜電晶體的源極和漏極之一連接到每個N型薄膜電晶體的源極和漏極之一，其中每個第一P型薄膜電晶體的源極和漏極中另一個連接到每個第二P型薄膜電晶體的源極和漏極之一，其中每個第二P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，其中每個N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源，以及其中每個第二P型薄膜電晶體的閾值電壓高於每個第一P型薄膜電晶體的閾值電壓。
73.根據權利要求71的半導體裝置，其中第一P型薄膜電晶體包含含有第一溝道形成區的第一半導體層，其中第二P型薄膜電晶體包含含有第二溝道形成區的第二半導體層，以及其中第二溝道形成區中提供P型導電性的雜質元素的濃度高於第一溝道形成區中提供P型導電性的雜質元素的濃度。
74.根據權利要求71的半導體裝置，其中第一P型薄膜電晶體包含含有第一溝道形成區的第一半導體層，其中每個第二P型薄膜電晶體包含含有第二溝道形成區的第二半導體層，以及其中第二溝道形成區中提供N型導電性的雜質元素的濃度低於第一溝道形成區中提供N型導電性的雜質元素的濃度。
75.根據權利要求71的半導體裝置，其中在該襯底上形成相位比較器、環路濾波器、和除法器。
76.根據權利要求71的半導體裝置，其中在該襯底上形成相位比較器、環路濾波器、和除法器，在該環路濾波器產生第一信號，且將第二信號提供給該除法器。
77.根據權利要求71的半導體裝置，其中該襯底由玻璃或塑料製成。
78.根據權利要求71的半導體裝置，其中在該襯底上形成天線。
79.根據權利要求71的半導體裝置，其中在該襯底上形成包含多個像素的像素部分，且該多個像素中每一個均包含液晶元件或者發光元件。
80.根據權利要求71的半導體裝置，其中該半導體裝置結合到選自包含行動電話、PDA、電子筆記本、便攜遊戲機、電視機、顯示器、數字相機、數字攝影機、汽車音響設備、家庭遊戲機、和IC卡的組中的電子設備中。
81.一種半導體裝置，包含低電勢電源；高電勢電源；以及襯底上的電壓控制振蕩器，該電壓控制振蕩器包含第一電路，包含第一N型薄膜電晶體和第一P型薄膜電晶體；第二電路，包含第二N型薄膜電晶體；第三電路，包含第二P型薄膜電晶體；以及第四電路，包含第三N型薄膜電晶體和第三P型薄膜電晶體，其中第一N型薄膜電晶體的源極和漏極之一連接到第一P型薄膜電晶體的源極和漏極之一，其中第一N型薄膜電晶體的源極和漏極中另一個連接到第二N型薄膜電晶體的源極和漏極之一，其中第一P型薄膜電晶體的源極和漏極中另一個連接到第二P型薄膜電晶體的源極和漏極之一，其中第三N型薄膜電晶體的源極和漏極之一連接到第三P型薄膜電晶體的源極和漏極之一，其中第二N型薄膜電晶體的源極和漏極中另一個以及第三N型薄膜電晶體的源極和漏極中另一個連接到低電勢電源，其中第二P型薄膜電晶體的源極和漏極中另一個以及第三P型薄膜電晶體的源極和漏極中另一個連接到高電勢電源，其中第二N型薄膜電晶體的閾值電壓低於第一N型薄膜電晶體的閾值電壓，其中第三N型薄膜電晶體的閾值電壓低於第一N型薄膜電晶體的閾值電壓，其中第一信號輸入到第二N型薄膜電晶體的柵極和第三N型薄膜電晶體的柵極，以及其中從第一N型薄膜電晶體的源極和漏極之一以及第一P型薄膜電晶體的源極和漏極之一輸出第二信號。
82.根據權利要求81的半導體裝置，其中第一電路包含多個第一N型電晶體和多個第一P型電晶體，其中第二電路包含多個第二N型電晶體，其中第三電路包含多個第二P型電晶體，其中每個第一N型電晶體的源極和漏極之一連接到每個第一P型電晶體的源極和漏極之一，其中每個第一N型電晶體的源極和漏極中另一個連接到每個第二N型電晶體的源極和漏極之一，其中每個第一P型電晶體的源極和漏極中另一個連接到每個第二P型電晶體的源極和漏極之一，其中每個第二N型電晶體的源極和漏極中另一個連接到低電勢電源，其中每個第二P型電晶體的源極和漏極中另一個連接到高電勢電源，其中每個第二N型電晶體的閾值電壓低於每個第一N型電晶體的閾值電壓，以及其中第三N型電晶體的閾值電壓低於每個第一N型電晶體的閾值電壓。
83.根據權利要求81的半導體裝置，其中第一N型電晶體包含含有第一溝道形成區的第一半導體層，其中第二N型電晶體包含含有第二溝道形成區的第二半導體層，其中第三N型電晶體包含含有第三溝道形成區的第三半導體層，其中第二溝道形成區中提供N型導電性的雜質元素的濃度高於第一溝道形成區中提供N型導電性的雜質元素的濃度，以及其中第三溝道形成區中提供N型導電性的雜質元素的濃度高於第一溝道形成區中提供N型導電性的雜質元素的濃度。
84.根據權利要求81的半導體裝置，其中第一N型電晶體包含含有第一溝道形成區的第一半導體層，其中第二N型電晶體包含含有第二溝道形成區的第二半導體層，其中第三N型電晶體包含含有第三溝道形成區的第三半導體層，其中第二溝道形成區中提供P型導電性的雜質元素的濃度低於第一溝道形成區中提供P型導電性的雜質元素的濃度，以及其中第三溝道形成區中提供P型導電性的雜質元素的濃度低於第一溝道形成區中提供P型導電性的雜質元素的濃度。
85.根據權利要求81的半導體裝置，其中在該襯底上形成相位比較器、環路濾波器、和除法器。
86.根據權利要求81的半導體裝置，其中在該襯底上形成相位比較器、環路濾波器、和除法器，在該環路濾波器產生第一信號，且將第二信號提供給該除法器。
87.根據權利要求81的半導體裝置，其中該襯底由玻璃或塑料製成。
88.根據權利要求81的半導體裝置，其中在該襯底上形成天線。
89.根據權利要求81的半導體裝置，其中在該襯底上形成包含多個像素的像素部分，且該多個像素中每一個均包含液晶元件或者發光元件。
90.根據權利要求81的半導體裝置，其中該半導體裝置結合到選自包括行動電話、PDA、電子筆記本、便攜遊戲機、電視機、顯示器、數字相機、數字攝影機、汽車音響設備、家庭遊戲機、和IC卡的組的電子設備中。
全文摘要
一種具有強大功能、多功能、和高附加值的半導體裝置。該半導體裝置包含提供於襯底上並輸出具有正確頻率的信號的PLL電路。通過在襯底上提供這種PLL電路，可以獲得具有強大功能、多功能、和高附加值的半導體裝置。
文檔編號H03L7/099GK1829095SQ200610051518
公開日2006年9月6日 申請日期2006年2月28日 優先權日2005年2月28日
發明者加藤清, 長多剛 申請人:株式會社半導體能源研究所