半導體感光器件的控制方法
2023-09-16 11:24:30 2
專利名稱：半導體感光器件的控制方法
技術領域：
本發明涉及一種半導體感光器件與陣列，特別是一種半導體感光器件與陣列的結
構與其製造方法。本發明還涉及一種半導體感光器件與陣列的操作原理。
背景技術：
圖像傳感器是用來將光信號轉換為電信號的半導體器件，由圖像傳感器器件組成 的圖像傳感器晶片(Image Sensor)被廣泛應用於數位相機、攝像機及手機等多媒體產品 中。 目前圖像傳感器主要有兩種電荷耦合器件(Charge Coupled Device, CCD)圖像 傳感器和CMOS (Complementary Metal-Oxide-Semiconductor)圖像傳感器。電荷耦合器件 具有圖像質量高、噪聲小等優點，但其生產成本也偏高，同時不宜同外圍電路集成。CMOS圖 像傳感器集成度高、體積小、功耗低、動態範圍寬，並且可以與當前的製造工藝兼容，而且具 有高度系統整合的條件。因此，近年來CM0S圖像傳感器已成為發展熱點。
CMOS圖像傳感器包括多個M0S電晶體和用作外圍電路的信號處理電路等部分，並 利用CMOS技術將其整合在半導體襯底之上。傳統CM0S圖像傳感器核心的感光元件部分即 單個像素主要是由一個反偏二極體與放大MOS管組成，通過MOS電晶體依次檢測出各單位 像素的輸出。 圖1和圖2展示了 2種現有的CMOS圖像傳感器的單個像素單元的電路組成。
參照圖1，該CMOS圖像傳感器的單個像素單元具有4個M0S管，具體包括光電二 極管(PD)、電荷溢出門管(TG)、復位電晶體(RST)、源極跟隨器(SF)以及選擇電晶體(RS)。 它的工作過程是首先進入"復位狀態"，復位電晶體RST導通，對光敏二極體復位。然後進 入"取樣狀態"，復位電晶體RST關閉，光照射到光電二極體上產生光生載流子，並通過源跟 隨器SF放大輸出；最後進入"讀出狀態"，這時選擇電晶體(RS)打開，信號通過列總線輸出。
參照圖2，該CMOS圖像傳感器的像素單元可以視為圖1的結構在形式上的改進。4 個電荷溢出門管(TG)和光電二極體的組合相互並聯，共用一個復位電晶體、源極跟隨器以 及選擇電晶體。單個像素的工作原理同圖1相同。 從產品的技術發展趨勢看，無論是CCD圖像傳感器還是CMOS圖像傳感器，體積小 型化、高可靠性以及高像素化一直是業界積極研發的目標。上面兩種技術中，每個像素單元 除了光電二極體外還使用了多個電晶體。對於圖1，每個像素單元都有4個獨立工作的晶體 管，佔據了較大的襯底面積，像素較低，產品解析度不高；圖2在一定程度上提高了圖像傳 感器的像素，但是由於像素單元中電晶體和光電二極體較多，CMOS感光電路變得複雜，相應 地也使得外圍控制電路的複雜化，同時圖像傳感器的可靠性降低。
發明內容
本發明要解決的技術問題是降低CMOS圖像傳感器中單個像素單元的電路複雜 度，提高圖像傳感器的像素。為解決上述技術問題，本發明提出了一種新型的半導體感光器件及其陣列，同時提供了控制這種半導體感光器件的方法。 半導體感光器件的源區與多條源線中的任意一條相連接，其漏區與多條位線中的
任意一條相連接，其控制柵極與多條字線中的任意一條相連接，其浮柵區儲存電荷，所述浮 柵區通過所述漏區和控制柵極進行電容耦合，以及一個用於連接所述浮柵區和所述漏區的
感光二極體，所述半導體感光器件的控制方法包含以下步驟
對多個半導體感光器件中的一個進行復位的步驟
對與所述半導體感光器件相連接的源線施加第一個電壓； 對與所述半導體感光器件相連接的字線施加第二個電壓，並對與所述半導體感光 器件相連接的位線施加第三個電壓，由此使所述半導體感光器件中的所述感光二極體正向 偏置，該半導體感光器件被重置； 對多個半導體感光器件中的一個進行感光的步驟
對與所述半導體感光器件相連接的源線施加第一個電壓； 對與所述半導體感光器件相連接的字線施加第四個電壓，並對與所述半導體感光 器件相連接的位線施加第五個電壓，由此使所述半導體感光器件的柵控二極體處於反向偏 置狀態； 進行曝光，半導體感光器件的漏區與浮柵區之間的光生電流可以改變浮柵電勢，
使所述半導體感光器件的閾值電壓變化； 對多個半導體感光器件中的一個進行讀取的步驟 對與所述半導體感光器件相連接的源線施加第一個電壓； 對與所述半導體感光器件相連接的字線施加第六個電壓，並對與所述半導體感光 器件相連接的位線施加第七個電壓，讀取通過源區與漏區的電流，根據電流大小判斷曝光強度。 進一步地，所述第一個電壓範圍為-lV到1V;所述第二個電壓範圍為-1V到10V; 所述第三個電壓範圍為IV到-5V ;所述第四個電壓範圍為-2V到5V ;所述第五個電壓範圍 為-2V到4V ;所述第六個電壓範圍為0V到10V ;所述第七個電壓範圍為-2V到4V。
進一步地，所述半導體感光器件，包括一個具有第一種摻雜類型的半導體襯底；在 所述半導體襯底上形成的具有第二種摻雜類型的源區和漏區；在所述半導體襯底內形成的 介於所述源區和漏區之間的一個溝道區域；在所述溝道區域之上形成的覆蓋整個溝道區域 的第一層絕緣薄膜；在該第一層絕緣薄膜之上形成的一個作為電荷存儲節點的具有導電性 的浮柵區；所述的浮柵區和所述漏區之間通過一個用來感光的感光P_n結二極體連接；覆 蓋在所述浮柵區之上的第二層絕緣薄膜；以及在所述第二層絕緣薄膜之上形成的控制柵 極。 進一步地，所述半導體襯底內形成一個介於所述溝道區域和漏區之間的具有第二 種摻雜類型的阱區，在所述阱區內形成一具有和所述阱區相反的摻雜類型的反摻雜區域， 所述阱區及其反摻雜區域形成一個感光P_n結二極體。 進一步地，所述第一種摻雜類型為p型雜質摻雜，第二種摻雜類型為n型雜質摻 雜；或者，所述第一種摻雜類型為n型雜質摻雜；第二種摻雜類型為p型雜質摻雜。
進一步地，所述感光p-n結二極體是矽基p-n同質結，或者是由SiGe、InGaAs、GaN、 GaAs和Si組合形成的異質結。
進一步地，所述半導體襯底為單晶矽、絕緣體上矽、鍺化矽或砷化鎵。 進一步地，所述絕緣薄膜是由二氧化矽、氮化矽、氮氧化矽或者高介電常數的絕緣
體形成。 進一步地，所述浮柵區是由多晶矽、鎢、氮化鈦、氮化鉭或者合金材料形成，其形成 的導體層的厚度範圍為20-300納米。 進一步地，通過控制所述感光p-n結二極體的受光強度，採用其光電效應來控制 浮存儲在浮柵區內的電荷以及浮柵區的電勢，進而改變所述半導體感光器件源極與漏極之 間的電流的大小。 進一步地，通過控制所述控制柵的電壓，採用電荷感應原理來控制所述浮柵區電 勢。 本發明的半導體感光器件所具有的有益效果是將傳統的圖像傳感器的像素單元 設計從複雜的CMOS電路簡化為單個感光器件，從而可以在相同面積的矽襯底上製造更多 的像素單元，獲得更高的圖像解析度。另一方面，本發明提出的半導體感光器件和陣列的控 制方法較為簡單，可靠。
下面結合附圖與具體實施方式
對本發明作進一步詳細的說明 圖1和圖2是現有的CMOS圖像傳感器的單個像素單元的電路圖； 圖3是本發明的半導體感光器件的一個實施例的剖面圖； 圖4是圖3所示的半導體感光器件的等效電路； 圖5是本發明的一個實施例中的半導體感光器件陣列的結構圖。 圖6是本發明的一個實施例中的圖像傳感器構造圖。
具體實施例方式
在下文中，將參照附圖詳細說明本發明的三個示例性實施方式。在圖中，為了方便 說明，放大了層和區域的厚度，所示大小並不代表實際尺寸。參考圖是本發明的理想化實施 例的示意圖，本發明所示的實施例不應該被認為僅限於圖中所示區域的特定形狀，而是包 括所得到的形狀，比如製造引起的偏差。例如刻蝕得到的曲線通常具有彎曲或圓潤的特點， 但在本發明實施例中，均以矩形表示，圖中的表示是示意性的，但這不應該被認為是限制本 發明的範圍。同時在下面的描述中，所使用的術語晶片和襯底可以理解為包括正在工藝加 工中的半導體晶片，可能包括在其上所製備的其它薄膜層。 圖3是本發明所公開的一個實施例中的半導體感光器件IO，它是沿該器件溝 道長度方向的剖面圖。在以下的敘述中所示的半導體感光器件被稱為FJG(Floating J皿ctionGate)感光器件。FJG感光器件10通常在一個半導體襯底或摻雜的阱500內形成， 所述半導體襯底或摻雜的阱一般摻雜低濃度n型或p型雜質，FJG感光器件兩邊通過淺溝隔 離(STI)501或者矽的局部氧化(L0C0S)與周圍相隔離。所述半導體襯底為單晶矽或絕緣 體上矽。漏區514和源區511的摻雜類型通常與襯底或阱500的摻雜類型相反。溝道512 通常位於襯底或阱之內。漏區514作為一個MOSFET的漏極可以通過接觸體513與外部電 極連接。源區511作為一個MOSFET的源極可以通過接觸體510與外部電極連接。
在所述溝道區域512與溝隔離(STI)501之間為阱區503，其摻雜類型通常與源區 和漏區相同。反摻雜區502位於阱區503內，具有和阱區503相反的摻雜類型，從而形成了 一個p-n結二極體。溝道區域512之上形成覆蓋整個溝道區域的第一層絕緣膜506。在該 第一層絕緣膜之上形成的一個作為電荷存儲節點的具有導電性的浮柵區505。浮柵區505 可以作為一個MOSFET的浮動柵極，通過對它施加不同大小的電壓，可以控制流過溝道512 的電流密度。浮柵區505通常與漏區514的摻雜屬性相反，例如，浮柵區505由p型摻雜的 多晶矽形成，而漏區514則摻有n型雜質。浮柵區505通過絕緣膜506中的窗口 504與反 摻雜區502相接觸。因此浮柵區505也與由反摻雜區502和阱區503形成的p-n結相連， 稱為該"浮動結"的一部分，故而將圖3所示的半導體感光器件稱為FJG(浮動結)感光器 件。第二層絕緣薄膜509覆蓋在浮柵區505上，並在在第二層絕緣膜509之上形成控制柵 極507以及側牆508。 為了描述本發明公開的FJG感光器件的結構和功能，圖4展示了所述FJG感光器
件的等效電路。所述FJG感光器件由一個包含了浮柵區MOSFET 402和一個感光二極體404
所組成。FJG感光器件將浮柵MOSFET與感光二極體融合在一起。在感光前，設置位線405
為低電平使該FJG感光器件的柵極電壓復位。在感光時，給位線405 —個較高的電平，使感
光二極體404反偏。通過光照在感光二極體內產生光生電流，對浮柵區403進行充電，改變
浮柵區403的電勢，導致M0S管402的閾值電壓變化。在讀出時，字線401選中該感光器件
後，通過位線405讀出電流，電流的大小反映了光照的強度。 圖5為形成了各個接觸電極後的剖面圖，其中515為光照示意圖。 本發明提出的半導體感光器件可以組成感光器件陣列1202。如圖10所示，該陣
列由多個所述的半導體感光器件、多條字線、多條位線和多條源線組成，其中所述多條字線 1203中的任意一條1203-1與多條位線1204中的任意一條1204-2的組合可以選擇控制 所述的半導體感光器件1201-l-2，所述多條源線中的任意一條與所述多個半導體感光器 件1201中一個的源區相連接，所述多條字線1203中的任意一條與所述多個半導體感光器 件1201中的其中一個的控制柵極相連接，所述多條位線1204中的任意一條與所述多個半 導體感光器件1201中的其中一個的漏區相連接。即如圖所示，其中一個半導體感光器件 1201-1-2的控制柵極與字線1203-1連接，其漏區與位線1204-2連接，其源區與源線(本例 中源線與該陣列垂直，因為本圖中未示出)連接；感光器件陣列1202中其他各個半導體感 光器件也均可被任意一條的字線1203和任意一條的位線1204選擇控制，而該半導體感光 器件的連接方式也以此類推。 本發明提出的半導體感光器件陣列可以和邏輯控制電路集成，從而構成一個圖像 傳感晶片。如圖6所示，一個圖像傳感晶片1301由至少一個半導體感光器件陣列1202和 至少一個邏輯控制電路1303組成。邏輯控制電路1303可以對半導體感光器件陣列1202 進行控制和數據交換。比如，在晶片感光前，邏輯控制電路1303發送命令，對進行半導體感 光器件陣列1202中的所有半導體感光器件進行復位。之後，對圖像傳感晶片1301進行曝 光。在曝光結束後，邏輯控制電路1303發送命令，對半導體感光器件陣列1202中的各個半 導體感光器件進行數據讀取並進行分析從而得到圖像。 具體來說，所述的半導體感光器件中的感光方法包括復位、感光和讀取三個步驟。
對多個半導體感光器件中的一個進行復位的步驟
對與所述半導體感光器件相連接的源線施加第一個電壓； 對與所述半導體感光器件相連接的字線施加第二個電壓，並對與所述半導體感光 器件相連接的位線施加第三個電壓，由此使所述半導體感光器件中的所述感光二極體正向 偏置，該半導體感光器件被重置； 對多個半導體感光器件中的一個進行感光的步驟
對與所述半導體感光器件相連接的源線施加第一個電壓； 對與所述半導體感光器件相連接的字線施加第四個電壓，並對與所述半導體感光 器件相連接的位線施加第五個電壓，由此使所述半導體感光器件的柵控二極體處於反向偏 置狀態； 進行曝光，半導體感光器件的漏區與浮柵區之間的光生電流可以改變浮柵電勢，
使所述半導體感光器件的閾值電壓變化； 對多個半導體感光器件中的一個進行讀取的步驟 對與所述半導體感光器件相連接的源線施加第一個電壓； 對與所述半導體感光器件相連接的字線施加第六個電壓，並對與所述半導體感光 器件相連接的位線施加第七個電壓，讀取通過源區與漏區的電流，根據電流大小判斷曝光強度。
所述第一個電壓範圍為-IV到IV ;所述第二個電壓範圍為-IV到10V ;所述第三
個電壓範圍為IV到-5V ;所述第四個電壓範圍為-2V到5V ;所述第五個電壓範圍為-2V到
4V ;所述第六個電壓範圍為OV到10V ;所述第七個電壓範圍為-2V到4V。 如上所述，在不偏離本發明精神和範圍的情況下，還可以構成許多有很大差別的
實施例。應當理解，除了如所附的權利要求所限定的，本發明不限於在說明書中所述的具體實例。
權利要求
一種半導體感光器件的控制方法，其特徵在於所述半導體感光器件的源區與多條源線中的任意一條相連接，其漏區與多條位線中的任意一條相連接，其控制柵極與多條字線中的任意一條相連接，其浮柵區儲存電荷，所述浮柵區通過所述漏區和控制柵極進行電容耦合，以及一個用於連接所述浮柵區和所述漏區的感光二極體，其控制方法包含以下步驟對多個半導體感光器件中的一個進行復位的步驟對與所述半導體感光器件相連接的源線施加第一個電壓；對與所述半導體感光器件相連接的字線施加第二個電壓，並對與所述半導體感光器件相連接的位線施加第三個電壓，由此使所述半導體感光器件中的所述感光二極體正向偏置，該半導體感光器件被重置；對多個半導體感光器件中的一個進行感光的步驟對與所述半導體感光器件相連接的源線施加第一個電壓；對與所述半導體感光器件相連接的字線施加第四個電壓，並對與所述半導體感光器件相連接的位線施加第五個電壓，由此使所述半導體感光器件的柵控二極體處於反向偏置狀態；進行曝光，半導體感光器件的漏區與浮柵區之間的光生電流可以改變浮柵電勢，使所述半導體感光器件的閾值電壓變化；對多個半導體感光器件中的一個進行讀取的步驟對與所述半導體感光器件相連接的源線施加第一個電壓；對與所述半導體感光器件相連接的字線施加第六個電壓，並對與所述半導體感光器件相連接的位線施加第七個電壓，讀取通過源區與漏區的電流，根據電流大小判斷曝光強度。
2. 如權利要求1所述的半導體感光器件的控制方法，其特徵在於所述第一個電壓範 圍為-IV到IV ;所述第二個電壓範圍為-IV到10V ;所述第三個電壓範圍為IV到-5V ;所述第四個電壓範圍為-2V到5V ;所述第五個電壓範圍為-2V到4V ;所述第六個電壓範圍為OV 到10V ;所述第七個電壓範圍為-2V到4V。
3. 如權利要求1所述的半導體感光器件的控制方法，其特徵在於所述半導體感光器 件，包括一個具有第一種摻雜類型的半導體襯底；在所述半導體襯底上形成的具有第二種摻雜類型的源區和漏區； 在所述半導體襯底內形成的介於所述源區和漏區之間的一個溝道區域； 在所述溝道區域之上形成的覆蓋整個溝道區域的第一層絕緣薄膜； 在該第一層絕緣薄膜之上形成的一個作為電荷存儲節點的具有導電性的浮柵區； 所述的浮柵區和所述漏區之間通過一個用來感光的感光P_n結二極體連接； 覆蓋在所述浮柵區之上的第二層絕緣薄膜； 以及在所述第二層絕緣薄膜之上形成的控制柵極。
4. 如權利要求3所述的半導體感光器件的控制方法，其特徵在於所述半導體襯底內 形成一個介於所述溝道區域和漏區之間的具有第二種摻雜類型的阱區，在所述阱區內形成 一具有和所述阱區相反的摻雜類型的反摻雜區域，所述阱區及其反摻雜區域形成一個感光 p-n結二極體。
5. 如權利要求4所述的半導體感光器件的控制方法，其特徵在於所述第一種摻雜類型為P型雜質摻雜，第二種摻雜類型為n型雜質摻雜；或者，所述第一種摻雜類型為n型雜 質摻雜；第二種摻雜類型為P型雜質摻雜。
6. 如權利要求5所述的半導體感光器件的控制方法，其特徵在於所述感光p-n結二 極管是矽基P-n同質結，或者是由SiGe、 InGaAs、 GaN、 GaAs和Si組合形成的異質結。
7. 如權利要求6所述的半導體感光器件的控制方法，其特徵在於所述半導體襯底為 單晶矽、絕緣體上矽、鍺化矽或砷化鎵。
8. 如權利要求7所述的半導體感光器件的控制方法，其特徵在於所述絕緣薄膜是由 二氧化矽、氮化矽、氮氧化矽或者高介電常數的絕緣體形成。
9. 如權利要求8所述的半導體感光器件的控制方法，其特徵在於所述浮柵區是由多 晶矽、鎢、氮化鈦、氮化鉭或者合金材料形成，其形成的導體層的厚度範圍為20-300納米。
10. 如權利要求1所述的半導體感光器件的控制方法，其特徵在於所述感光p-n結二 極管的受光強度和時間由浮柵區內的電荷以及浮柵區的電勢的變化來記錄。
全文摘要
本發明公開了一種半導體感光器件，它包括一個源極、一個漏極、一個控制柵極、一個浮柵區、一個襯底以及一個用於連接浮柵區和漏極的p-n結二極體，所述半導體器件的浮柵區用於存儲電荷。所述半導體器件的浮柵電勢與光照射強度和時間有關，因此可以作為半導體感光器件。由所述半導體感光器件可以組成陣列從而組成圖像傳感器。本發明公開了一種上述半導體感光器件的控制方法，包括復位、感光、讀取步驟。本發明公開的半導體感光器件可以簡化傳統圖像傳感器中單個像素單元的設計，減小單個像素單元所佔用的面積，從而提高圖像傳感晶片的像素密度，增加圖像傳感晶片的解析度並降低製造成本，其控制方法及控制電路也較為簡單。
文檔編號H04N5/335GK101715041SQ200910234799
公開日2010年5月26日 申請日期2009年11月20日 優先權日2009年11月20日
發明者劉偉, 劉磊, 張衛, 王鵬飛 申請人:蘇州東微半導體有限公司