用於存儲器裝置中的差錯管理的方法和系統的製作方法

2023-09-20 02:14:45

用於存儲器裝置中的差錯管理的方法和系統的製作方法
【專利摘要】用於存儲器裝置中的差錯管理的方法和系統。在本發明的一個實施例中，存儲器裝置可處理命令和地址奇偶校驗差錯以及循環冗餘校驗差錯。在本發明的一個實施例中，存儲器可通過確定所接收命令的命令位或地址位是否具有任何奇偶校驗差錯，來檢測所接收命令是否具有任何奇偶校驗差錯。如果檢測到所接收命令中的奇偶校驗差錯或循環冗餘校驗差錯，則觸發差錯處理機制，以便從錯誤命令進行恢復。
【專利說明】用於存儲器裝置中的差錯管理的方法和系統

【技術領域】
[0001] 本發明涉及存儲器裝置，更具體但非排他地，涉及存儲器裝置中諸如命令和/或 地址奇偶校驗差錯和循環冗餘校驗差錯之類的差錯的差錯管理。

【背景技術】
[0002] 在典型的計算機系統中，存儲控制器便於對計算機系統中的一個或多個存儲器的 訪問。在存儲控制器與存儲器之間的通信被破壞的情況下，存儲器可能接收到錯誤命令。這 導致存儲器中的數據的破壞，因為存儲器沒有任何機制來檢測錯誤命令，並且將執行所有 寫操作。為了從錯誤命令進行恢復，計算機系統需要重新引導。這影響計算機系統的性能， 並且可能丟失關鍵數據。


【發明內容】

[0003] 按照本發明的一個方面，提供一種方法，包括：
[0004] 檢測所接收命令是否具有奇偶校驗差錯；以及
[0005] 響應於檢測到所述奇偶校驗差錯，
[0006] 忽略所述所接收命令；
[0007] 存儲所述所接收命令的命令位和地址位；以及
[0008] 聲明指示信號。
[0009] 按照本發明的另一方面，提供一種方法，包括：
[0010] 檢測在指示信號上是否指示奇偶校驗差錯或者循環冗餘校驗（CRC)差錯；以及
[0011] 響應於檢測到所述奇偶校驗差錯，
[0012] 等待，直到一個或多個所發送命令全部已經完成執行；
[0013] 向一個或多個存儲器模塊全體發送預充電命令和刷新命令；以及
[0014] 確定所述一個或多個存儲器模塊中的哪一個已經接收到具有所述奇偶校驗差錯 的命令。
[0015] 按照本發明的又一方面，提供一種存儲器模塊，包括：
[0016] 寄存器；以及
[0017] 執行下列步驟的差錯處理邏輯：
[0018] 檢測所接收命令是否具有奇偶校驗差錯；以及
[0019] 響應於檢測到所述奇偶校驗差錯，
[0020] 忽略所述所接收命令；
[0021] 將所述所接收命令的命令位和地址位存儲在所述寄存器中；以及
[0022] 聲明指示信號。
[0023] 按照本發明的又一方面，提供一種存儲控制器，包括：
[0024] 執行下列步驟的邏輯：
[0025] 向一個或多個存儲器模塊提供命令以及與所述命令關聯的奇偶校驗位信號；
[0026] 檢測是否接收到所述命令的奇偶校驗差錯的指示；以及
[0027] 響應於檢測到所述奇偶校驗差錯的指示，
[0028] 確定所述一個或多個存儲器模塊中的哪一個已經接收到所述命令。

【專利附圖】

【附圖說明】
[0029] 通過以下對主題的詳細描述，本發明的實施例的特徵和優點將變得顯而易見，其 中：
[0030] 圖1示出根據本發明的一個實施例的存儲控制器集線器和存儲器模塊的框圖；
[0031] 圖2示出根據本發明的一個實施例的模式寄存器的格式；
[0032] 圖3示出根據本發明的一個實施例、處理存儲器模塊中的奇偶校驗差錯的序列；
[0033] 圖4示出根據本發明的一個實施例、處理存儲器模塊中的循環冗餘校驗差錯的序 列；
[0034] 圖5示出根據本發明的一個實施例、在存儲器模塊中執行差錯管理的步驟的流程 圖；
[0035] 圖6示出根據本發明的一個實施例、在存儲控制器集線器中執行差錯管理的步驟 的流程圖；以及
[0036] 圖7示出根據本發明的一個實施例、實現本文所公開的方法的系統。

【具體實施方式】
[0037] 在附圖中，通過示例而不是通過限制來說明本文所述的本發明的實施例。為了說 明的簡潔和清楚起見，圖中所示的元件不一定按比例繪製。例如，為了清楚起見，一些元件 的尺寸可能相對於其它元件被放大。另外，在認為適當的情況下，附圖之中重複參考標號， 以指示對應或相似的元件。說明書中提到本發明的"一個實施例"或"實施例，，表示結合該 實施例所述的具體特徵、結構或特性包含在本發明的至少一個實施例中。因此，短語"在一 個實施例中"在說明書全文的各種位置的出現不一定都指的是同一個實施例。
[0038] 本發明的實施例提供用於存儲器裝置中的差錯管理的方法和系統。在本發明的一 個實施例中，存儲器裝置可處理命令和地址奇偶校驗差錯以及循環冗佘校驗差錯。在本發 明的一個實施例中，存儲器可通過確定所接收命令的命令位或地址位是否具有任何奇偶校 驗差錯，來檢測所接收命令是否具有任何奇偶校驗差錯。如果檢測到所接收命令中的奇偶 校驗差錯，則觸發差錯處理機制，以便從錯誤命令進行恢復。
[0039] 通過存儲器裝置中的命令/地址（C/A)奇偶校驗支持，利用存儲器裝置的系統 的性能可得到提高。系統不需要重新引導以便從存儲器裝置所接收的錯誤命令進行恢 復。在本發明的一個實施例中，存儲器裝置包括，但不限於，同步動態隨機存取存儲器 (SDRAM)、動態隨機存取存儲器（DRAM)、RAMBUS動態隨機存取存儲器（RDRAM)、雙倍數據速 率3SDRAM(DDR3)、DDR4SDRAM(DDR4)以及任何其它類型的隨機存取存儲器裝置。
[0040] 圖1示出根據本發明的一個實施例的存儲控制器集線器110和存儲器模塊120的 框圖100。在本發明的一個實施例中，存儲器模塊120包括，但不限於，DRAM、寄存器裝置、緩 衝器裝置。存儲控制器集線器110具有差錯處理邏輯112,它在存儲器模塊120接收到錯誤 命令時處理命令和地址奇偶校驗差錯。存儲控制器集線器110使用信號與存儲器模塊120 進行通信，信號包括，但不限於，地址信號130、控制信號132、時鐘信號136、數據信號138、 奇偶校驗信號140以及便於存儲控制器集線器110與存儲器模塊120之間的通信的任何其 它信號。
[0041] 在本發明的一個實施例中，當要求存儲控制器集線器110向存儲器模塊120發送 命令時，存儲控制器集線器110中的差錯處理邏輯112計算命令的地址信號位和命令信號 位的奇偶性。根據所計算的奇偶性和奇偶校驗位信號的組合的偶數或奇數奇偶性來選擇或 確定奇偶校驗位信號。在本發明的一個實施例中，差錯處理邏輯112涵蓋信號的奇偶性，所 述信號包括，但不限於，存儲器模塊120的行地址選通（RAS)信號、列地址選通（CAS)信號、 寫使能（WE)信號、地址總線信號和存儲體（bank)選擇信號。
[0042] 當命令發送給存儲器模塊120時，存儲控制器集線器110提供奇偶校驗位信號作 為奇偶校驗信號140之一。在本發明的一個實施例中，存儲器模塊120在接收到命令及其 關聯奇偶校驗信號時，能夠檢測或確定所接收命令是否具有任何C/A奇偶校驗差錯。在本 發明的另一個實施例中，存儲器模塊120能夠檢測或確定所接收命令是否具有任何循環冗 餘校驗（CRC)差錯。存儲器模塊120具有執行C/A奇偶校驗或CRC差錯檢測的差錯處理邏 輯 124。
[0043] 在本發明的一個實施例中，如果存儲器模塊120檢測到所接收命令中的奇偶校驗 差錯，則它忽略所接收命令，並且將所接收命令的命令位和地址位存儲在模式寄存器122 中。當檢測到所接收命令中的奇偶校驗差錯時，存儲器模塊120向存儲控制器集線器110 聲明指示信號作為奇偶校驗信號140之一。類似地，當檢測到所接收命令中的CRC差錯時， 存儲器模塊120向存儲控制器集線器110聲明指示信號作為奇偶校驗信號140之一。
[0044] 存儲控制器集線器110在接收到指示信號時，從該指示信號確定奇偶校驗或CRC 差錯是否存在於所接收命令中。存儲控制器集線器110執行從奇偶校驗或CRC差錯進行恢 復的適當恢復機制。通過存儲控制器集線器110中的差錯處理邏輯112,它具有從存儲器模 塊120中的差錯進行恢復的手段。
[0045] 相關領域的普通技術人員易於理解，可實現其它形式的檢錯機制，而沒有影響本 發明的工作。在本發明的另一個實施例中，不止一個存儲器模塊120或存儲控制器集線器 110存在於系統中。在本發明的另一個實施例中，將存儲控制器集線器110集成到系統的處 理器中。
[0046] 圖2示出根據本發明的一個實施例的模式寄存器122的格式200。模式寄存器122 具有C/A奇偶校驗位210和CRC差錯位215,它們只能由存儲控制器集線器110來寫入或設 置。C/A奇偶校驗位210允許存儲器模塊120的奇偶校驗檢查的激活或去激活。在存儲器 模塊120中檢測到CRC差錯時，CRC差錯位215允許CRC指示脈衝的激活或去激活。當C/ A奇偶校驗位210被聲明或設置成邏輯"1"時，啟用存儲器模塊120的差錯處理邏輯124。 當C/A奇偶校驗位210被解除聲明或設置成邏輯"0"時，禁用存儲器模塊120的差錯處理 邏輯124。
[0047] 模式寄存器122具有可讀取和寫入的差錯狀態位220和CRC差錯狀態位225。當 存儲器模塊120檢測到奇偶校驗差錯時，存儲器模塊聲明差錯狀態位220或者將差錯狀態 位220設置成邏輯"1"。當存儲器模塊120檢測到CRC差錯時，存儲器模塊聲明CRC差錯 狀態位225或者將CRC差錯狀態位225設置成邏輯" 1"。當存儲控制器集線器110已經完 成用於奇偶校驗或CRC差錯的恢復機制或過程時，它對差錯狀態位220或CRC差錯狀態位 225解除聲明或者將其分別設置成邏輯"0"。
[0048]當存儲器模塊120檢測到所接收命令中的奇偶校驗差錯時，存儲器模塊120將所 接收命令的命令位和地址位存儲在模式寄存器122的差錯日誌位230中。存儲控制器集線 器110可讀取差錯日誌位230,以便確定哪一個具有奇偶校驗差錯的命令由存儲器模塊120 接收。
[0049] 模式寄存器122的格式200示出本發明的一個實施例中的一種配置，而不是要進 行限制。相關領域的普通技術人員易於理解，可使用模式寄存器122的配置的其它變型，而 沒有影響本發明的工作。在本發明的一個實施例中，模式寄存器122是DRAM裝置上的模式 寄存器組（MRS)寄存器的一部分。
[0050] 圖3示出根據本發明的一個實施例、處理存儲器模塊120中的奇偶校驗差錯的序 列300。事件310示出當存儲器模塊120接收到具有奇偶校驗差錯的命令時的事件的可能 序列300。在事件312中，存儲器模塊120以有效或正確的奇偶校驗位信號響應所有命令。 差錯狀態位220和ALERT信號340在事件312期間沒有被設置或聲明。這在事件"未設置 位"332中示出。ALERT信號340是送往存儲控制器集線器110的關於存儲器模塊120已經 接收到具有奇偶校驗差錯的命令的指示信號。在本發明的一個實施例中，ALERT信號是連 接到系統中的所有存儲器模塊的〇R( "或"）信號。
[0051] 在事件314中，存儲器模塊120檢測或確定它已經接收到具有不正確奇偶性的命 令。在事件316中，存儲器模塊120忽略具有不正確奇偶性的命令和其它所有外部命令。存 儲器模塊120將錯誤命令和地址存儲在差錯日誌位230中，並且聲明差錯狀態位220。這在 事件"已設置位"334中示出。當聲明差錯狀態位220時，聲明ALERT信號340。在事件316 中，存儲器模塊120清空在所接收的錯誤命令之前已收到的未決有效命令的隊列，S卩，存儲 器模塊120等待所有未決有效命令完成執行。
[0052] 在事件318中，存儲器模塊120等待有效至預充電命令延遲（tRAS)經過。tRAS 延遲是存儲體有效命令與發出預充電命令之間所需的時鐘周期數。在本發明的一個實施例 中，存儲器模塊120等待tRAS所需的最小延遲時間。當經過了 tRAS延遲時，存儲器模塊 120關閉可能存在的所有打開的頁面。
[0053] 在事件320中，存儲器模塊120向存儲器模塊120的所有存儲體發出內部預充電 命令。在事件322中，存儲器模塊120響應來自存儲控制器集線器110的刷新命令和模式 寄存器組（MRS)讀和寫命令。當差錯狀態位220被聲明時，存儲器模塊120在事件322中 不響應任何其它命令。刷新命令包括，但不限於，刷新全部命令和刷新組命令。
[0054] 在事件324中，存儲控制器集線器110已經完成其差錯處理恢復過程，並且使用 對模式寄存器122的MRS寫命令來解除聲明差錯狀態位220。存儲器模塊120恢復其正常 操作，並且響應具有有效奇偶性的所有命令。當差錯狀態位220被解除聲明時，ALERT信號 340被解除聲明。這如事件"未設置位"336所示。
[0055] 圖4示出根據本發明的一個實施例、處理存儲器模塊120中的CRC差錯的序列 400。在本發明的一個實施例中，CRC差錯機制共享相同的ALERT信號340。為了確定是CRC 差錯還是奇偶校驗差錯，存儲控制器集線器110需要讀取各存儲器模塊的差錯狀態位220。 這是費時的，並且降低系統的效率。
[0056] 要克服這個問題，事件410示出當存儲器模塊120正寫入具有CRC差錯的數據時 的事件的可能序列400。在事件412至418中，存儲器模塊120響應寫操作而已經寫入數 據。差錯狀態位220和ALERT信號440在事件412至418期間沒有被設置或聲明。在事件 420中，存儲器模塊接收已寫入數據的CRC，並且根據該CRC來檢查已寫入的數據是否正確。 當檢測到或確定CRC差錯時，存儲器模塊120在事件432中設置差錯狀態位220。存儲器模 塊120在ALERT信號440上發送脈衝，以便向存儲控制器集線器110指示已檢測到CRC差 錯。
[0057] 存儲控制器集線器110可易於通過檢查ALERT信號440來區分來自存儲器模塊 120的CRC差錯或奇偶校驗差錯。時鐘周期數或者脈衝寬度可設置成存儲控制器集線器能 夠檢測的任何適當數值。在本發明的一個實施例中，當存儲器模塊120檢測到CRC差錯時， ALERT信號440的脈衝寬度設置成兩個時鐘周期。相關領域的普通技術人員易於理解，可使 用向存儲控制器集線器110指示CRC差錯的其它變型，而沒有影響本發明的工作。
[0058] 圖5示出根據本發明的一個實施例、在存儲器模塊120中執行差錯管理的步驟的 流程圖500。為了說明的清楚性，參照圖1來論述圖5。在步驟505,存儲器模塊120檢查 在任何所接收命令中是否存在任何C/A奇偶校驗差錯，其中所接收命令由晶片選擇（CS)信 號來限制。如果沒有C/A奇偶校驗差錯，則存儲器模塊120在步驟508檢查是否存在任何 CRC差錯。如果沒有CRC差錯，則存儲器模塊120回到步驟505。如果存在CRC差錯，則存 儲器模塊120在步驟522聲明X個脈衝的指示信號。
[0059] 標號X可以是允許存儲控制器集線器110區分奇偶校驗差錯和CRC差錯的任何適 當數量。在本發明的一個實施例中，X個脈衝的寬度也可改變。在可選步驟542,存儲器模 塊檢查差錯狀態位220是否被存儲控制器集線器110清除或解除聲明。存儲控制器集線器 110在它已經完成針對錯誤命令的差錯恢復之後清除差錯狀態位220。如果清除差錯狀態 位220,則該流程結束。如果沒有清除差錯狀態位220,則存儲器模塊120返回到步驟542。
[0060] 如果存在C/A奇偶校驗差錯，則存儲器模塊120在步驟510忽略具有C/A奇偶校 驗差錯的所接收命令。在步驟510,存儲器模塊忽略所有其它外部命令。在步驟515,存儲 器模塊120設置或聲明差錯狀態位220,並且將錯誤命令幀存儲在差錯日誌位230中。在步 驟520,存儲器模塊120連續聲明指示信號。在本發明的一個實施例中，指示信號是ALERT 信號340。在步驟525,存儲器模塊120等待所有當前命令被完成。所述當前命令是在錯誤 命令之前接收的。
[0061] 在步驟530,存儲器模塊120等待最小有效至預充電命令延遲（tRAS_min)經過。 在步驟535,存儲器模塊120關閉所有打開的存儲器頁面，並且僅響應來自存儲控制器集線 器110的刷新命令和MRS讀/寫命令。在步驟540,存儲器模塊120檢查差錯狀態位220是 否被存儲控制器集線器110清除。存儲控制器集線器110在它已經完成針對錯誤命令的差 錯恢復之後清除差錯狀態位220。如果差錯狀態位220被清除或解除聲明，則在步驟545， 存儲器模塊120解除聲明指示信號，並且該流程結束。如果沒有清除差錯狀態位220,則存 儲器模塊120返回到步驟540。
[0062] 圖6示出根據本發明的一個實施例、在存儲控制器集線器110中執行差錯管理的 步驟的流程圖600。為了說明的清楚性，參照圖1來論述圖6。在步驟610,存儲控制器集線 器110檢查它是否接收到任何指示信號。在本發明的一個實施例中，指示信號是ALERT信 號340。如果未接收到指示信號，則存儲控制器集線器110返回到步驟610。如果接收到指 示信號，則在步驟615,存儲控制器集線器110檢查指示信號是否指示奇偶校驗差錯。如果 指示信號已指示奇偶校驗差錯，則在步驟620,存儲控制器集線器110等待當前命令隊列被 完成。
[0063] 在步驟625,存儲控制器集線器110向所有存儲器模塊發送預充電命令。除了具有 奇偶校驗差錯的存儲器模塊之外的所有存儲器模塊執行或完成來自存儲控制器集線器110 的預充電命令。在步驟630,存儲控制器集線器110向所有存儲器模塊發送刷新命令，以便 保持各存儲器模塊中的數據。包括具有奇偶校驗差錯的存儲器模塊在內的所有存儲器模塊 執行或完成來自存儲控制器集線器110的刷新命令。
[0064] 在步驟635,存儲控制器集線器110從每個存儲器模塊讀取差錯狀態位220,以便 確定哪一個存儲器模塊是差錯的來源。例如，在本發明的一個實施例中，存儲控制器集線器 110連接到四個存儲器模塊。存儲控制器集線器110從四個存儲器模塊中的每一個讀取差 錯狀態位220,以便確定四個存儲器模塊中的哪一個已接收到具有C/A奇偶校驗差錯的命 令。
[0065] 在步驟640,存儲控制器集線器110從已接收到具有C/A奇偶校驗差錯的命令的存 儲器模塊中清除差錯狀態位220。在步驟645,存儲控制器集線器110向已接收到具有C/A 奇偶校驗差錯的命令的存儲器模塊重發寫命令（若需要的話），並且該流程結束。
[0066] 在步驟615,如果沒有在指示信號中檢測到奇偶校驗差錯，則這意味著已經檢測到 CRC差錯，並且該流程轉到可選步驟622。為了說明的目的，存儲控制器集線器110能夠檢 測奇偶校驗差錯或CRC差錯。在可選步驟622,存儲器模塊確定存儲器模塊中哪一個已經 接收到具有CRC差錯的寫命令。在本發明的一個實施例中，存儲控制器集線器110通過檢 查指示信號的定時以及指示信號的傳播延遲，來檢測或確定存儲器模塊中哪一個已經接收 到具有CRC差錯的寫命令。在本發明的另一個實施例中，步驟622沒有被執行，並且存儲控 制器集線器110通過將寫命令備份到假定最遠的DRAM裝置具有CRC差錯的某個點，來處理 CRC差錯，然後重發從那個點開始的所有寫命令。可在使用寫命令的存儲器通道之前，作為 訓練的一部分，確定ALERT信號的最壞情況等待時間。
[0067] 圖7示出根據本發明的一個實施例、實現本文所公開的方法的系統700。系統700 包括，但不限於，臺式計算機、膝上型計算機、上網本、筆記本計算機、個人數字助理（PDA)、 伺服器、工作站、蜂窩電話、移動計算裝置、網際網路設備或者任何其它類型的計算裝置。在另 一個實施例中，用於實現本文所公開的方法的系統700可以是片上系統（S0C)系統。
[0068] 處理器710具有執行系統700的指令的處理核心712。處理核心712包括，但不 限於，取指令的預取邏輯、對指令進行解碼的解碼邏輯、執行指令的執行邏輯等等。處理器 710具有緩存系統700的指令和/或數據的高速緩存存儲器716。在本發明的另一個實施 例中，高速緩存存儲器716包括，但不限於，處理器710內的一級、二級和三級高速緩存存儲 器或者高速緩存存儲器的任何其它配置。
[0069] 存儲控制器集線器（MCH) 714執行使處理器710能夠訪問包括易失性存儲器732 和/或非易失性存儲器734的存儲器730並且與其進行通信的功能。易失性存儲器732包 括，但不限於，同步動態隨機存取存儲器（SDRAM)、動態隨機存取存儲器（DRAM)、RAMBUS動 態隨機存取存儲器（RDRAM)和/或其它任何類型的隨機存取存儲器裝置。非易失性存儲器 734包括，但不限於，NAND快閃記憶體、相變存儲器（PCM)、只讀存儲器（ROM)、電可擦可編程只讀存 儲器（EEPR0M)或者任何其它類型的非易失性存儲器裝置。
[0070] 存儲器730存儲信息和將由處理器710執行的指令。存儲器730還可在處理器 710正執行指令時存儲臨時變量或者其它中間信息。晶片組720經由點對點（PtP)接口 717 和722與處理器710連接。晶片組720使處理器710能夠連接到系統700中的其它模塊。 在本發明的一個實施例中，接口 717和722按照諸如Intel?IQuickPath互連（QPI)等等的 PtP通信協議進行操作。
[0071] 晶片組720連接到顯示裝置740,顯示裝置740包括，但不限於，液晶顯示器 (LCD)、陰極射線管（CRT)顯示器或者任何其它形式的可視顯示裝置。在本發明的一個實施 例中，處理器710和晶片組720合併到S0C中。另外，晶片組720連接到互連各種模塊774、 760、762、764和766的一個或多個總線750和755。如果在總線速度或通信協議中存在不匹 配，則總線750和755可經由總線橋772互連在一起。晶片組720與非易失性存儲器760、 大容量存儲裝置762、鍵盤/滑鼠764和網絡接口 766 (但不限於這些裝置）進行耦合。
[0072] 大容量存儲裝置762包括，但不限於，固態驅動器、硬碟驅動器、通用串行總線閃 存驅動器或者任何其它形式的計算機數據存儲介質。網絡接口 766使用任何類型的眾所周 知的網絡接口標準來實現，包括但不限於乙太網接口、通用串行總線（USB)接口、外圍部件 互連（PCI) Express接口、無線接口和/或任何其它適當類型的接口。無線接口按照（但不 限於）IEEE802. 11標準及其相關系列、家庭插座AV(HPAV)、超寬帶（UWB)、藍牙、WiMaX或者 任何形式的無線通信協議進行操作。
[0073] 雖然圖7所示的模塊被示為系統700內的分開的塊，但是這些塊中的一些塊所執 行的功能可集成在單個半導體電路內，或者可使用兩個或更多分開的集成電路來實現。例 如，雖然高速緩存存儲器716被示為處理器710內的分開的塊，但是高速緩存存儲器716可 分別結合到處理器核心712中。在本發明的另一個實施例中，系統700可包括不止一個處 理器/處理核心。
[0074] 本文所公開的方法可通過硬體、軟體、固件或它們的任何其它組合來實現。雖然描 述了所公開的主題的實施例的示例，但是相關領域的普通技術人員易於理解，備選地可使 用實現所公開主題的許多其它方法。在前面的描述中，已經描述了所公開主題的各個方面。 為了說明的目的，提出具體數量、系統和配置，以便提供對所述主題的透徹理解。但是，獲益 於本公開的相關領域的技術人員清楚地知道，即使沒有這些具體細節也可實施所述主題。 在其它情況下，眾所周知的特徵、組件或模塊被省略、簡化、組合或者分割，以免使公開的主 題變得模糊。
[0075] 本文所使用的術語"可操作"表示裝置、系統、協議等在裝置或系統處於斷電狀態 時，能夠操作或者適合操作以實現其預期功能性。所公開主題的各種實施例可通過硬體、固 件、軟體或者它們的組合來實現，並且可通過引用或者結合程序代碼來描述，所述程序代碼 包括例如指令、函數、過程、數據結構、邏輯、應用程式、用於設計的模擬、模仿和製作的設計 表示或格式，所述程序代碼在由機器訪問時，使機器執行任務、定義抽象數據類型或低級硬 件上下文、或者產生結果。
[0076] 附圖所示的技術可使用在諸如通用計算機或計算裝置之類的一個或多個計算裝 置上存儲和執行的代碼和數據來實現。這類計算裝置使用諸如機器可讀存儲介質（例如磁 盤、光碟、隨機存取存儲器、只讀存儲器、快閃記憶體裝置、相變存儲器）和機器可讀通信介質（例 如電、光、聲或其它形式的傳播信號-諸如載波、紅外信號、數位訊號等等）之類的機器可讀 介質來存儲和（在內部以及通過網絡與其它計算裝置之間）傳遞代碼和數據。
[0077] 雖然參照說明性實施例描述了本公開主題，但是這種描述不應當被理解為限制性 的。對本公開主題所涉及領域的技術人員顯而易見的、本主題的說明性實施例的各種修改 以及本主題的其它實施例被認為處於本公開主題的範圍之內。
【權利要求】
1. 一種存儲器系統，包括： 存儲器控制器，包括： 提供命令以及與所述命令關聯的奇偶校驗位信號的邏輯； 為所述命令計算奇偶校驗的奇偶校驗處理邏輯； 為所述命令提供CRC校驗和的循環冗餘校驗（CRC)邏輯； 接收警報信號並且確定所述警報信號是否指示CRC差錯或者奇偶校驗差錯的邏輯；和 DRAM存儲器裝置，包括： 模式寄存器； 存儲器陣列； 接收所述命令和與所述命令相關聯的所述奇偶校驗位信號的邏輯；以及 能夠響應於所述奇偶校驗差錯為連續信號聲明所述警報信號並且響應於所述CRC差 錯為脈衝寬度聲明所述警報信號的差錯處理邏輯。
2. 如權利要求1所述的系統，其中，響應於檢測到所述奇偶校驗差錯，所述DRAM存儲 器裝置還包括執行下列步驟的邏輯： 忽略所述所接收命令； 存儲所述所接收命令的命令位和地址位在差錯日誌中； 忽略在所述第一間隔中接收的一個或多個後續命令； 聲明差錯狀態位； 聲明差錯指示信號； 等待，直到一個或多個當前命令全部已經完成執行，其中在所述所接收命令之前接收 所述一個或多個當前命令； 等待，直到經過了有效至預充電命令延遲；以及 關閉所有打開的頁面。
3. 如權利要求1所述的系統，其中，所述DRAM存儲器裝置的所述差錯處理邏輯能夠聲 明具有脈衝寬度的脈動警報信號，其允許所述存儲器控制器在奇偶校驗差錯和CRC差錯間 進行區分。
4. 如權利要求1所述的系統，其中，所述命令包括寫命令。
5. 如權利要求1所述的系統，其中，所述DRAM裝置包括DDR4 DRAM裝置。
6. 如權利要求1所述的系統，其中，所述DRAM裝置包括SDRAM裝置。
7. -種存儲器裝置，包括： 寄存器；以及 差錯處理邏輯單元，要： 接收命令和與所述命令關聯的奇偶校驗位信號，並且在所接收命令之後在第一間隔期 間接收一個或多個後續命令； 檢測所接收命令是否具有奇偶校驗差錯，其中所接收命令由晶片選擇信號限制；並且 響應於檢測到所接收命令的所述奇偶校驗差錯， 忽略所述所接收命令； 將所述所接收命令的命令位和地址位存儲在差錯寄存器中； 忽略在所述第一間隔中接收的所述一個或多個後續命令； 聲明所述寄存器的差錯狀態位； 聲明差錯指示信號； 等待，直到一個或多個當前命令全部已經完成執行，其中在所述所接收命令之前接收 所述一個或多個當前命令； 等待，直到經過了有效至預充電命令延遲；以及 關閉所有打開的頁面。
8. 如權利要求7所述的存儲器裝置，其中，檢測所接收命令是否具有奇偶校驗差錯的 所述差錯處理邏輯單元要： 確定所述所接收命令的所述命令位或者所述地址位是否具有所述奇偶校驗差錯。
9. 如權利要求7所述存儲器裝置，其中，所述差錯處理邏輯單元響應於檢測到所述奇 偶校驗差錯並且在所述第一間隔後續的第二間隔期間還要： 僅對刷新命令、模式寄存器組（MRS)讀命令或MRS寫命令其中之一作出響應。
10. 如權利要求7所述存儲器裝置，其中，所述差錯處理邏輯單元響應於檢測到所述 奇偶校驗差錯輯還要： 確定所述差錯狀態位被解除聲明； 解除聲明所述指示信號。
11. 如權利要求7所述存儲器裝置，其中，所述差錯處理邏輯單元還要： 檢測寫操作是否具有循環冗餘校驗（CRC)差錯；以及 響應於檢測到所述CRC差錯，在所述差錯指示信號上發送脈衝。
12. 如權利要求7所述的存儲器裝置，其中，所述存儲器裝置是雙倍數據速率4同步動 態隨機存取存儲器（DDR4 SDRAM)。
13. -種存儲器控制器，包括： 邏輯單元，要： 檢測在差錯指示信號上是否指示奇偶校驗差錯或者循環冗餘校驗（CRC)差錯，其中在 所述差錯指示信號上能夠發送聲明信號或脈衝；並且 響應於檢測到所述奇偶校驗差錯的指示， 等待，直到在具有所述奇偶校驗差錯的命令之前向所述一個或多個存儲器裝置發送的 一個或多個命令全部已經完成執行； 向所有存儲器裝置發送預充電命令和刷新命令；以及 確定所述一個或多個存儲器裝置中的哪一個已經接收到具有所述奇偶校驗差錯的所 述命令。
14. 如權利要求13所述的存儲器控制器，其中，提供與所述命令相關聯的奇偶校驗位 信號的邏輯單元要： 計算所述命令的地址信號和命令信號的奇偶校驗；並且 選擇位信號作為所提供的與所述命令相關聯的奇偶校驗位信號，其中基於所計算的奇 偶校驗和所述位信號的組合的偶數或奇數奇偶校驗選擇所述位信號。
15. 如權利要求13所述的存儲器控制器，其中，確定所述一個或多個存儲器裝置中的 哪一個已經接收到具有所述奇偶校驗差錯的命令的邏輯單元要： 讀取所述一個或多個存儲器裝置中的每一個存儲器裝置的差錯狀態位，以便確定所述 一個或多個存儲器裝置中的哪一個已經接收到所述命令，其中所述差錯狀態位指示所述奇 偶校驗差錯。
16. 如權利要求13所述的存儲器控制器，其中，所述邏輯單元響應於檢測到所述奇偶 校驗差錯的指示還要： 重置所確定的一個存儲器裝置的所述差錯狀態位；以及 向所述所確定的一個存儲器裝置發送所述命令。
17. 如權利要求13所述的存儲器控制器，其中，檢測所述奇偶校驗差錯或者所述CRC 差錯是否在所述指示信號上被指示的邏輯要： 確定是否在所述指示信號上發送聲明信號或脈衝，其中所述奇偶校驗差錯包括所述聲 明信號並且所述CRC差錯包括所述脈衝。
18. 如權利要求13所述的存儲器控制器，其中，所述命令包括寫命令。
19. 如權利要求13所述的存儲器控制器，其中，所述存儲器控制器被集成到與處理器 相同的集成電路。
【文檔編號】G06F11/10GK104268030SQ201410301005
【公開日】2015年1月7日 申請日期:2010年12月8日 優先權日:2009年12月9日
【發明者】K.S.貝恩斯, D.J.齊默曼, D.W.布熱津斯基, M.威廉斯, J.B.哈爾伯特 申請人:英特爾公司