在通信接收機中判定傳送變化速率數據的速率的方法和裝置的製作方法

2023-09-20 01:08:15 3

專利名稱：在通信接收機中判定傳送變化速率數據的速率的方法和裝置的製作方法
技術領域：
本發明總的說來涉及數字通信領域。更具體地說，本發明涉及一種系統，這種系統中，所傳送的可變速率數據沒有數據速率指示，並在接收的通信接收機處對所傳送的數據速率進行判定，用以對數據進行處理。
在數字通信系統中，尤其是在使用擴展頻譜調製的數字通信系統中，發送機可以採用一種聲碼系統(vocodingsystem)，聲碼系統以一種可變速率對聲音信息進行編碼，從而在停頓或其他沒有話音存在的期間內降低數據速率，減小由此發送機向其他接收機而不是所希望的接收機發射信號時所產生的幹擾電平。在此接收機處，或者在其它與此接收機有關的地方，用一種聲碼系統來再現聲音信息。應該理解的是，除去話音信息，非話音信息本身，或者二者兼而有之，都可以被傳送到接收機。
適合用於本環境中的聲碼器(vocoder)見美國專利申請號為07/713，661，標題為「可變速率聲碼器」，申請日為1991年6月11日的共同待批的美國專利文獻中的描述，此發明已轉讓給本發明的受讓人。此聲碼器根據一20毫秒時幀內的話務量，以四種不同的速率，例如，大約每秒8，000(即8，000bps)、4，000bps、2，000bps以及1，000bps，對話音信息進行數字抽樣並得到編碼數據。每一聲碼器數據幀以附加位(如9，600bps，4，800bps，2，400bps以及1，200bps數據幀)進行格式化。相應於9，600bps幀的最高速率數據幀叫作「全速率」幀;一4，800bps數據幀叫作「半速率」幀;一2，400bps數據幀叫作「四分之一速率」幀;一1，200bps數據幀叫作「八分之一速率」幀。無論是在編碼過程中，還是在幀格式化過程中，數據中都不包括速率信息。
加入到數據幀內去的聲碼器數據的格式化的其它細節見美國專利申請號為07/822，164、標題為「對傳輸數據格式化的方法和裝置」、申請日為1992年1月16日的共同待批美國專利文獻中的描述，此發明已轉讓給本發明的受讓人。正如美國專利號為5，103，459、標題為「在CDMA蜂窩電話系統中產生波形的系統和方法」、申請日為1992年4月7日、並已轉讓給本發明的受讓人的美國專利文獻中所描述的那樣，數據幀可以進一步經處理、擴展頻譜調製和發送，這項技術的公開在此一併作為參考。
因為每一幀的速率信息並不發送，接收機必須根據接收的數據幀，對數據幀編碼速率作出判斷，從而使聲碼器恰到好處地再現話音信息。儘管發送機能夠發送數據幀被編碼的速率信息，但這將減少發送話音和非話音信息的系統設備。另外，所傳送的速率信息中的差錯會對整個幀產生不利影響。所以，要求接收機在沒有收到發送機速率信息的情況下，對幀的編碼速率作出判定。這些問題和缺陷可以清晰地從現有技術中發現，並可以採用下文所描述的本發明方法得到解決。
本發明涉及一種用來在可變速率通信系統的接收機處，對已由通信系統的發送機編碼的數據之速率進行判定的系統。儘管本發明可被用於許多通信系統中，但特別用於在多個不連續的速率下，使用可變速率聲碼器對語言進行編碼和解碼的蜂窩狀通信系統中。這種通信系統包括行動電話、個人通信裝置、無繩本地環路以及專用小交換機，特別是用於那些使用擴展頻譜調製的系統。本發明也可以用於「移動站」以及區站或「基站」、或者位於系統中的接收聲碼器的接收機中，所述系統(如蜂窩狀電話系統)用來向接收機聲碼器提供速率信息，使接收機聲碼器能夠對已被編碼的語言進行解碼。
本發明在一預定時間周期內，接收含有一預定碼元數的幀，這些碼元代表由接收機聲碼器進行數位化和編碼的語言。如果接收機聲碼器以低於一預定最大速率的速度對語言編碼，則接收的幀可以含有每一碼元的多個複製。
接收碼元的每一幀以每一種可能的速率被解碼。並向處理器提供描述以每一速率對每一被譯幀的被解碼元質量的誤碼量度。誤碼量度可以包括循環冗餘檢驗(CyclicRedundancyCheck，簡稱CRC)結果、山本質量量度以及碼元誤碼率。這些誤碼量度在通信系統中已為公眾所熟知。處理器用一種新穎的判定算法對誤碼量度進行分析，並判定到來碼元被編碼的最大可能速率。處理器也可以向接收機聲碼器或其它裝置提供速率信息。
當閱讀了下文中的說明、權利要求以及所附圖後，可以更清楚地了解上述描述以及本發明的其它特徵、優點。
為了對本發明有一更完整的理解，下面結合附圖來詳細描述本發明的實施例，其中，

圖1是本發明所述蜂窩電話系統的接收機方框圖;
圖2是蜂窩電話系統基站接收機的速率判定裝置方框圖;
圖3是蜂窩電話系統移動站接收機的速率判定裝置方框圖;
圖4是速率判定算法的流程圖。
圖1描述的是數字通信系統。為了舉例的目的，這裡描述CD-MA蜂窩電話系統的來龍去脈。但是，應該理解的是，本發明可用於其它類型的通信系統，如個人通信系統、無繩本地環路、專用小交換機或其它已知系統。另外，應用其它熟知傳輸調製方案(如TDMA)的系統也可以應用本發明。圖1所示的系統包含一發送機10和一接收機12，接收機12即可以是基站(也稱為區站)接收機或移動站接收機。當接收機12處於移動站時，從發送機10到接收機12的通信稱為「前向線路」，當接收機12處於基站時，從發送機10至接收機12的通信稱為「後向線路」。
典型實施例中的發送機10包含一對話音數據16進行編碼的聲碼器14，從而格式化入具有不同數據速率(例如幀速率為9，600bps，4，800bps，2，400bps或1，200bps)的數據幀內。正如上述序號為07/713，661的美國專利申請文獻中所描述的那樣，聲碼器14選擇相應於話音數據16中的話務量的一個速率，並對話音數據進行相應的編碼。聲碼數據碼位20以及判定的速率被提供到調製器18。調製器18的描述見上述美國專利號為5，103，459的專利文獻中的描述，這裡作為背景資料作一簡單討論。儘管本發明的討論是以四種不同數據速率進行的，但是應該理解的是，本發明的原理也可以用於具有更大或更小數據速率的系統。另外，這裡所討論的數據速率僅僅是為了舉例的目的，也可以採用其他數據速率。
舉例來說，下列數據幀信息是提供用來進一步理解幀格式化的。正如前文所提起過的那樣，所有幀的時間長度為20ms。一聲碼器全速率幀是由160個數據碼和11個內部檢驗碼構成的。這一全速率聲碼器幀由調製器18被格式化成一含有192個碼、速率為9，600bps的傳輸幀。這192個碼是由171個聲碼器產生的數據碼、一模式碼、12個CRC碼以及8個尾碼組成的。一聲碼器半速率幀含有80個碼位，且可被格式化入一個含有96個碼的4，800bps傳輸幀。此4，800bps傳輸幀含有80個聲碼器碼，以及8個CRC碼和8個尾碼。一聲碼器四分之一速率幀含有40個碼，且可被格式化入一含有48個碼的2，400bps傳輸幀。此2，400bps傳輸幀包括40個聲碼器碼，8個尾碼。最後，聲碼器八分之一速率幀含有16個碼，並且可以被格式化入一具有24個碼的1，200bps傳輸幀。此1，200bps傳輸幀除16個聲碼器碼以外，還包括8個尾碼。
應該理解的是，當提供低於全速率的聲碼器數據時，話音及非話音數據的混合可以被格式化入9，600bps傳輸幀。這種類型的幀中包括有模式碼和附加位碼，用來指示話音數據被編碼的速率。無論這種類型中話音數據的速率為何值，此幀在接收時被判定為含有低於全速率聲碼器數據的9，600bps幀。這樣，附加位碼被用來取代發送給聲碼器的全速率幀指示的輸出，對相應於低於全速率的幀聲碼器數據的那一幀中的碼位部分進行處理。另外，應該理解的是，全速率傳輸的那一幀中的聲碼器數據可以用非話音數據取而代之。再有，在這種情況下，包括在此幀中的附加位碼用來識別這種類型的幀。
調製器18包括將循環冗餘檢驗(CRC)碼加到全速率及半速率幀、將尾碼加到所有速率幀(圖中未畫)的電路(圖中示畫)，形成聲碼器數據碼20。調製器18最好包括一編碼器(圖中未畫)，此編碼器對每一數據幀(圖中未畫)進行卷積編碼，產生碼元數據幀。在前向線路中，卷積編碼最好是二分之一速率，而在後向線路中，卷積編碼最好是三分之一速率。
每一碼元數據幀最好根據碼位電平，用交錯器(interleaver)(圖中未畫)交錯在一起，以增加用於糾錯目的的時間分散性。對那些與低於最高數據速率(例如9，600bps)的數據速率相對應的幀，調製器18重複碼元數據，使那一幀的碼元速率保持恆定。換句話說，如果聲碼器14選擇的速率低於與9，600bps幀速率對應的速率，調製器18重複此碼元，從而根據數據速率用重複數填滿此幀。對於一相應於一9，600bps數據速率的幀，調製器18在交錯數據幀內提供所有碼元。然而，對於一相應於一4，800bps數據速率的幀，調製器18在一交錯數據幀內提供兩次碼元。類似地，對於相應於2，400bps和1，200bps的數據速率，調製器18分別四次和八次把碼元提供到一交錯數據幀。所以在此典型實施例中，一幀碼元數據幀對於前向線路通信(速率二分之一編碼)，含有384個碼元，碼元幀速率為每秒19，200個碼元(sps)，對於後向線路通信(速率三分之一編碼)，含有576個碼元，碼元幀速率為每秒28，800個碼元(sps)。
此碼元數據幀為雙相位鍵控(簡稱BPSK)，此雙相位鍵控受每一BPSK碼元的正交包絡與包絡碼元的擴展的正交相鍵控的調製，如美國專利號為5，103，459的專利文獻所公開的那樣。在前向線路上，調製器18發送此幀，作為調製碼元數據22的連續流，每一發送幀的功率由於此幀中的碼元重複而減小。
在後向線路上，調製器18採用正交信令技術以及QPSK擴展與BPSK調製，如美國專利號為5，103，459的美國專利文獻中所公開的那樣。調製器18還包括數據突發隨機函數發生器(adataburstrandomizer，圖中未畫)，此數據突發隨機函數發生器以一串碼元數據發送此幀，即，在此幀中僅發送一組碼元。數據突發隨機函數發生器的進一步詳細描述見共同待批的美國專利申請序號07/846，312、標題為「數據突發隨機函數發生器」申請日為1992年3月5日的美國專利文獻中的描述，此發明已轉讓給本發明的受讓人。
接收機12包含一個用來對接收碼元數據24進行解調和解交錯的解調器26。解調器26向解碼器30提供碼元數據28，解碼器30中包括本發明的速率判定系統。解調碼元數據28是「軟判定數據」，這是因為實際上解調碼元數據28是接收碼元數據24的I和Q成分的實際值，接收碼元數據24含有發送碼元數據22以及幹擾信號，而不是對最可能發送碼元的判定二進位表示。解碼處理中軟判定數據的使用見共同待批的美國專利申請號為 ，標題為「用於可變速率幀數據解碼的方法和裝置」、申請日為 的英國專利文獻中的描述，此發明已轉讓給本發明的受讓人。
圖2中的裝置用來對前向線路傳輸的數據編碼速率進行判定。圖2中所繪製的裝置具有多個用於數據處理的並聯路徑，從而便於理解本發明。但是應該理解，共用電路元件的路徑最好只有一條，從而減少電路元件數。在這種共用元件結構中，解調後的碼元數據作為接收數據存儲在緩衝器(圖中未畫)，並提供給以每一可能數據速率進行數據重複處理的路徑。幀數據的解碼和質量量度的產生的進一步細節見美國專利申請號為 ，標題為「用於對可變速率幀數據進行解碼的方法和裝置」的專利文獻。本發明中，這種解碼器產生的參數和數據被用來對每一種可能幀速率下發送數據的幀速率進行判定。
圖2中，解調碼元數據28被提供到每一加法器34、36和38。正如前面提到的那樣，對於前向線路發送幀，重複較低速率幀的碼元，從而獲得恆定發送幀的碼元數。為了提高質量，在接收機處對重複碼元進行加和，並按比例，在發送端的重複前，為每一組重複碼元提供一個代表原始碼元的複合碼元。加法器38對每8個碼元進行相加，並提供一個相應比例的和碼元數據40。加法器36對每4個碼元進行相加，並提供一個相應比例的和碼元數據42。加法器34對每2個碼元進行相加，並提供相應比例的和碼元數據44。這樣，加法器34、36和38分別對應二分之一速率數據直至八分之一速率數據。
四個維特比(Viterbi)解碼器48、50、52和54和每一個對碼元數據28和比便和碼元數據44、42和40，分別用來提供相應的碼位數據。維持比解碼器52和54包括分別產生山本質量量度60和62的裝置，並分別提供給微處理器56的Q4和Q8端。山本質量量度60和62通常分別用一個每一幀的一碼位值來表示。山本質量量度是一種眾所周知的數據質量指示。在其它實施例中，維持比解碼器48和50也可以產生山本質量量度。然而，因為其它更為精確的質量指示器出現在更高速率數據中，山本質量量度的使用通常不是必須的。在其它實施例中，山本質量量度60和62可以由維特比解碼器52和54的外部電路產生。
正如前文所述，每一維特比解碼器48-54產生解碼碼元數據或分別產生碼位數據68、70-72和74。編碼器76-78-80和82分別對解碼碼元數據68-74進行再編碼。比較器84、86、88和90分別將再編碼碼元數據92、94、96和98與解調碼元數據28、比例和碼元數據44、42和40進行比較。計數器100、102、104和106對不匹配的碼元數進行計數。計數器100-106分別產生碼元誤差率108，110，112和114，每一碼元誤差率用八位值表示。碼位誤差率108-114代表一幀中的誤差數，並分別被提供給微處理器56的S1端、S2端、S3和S4端。
循環冗餘檢驗(CRC)電路116和118分別檢驗解碼碼元數據(碼位數據)68和70的CRC碼。CRC電路116和118分別將CRC結果120和122提供給微處理器56的Q1端和Q2端。在其它實施例中，所提供的電路可用來檢驗解碼碼元數據(碼位數據)72的CRC碼以及74(如果有的話)的CRC碼。在這裡公開的典型實施例中，以及在共同待批的專利申請和美國專利號為5，103，459的專利文獻中，CRC結果120和122通常分別用一個一碼位值來表示。
在後向線路中，解碼器30包含圖3中所示裝置。軟判定碼元數據180包含時間門碼位串(圖中未畫)。調製器18用上述美國專利號為5，103，459，以及在共同待批的美國專利申請號為07/846，312的專利文獻中所描述的算法，以低於全速率的速率，偽隨機地對發送幀中的冗餘碼元進行屏蔽。如圖2一樣，圖3中，為便於理解，所描述的裝置具有多個用於數據處理的並聯路徑。然而應該理解，最好用共同電路元件，從而只有一個單一路徑。在共有元件結構中，解調數據作為接收信號儲存在一緩衝器內(圖中未畫)，並對每一種可能數據速率，提供幀重複處理的路徑。解碼和質量量度產生的其它細節見如前文所述的、共同待批的美國專利申請號為 的專利文獻。圖3中，選擇器182接收碼元數據180，並取出二分之一的碼元，從而產生被選碼元數據188;選擇器184接收被選碼元數據188，並取出二分之一碼元，從而產生被選碼元數據190;選擇器186接收被選碼元數據190，並取出二分之一碼元，從而產生被選碼元數據192。與反向線路聯繫起來考慮，將碼元重複，從而獲得恆定的幀中碼元數。但是，傳輸時，實際上各不同的重複碼元組中只有一組碼元組被發送。在接收機端，對待接收碼元就象對待具有不同可能速率的碼元組那樣。維特比解碼器194接收碼元數據180;維特比解碼器196接收被選碼元數據188;維特比解碼器198接收被選碼元數據190;維持比解碼器200接收被選碼元數據192。這樣，維特比解碼器194-200分別以全速率至八分之一速率與被解碼數據相對應。維特比解碼器194、196、198以及200分別產生被解碼碼元數據或碼位數據202、204、206以及208。正如前向線路中的情況一樣，維特比解碼器194-200中的每一個多半分別會產生被解碼碼元數據202-208，且當以與數據相應的速率對速率進行解碼時具有最小誤差。
編碼器210，212，214以及216分別對被解碼碼元數據202-208進行再編碼。比較器218、220、222以及224分別將再編碼碼元數據258、260、262以及264與碼元數據180以及被選碼元數據188、190以及192進行比較。計數器226、228、230以及232對失配的碼元的個數進行計數。計數器226-232分別產生誤碼率234，236，238以及240，每一個誤碼率用一個八位值來表示。誤碼率234、236、238以及240代表一幀中的錯誤數，並被分別提供給微處理器242和S1端、S2端、S4端以及S8端。
維特比解碼器198和200也分別產生山本質量量度244以及246，並被分別提供到微處理器242的Q4端和Q8端。在其它實施例中，山本質量量度244和246也可以用維特比解碼器198和200的外部電路來產生。正如前面所討論的那樣，山本質量量度是用一個單一位值來表示的。
循環冗餘檢驗(CRC)電路248和250分別檢驗被解碼碼元數據202和204的CRC碼。CRC電路248和250分別將CRC結果252和254提供給微處理器242的Q1端和Q2端。在其他實施例中，電路也可以被提供用來檢驗被解碼碼元數據206和208的CRC碼。CRC結果252和254每一個通常用一個一碼位值來表示。
微處理器56和242採用圖4所示二進位判定樹所描述的方法，分別對前向線路傳輸和反向線路傳輸中對數據解碼的速率進行判定。反向線路速率判定算法與前向線路速率判定算法相同，區別在於表達式中的閾值不同。算法中閾值是線路的函數，且可依照不同的環境進行修正。表1給出與圖4的十個閾值相對應的一組值。程序的輸入被統稱為「誤差量度」，並含有CRC結果Q1和Q2、山本質量量度Q4和Q8，以及誤碼率S1、S2、S4和S8，這些誤碼率與從圖2或圖3得到的微處理器輸入相對應。
參見表1，應該注意的是圖4所示的前向線路算法和反向線路算法反映的主要是對特定幀的話音數據以及調製數字命理學(modulationnumerology)的經驗研究的結果，參見共同待批的、前文提及的專利申請文獻以及美國專利號為5，103，459的專利文獻。當發送的是非話音數據(如傳真數據)時或當系統是在不同環境(如室內環境)下運行時，其它表述可以提供更好的結果。相應地，其它結果可以用於誤碼率比較，用來比較電平和常數加和值。
圖4所描述的程序對於每一幀只執行一次。對某一幀的程序開始以後，如果節點124是「真」，則微處理器執行節點126;如果是「否」，則微處理器執行節點128。在節點124處，表達式「Q1＝1和Q2＝1」表示CRC結果Q1等於1，並且CRC結果Q2等於1。在本實施例中，CRC值為一(1)和零(0)分別代表接收的數據幀的CRC為正確及不正確。在整個樹結構中，符號「」表示布爾(Boolean)算子「和」，符號「｜」表示布爾算子「或」，符號「＝」和「≤」均表示關係算子。
節點126處，表達式「S1≤S2+T1」表示誤碼率S1小於或等於誤碼率S2加上閾值T1，根據表1，T1對於前向線路和反向線路都等於1。如果節點126處的表達式是「真」，則微處理器作出輸出127處的速率為全速率的判定，並給出相應的幀速度指示;如果為「否」，則微處理器作出輸出129處的速率是半速率的判定，並給出相應的幀速率指示。
在節點128處，表達式「Q1＝1S1≤T2」表示CRC結果Q1等於1，且誤碼率S1小於或等於誤碼率T2，T2對於前向線路等於77，對於反向線路等於110。結果節點128處的表達式是「真」，則微處理器判定輸出131處是全速率，並提供一相應的幀速率;如果是「否」，則微處理執行節點130。
在節點130處，表達式「Q2＝1S2≤T3」表示CRC結果等於1，且誤碼率S2小於或等於T3的誤碼率。如果在節點130處的表達式是「真」，則微處理器執行節點132;如果是「否」，則微處理器執行節點134。
在節點132處，表達式「Q8＝1(Q4＝0｜S8≤S4」表示山本質量量度Q8等於1，並且表示山本質量量度Q4等於零或者誤碼率S8小於或等於誤碼率S4的表達式是「真」。再有在本實施例中，山本質量量度值為一(1)和零(0)分別標誌由維特比解碼器進行碼元數據正確解碼的機率較高或較低。
如果節點132處的表達或是「真」，則微處理器執行節點136;如果是「否」，則微處理器執行節點138。在節點136處，表達式「S2≤S8+T4」表示誤碼率S2小於或等於誤碼率S8加T4。如果節點136處的表達式是「真」，則微處理器對輸出131處的半速率作出判定，並提供相應的幀速率指示;如果是「否」，則微處理器判定輸出133處為八分之一速率，並提供相應的幀速率指示。
在節點138處，表達式「Q4＝1」表示山本質量量度Q4等於一。如果節點138處的表達式是「真」，則微處理器執行節點140;如果是「否」，則微處理器對輸出135處的半速率作出判定，並提供一相應的幀速率指示。在節點140處，表達式「S2≤S4+T5」表示誤碼率S2小於或等於誤碼率S4加上T5。如果節點140處的表達式是「真」，則微處理器對輸出137處的半速率作出判定，且提供一相應的幀速率指示;如果是「否」，則微處理器判定輸出139處是四分之一速率，並提供一相應的幀速率指示。
在節點134處，表達式「Q4＝1Q8＝1」表示山本質量量度Q4等於1，且山本質量量度Q8等於一。如果節點134處的表達式是「真」，則微處理器執行節點142;如果是「否」，則微處理器執行節點144。在節點142處，表達式「S8＜S4S8≤T6」表示誤碼率S8小於誤碼率S4，且誤碼率S8小於或等於誤碼率T6。如果節點142處的表達式是「真」，則微處理器判定輸出141處為八分之一速率，且提供一相應的幀速率指示;如果是「否」，則微處理器執行節點146。在節點146處，表達式「S4＜S8S4≤T4」表示誤碼率小於誤碼率S8，且誤碼率S4小於或等於誤碼率T7。如果節點146處的表達式是「真」，則微處理器判定輸出143處為四分之一速率，並提供一相應的幀速率指示;如果是「否」，則微處理器不能判定速率，並在輸出145處給出一「刪除指示」。因為接收機聲碼器(圖中未畫)不能對一幀進行解碼(除非微處理器對接收機聲碼器給出一速率)，所以接收機聲碼器不管當前幀的情況，響應於刪除指示在前一幀和下一幀之間插入話音數據。
在節點144處，表達式「Q4＝1S4≤T8」表示山本質量量度Q4等於一，且誤碼率S4小於或等於誤碼率T8。如果節點144處的表達式是「真」，則微處理器在輸出147處作出四分之一速率的判定，並提供一相應的幀速率指示;如果是「否」，則微處理器執行節點148，在節點148處，表達式「Q8＝1S8≤T9」表示山本質量量度Q8等於一，且誤碼率S8小於或等於誤碼率T9。如果節點148處的表達式是「真」，則微處理器在輸出149處作出八分之一速率的判定，並提供一相應的幀速率指示;如果是「否」，則微處理器執行節點150。在節點150處，表達式「S1≤T10」表示誤碼率S1小於或等於誤碼率T10。如果節點150處的表達式是「真」，則微處理器判定可能是全速率但是幀可能含有誤碼。所以，微處理器在輸出151處提供一「似全速率」幀速率指示。如果節點150處的表達式是「否」，則微處理器在輸出153處提供一刪除指示。
正如前文提到過的那樣，在幀速率低於全速率的情況下，解碼器數據可以與非話音數據一起在一9，600bps傳輸幀內被發送。儘管微處理器將對此幀是一全速率幀作出判定，但微處理器將檢查方式位(modebit)，從而判定事實上此幀是否含有全速率聲碼器數據。如果方式位指示此幀含有全速率聲碼器數據，則此指示被提供給聲碼器。然而，如果方式位指示此幀含有聲碼器數據和非話音數據的混合，或含有所有非話音數據，則對以幀的形式發送的附加位進行進一步檢查。根據這些附加位，如果有聲碼器數據的話，就指示聲碼器數據的速率。在聲碼器數據出現在這種類型的幀的情況下，微處理器向接收機聲碼器提供聲碼器數據的指示幀速率，而不是根據接收傳輸幀判定的速率。在接收傳輸幀含有所有非話音數據，並由附加位指示的情況下，微處理器向接收機聲碼器提供一刪除指示。
前文對最佳實施例的描述使本行業的技術人員能夠製造或者使用本發明。並且十分明顯，本行業的技術人員可以對這些實施例作出各種改進，且無需求助於本行業的專家就能將本發明的普遍原理用於其它實施例。所以，不應將本發明僅限於這些實施例，最大發明範圍應與本發明所公開的發明原理及新特徵一致。
權利要求
1.在一種可變速率通信系統的接收機中，一種對已經由所述通信系統的發送機進行編碼的速率進行判定、且所述接收機產生響應於所述數據的多個差錯量度的方法，其特徵在於，它包括下述步驟比較所述多個差錯量度的差錯量度；以及產生響應於所述比較步驟對已經編碼數據的速率進行判定。
2.如權利要求1所述的、對已經由所述通信系統的發送機編碼的數據速率進行判定的方法，其特徵在於，所述比較步驟包括橫越二進位判定樹的步驟，所述二進位判定樹具有多個判定節點。
3.如權利要求2所述的、對由所述通信系統發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述多個判定節點的每一判定節點具有一相應表達式，所述表達式具有一布爾值，每一所述表達式至少含有多個誤差量度的一個所述誤差量度。
4.如權利要求3所述的、對由所述通信系統的發送器已經編碼的數據速率進行判定的方法，其特徵在於，所述誤差量度是一種循環冗餘檢驗結果。
5.如權利要求4所述的、對由所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述誤差量度是一種誤碼率結果。
6.如權利要求5所述的、對由所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述誤差量度是一種山本質量量度。
7.如權利要求6所述的、對由所述通信系統的發送機已經編碼的數據速度進行判定的方法，其特徵在於所述數據已經以多個速率中的一種速率進行編碼;所述接收機以所述多個速率中的一種速率對所述數據進行解碼;以及所述接收機產生多組誤差量度，所述每一組誤差量度響應於以所述多種速率中的一種速率進行解碼的所述數據。
8.如權利要求7所述的、對所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述多組速率包含相應於以一預定速率對數據進行解碼的全速率組;相應於以所述預定值的二分之一對數據進行解碼的二分之一速率組;相應於以所述預定值的四分之一對數據進行解碼的四分之一速率組;以及相應於以所述預定值的八分之一對數據進行解碼的八分之一速率組。
9.如權利要求8所述的、對所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述全速率組包含一循環冗餘檢驗位(Q1);以及誤碼率位(S1)。
10.如權利要求10所述的、對所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述二分之一速率組包含一循環冗餘檢驗位(Q2);以及誤碼率位(S2)。
11.如權利要求10所述的、對所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述四分之一速率組包含一山本質量量度位(Q4);以及誤碼率位(S4)。
12.如權利要求11所述的、對所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述八分之一速率包含一山本質量量度位(Q8);以及誤碼率位(S8)。
13.如權利要求12所述的、對所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述響應於多個誤差量度組的判定所述速率的所述步驟包含下述步驟如果(Q1＝1AND Q2＝1)是「真」並且(S1≤S2+T1)是「真」，或者如果(Q1＝1AND Q2＝1)是「否」並且(Q1＝1AND S1≤T2)是「真」，則產生一全速率指示;如果(Q1＝1AND Q2＝1)是「真」並且(S1≤S2+T1)是「否」，或者如果(Q1＝1AND Q2＝1)是「否」並且(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「真」，(Q8＝1AND(Q4＝0OR S8≤S4))是「真」，並且(S2≤S8+T4)是「真」，或者如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「真」，(Q8＝1AND(Q4＝0OR S8≤S4)是「否」，(Q4＝1)是「真」，並且(S2≤S4+T5)是「真」，或者如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「真」，(Q8＝1AND(Q4＝0OR S8≤S4))是「否」，並且(Q4＝1)是「否」，則產生一半速率指示;如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「真」，(Q8＝1AND(Q4＝0OR S8≤S4))是「否」，(Q4＝1)是「真」，並且(S2≤S4+T5)是「否」，或者如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「否」，(Q4＝1AND Q8＝1)是「真」，並且(S8＜S4AND S8≤T6)是「否」，並且(S4＜S8AND S4≤T7)是「真」，或者如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「否」，(Q4＝1AND Q8＝1)是「否」，並且(Q4＝1AND S4≤T8)是「真」，則產生一四分之一速率指示;以及如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「真」，(Q8＝1AND(Q4＝0OR S8≤S4))是「真」，並且(S2≤S8+T4)是「否」，或者如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「否」，(Q4＝1AND Q8＝1)是「真」，並且(S8＜S4AND S8≤T6)是「真」，或者如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「否」，(Q4＝1AND Q8＝1)是「否」，(Q4＝1AND S4≤T8)是「否」，(Q8＝1AND S8≤T9)是「真」，則產生一八分之一速率指示。
14.如權利要求13所述的、對所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述響應於多個誤差量度組的所述速率進行判定的步驟，進一步包含下述步驟如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「否」，(Q4＝1AND Q8＝1)是「真」，(S8＜S4AND S8≤T6)是「否」，並且(S4＜S8AND S4≤T7)是「否」，或者如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「否」，(Q4＝1AND Q8＝1)是「否」，(Q4＝1AND S4≤T8)是「否」，(Q8＝1AND S8≤T9)是「否」，並且(S1≤T10)是「否」，則產生一不可恢復的誤差指示。
15.如權利要求14所述的、對所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述響應於多個誤差量度組的所述速率判定的步驟，還進一步包含如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「否」，(Q4＝1AND Q8＝1)是「否」，(Q4＝1AND S4≤T8)是「否」，(Q8＝1AND S8≤T9)是「否」，並且(S1≤T10)是「真」，產生一帶位誤差的全速率指示。
16.如權利要求15所述的、對所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述預定全速度是每秒9，600位。
17.如權利要求13所述的、對所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述T1的值等於15;T2的值等於77;T3的值等於60;T4的值等於10;T5的值等於10;T6的值等於64;T7的值等於60;T8的值等於60;以及T9的值等於64。
18.如權利要求14所述的、對所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述T1的值等於15;T2的值等於77;T3的值等於60;T4的值等於10;T5的值等於10;T6的值等於64;T7的值等於60;T8的值等於60;T9的值等於64;以及T10的值等於71。
19.如權利要求15所述的、對所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述T1的值等於15;T2的值等於77;T3的值等於60;T4的值等於10;T5的值等於10;T6的值等於64;T7的值等於60;T8的值等於60;T9的值等於64;以及T10的值等於71。
20.如權利要求13所述的、對所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述T1的值等於15;T2的值等於110;T3的值等於84;T4的值等於10;T5的值等於10;T6的值等於96;T7的值等於76;T8的值等於76;以及T9的值等於96。
21.如權利要求14所述的、對所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述T1的值等於15;T2的值等於110;T3的值等於84;T4的值等於10;T5的值等於10;T6的值等於96;T7的值等於76;T8的值等於76;T9的值等於96;以及T10的值等於78。
22.如權利要求15所述的、對所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述T1的值等於15;T2的值等於110;T3的值等於84;T4的值等於10;T5的值等於10;T6的值等於96;T7的值等於76;T8的值等於76;T9的值等於96;以及T10的值等於78。
23.一種對到來數據碼元編碼的速率進行判定的方法，其特徵在於，所述以多種速率中的一種速率對到來數據碼元進行編碼包括如下步驟以多種速率中的一種速率對所述到來數據碼元進行解碼;產生多組誤差量度，每一組所述誤差量度響應於以所述多種速率中的一種速率進行解碼的到來數據;以及對響應於所述多組誤差量度的所述速率進行判定。
24.如權利要求23所述的、對到來數據碼元的速率進行判定的方法，其特徵在於，所述誤差量度是一種循環冗餘檢驗結果。
25.如權利要求24所述的、對到來數據碼元編碼的速率進行判定的方法，其特徵在於，所述誤差量度是一種誤碼率結果。
26.如權利要求25所述的、對到來數據碼元編碼的速率進行判定的方法，其特徵在於，所述誤差量度是一種山本質量量度。
27.如權利要求26所述的、對到來數據碼元編碼的速率進行判定的方法，其特徵在於，所述多組速率包括相應於以一預定速率對到來數據碼元進行解碼的全速率組;相應於以一預定速率的二分之一進行解碼的碼元的半速率組;相應於以所述預定速率的四分之一進行解碼的碼元的四分之一速率組;以及相應於以所述預定速率的八分之一進行解碼的碼元的八分之一速率組。
28.如權利要求27所述的、對到來數據碼元編碼的速率進行判定的方法，其特徵在於，所述全速率組包含一循環冗餘檢驗位(Q1);以及誤碼率位(S1)。
29.如權利要求28所述的、對到來數據碼元編碼的速率進行判定的方法，其特徵在於，所述半速率組包含一循環冗餘檢驗位(Q2);以及誤碼率位(S2)。
30.如權利要求29所述的、對到來數據碼元編碼的速率進行判定的方法，其特徵在於，所述四分之一速率組包含一山本質量量度位(Q4);以及誤碼率位(S4)。
31.如權利要求30所述的、對到來數據碼元編碼的速率進行判定的方法，其特徵在於，所述八分之一速率組包含一山本質量量度位(Q8);以及誤碼率位(S8)。
32.如權利要求31所述的、對到來數據碼元編碼的速率進行判定的方法，其特徵在於，所述對響應於多組誤差量度的所述速率進行判定的步驟包含下述步驟如果(Q1＝1AND Q2＝1)是「真」並且(S1≤S2+T1)是「真」，或者如果(Q1＝1AND Q2＝1)是「否」，並且(Q1＝1AND S1≤T2)是「真」，則產生一全速率指示;如果(Q1＝1AND Q2＝1)是「真」並且(S1≤S2+T1)是「否」，或者如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「真」，(Q8＝1AND(Q4＝0OR S8≤S4))是「真」，並且(S2≤S8+T4)是「真」，或者如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「真」，(Q8＝1AND(Q4＝0OR S8≤S4)是「否」，(Q4＝1)是「真」，並且(S2≤S4+T5)是「真」，或者如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「真」，(Q8＝1AND(Q4＝0OR S8≤S4))是「否」，並且(Q4＝1)是「否」，則產生一半速率指示;如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「真」，(Q8＝1AND(Q4＝0OR S8≤S4))是「否」，(Q4＝1)是「真」，並且(S2≤S4+T5)是「否」，或者如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「否」，(Q4＝1AND Q8＝1)是「真」，並且(S8＜S4AND S8≤T6)是「否」，並且(S4＜S8AND S4≤T7)是「真」，或者如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「否」，(Q4＝1AND Q8＝1)是「否」，並且(Q4＝1AND S4≤T8)是「真」，則產生一四分之一速率指示;以及如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「真」，(Q8＝1AND(Q4＝0OR S8≤S4))是「真」，並且(S2≤S8+T4)是「否」，或者如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「否」，(Q4＝1AND Q8＝1)是「真」，並且(S8＜S4AND S8≤T6)是「真」，或者如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「否」，(Q4＝1AND Q8＝1)是「否」，(Q4＝1AND S4≤T8)是「否」，(Q8＝1AND S8≤T9)是「真」，則產生一八分之一速率指示。
33.如權利要求32所述的、對到來數據碼元編碼的速率進行判定的方法，其特徵在於，所述對響應於所述多組誤差量度的所述速率進行判定的步驟進一步包含下述步驟如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「否」，(Q4＝1AND Q8＝1)是「真」，(S8＜S4AND S8≤T6)是「否」，並且(S4＜S8AND S4≤T7)是「否」，或者如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「否」，(Q4＝1AND Q8＝1)是「否」，(Q4＝1AND S4≤T8)是「否」，(Q8＝1AND S8≤T9)是「否」，並且(S1≤T10)是「否」，則產生一不可恢復的誤差指示。
34.如權利要求33所述的、對到來數據碼元編碼速率進行判定的方法，其特徵在於，所述對響應於所述多組誤差量度的所述速率進行判定的步驟進一步包含下述步驟如果(Q1＝1AND Q2＝1)是「否」，(Q1＝1AND S1≤T2)是「否」，(Q2＝1AND S2≤T3)是「否」，(Q4＝1AND Q8＝1)是「否」，(Q4＝1AND S4≤T8)是「否」，(Q8＝1AND S8≤T9)是「否」，並且(S1≤T10)是「真」，產生一帶位誤差指示的全速率指示。
35.如權利要求34所述的、對到來數據碼元編碼的速率進行判定的方法，其特徵在於，所述預定全速率是每秒9，600位。
36.如權利要求32所述的、對所述通信系統的發送機已經編碼的數據速度進行判定的方法，其特徵在於，所述T1的值等於15;T2的值等於77;T3的值等於60;T4的值等於10;T5的值等於10;T6的值等於64;T7的值等於60;T8的值等於60;以及T9的值等於64。
37.如權利要求33所述的、對所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述T1的值等於15;T2的值等於77;T3的值等於60;T4的值等於10;T5的值等於10;T6的值等於64;T7的值等於60;T8的值等於60;T9的值等於64;以及T10的值等於71。
38.如權利要求34所述的、對所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述T1的值等於15;T2的值等於77;T3的值等於60;T4的值等於10;T5的值等於10;T6的值等於64;T7的值等於60;T8的值等於60;T9的值等於64;以及T10的值等於71。
39.如權利要求32所述的、對所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述T1的值等於15;T2的值等於110;T3的值等於84;T4的值等於10;T5的值等於10;T6的值等於96;T7的值等於76;T8的值等於76;以及T9的值等於96。
40.如權利要求33所述的、對所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述T1的值等於15;T2的值等於110;T3的值等於84;T4的值等於10;T5的值等於10;T6的值等於96;T7的值等於76;T8的值等於76;T9的值等於96;以及T10的值等於78。
41.如權利要求34所述的、對所述通信系統的發送機已經編碼的數據速率進行判定的方法，其特徵在於，所述T1的值等於15;T2的值等於110;T3的值等於84;T4的值等於10;T5的值等於10;T6的值等於96;T7的值等於76;T8的值等於76;T9的值等於96;以及T10的值等於78。
全文摘要
一種對已經在可變速率通信系統的接收機中編碼的數據編碼速率進行判定的系統。數據是在具有固定碼元數的幀中接收的。當數據以低於全速率編碼時，多個複製碼元填滿此幀。例如，以全速率的四分之一速率進行編碼時，此幀中的每一碼元被重複四次。入碼元被提供到多個解碼路徑。每一路徑以一種可能速率對碼元進行解碼。描述被解碼元質量的誤差量度被取出並被提供到一處理器。誤差量度可以包括循環冗餘檢驗(CRC)結果、山本質量量度以及誤碼率。處理器對誤差量度進行分析，並對到來碼元作出最大可能編碼速率的判定。
文檔編號H04J13/02GK1108834SQ9410750
公開日1995年9月20日 申請日期1994年6月18日 優先權日1993年6月18日
發明者布賴恩·K·巴特勒, 羅伯託·帕多瓦尼, 伊弗雷姆·策哈維 申請人:誇爾柯姆股份有限公司