等離子體處理方法和等離子體處理裝置製造方法

2023-08-22 22:19:46

等離子體處理方法和等離子體處理裝置製造方法
【專利摘要】當對多層膜進行蝕刻時，能夠抑制弓形並進行蝕刻。使用包含HBr氣體和C4F8氣體的處理氣體，多次執行等離子體蝕刻，由此，進行從SiN層(350)到疊層膜(340)逐漸形成凹部的蝕刻，此時，在規定的時刻，向處理氣體中以規定流量比添加含硼氣體，由此，在凹部露出的SiN層的側壁上形成保護膜(352)並進行疊層膜的蝕刻。
【專利說明】等離子體處理方法和等離子體處理裝置

【技術領域】
[0001]本發明涉及使用掩模對形成在被處理基板上的多層膜進行蝕刻的等離子體處理方法和等離子體處理裝置。

【背景技術】
[0002]3D-NAND快閃記憶體等的三維疊層半導體存儲器，具備將不同種類的層交替疊層多層而形成的疊層膜(例如，參考下述專利文獻I)。該疊層膜上形成有貫通到基底膜的深的凹部(孔或溝道)，該深的凹部的形成使用等離子體蝕刻。
[0003]對這樣的多層膜進行蝕刻的等離子體處理中，對每個構成疊層膜的種類不同的層進行蝕刻，因此，疊層數越多，蝕刻次數越增大，生產率降低。因此，為了對種類不同的層進行蝕刻需要使用包含全部各種氣體的處理氣體，對疊層膜進行等離子體蝕刻，由此，在一個等離子體蝕刻中遍及不同種類的層形成貫通的凹部。如上述方式對疊層膜進行蝕刻時，在疊層膜上形成用於在疊層膜上形成凹部的開口部被圖案化而成的掩模層，將該掩模層作為掩模對疊層膜進行蝕刻。
[0004]現有技術文獻
[0005]專利文獻
[0006]專利文獻1:日本特開2009-266944號公報


【發明內容】

[0007]發明想要解決的技術問題
[0008]但是，在這樣的疊層膜上，包含利用用於對該疊層膜進行蝕刻的處理氣體容易蝕刻的層(例如，氮化矽(SiN)層)。在對具有這樣的SiN層的多層膜進行蝕刻的情況下，也能夠使用與疊層膜相同的處理氣體，但是存在隨著蝕刻從SiN層進行到疊層膜，產生形成的凹部上露出的SiN層的側面也被蝕刻的問題。
[0009]該SiN層側面的蝕刻，以開口寬度朝向SiN層的深度方向逐漸變大的方式被蝕刻。因此，從SiN層到疊層膜形成的凹部例如弓形那樣的蝕刻形狀異常。
[0010]在此，本發明鑑於上述問題而完成的，其目的在於提供一種對包含SiN層的多層膜進行等離子體蝕刻時，能夠抑制蝕刻形狀異常的等離子體處理方法等。
[0011 ] 用於解決技術課題的技術方案
[0012]為了解決上述問題，本發明的一個方面提供一種等離子體處理方法，其特徵在於:在處理室內相對地設置上部電極和下部電極，在上述下部電極上配置被處理基板，對上述下部電極施加27MHz以上60MHz以下的等離子體生成用高頻電力並且施加380kHz以上IMHz以下的偏置用高頻電力而生成處理氣體的等離子體，由此，以被圖案化的掩模層作為掩模，對形成在上述被處理基板上的多層膜進行等離子體蝕刻，上述多層膜包括:由相對介電常數不同的第一膜和第二膜交替疊層而成的疊層膜；和形成在該疊層膜上的氮化矽層，將包含由含溴氣體、含氯氣體、含碘氣體中的一種或兩種以上組成的氣體和氟碳化合物類氣體的處理氣體導入上述處理室內，執行多次等離子體蝕刻，由此，進行從上述氮化矽層到上述疊層膜逐漸形成凹部的蝕刻處理，此時，在規定的時刻以規定的流量比向上述處理氣體添加上述含硼氣體，由此，在上述凹部露出的上述氮化矽層的側壁上形成保護膜並對上述疊層膜進行蝕刻。
[0013]為了解決上述課題，根據本發明的另一方面提供一種等離子體處理裝置，其特徵在於:通過在上述處理室內生成處理氣體的等離子體，以被圖案化的掩模層作為掩模對被處理基板上形成的多層膜進行等離子體蝕刻，上述等離子體處理裝置包括:設置在上述處理室內的上部電極；下部電極，其與上述上部電極相對地設置，配置形成有上述多層膜的上述被處理基板，其中，上述多層膜包括由相對介電常數不同的第一膜和第二膜交替疊層而成的疊層膜和形成在該疊層膜上的氮化矽層；對上述下部電極施加27MHz以上60MHz以下的等離子體生成用高頻電力的第一高頻電源；對上述下部電極施加380kHz以上IMHz以下的偏置用高頻電力的第二高頻電源；和控制部，其將包含由含溴氣體、含氯氣體、含碘氣體中的一種或兩種以上組成的氣體和氟碳化合物類氣體的處理氣體導入上述處理室內，從上述第一高頻電源對上述下部電極施加等離子體生成用高頻電力，並且從上述第二高頻電源對上述下部電極施加偏置用高頻電力，從上述氮化矽層到上述疊層膜逐漸形成凹部，進行從上述氮化矽層到上述疊層膜逐漸形成凹部的蝕刻處理，上述控制部進行控制，使得在上述蝕刻處理時，在規定的時刻以規定的流量比向上述處理氣體添加上述含硼氣體，由此，在上述凹部露出的上述氮化矽層的側壁上形成保護膜並進行上述疊層膜的蝕刻。
[0014]此外，優選上述含硼氣體至少在最初的等離子體蝕刻中導入。這種情況下，可以為從最初的等離子體蝕刻到規定次數的等離子體蝕刻中導入，也可以為從最初的等離子體蝕刻到全部次數的等離子體蝕刻中導入。
[0015]此外，上述含硼氣體的流量比可以隨著上述疊層膜的蝕刻進行而逐漸減少。這種情況下，使含硼氣體的流量比減少的時刻為每規定次數的上述等離子體蝕刻。
[0016]此外，對上述下部電極施加的偏置用的高頻電力隨著上述疊層膜的蝕刻進行而增加。
[0017]這種情況下，增加對下部電極施加的偏置用高頻電力的時刻為每規定次數的上述等離子體蝕刻。
[0018]此外，上述最初的等離子體蝕刻中，上述含硼氣體的流量比設定為至少相對於HBr氣體為10%以上40%以下的範圍。
[0019]上述含硼氣體例如為三氟化硼、三氯化硼、氧化硼的任一者。
[0020]上述被處理基板的溫度，至少在上述多次等離子體蝕刻中調整為150°C?200°C。此外，例如，第一膜和第二膜的任一方為氧化矽膜，另一方為多晶矽膜。
[0021]發明效果
[0022]根據本發明，在對疊層膜進行蝕刻的處理氣體中添加保護氮化矽層(SiN層)的側壁的含硼氣體，進行等離子體蝕刻，由此，能夠抑制SiN層的弓形等的蝕刻形狀異常，也能夠進行疊層膜的深度方向的蝕刻。

【專利附圖】

【附圖說明】
[0023]圖1為概念性地表示能夠經過利用本發明的實施方式的等離子體處理方法進行的多層膜的蝕刻處理工序製造的三維疊層半導體存儲器的結構的圖。
[0024]圖2A為圖1所示的A-A截面圖。
[0025]圖2B為圖1所示的B-B截面圖。
[0026]圖3為表示能夠執行本實施方式的蝕刻處理的等離子體處理裝置的結構例的縱截面圖。
[0027]圖4為用於說明本實施方式的多層膜的膜結構的截面圖。
[0028]圖5A為概念性地表示圖4所示的包含SiN層的多層膜蝕刻時，產生蝕刻形狀異常(弓形)的情況下的截面圖。
[0029]圖5B為將圖5A的凹部的一部分P擴大而得到的截面圖。
[0030]圖6為表示添加氣體的種類和蝕刻形狀的關係的圖。
[0031]圖7A為概念性地表示圖4所示的包含SiN層的多層膜蝕刻時，蝕刻形狀異常(弓形)受到抑制的情況下的截面圖。
[0032]圖7B為將圖7A的凹部的一部分Q擴大而得到的截面圖。
[0033]圖8A為本實施方式的蝕刻處理的工序圖，為用於說明本實施方式的蝕刻處理前的多層膜的截面圖。
[0034]圖8B為圖8A後續的工序圖，為用於說明第一主蝕刻後的狀態的截面圖。
[0035]圖8C為圖8B後續的工序圖，為用於說明第二主蝕刻後的狀態的截面圖。
[0036]圖8D為圖8C後續的工序圖，為用於說明第三主蝕刻後的狀態的截面圖。
[0037]圖8E為圖8D後續的工序圖，為用於說明第四主蝕刻後的狀態的截面圖。
[0038]圖8F為圖8E後續的工序圖，為用於說明過蝕刻後的狀態的截面圖。
[0039]圖9為表示本實施方式的蝕刻處理概略的流程圖。
[0040]圖10為表示使用不添加BCl3氣體的處理氣體進行了蝕刻處理的比較例的實驗結果的圖，圖示凹部截面的掃描型電子顯微鏡照片。
[0041]圖11為使用添加BCl3氣體的處理氣體進行了蝕刻處理的本實施方式的實驗結果的圖，圖示凹部截面掃描型電子顯微鏡照片。

【具體實施方式】
[0042]以下，參照附圖，對本發明適當的實施方式詳細說明。此外，本說明書和附圖中，具有實質上相同結構功能的構成要素，標註相同的附圖標記，省略重複說明。
[0043](三維疊層半導體存儲器的結構)
[0044]首先，參照附圖，對能夠經過由本發明的一實施方式的等離子體處理方法進行的工序製造的三維疊層半導體存儲器的具體結構例進行說明。在此，作為三維疊層半導體存儲器的一例，能夠列舉3D-NAND快閃記憶體。圖1為概念性地表示3D-NAND快閃記憶體的結構的立體圖。圖2A為圖1所示的3D-NAND快閃記憶體的A-A截面圖。圖2B為圖1所示的3D-NAND快閃記憶體的B-B截面圖。
[0045]圖1所示的NAND快閃記憶體，例如由分別消去的一個單元的多個模塊構成。圖1中示例了二個模塊BK1、BK2。源極擴散層DL形成在半導體基板內，例如所有的模塊共用地設置一個。源極擴散層DL通過接觸塞PS與源極線SL連接。源極擴散層DL上例如形成有具有相對介電常數不同的第一膜和第二膜交替疊層而成的疊層膜的多層膜。此外，圖1中，為了圖示方便，多層膜為6層結構，例如，也可以為36層、128層等的數十層?超過百層的多層膜，也可以為其以上。
[0046]如圖1所示，除去最上層之外殘留的5層膜，在各模塊BK1、BK2內分別形成板狀，在其X方向的端部各個膜上為了取得接觸而形成為臺階形狀。由此，多層膜為大致金字塔狀。最下層成為源極線側選擇柵極線SGS，除去最上層和最下層之外留下的四個膜成為4個字線WL。
[0047]最上層，由在X方向上延伸的線狀的多根導電線構成。I個模塊BKl內，例如配置6根導電線。最上層的例如6根導電線，成為6個位線側選擇柵極線SGD。
[0048]用於構成NAND單元的多個活性層AC，以穿透多個膜達到源極擴散層DL的方式在Z方向(相對於半導體基板的表面的鉛垂方向)上形成為柱狀。
[0049]多個活性層AC的上端與在Y方向上延伸的多個位線BL連接。此外，源極線側選擇柵極線SGS通過接觸塞(contact plug)PSG與在X方向上延伸的引出線SGSl連接,字線WL分別通過接觸塞PWl?PW4與在X方向上延伸的引出線Wl?W4連接。
[0050]並且，位線側選擇柵極線S⑶，分別通過接觸塞PSD與在X方向上延伸的引出線S⑶I連接。多個位線BL和引出線SGS1、引出線Wl?W4例如由金屬構成。
[0051]如圖2A所示，上述源極線側選擇柵極線SGS和字線WLl?WL4通過接觸塞PSG、接觸塞PWl?PW4，從在X方向上延伸的引出線SGSl、引出線Wl?W4與構成未圖示的驅動器的電晶體連接。
[0052]如圖2B所示，上述多個活性層AC，以穿透多個膜S⑶、WL4、WL3、WL2、WL1、SGS達到源極擴散層DL的方式,在Z方向(相對於半導體基板的表面的鉛垂方向)上形成為柱狀。
[0053]為了形成這些多個活性層AC，需要在由多個膜SGS、WL1?WL4、S⑶等構成的疊層膜上形成深孔(深洞)。該深孔，通過在疊層膜上形成圖案化後的掩模層，將其作為掩模，進行等離子體蝕刻而形成。本實施方式的等離子體處理方法，在這樣的多層膜上通過等離子體蝕刻形成深孔時，對該處理條件(氣體種類、氣體流量比、高頻電力等)進行研究，能夠改善深孔的蝕刻形狀。
[0054](等離子體處理裝置的整體結構)
[0055]接著，參照附圖，對能夠實施本實施方式的等離子體處理方法的等離子體處理裝置的結構例進行說明。在此，列舉作為具備相互相對平行配置的上部電極和下部電極的平行平板型(電容耦合型)的等離子體蝕刻裝置構成的等離子體處理裝置為例。圖3為表示本實施方式的等離子體處理裝置100的概略構成的縱截面圖。
[0056]如圖3所示，等離子體處理裝置100，例如具有表面進行了鋁陽極化處理(陽極氧化處理)的鋁構成的圓筒形的處理室(腔室)110。處理室110的殼體接地。
[0057]處理室110內，設置有載置作為被處理基板的半導體晶片(以下，稱為「晶片」)W的載置臺112。載置臺112例如由鋁構成，通過絕緣性的筒狀保持部114被支承在從處理室110的底在鉛垂方向上延伸的筒狀支承部116上。載置臺112的上表面的靜電卡盤140的周邊部上，為了提高蝕刻的面內均勻性，例如配置由矽構成的聚焦環118。
[0058]處理室110的側壁和筒狀支承部116之間形有成排氣路徑120。排氣路徑120上安裝環狀的擋板122。排氣路徑120的底部設置有排氣口 124，該排氣口 124通過排氣管126與排氣部128連接。排氣部128具有未圖示的真空泵，將處理室110內的處理空間減壓到規定的真空度。處理室110的側壁上安裝有開閉晶片W的搬入搬出口的搬送用的門閥130。
[0059]載置臺112上分別通過匹配器133和匹配器134與等離子體生成用的第一高頻電源131和等離子體中的離子引入用(偏置用)的第二高頻電源132電連接。
[0060]第一高頻電源131向載置臺112施加適合用於在處理室110內產生等離子體用的頻率、例如27MHz?60MHz的第一高頻電力。第二高頻電源132向載置臺112施加適合用於向載置臺112上的晶片W引入等離子體中的離子的低的頻率、例如380kHz?IMHz的第二高頻電力。如此，載置臺112作為下部電極起作用。處理室110的頂部設置有後述的噴淋頭138作為接地電位的上部電極。由此,來自第一高頻電源131的高頻電力電容性地施加在載置臺112和噴淋頭138之間。
[0061]載置臺112的上表面設置有用於利用靜電吸附保持晶片W的靜電卡盤140。靜電卡盤140在一對膜之間夾著由導電膜構成的電極140a。電極140a上通過開關143與直流電壓源142電連接。靜電卡盤140利用來自直流電壓源142的電壓，用庫侖力將晶片W吸附保持在靜電卡盤上。該靜電卡盤140的上表面和晶片W的背面之間，被通過氣體供給管路154供給來自傳熱氣體供給部152的He氣體等的傳熱氣體。
[0062]處理室110的頂部的噴淋頭138具有:具有多個氣體通氣孔156a的電極板156 ；和以該電極板156可裝卸的方式對該電極板156進行支承的電極支承體158。在電極支承體158的內部設置有緩衝室160，該緩衝室160的氣體導入口 160a通過氣體供給配管164與處理氣體供給部162連接。由此，來自處理氣體供給部162的處理氣體，通過氣體供給配管164從氣體導入口 160a導入緩衝室160並在其中擴散，從多個氣體通氣孔156a噴出到處理室110內。
[0063]在處理室110的周圍配置有環狀或者同心狀地延伸的磁鐵170。磁鐵170由排列設置的上部磁鐵172和下部磁鐵174構成。該磁鐵170以通過磁力將等離子體封閉在形成於處理室110內的載置臺112和噴淋頭138之間的等離子體生成空間的方式起作用。
[0064]載置臺112的內部設置有冷卻機構。該冷卻機構例如構成為，對設置在載置臺112內的製冷劑管182通過配管186、188循環供給來自冷卻單元184的規定溫度的製冷劑(例如冷卻水)。此外，在靜電卡盤140的下側設置有加熱器190。在加熱器190上施加來自交流電源192的所期望的交流電壓。根據這樣的結構，通過由冷卻單元184進行的冷卻和由加熱器190進行的加熱能夠將晶片W調整到期望的溫度。此外，這些溫度控制，基於來自控制部200的指令進行。
[0065]控制部200控制設置在等離子體處理裝置100上的各部分，例如上述排氣部128、交流電源144、直流電壓源142、靜電卡盤用的開關143、第一高頻電源131、第二高頻電源132、匹配器133、134、傳熱氣體供給部152、處理氣體供給部162和冷卻單元184等。控制部200與未圖示的主計算機連接。
[0066]控制部200與用於操作人員進行管理而進行命令的輸入操作等的鍵盤、將工作狀況可視化顯示的顯示器等構成的操作部210連接。此外，控制部200與存儲用於執行晶片W的蝕刻處理等的程序、為了執行程序的必要的處理條件(方法)等的存儲部220連接。
[0067]該處理條件是將控制各部分的控制參數、設定參數等的多個參數值而得到的。處理條件例如具有處理氣體的流量比、處理室的壓力、高頻電力等的參數值。如後述的本實施方式的等離子體處理，進行多次蝕刻(例如各主蝕刻、過蝕刻等)的情況下，可以分別存儲關於各蝕刻的處理條件。
[0068]此外，這些程序或處理條件可以存儲在硬碟或者半導體存儲器中，也可以以收納在CD-ROM、DVD等的可移動性的計算機能夠讀取的存儲介質中的狀態安裝在存儲部220的規定位置。此外，控制部200的功能，可以通過使用軟體進行動作來實現，另外，也可以使用硬體進行動作來實現，並且，也可以使用軟體和硬體的兩者一起來實現。
[0069](等離子體處理裝置的動作)
[0070]接著，對這樣結構的等離子體處理裝置100的動作進行說明。等離子體處理裝置100，在對晶片W進行等離子體蝕刻處理時，首先，打開門閥130，將保持在搬送臂上的晶片W搬入處理室110內。晶片W，由未圖示的升降銷保持，升降銷下降，由此，載置在靜電卡盤140上。搬入晶片W後，關閉門閥130，從處理氣體供給部162將處理氣體以規定的流量和流量比導入處理室110內，利用排氣部128將處理室110內的壓力減壓到設定值。
[0071]接著，從第一高頻電源131將等離子體生成用的規定的功率的高頻電力供給到載置臺112，並且從第二高頻電源132將偏置用的規定的功率的高頻電力重疊供給到載置臺112。此外，從直流電壓源142將電壓施加到靜電卡盤140的電極140a上，將晶片W固定在靜電卡盤140上,從傳熱氣體供給部152向靜電卡盤140的上表面和晶片W的背面之間供給He氣體作為傳熱氣體。
[0072]在該狀態下，從噴淋頭138導入處理氣體時，利用來自第一高頻電源131的高頻電力使處理氣體等離子體化。這樣一來，在上部電極(噴淋頭138)和下部電極(載置臺112)之間的等離子體生成空間產生等離子體，利用該等離子體將形成在晶片W的表面的多層膜等蝕刻。另外，能夠利用來自第二高頻電源132的高頻電力，向晶片W引入等離子體中的離子。
[0073]當蝕刻完成時，晶片W被升降銷舉起而從載置臺112脫離，門閥130打開。由升降銷保持的晶片W被從門閥130插入的未圖示的搬送臂搬出。而且，下一個晶片W由搬送臂搬入處理室110內，進行該晶片W的蝕刻。反覆這樣的處理，由此，多個晶片W被連續處理。
[0074](被蝕刻膜)
[0075]接著，參照附圖對利用本實施方式的等離子體處理進行蝕刻的被蝕刻膜的膜結構進行說明。在此，作為被蝕刻膜，列舉形成在晶片W的表面的多層膜為例。通過等離子體處理對該多層膜進行蝕刻，在多層膜上形成多個深的凹部(洞或者溝道)。圖4為表示作為被蝕刻膜的多層膜的膜結構的截面圖。
[0076]圖4所示的膜結構，具有形成在基底膜310上的多層膜320和形成在該多層膜上的掩模層330。在此的多層膜320具有由不同的2種膜(第一膜342和第二膜344)交替疊層多個而成的疊層膜340。該疊層膜340的疊層數例如為36層。疊層膜340的疊層數不限於此，可以為數十層以上，也可以為超過百層的疊層膜340。
[0077]第一膜342和第二膜344為相對介電常數不同的膜。作為相對介電常數不同的膜，本實施方式列舉第一膜342為氧化矽膜(S12膜)和第二膜344為多晶矽膜(雜質摻雜)的情況為例。
[0078]此外，構成第一膜342和第二膜344的膜的種類不限於上述的情況。例如，可以使構成第一膜342和第二膜344的膜與上述的情況相反。即，使第二膜344為氧化矽膜，使第一膜342多晶矽膜(雜質摻雜)。
[0079]另外，構成第一膜342和第二膜344的膜的種類的組合也不限於氧化矽膜(S12膜)和多晶矽膜(雜質摻雜)的組合，也可以為另外的種類的膜的組合。例如，多晶矽膜因雜質摻雜的有無能夠使得相對介電常數不同，因此也可以使第一膜342和第二膜344的組合為多晶娃膜(無摻雜)和多晶娃膜(雜質摻雜)的組合。作為雜質摻雜，例如可以摻雜砸等。
[0080]另外，作為第一膜342和第二膜344的膜的種類的組合，可以為氧化矽膜如02膜)和矽氮化膜(SiN膜)的組合，也可以為氧化矽膜(3102膜)和多晶矽膜(無摻雜)的組合。
[0081]掩模層330由用於在多層膜320上形成多個凹部的多個開口被圖案化而成的光致抗蝕劑層構成。作為該掩模層330的材料，可以列舉有機膜、無定形碳膜。掩模層330可以為i射線(波長365nm)的光致抗蝕劑層。
[0082]但是，在這樣的多層膜320中，可以疊層膜340上形成其它膜。在此，列舉在疊層膜340上作為掩模層330的基底膜形成例如SiN(氮化矽層)的情況為例。例如，在這樣的多層膜320上形成掩模層330時，在進行通過化學作用和機械作用將掩模層330的表面平坦化的研磨加工(CMP:Chemical Mechanical Polishing)工序的情況下,在此的SiN層作為該研磨加工工序的停止層形成在疊層膜340上。
[0083]如上述方式在該疊層340上具有SiN層350等的膜的多層膜320中，開始進行等離子體蝕刻處理時，首先，先對在掩模層330的開口部露出的SiN層350進行蝕刻，接著，通過將其下側的疊層膜340蝕刻，形成貫通這些SiN層350和疊層膜340的凹部。
[0084]但是，在該情況下，隨著疊層膜340的深度方向上的蝕刻的進行，SiN層350不僅在其深度方向上而且在凹部的寬度方向上也被蝕刻。即，在凹部露出的SiN層的側壁的寬度逐漸逐漸在深度方向上擴展，SiN層350及其下側的疊層膜340中產生弓形那樣的蝕刻形狀異常。
[0085]在此，參照附圖，進一步詳細說明對在疊層膜340上具有SiN層350的多層膜320進行蝕刻時的蝕刻形狀。圖5A為概念性表示對圖4所示的具有SiN層的多層膜進行了蝕刻時，產生蝕刻形狀異常(弓形)的情況的截面圖，圖5B為將凹部的一部分P擴大而得到的圖。圖7A為概念性表示對圖4所示的包含SiN層的多層膜進行了蝕刻時，蝕刻形狀異常(弓形)受到抑制的情況的截面圖，圖7B為將凹部的一部分Q擴大而得到的圖。
[0086]在對圖4所示的由2種第一膜342和第二膜344交替疊層而成的多層膜320進行蝕刻的情況下，使用混合有用於對各種的膜342、344分別進行蝕刻的氣體的處理氣體。例如，在第一膜342為氧化矽膜、第二膜344為多晶矽膜(雜質摻雜)的情況下，使用包括用於對第一膜342的氧化矽膜進行蝕刻的氣體的氟碳類氣體(例如C4F8氣體)和用於對第二膜344的多晶矽膜(雜質摻雜)進行蝕刻的氣體的含溴氣體(例如HBr氣體)的混合氣體作為處理氣體。
[0087]通過用於對構成這些疊層膜340的各膜342、344進行蝕刻的處理氣體，也能夠將SiN層350蝕刻。因此，最初，掩模層330的開口部露出的SiN層350在深度方向上被蝕刻，其後，疊層膜340在深度方向上被蝕刻。
[0088]但是，構成疊層膜340的氧化矽膜，與多晶矽膜(雜質摻雜)相比，SiN層350不僅在深度方向上而且在其寬度方向上也容易被蝕刻，因此，隨著深度方向的蝕刻進行，SiN層350的側壁也逐漸逐漸被蝕刻，如圖5B所示，會產生SiN層350的上表面的開口寬度Wl比下表面的開口寬度W2小的現象。此外，SiN層350為最上層，因此，在暴露於等離子體的暴露時間相對於疊層膜340相對長。因此，SiN層350和其下側的疊層膜340中產生弓形狀的形狀異常。
[0089]在此，本
【發明者】進行了各種各樣的實驗，可知添加與用於對疊層膜340進行蝕刻的處理氣體不同種類的氣體進行等離子體蝕刻，能夠抑制弓形。但是，即使能夠抑制弓形，也抑制對多層膜的深度方向的蝕刻，存在無法形成所期望的深度的凹部的問題。
[0090]因此，作為添加氣體，優選添加不會抑制多層膜320的深度方向上的蝕刻，能夠抑制弓形的氣體。從這樣的觀點出發，進行添加多種氣體對多層膜320進行蝕刻的實驗後，可知BCl3氣體最有效果。
[0091]在此，參照附圖進行說明改變向處理氣體中添加氣體的種類，對多層膜320進行了蝕刻實驗的結果。圖6為表示添加氣體的種類和蝕刻形狀的關係的圖。在此，作為蝕刻形狀的指標P使用深度D/弓形比B。在此的弓形比B，為從作為SiN層350的下表面的開口寬度⑶值(Critical Dimens1ns)減去作為上表面的開口寬度⑶值而得到的值。因此，在弓形比B為零時，不會產生弓形，弓形比B越接近零，越抑制弓形形狀。深度D越大，越不會抑制在深度方向的蝕刻。
[0092]如上所述，作為添加氣體優選，不會抑制在深度方向的蝕刻而能夠抑制弓形，因此，蝕刻形狀的指標P越大，考慮為優選氣體。
[0093]從這樣的觀點出發，觀察圖6所示的實驗結果，在使用CO2氣體、CO氣體、CHF3氣體、CH4氣體、SiCl4氣體作為添加氣體的情況下，蝕刻形狀的指標P與沒有添加氣體的情況基本相同的100程度，幾乎沒有變化，Cl2比其稍小。與此相對，在使用CH2F2氣體、BCl3氣體作為添加氣體的情況下，與其它氣體相比，蝕刻形狀的指標P增大。特別是BCl3氣體的指標P，與其它的CO2氣體、CO氣體等相比，顯著增大大約2.5倍左右。
[0094]根據該實驗結果，在疊層膜340和掩模層330之間具有SiN層350的多層膜320的蝕刻中，向用於對疊層膜340進行蝕刻的處理氣體(例如C4F8氣體、HBr氣體等)添加BCl3氣體作為SiN層350的保護膜形成用的添加氣體，能夠抑制弓形並且進行多層膜的深度方向上的蝕刻的效果非常高。
[0095]如上所述，在向處理氣體(例如C4F8氣體、HBr氣體等)添加BCl3的情況下，如圖7A所示，不會對SiN層350的側壁進行蝕刻，進行在深度方向上的蝕刻。因此，如圖7B所示，SiN層350的上表面的開口寬度Wl和下表面的開口寬度W2幾乎相同，弓形受到抑制。這是因為，通過添加BCl3,隨著疊層膜340的蝕刻進行，如圖7B所示，在SiN層350的側壁形成保護膜(在此，為氮化硼(BN)) 352，由該保護膜352，能夠抑制對SiN層350的側壁方向上的蝕刻。此外，作為這樣的SiN層350的保護膜形成用的添加氣體，除了 BCl3氣體以外，還能夠使用含有硼的氣體。作為三氯化硼氣體(BCl3氣體)以外的含硼氣體可以列舉三氟化硼氣體(BF3氣體)、氧化硼氣體(B2O3氣體)等。
[0096]本實施方式的等離子體蝕刻處理，在如上述方式構成多層膜320的疊層膜340上形成SiN層350這樣的掩模基底膜的情況下，向對疊層膜340進行蝕刻的處理氣體添加SiN層350的保護膜形成用的添加氣體的BCl3氣體，由此，能夠抑制弓形這樣的蝕刻形狀異常，形成良好的蝕刻形狀。
[0097](多層膜的蝕刻處理)
[0098]接著，參照附圖，對本實施方式的等離子體蝕刻處理進行說明。在此，列舉為了在圖1表示的多層膜上形成多個活性層AC而形成貫通多層膜的深孔的等離子體蝕刻處理為例。在此，多層膜如圖8A所示，形成基底膜310 (蝕刻停止膜)、由第一膜342和第二膜344交替疊層而成的疊層膜340、形成在該疊層膜340上的SiN層350、和形成在該SiN層350上、開口部被圖案化的掩模層330。
[0099]本實施方式的等離子體蝕刻處理中，執行多次蝕刻，由此在如圖8A所示的多層膜320上形成所期望的圖案的深孔。在此，列舉執行主要在深度方向上進行挖孔的4個主蝕刻工序MEl?ME4、和用於在其後抑制在深度方向上的蝕刻使得不穿透基底膜並且擴大孔的底部的底部CD值使其底部的形狀一致的過蝕刻工序OE的情況為例。圖8A?圖8F為關於本實施方式的多層膜的等離子體蝕刻處理的各工序圖。圖SB?圖SE表示主蝕刻工序MEl?ME4，圖8F表示過蝕刻工序0E。在這些各工序圖中，省略當添加有BCl3氣體時形成在SiN膜的側壁上的保護膜的圖示。
[0100]在此，列舉執行4次主蝕刻工序的情況為例，但是不限於此，也可以為2次?3次，也可以執行5次以上。形成在疊層膜上的孔的深度越深，也可以增加該主蝕刻工序的次數。
[0101]主蝕刻工序MEl?ME4中所使用的處理氣體是在用於對第一膜342和第二膜344進行蝕刻的氣體的HBr氣體和C4F8氣體中再添加SiN層350的保護膜形成用的添加氣體的BCl3氣體的氣體。此外，處理氣體可以含有Ar氣體。C4F8氣體為對作為第一膜342的氧化矽膜進行蝕刻的處理氣體。HBr氣體為用於對作為第二膜344的多晶矽膜(雜質摻雜)進行蝕刻的處理氣體。處理氣體的流量比例如HBr/C4F8/BCl3/Ar =496sccm/41sccm/50sccm/100sccmo
[0102]在使用上述等離子體處理氣體100執行蝕刻處理的情況下的其它的處理條件，例如如下所述。即，處理室110內的壓力為50mTorr(6.6661Pa)，對第一高頻電源131施加的第一高頻電力為2000W(283.lW/cm2)，對第二高頻電源132施加的第二高頻電力4000ff(566.2W/cm2)，磁鐵 I7O 的磁力為 454Gauss。
[0103]這樣的主蝕刻ME中，如圖8B?圖8E所示，以主蝕刻工序MEl — ME2 — ME3 — ME4的順序階段性地對多層膜320 (SiN層350和疊層膜340)進行蝕刻。此時，向處理氣體中添加BCl3氣體作為添加氣體，如上所述，在凹部(孔)露出的SiN膜350的側壁上形成圖7B所示的保護膜352，因此能夠抑制弓形並且進行在深度方向上的蝕刻。由此，疊層膜340上能夠形成沒有弓形的良好形狀的多個深孔。
[0104](添加氣體BCl3氣體的流量比)
[0105]考察BCl3氣體的流量比的最佳值。在此，進行如下實驗:將HBr氣體的流量比固定在500sccm,使BCl3氣體的流量以50sccm、75sccm、100sccm、200sccm變化，執行蝕刻處理。可知，50sCCm(相對於HBr氣體為10%的流量比)中，弓形形狀抑制能力小。另外，200sccm (相對於HBr氣體為40 %的流量比)中，孔底部的蝕刻速度降低，底部的⑶值過小。因此，最初的主蝕刻工序MEl中，優選至少相對於HBr氣體為10 %以上40 %以下的範圍的流量比。
[0106]此外，各主蝕刻工序中的BCl3氣體的流量比可以一定，也可以最初至少多，其後逐漸逐漸減少。例如，主蝕刻工序MEl?ME4的BCl3氣體的流量比分別為75sccm、50sccm、25sccm、0sccm。由此，能夠調整形成在SiN層350的側壁上的保護膜352的厚度。S卩，主蝕刻工序的次數增加，孔越來越深，通過減少BCl3的流量，能夠進行調整，使得保護膜不增厚，所以，使在深度方向上的蝕刻易於進行。
[0107](處理氣體C4F8氣體的流量比)
[0108]主蝕刻工序MEl?ME4的C4F8氣體的流量比也可以最初至少稍多，逐漸減少。例如，主蝕刻工序MEl?ME4的C4F8的流量比分別為44sccm、40sccm、36sccm、32sccm。
[0109]該主蝕刻ME的處理氣體中所包含的C4F8氣體含有碳。當碳較多時，碳堆積在形成於疊層膜340的孔的壁面上，成為引起進行蝕刻工序的次數越多，蝕刻越難的狀態的原因。因此，孔變細，特別是孔的底部孔變窄，底部CD值比規定值小。在這方面，如上所述，隨著主蝕刻次數進行，減少C4F8氣體的流量，由此能夠逐漸減少碳的堆積量。由此，能夠確保底部CD值。該底部CD值，可以測定疊層膜340的最下層的底部CD值，也可以測定從疊層膜340的最上層數層上層的底部⑶值。
[0110]本實施方式中，作為用於對第二膜344的多晶矽膜(雜質摻雜)進行蝕刻的處理氣體，使用作為含溴氣體的HBr氣體的情況進行說明，但是，不限於此，也可以使用HBr氣體以外的含溴氣體。並且，代替上述含溴氣體，例如，可以使用選自含氯氣體、含碘氣體的至少任一者的氣體。
[0111]本實施方式，對作為用於對作為第一膜342的氧化矽膜進行蝕刻的處理氣體，使用作為氟碳化合物類氣體(CF類氣體)的C4F8氣體的情況進行了說明，但是不限於此，也可以使用C4F8以外的氟碳化合物類氣體(CF類氣體)。
[0112]主蝕刻工序MEl?ME4的處理氣體中還可以加入SF6氣體(六氟化硫)或COS氣體(硫化羰基)。在主蝕刻工序MEl?ME4中添加SF6氣體或者COS氣體，由此，硫化物的堆積物特別是相對於作為第二膜344的多晶矽膜(雜質摻雜)形成保護膜，相對於作為第一膜342的氧化娃膜,僅多晶娃膜被蝕刻,能夠抑制在形成在疊層膜340上的孔產生凹凸。
[0113]SF6氣體的添加量(氣體流量)優選為20?lOOsccm。COS氣體的添加量(氣體流量)也同樣優選為20?lOOsccm。此外，主蝕刻工序MEl?ME4的SF6氣體或者COS氣體的流量比可以逐漸增加。例如，主蝕刻工序MEl?ME4的SF6氣體流量比分別為Osccm、25sccm、50sccm、10sccm0
[0114]另外，本實施方式的主蝕刻工序MEl?ME4的第二高頻電力，可以逐漸增大。在該情況下，第二高頻電力的調整可以在按每個主蝕刻工序變換一次，可以多次變換。例如，主蝕刻工序ME1、ME2的第二高頻電力為3000W，主蝕刻工序ME3、ME4的第二高頻電力為4000W。由此，進行蝕刻，孔的深度變得越深，越增強等離子體中的離子引入，能夠促進深度方向上的蝕刻進行。
[0115]另外，多次主蝕刻MEl?ME4、過蝕刻OE中，形成有多層膜的晶片W的溫度設定得高，另一方面，能夠抑制掩模層330的厚度的減少。例如調整載置臺112的溫度，使得晶片W的溫度至少為150°C?200°C。
[0116]如上述方式,主蝕刻工序MEl?ME4結束時，執行過蝕刻工序0E。過蝕刻工序OE能夠以不穿透基底膜的方式抑制在深度方向的蝕刻並且擴大孔的底部的底部CD值。因此，第一高頻電力/第二高頻電力降低功率至1500/1000W(212.3/141.5W/cm2)，使得能夠儘可能不削掉基底膜。因此，過蝕刻工序OE的處理氣體，可以減少HBr氣體的流量，或將C4F8氣體變更為沉積類氣體CH4。
[0117]此外，過蝕刻工序OE中的第一、第二高頻電源131、132的功率可以比主蝕刻工序ME低。這是因為過蝕刻工序OE為增大孔的底部的底部CD值的工序，需要執行等方向蝕刻，因此，將作為偏置用高頻電力的第二高頻電力從4500W下降到1000W。此外，基底膜的保護用也需要將第二高頻電力降低到1000W。此外，過蝕刻工序OE為擴大底部CD值的工序，可以供給在橫方向上容易蝕刻的蝕刻氣體的NF3氣體和CH4氣體。
[0118]過蝕刻工序OE中第二高頻電力進行脈衝調製，脈衝地狀施加。由此，能夠增大底部CD值。
[0119]以下，對該點進行詳細說明。使得高頻電力為連續波形，持續打入正離子時，在孔的底部被充填正電荷。在該狀態下，向孔打入正離子，充填到孔的底部的正電荷和離子反作用，難以將離子打入孔的底部，難以進行孔的底部的蝕刻。
[0120]該點，通過以聞速進行偏置用的聞頻電力變調，以脈衝狀施加，由此，在施加聞頻電力期間，充填到孔的底部的正電荷，在不施加高頻電力間，從孔的底部釋放。由此，脈衝狀地施加高頻電力，能夠減少滯留在孔的底部的正電荷。由此，能夠抑制正電荷和離子的反作用，容易將正離子打入孔的底部。其結果，能夠促進孔底的蝕刻，增大底部CD值。
[0121]另外，本實施方式中，在過蝕刻工序OE時，利用脈衝調製將偏置用的高頻電力從連續波形變更為脈衝狀，但是不限於此，也可以從主蝕刻工序ME到過蝕刻工序OE全部的工序中對偏置用的高頻電力進行脈衝調製，脈衝狀地施加。此外，也可以從主蝕刻工序ME的中間到過蝕刻工序OE通過脈衝調製將偏置用的高頻電力脈衝狀地施加。至少在過蝕刻工序OE時，為了有效擴大底部CD值，優選進行脈衝調製脈衝狀地施加。
[0122]本實施方式中，將偏置用高頻電力的脈衝調製的佔空比設定為50%?70%的範圍，將該頻率設定為2kHz，向下部電極施加。在這種情況下，將偏置用的脈衝狀的高頻電力設定為2kHz，比連續波形的情況下能夠得到大幅度的改善。由此，從第二高頻電源31向下部電極施加的偏置用的脈衝狀的高頻電力，佔空比優選設定為50%?70%的範圍的任一個，更優選設定為20%?80%的範圍。此外，優選為0.2kHz?1kHz的脈衝調製。
[0123](等離子體處理裝置的蝕刻處理)
[0124]接著，參照附圖，說明在圖3所示的等離子體處理裝置100中執行上述多層膜的蝕刻處理時的控制部的處理。在此，對圖4A所示的形成有多層膜320的晶片W執行蝕刻處理。如上述方式，在多層膜320上在疊層膜340和掩模層330之間形成SiN層350，因此，通過向處理氣體添加SiN層350保護膜形成用的添加氣體(例如BCl3氣體)，能夠抑制蝕刻形成異常(弓形)並進行蝕刻。
[0125]上述圖8A?圖8F中說明的等離子體蝕刻處理的具體例中，對4次各主蝕刻MEl?ME4的全部添加BCl3氣體的情況進行說明，但是，列舉了添加BCl3氣體的時刻和流量比能夠控制的等離子體蝕刻處理的具體例。圖9為表示該實施方式的等離子體蝕刻處理的概略的流程圖。以下，列舉作為SiN層350的保護膜形成用的添加氣體添加BCl3氣體的情況為例進行說明。另外，在此的處理氣體根據構成疊層膜340的第一膜342、第二膜344的種類不同。上述第一膜342為氧化娃膜,第二膜344為多晶娃膜(雜質摻雜)的情況下，蝕刻氣體為上述例如HBr氣體和C4F8氣體。
[0126]圖9所示的等離子體蝕刻處理，首先，通過步驟SllO?S114，執行最初的主蝕刻，接著，通過步驟S210?220執行規定次數的第二次以後的主蝕刻，最後，在步驟S230執行過蝕刻。
[0127]圖8A所示的形成有多層膜320的晶片W，被搬入圖3所示的等離子體處理裝置100，並被載置在載置臺112上，開始本實施方式的等離子體蝕刻處理。該等離子體蝕刻處理，基於存儲在存儲器220上的上述處理條件(方法)，通過控制部200如以下方式執行。
[0128]控制部200，首先，在圖9所示的步驟SllO?S114中執行最初的主蝕刻。具體來說，在步驟SllO中判斷是否向處理氣體添加BCl3氣體。此時，判斷不向處理氣體添加BCl3氣體的情況下，在步驟S112中最初的主蝕刻，利用不對處理氣體添加BCl3氣體的處理氣體，產生等離子體，執行蝕刻。
[0129]與此相對，在步驟SllO中判斷向處理氣體添加BCl3氣體的情況下，在步驟SI 14中從最初的主蝕刻使用以規定的流量比添加有BCl3的處理氣體產生等離子體，執行蝕刻。由此，例如圖SB所示的SiN膜350和其下側的疊層膜340的一部分被蝕刻，形成規定深度的孔。該最初的主蝕刻，讀取存儲在存儲器220中的處理條件，基於該處理條件執行。
[0130]接著，在步驟S210?S220中，僅執行規定次數的第二次以後的主蝕刻。具體來說，在步驟S210中判斷是否向處理氣體添加BCl3氣體。此時，判斷不向處理氣體添加BCl3氣體的情況下，在步驟S212中第二次的主蝕刻，利用不向處理氣體添加BCl3氣體的處理氣體產生等離子體，執行蝕刻。
[0131]與此相對，在步驟S210中判斷為向處理氣體添加BCl3氣體的情況下，在步驟S214中判斷是否調整BCl3氣體的流量比。此時，判斷為調整BCl3氣體的流量比的情況下，在步驟S216中減少BCl3氣體的流量比，執行第二次的主蝕刻。與此相對，在步驟S214中判斷為不調整BCl3氣體的流量比的情況下，在步驟S218中不減少BCl3氣體的流量，執行第二次蝕刻。
[0132]在第二次以後的主蝕刻調整流量比的情況下，基於預先存儲在存儲部220的處理條件，每次反覆主蝕刻時讀取BCl3氣體的流量比，在步驟S216中執行。此外，也可以逐漸變更每個規定值，在步驟S216中執行。這種情況下的規定值，可以讀取預先在存儲部220中存儲的數據，另外，也可以監視等離子體發光等並根據蝕刻狀況改變規定值。
[0133]在第二次主蝕刻結束後，在步驟S220中判斷規定次數的主蝕刻是否結束。此時，判斷為沒有完成規定次數的主蝕刻的情況下，返回步驟S210的處理，執行下一個主蝕刻。由此，例如如圖8C?圖8E，繼續對疊層膜340進行蝕刻，孔在深度方向上推進。
[0134]在步驟S220中判斷為完成了規定次數的主蝕刻時，在步驟S230中執行過蝕刻。過蝕刻如上所述,不添加BCl3氣體。過蝕刻工序OE的處理氣體，如上所述可以改變處理氣體的流量比，也可以變換種類。例如，減少處理氣體中的HBr氣體的流量，或者將C4F8氣體變更為沉積類的氣體CH4。另外，也可以對偏置用的第二高頻電力的連續波形進行脈衝變調，開始脈衝狀地施加。此外，在過蝕刻中，讀出預先存儲在存儲部220中的過蝕刻的處理條件來執行。
[0135]這樣一來，能夠抑制在深度方向上的蝕刻，使得不露出基底膜，並且擴大孔的底部的底部CD值。根據這樣的過蝕刻，例如如圖8F所示，蝕刻進行至基底膜，在疊層膜上形成所期望的深度的孔。該過蝕刻結束後，結束一連串的蝕刻處理。
[0136]這樣一來，根據如圖9所示的等離子體蝕刻處理，從最初的主蝕刻到第二次以後的主蝕刻，能夠在規定的時刻以規定的流量比向處理氣體添加SiN層350的保護膜形成用的添加氣體(例如BCl3氣體)，由此，在凹部(在此為孔)露出的SiN層350側壁上形成保護膜，並進行疊層膜340的蝕刻。由此，根據深度方向上的蝕刻狀況，控制添加添加氣體(例如BCl3氣體)的時間，控制流量比。
[0137]例如，可以在全部的主蝕刻中添加添加氣體(例如BCl3氣體)，也可以僅在最初的主蝕刻中添加。另外,從最初的主蝕刻到期望的次數的主蝕刻都能夠添加。並且,也可以最初的主蝕刻不添加，而僅在第二次以後的主蝕刻中添加。關於添加氣體(例如BCl3氣體)的流量比，可以隨著疊層膜320的蝕刻進行逐漸減少。這種情況下，也能夠控制使添加氣體的流量比減少的時間。例如，可以在每個主蝕刻中減少流量比，也可以在每規定次數中減少流量比。
[0138](實驗結果)
[0139]接著，說明對包含SiN層的疊層膜實施本實施方式的蝕刻處理的情況的實驗結果。在此，進行比較作為SiN層的側壁保護膜形成氣體使用添加有上述BCl3氣體的處理氣體的情況下(本實施方式為蝕刻處理)和使用不添加BCl3氣體的處理氣體的情況(比較例的蝕刻處理)的實驗。該實驗中，在各個的蝕刻處理中連續進行4次主蝕刻，由此在疊層膜上形成孔。
[0140]各蝕刻處理條件如下所示。在下述處理條件中，4次主蝕刻MEl?ME4的BCl3氣體的流量比Fl?F4，在本實施方式的蝕刻處理(有BCl3氣體)情況Fl?F4 = 50sccm,在比較例的蝕刻處理(無BCl3氣體)的情況下Fl?F4 = Osccm。其它處理條件相同。
[0141][本實驗的蝕刻處理的處理條件]
[0142](最初的主蝕刻MEl)
[0143]處理室內壓力:5OmTorr
[0144]第一高頻電力的頻率/功率:60MHz/2000W
[0145]第二高頻電力的頻率/功率:400kHz/2000W
[0146]氣體:HBr/C4F8/BCl3/Ar= 496/41/Fl/100sccm
[0147]磁力:454Gauss
[0148]蝕刻時間:140秒
[0149](第二主蝕刻ME2)
[0150]處理室內壓力:5OmTorr
[0151]第一高頻電力的頻率/功率:60MHz/2000W
[0152]第二高頻電力的頻率/功率:400kHz/3000W
[0153]氣體:HBr/C4F8/BCl3/Ar= 496/37/F2/100sccm
[0154]磁力:454Gauss
[0155]蝕刻時間:180秒
[0156](第三主蝕刻ME3)
[0157]處理室內壓力:5OmTorr
[0158]第一高頻電力的頻率/功率:60MHz/2000W
[0159]第二高頻電力的頻率/功率:400kHz/4000W
[0160]氣體:HBr/C4F8/BCl3/Ar= 496/33/F3/100sccm
[0161]磁力:454Gauss
[0162]蝕刻時間:180秒
[0163](第四主蝕刻ME4)
[0164]處理室內壓力:5OmTorr
[0165]第一高頻電力的頻率/功率:60MHz/2000W
[0166]第二高頻電力的頻率/功率:400kHz/4000W
[0167]氣體:HBr/C4F8/BCl3/Ar= 496/29/F4/100sccm
[0168]磁力:454Gauss
[0169]蝕刻時間:180秒
[0170]在這樣的實驗條件下進行了各蝕刻處理的情況的實驗結果如圖10、圖11所示。通過圖10、圖11表示通過蝕刻處理形成的凹部(在此，為孔)的截面的掃描型電子顯微鏡SEM(Scanning Electron Microscope:掃描電子顯微鏡)照片。圖10為比較例的蝕刻處理(不添加BCl3氣體)的情況的實驗結果，圖11為本實施方式的蝕刻處理(添加BCl3氣體)的情況的實驗結果。
[0171]作為該多層膜的膜結構，從圖10、圖11的上部形成有具有抗蝕掩模、SiN層和疊層膜(第一膜為S12、第二膜為多晶矽膜(雜質摻雜)交替疊層)的多層膜、基底膜。疊層膜的各層的厚度為30nm左右，為36層疊層。抗蝕掩模的厚度為約1500nm左右，SiN層的厚度為40?140nm左右。疊層膜的各層的厚度為60nm左右,疊層數為36層。此外,抗蝕掩模或SiN層的厚度，疊層膜的各層的厚度、層數不限於此。作為基底膜，例如能夠列舉High-k材料。
[0172]在比較例中的不添加BCl3氣體的蝕刻處理中，如圖10所示，可知SiN層側面被蝕刻產生弓形。與此相對，在本實施方式的添加BCl3氣體的蝕刻處理中，如圖11所示，SiN層的側面沒有被蝕刻，抑制了弓形的發生。這樣一來，從實驗結果也能夠證實，對疊層膜蝕刻的蝕刻氣體，使用添加BCl3氣體的處理氣體，能夠抑制弓形。
[0173]以上，參照附圖對本發明的適當的實施方式進行了說明，當然本發明不限於上述例子。如果是本領域的技術人員，應該明白在權利要求所記載的範圍內，能夠想到各種變更例或修正例，這也屬於本發明的技術範圍。
[0174]例如，在上述實施方式中，對在疊層膜上形成孔作為凹部的實施方式進行了說明，但是本發明的等離子體處理方法，也能夠適用於在疊層膜上形成line & space (L&S)等的溝道(槽)的情況。
[0175]另外，本發明中實施等離子體處理的被處理基板，不限於半導體晶片，例如可以為平面平板顯示器(FPD:Flat Panel Display,平板顯示器)用的大型基板、EL元件或太陽電池用的基板。
[0176]工業上的可利用性
[0177]本發明能夠適用於使用等離子體對被處理基板上的多層膜進行蝕刻的等離子體處理方法和等離子體處理裝置。
[0178]附圖標記說明
[0179]100等離子體處理裝置
[0180]110處理室
[0181]112載置臺
[0182]114筒狀保持部
[0183]116筒狀支承部
[0184]118聚焦環
[0185]120排氣路徑
[0186]122擋板
[0187]124排氣口
[0188]126排氣管
[0189]128排氣部
[0190]130門閥
[0191]133匹配器
[0192]138噴淋頭
[0193]140靜電卡盤
[0194]140a 電極
[0195]142直流電壓源
[0196]143開關
[0197]152傳熱氣體供給部
[0198]154氣體供給管路
[0199]156電極板
[0200]156a氣體通氣孔
[0201]158電極支承體
[0202]160緩衝室
[0203]160a氣體導入口
[0204]162處理氣體供給部
[0205]164氣體供給配管
[0206]170磁鐵
[0207]172上部磁鐵
[0208]174下部磁鐵
[0209]182製冷劑管
[0210]184冷卻單元
[0211]186、188 配管
[0212]190加熱器
[0213]192交流電源
[0214]200控制部
[0215]210操作部
[0216]220存儲部
[0217]310基底膜
[0218]320多層膜
[0219]330掩模層
[0220]340疊層膜
[0221]342 第一膜
[0222]344 第二膜
[0223]350 SiN 層
[0224]352保護膜
[0225]AC活性層
[0226]W 晶片
【權利要求】
1.一種等離子體處理方法，其特徵在於: 在處理室內相對地設置上部電極和下部電極，在所述下部電極上配置被處理基板，對所述下部電極施加27冊12以上60冊12以下的等離子體生成用高頻電力並且施加380紐2以上1冊以下的偏置用高頻電力而生成處理氣體的等離子體，由此，以被圖案化的掩模層作為掩模，對形成在所述被處理基板上的多層膜進行等離子體蝕刻， 所述多層膜包括:由相對介電常數不同的第一膜和第二膜交替疊層而成的疊層膜；和形成在該疊層膜上的氮化矽層， 將包含由含溴氣體、含氯氣體、含碘氣體中的一種或兩種以上組成的氣體和氟碳化合物類氣體的處理氣體導入所述處理室內，執行多次等離子體蝕刻，由此，進行從所述氮化矽層到所述疊層膜逐漸形成凹部的蝕刻處理， 此時，在規定的時刻以規定的流量比向所述處理氣體添加所述含硼氣體，由此，在所述凹部露出的所述氮化矽層的側壁上形成保護膜並對所述疊層膜進行蝕刻。
2.如權利要求1所述的等離子體處理方法，其特徵在於: 所述含硼氣體至少在最初的等離子體蝕刻中導入。
3.如權利要求1或2所述的等離子體處理方法，其特徵在於: 所述含硼氣體從所述最初的等離子體蝕刻到規定次數的等離子體蝕刻中導入。
4.如權利要求3所述的等離子體處理方法，其特徵在於: 所述含硼氣體從所述最初的等離子體蝕刻到全部次數的等離子體蝕刻中導入。
5.如權利要求3或4所述的等離子體處理方法，其特徵在於: 所述含硼氣體的流量比隨著所述疊層膜的蝕刻進行而逐漸減少。
6.如權利要求5所述的等離子體處理方法，其特徵在於: 使所述含硼氣體的流量比減少的時刻為每規定次數的所述等離子體蝕刻。
7.如權利要求1?6中任一項所述的等離子體處理方法，其特徵在於: 對所述下部電極施加的偏置用的高頻電力隨著所述疊層膜的蝕刻進行而增加。
8.如權利要求7所述的等離子體處理方法，其特徵在於: 增加對所述下部電極施加的偏置用高頻電力的時刻為每規定次數的所述等離子體蝕刻。
9.如權利要求2?8中任一項所述的等離子體處理方法，其特徵在於: 所述最初的等離子體蝕刻中，所述含硼氣體的流量比設定為至少相對於'氣體為10%以上40%以下的範圍。
10.如權利要求1?9中任一項所述的等離子體處理方法，其特徵在於: 所述含硼氣體為三氟化硼、三氯化硼、氧化硼的任一者。
11.如權利要求1?10中任一項所述的等離子體處理方法，其特徵在於: 所述被處理基板的溫度，至少在所述多次等離子體蝕刻中調整為1501?2001。
12.如權利要求1?11中任一項所述的等離子體處理方法，其特徵在於: 所述第一膜和第二膜的任一方為氧化矽膜，另一方為多晶矽膜。
13.一種等離子體處理裝置，其特徵在於: 通過在所述處理室內生成處理氣體的等離子體，以被圖案化的掩模層作為掩模對被處理基板上形成的多層膜進行等離子體蝕刻， 所述等離子體處理裝置包括: 設置在所述處理室內的上部電極； 下部電極，其與所述上部電極相對地設置，配置形成有所述多層膜的所述被處理基板，其中，所述多層膜包括由相對介電常數不同的第一膜和第二膜交替疊層而成的疊層膜和形成在該疊層膜上的氮化娃層； 對所述下部電極施加27MHz以上60MHz以下的等離子體生成用高頻電力的第一高頻電源； 對所述下部電極施加380kHz以上1MHz以下的偏置用高頻電力的第二高頻電源；和控制部，其將包含由含溴氣體、含氯氣體、含碘氣體中的一種或兩種以上組成的氣體和氟碳化合物類氣體的處理氣體導入所述處理室內，從所述第一高頻電源對所述下部電極施加等離子體生成用高頻電力，並且從所述第二高頻電源對所述下部電極施加偏置用高頻電力，從所述氮化矽層到所述疊層膜逐漸形成凹部，進行從所述氮化矽層到所述疊層膜逐漸形成凹部的蝕刻處理， 所述控制部進行控制，使得在所述蝕刻處理時，在規定的時刻以規定的流量比向所述處理氣體添加所述含硼氣體，由此，在所述凹部露出的所述氮化矽層的側壁上形成保護膜並進行所述疊層膜的蝕刻。
【文檔編號】H01L29/792GK104364886SQ201380030520
【公開日】2015年2月18日 申請日期:2013年7月4日 優先權日:2012年7月10日
【發明者】成重和樹, 佐藤孝紀, 佐藤學 申請人:東京毅力科創株式會社