在均流中增加和移除相的製作方法

2023-09-18 09:08:40

在均流中增加和移除相的製作方法
【專利摘要】一種分布式功率管理系統可以包括數字通信總線和多個POL(負載點)調節器，這多個POL調節器耦合到該通信總線並且被配置成均流配置，其中這多個POL調節器的每個POL調節器具有各自的電流輸出級，各輸出級耦合到公共負載並且被配置成生成各自的輸出電流。每個POL調節器在均流配置中可以具有各自的相，並且每個POL調節器可以根據對應於該總線的總線通信協議在該總線上傳送和接收信息。每個POL調節器可以按照該系統的要求通過順序地控制一對柵極信號的脈衝寬度來自動地增加或移除其相，這對柵極信號被配置成分別控制POL調節器的輸出級中的高側場效應電晶體(FET)和低側FET。
【專利說明】在均流中增加和移除相
[0001]本申請是申請日為2009年7月20日、申請號200910173352.6、名稱為「在均流中增加和移除相」的申請的分案申請。
【專利附圖】

【附圖說明】
[0002]在結合附圖閱讀時通過參考下面的詳細描述可以更加充分地理解本發明的上述以及其它目的、特徵和優點，附圖中:
[0003]圖1不出了分布式電源架構(DPA)系統的一個實施例；
[0004]圖2示出了其中微控制器通過I2C總線與POL轉換器裝置進行通信的系統的一個實施例；
[0005]圖3示出了其中DC-DC電壓轉換器以點對點配置互聯，並由中央供電控制器控制以執行特定功能的系統的一個實施例；
[0006]圖4示出了複雜的DC電源系統中需要的通用功能被組合到單個控制器中的系統的一個實施例；
[0007]圖5示出了 POL調節器系統的一個實施例，POL調節器被配置為通過通信總線彼此通信；
[0008]圖6示出了通常被稱作「降壓調節器」的電源調節器的一個實施例；
[0009]圖7示出了根據圖5的DPA系統的一個實施例的均流配置的一個實施例；
[0010]圖8示出了圖解其中兩個POL裝置各自的負載線具有相同斜率的理想情況的電壓-電流示圖；
[0011]圖9示出了圖解其中從裝置的下降(droop)電阻高於主裝置的下降電阻的情況的電壓-電流示圖；
[0012]圖10示出了圖解其中從裝置的下降電阻低於主裝置的下降電阻的情況的電壓-電流示圖；
[0013]圖11示出了圖解用於二階均流的負載線的電壓-電流示圖；
[0014]圖12示出了圖解負載變化的情況下用於二階均流的負載線的電壓-電流示圖；
[0015]圖13示出了控制圖表，該圖表包括根據一個實施例的用於電流平衡從裝置的一階控制反饋路徑；
[0016]圖14示出了信號圖表，該圖表示出了均流配置中的兩個調節器在正常調節期間的柵極信號和輸出電流；
[0017]圖15示出了信號圖表，該圖表示出了均流配置中的兩個調節器的柵極信號和輸出電流，其中第二調節器在所編程數目的開關周期內緩慢減小其GL脈衝(GL2)的寬度直到其被消除，且該調節器異步地切換；
[0018]圖16示出了信號圖表，該圖表示出了圖15中的柵極信號和輸出電流，其中第二調節器通過在所編程數目的開關周期內減小GH脈衝的寬度來削減其GH信號(GH2)直到其被消除；
[0019]圖17示出了用於減小或釋放同步FET柵極脈衝的寬度的調製電路的一個實施例的控制圖表；
[0020]圖18示出了信號圖表，該圖表示出了單個調節器的柵極信號和輸出電流以說明調製電路可如何操作以削弱柵極低脈衝，其中最小脈衝寬度編程為零或非零；
[0021]圖19示出了用於執行柵極驅動信號路徑間的均衡控制的電路的一個實施例；
[0022]圖20示出了信號圖表，該圖表示出了在可編程數目的開關周期上將同步柵極驅動調製成零寬度佔空比的過程中，均流配置中的兩個調節器的柵極信號和輸出電流；
[0023]圖21示出了信號圖表，該圖表示出了在可編程數目的開關周期上將同步柵極驅動調製成全(D)寬度佔空比的過程中，均流配置中的兩個調節器的柵極信號和輸出電流；
[0024]圖22示出了表格，該表格強調了一種可被定義用於均流編程的一種可能樣本數據結構；
[0025]圖23示出了在通信總線上調節器之間的通信的示例，其中通信總線上的命令可定義事件動作；
[0026]圖24示出了流程圖，該流程圖示出了當增加相時，用於POL裝置在均流組中配置自身的方法的一個實施例；
[0027]圖25示出了流程圖，該流程圖示出了當移除相時，用於POL裝置在均流組中配置自身的方法的一個實施例；
[0028]圖26示出了用於均流組中四個POL裝置的柵極信號，其中每一相與一組柵極信號相關聯，第三和第四相被移除，並且第二相將其自身重新分配至與第一 POL裝置不同的偏
移量;
[0029]圖27示出了用於均流組中的四個POL裝置的柵極信號，其中每一相與一組柵極信號相關聯，增加了第二和第三相，並且第四相將其自身重新分配至與第一 POL裝置不同的偏移量;
[0030]圖28示出了主裝置的輸出電壓斜坡和成員/從裝置的輸出電壓斜坡，其中成員裝置的斜坡明顯比主裝置的斜坡更早開始；
[0031]圖29是圖28中的主裝置的負載線與從裝置的負載線之間的更加理想的負載線關係，其中電流比圖28所示的實施例更加平衡；
[0032]圖30示出了信號圖表，該圖表示出了用於主裝置和從裝置的柵極信號，其中硬體觸發機制使得這些裝置開始使輸出電壓傾斜；
[0033]圖31示出了信號圖表，該圖表示出了用於主裝置和從裝置的柵極信號，其中GH佔空比延時，並且延遲的GH信號在輸出級中被複製為GL信號；以及
[0034]圖32示出了信號圖表，該圖表示出了用於均流配置中的兩個調節器的柵極信號和輸出電流，其中從裝置釋放GL佔空比以獲得為GH信號的逆的GL信號；
[0035]雖然本發明可以有各種改變和替代形式，但其特定實施例在附圖中藉助於示例示出，並將在本文中進行詳細描述。然而，應當理解，附圖以及對其進行的詳細描述並非旨在將本發明限定於所披露的特定形式，相反本發明將覆蓋落入權利要求書限定的本發明的精神和範圍內的所有改變、等效方案和替代方式。注意，標題僅僅是為了便於行文結構的目的，而並非意味著用於限制或理解說明書或權利要求。此外，還注意本申請全文中使用的措辭「可以」表示的是許可的意思(亦即具有可能，能夠)，而非強制意義(亦即必須)。【具體實施方式】
[0036]電源設計已經成為一項嚴峻而困難的任務。高電流/低電壓集成電路需要一種純淨而穩定的DC電源。這種電源必須能夠遞送非常快速的瞬態電流。到達這些負載的電子路徑還必須具有低電阻和低電感(1.5V的電源將以60安培在25mQ的電阻上完全下降)。傳統地，DC電源被設計成將AC線電壓轉換成一個或多個DC輸出，這些DC輸出將通過系統被路由至負載點。為了降低在系統周圍分布高電流信號的有害效應，已經採取了一種以適度的電壓和電流電平來分配功率的可選方法。不是在中心位置將AC電源電壓電平轉換為各種負載所需要的DC電壓電平，而是通常將AC電源電壓轉換為一種「合理的」 DC電壓，並將其路由至「負載點」(POL)，在那裡「合理的」DC電壓被就地轉換為所需要的低電壓。這種技術被稱作「分布式電源架構」或DPA，並在圖1中示出。如圖1的PDA系統200中所示，交流-直流電壓轉換器202可產生中間直流電壓Vx，該中間直流電壓Vx可被路由至單個的本地直流-直流轉換器204、206、208和210，它們依次可分別向其對應的POL提供所需的DC電壓V1、V2、V3和V4。使用DPA可以減小誤差，因為高電流信號的行進距離被最小化，從而降低了 IXR(電阻性)以及L di / dt(電感性)誤差。應當注意的是這裡使用的術語「P0L轉換器」和「DC-DC轉換器」是可以互換的，並且應當理解通常在DPA系統中，電源是通過DC-DC轉換器供應給各POL的。
[0037]在許多功率分配系統中，只在系統周圍將功率分配給多個POL通常是不夠的。複雜的電子系統通常還要被監視和控制以確保最大程度的可靠性和性能。以下列舉了 DPA系統中通常實現的更重要功能(電源特徵)中的一些。
[0038]供電棑序
[0039]現代電子系統可包含許多1C，並且每個IC可具有多種電源電壓需求。例如，核心邏輯可能需要一種電壓而I / 0可能需要一種不同電壓。這通常導致需要設定單個晶片上各電壓被施加的順序以及向系統中的多個晶片加電的順序。
[0040]斜坡控制
[0041]有時，有必要控制轉換器的DC輸出電壓從其初始值傾斜到額定值的速率。這樣做可有助於管理熱交換(hot-swap)事件、排序需求或者滿足負載的需求。
[0042]跟蹤
[0043]很多時候希望使一個或多個轉換器的輸出跟隨或反映系統中一個或多個其它轉換器的輸出。例如，跟蹤一種特定的電壓水平可包括將跟蹤轉換器或裝置的電壓水平設定成被跟蹤轉換器或裝置的電壓水平，並且當任何時候被跟蹤裝置的電壓水平發生變化時，改變跟蹤裝置的電壓水平以與被跟蹤裝置的電壓水平相匹配。有些情況下，跟蹤裝置和被跟蹤裝置的電壓水平可能並不相同；被跟蹤電壓水平的變化將簡單地被反映到跟蹤裝置的電壓輸出上。例如，如果被跟蹤電壓增加了 0.2V，那麼跟蹤電壓也將增加0.2V。
[0044]相控制
[0045]DC電壓通常以線性調節和DC-DC轉換這兩種方式中的一種方式逐步降低。DC-DC轉換器可通過對輸入電壓進行脈寬調製(PWM)以及對輸出進行無源濾波來逐步降低DC電壓。PWM信號的佔空比大致約等於輸出電壓與輸入電壓的比率除以轉換器的效率。例如，對於合需輸出為1.2V、輸入為12V的理想DC-DC轉換器，其佔空比將為10%。在大電流應用中，通常希望迫使各個DC-DC轉換器對其時鐘周期的不同「相」進行採樣。也就是說，為了防止系統中的DC-DC轉換器都對時鐘周期的第一個10%進行採樣，一個轉換器可對時鐘周期的第一個10%採樣，而下一個轉換器可對時鐘周期的不同10%採樣，依此類推。這樣通常降低了噪聲和改善了瞬態響應。這種技術還被應用於電機控制，並且常被實現來控制系統中的多個風機。具有交錯相的PWM控制的風機通常提供降低的聲學噪聲。
[0046]齒流
[0047]除了迫使DC-DC轉換器對開關時鐘的交錯相採樣外，有時還希望迫使兩個或多個獨立轉換器每個都能遞送均等份額的負載電流。這種方法改善了大電流應用中的噪聲和瞬態響應。
[0048]開關時鐘的同步
[0049]通常希望使系統中的多個DC-DC轉換器的開關頻率彼此同步或與其它系統時鐘同步。通常這樣做來降低將時鐘或其諧波與重要的系統時鐘混頻的可能性。這在通信應用中有著特別的意乂。
[0050]還有一些功率系統可能需要的其它功能。例如，溫度測量的單個點，柵極的開/關狀態以及振蕩或許也是感興趣的。
[0051]為了滿足對更多功率和更密集系統的需要以及由此帶來的重新分配問題，許多現在的功率分配方案開始在單個封裝內提供多種解決方案或功能。通常這些功能中的每一種功能都需要系統中的單獨配置。也就是說，每種功能需要其自己的互連網絡將POL轉換器連接在一起。該互連網絡可實現膠合邏輯，這對於控制POL轉換器以便在系統運行期間能夠成功執行該特定功能的所需要的。這些功能中的許多功能包括模擬信號控制，其需要對應的模擬信號線，其中POL轉換器以點對點配置互聯。這些信號的路由通常很困難，同時各種POL轉換器之間和/或POL轉換器與系統的任何其它元件之間沒有建立起真正的通信。
[0052]為了在系統級將這些功能中的全部或大多數連接在一起，一種方法已在負責控制各個POL變換器的控制IC中實現這些功能。一些功能還可被編程到微控制器中，該微控制器可通過I2C (IC間通信)總線與相連的POL轉換器通信從而協調對系統中所有POL轉換器的控制。圖2示出了基於I2C的系統的示例。如圖2所示，微控制器302可耦合至POL轉換器(也被稱作POL調節器)320、322、324和326，其中各裝置之間的連接表示I2C總線。圖2所示配置通常不適於主動控制，並且主要可用於狀態監視，其中POL轉換器320、322、324和326可向微控制器302發送回狀態信號，微控制器302進而可基於從各個POL轉換器接收的狀態信息向各POL轉換器發送簡單的控制信號。一般而言，微控制器302 —次檢查一個POL轉換器的狀態，當系統中需要更多交互式實時通信時，這可被視為是一個缺點。
[0053]圖3示出了在DPA系統中實現的單個功能的一個示例。通常，電源控制器350 (提供對執行該功能的控制)與DC-DC電壓轉換器352、354、356和358以如圖所示的點對點配置連接。電源控制器350通過專線耦合到每個DC-DC轉換器，(通常使用模擬線路來實現大多數功能)，更具體地是通過線路372和362耦合到轉換器352，通過線路374和364耦合到轉換器354，通過線路376和366耦合到轉換器356，以及通過線路378和368耦合到轉換器358。輸入電源電壓VfilA360稱合到每個DC-DC轉換器,且進而對於一個或多個相應的POL, DC-DC轉換器352可以產生DC輸出電壓370，DC-DC轉換器354可以產生DC輸出電壓372，DC-DC轉換器356可以產生DC輸出電壓374，以及DC-DC轉換器358可以產生DC輸出電壓376。[0054]在各種實施例中，複雜的DC功率系統中所需要的公共功能可以組合到單個控制器中而不是被當作分開的IC功能。如圖4所示，管理功能I到N的控制器502可通過數字總線504被耦合到POL調節器I到M(作為示例被示為POL調節器510、512和514)。數字總線504可以是使通信所需線路減少的串行總線。在圖4所示配置中，通過將轉換器510、512和514與控制器502都耦合到串行數字總線504，使得轉換器510、512和514與控制器502之間的實時通信成為可能。然而，當執行共享的功率功能時，該系統可能仍然要依靠對所耦合的POL調節器執行中心控制，從而限制了每個POL調節器的響應時間。
[0055]在一組實施例中，使用混合信號IC技術的面向系統的解決方案可將每個功能的一個單元分配給單個負載點(POL) IC或POL調節器。在這些實施例中，一個DC-DC電壓轉換器、一個電源排序單元、一個負載監視單元以及多種其它功率管理功能(例如以上討論的功能)的一個對應單元可合併到單個POL調節器中，如圖5所示。一種真正面向系統的解決方案可通過能夠與其它POL調節器、和/或與可選主控制IC通信的POL調節器來實現。如圖5示出的實施例所示，POL調節器602、604和606各自被分配功能1_N，並經由串行數字總線610耦合在一起。總線610可比I2C總線更簡單並且可提供更多控制和信令，包括實時數據反饋能力。總線610還可允許每個POL調節器耦合到主控制IC (MCIC) 800,或直接彼此耦合，使得所有系統級功能得以配置、控制和監視從而提供簡單靈活的結果。雖然圖5示出MCIC800耦合到總線610，然而MCIC800是可選的，且替代實施例可省略MCIC800，而只包括耦合到總線610的POL調節器，且所有需要的功能可由單個POL調節器來控制，或者各種功率管理功能可由一起運行的一組POL調節器集中進行控制。 [0056]如圖5所示，本發明的實施例提供了一種用於設計DPA系統的模塊化方法，其提供系統級功能而不需要系統為了可能需要的每個期望功能而進行單獨和分開地配置。每個POL調節器在被放入系統之前可以被單獨配置，並且可操作以通過訪問總線610上的實時反饋信息以及通過與其它POL調節器進行通信來實現所有必需的功能。這代表了主動控制，而不是簡單的狀態監視。
[0057]開關功率調節器通常使用兩個或多個功率電晶體將能量從一個電壓轉換為另一個電壓。通常被稱作「降壓調節器」的這種功率調節器150調節器的一個常見的例子在圖6中示出。降壓調節器150通常切換一對功率電晶體、高側(HS)FET138和低側(LS)FET140以在其公共節點SW處產生方波。所產生的方波可以通過使用由電感器142和電容器144構成的LC電路進行平整以產生合需的電壓由誤差放大器146、比例積分微分(PID)濾波器132、脈寬調製器(PWM) 134以及輸出控制電路136構成的控制環路可被配置用於控制輸出方波的佔空比，以及由此控制所產生的值。這裡使用的HS FET138被稱作控制FET, LSFET140被稱作同步FET，而從輸出控制電路136到HSFET138的信號被稱作POL調節器的(輸出)控制信號。在典型的POL轉換器中，控制信號的佔空比(D)可被定義為合需的輸出電壓除以輸入電壓(V^5a)。因此，控制FET可在佔空比所定義的持續期間開通，相反同步FET在被定義為1-D的開關周期持續期間開通，這裡D為控制FET的佔空比(如前所述)。
[0058]在一組實施例中，POL調節器可被配置為負載或P0L、DC / DC轉換器的多相點，在多相配置中運行以升高系統可用的總電流。這種配置中可能產生的一個問題是電流平衡，當提供大電流時可能需要執行電流平衡以保持穩定性。大多數當今的解決方案沒有提供通過使用低寬帶算法來平衡電流的手段，並且通常也不提供通過調節數控反饋環路中的目標電壓來平衡負載線電流的方法。在一組實施例中，可通過使用匹配的人工線電阻(下降電阻)的主動低帶寬均流算法來執行電流平衡，與此同時在穩態和動態瞬態期間保持多個環路的穩定性下降。各裝置間的數字通信可促進均流算法，其中數字總線可以是單線路總線、並行總線或時鐘和數據總線。
[0059]豐動的下降詢流
[0060]通過均衡負載點供電的分布式功率與單負載點供電或POL調節器相比有很多引人注目的優勢。分布式或均流通過在大範圍輸出電流上具有更好的效率、冗餘的可靠性以及分布式散熱而可被用於滿足與低電壓應用相關聯的日益增長的電流需求。圖7示出了根據圖5中DPA系統的一個實施例的均流配置的一個示例。POL轉換器102、104和106 (代表第一、第二和第NPOL調節器轉換器)可耦合到數字通信總線120，它們各自的經調節電壓輸出通過各自的電感器103、105和107以及電容器110被均衡以在電阻112表示的負載處提供單個電壓。應當注意的是雖然圖7中輸出級(HS FET和LS FET電晶體對)被示為位於各自POL轉換器的外部，但是在圖6中，輸出級卻被指示為POL調節器的一部分，從而最好地突出了不同實施例的某些特定特徵。還應當注意的是雖然輸出級是POL轉換器的一個功能部分，但是當POL轉換器例如被配置在集成電路(IC)上時，控制電路和輸出級可以被配置在同一 IC上，也可不配置在同一 IC上。本領域技術人員將會理解本文披露的POL轉換器的各種例示說明旨在將與本文闡述的均流原理一致的所有可能的實現具體化。
[0061]在一組實施例中，一種低帶寬、多階數控環路可被配置用於通過將從裝置(P0L調節器作為數字通信總線上的從裝置運行)的負載線與主裝置(P0L調節器作為數字通信總線上的主裝置運行)對準來平衡各裝置輸出間的不均衡。然而，一階數控環路可能就足夠了。自確定或專門的主POL調節器(例如POL調節器104)可將其感測到的輸出電流數位化，並將指示該電流值的信息通過數字通信總線120傳送給傳統主-從配置中該組的所有從POL調節器(例如POL調節器102和106)。所有的從裝置可以根據主裝置的輸出電流值與相應從裝置輸出電流值之間的差值來調整它們各自的控制FET的佔空比，從而有效地增大或減小它們的輸出電壓。用於微調輸出電壓的實施例可以通過調整前端誤差放大器(調節器150中的放大器146)中的目標電壓(調節器150中的Vref)來實現。用於微調輸出電壓的其他實施例可以通過縮放佔空比來實現，而縮放佔空比通常通過校正控制濾波器(132，位於調節器150中)的抽頭或者通過調整對佔空比控制模塊(134，位於調節器150中)的控制數量來實現。主裝置可以主動地通過例如I2C、SM總線或其它一些通信總線(圖7配置中的120)的通信總線發送指示其電流值的信息，而從裝置可使用該信息來微調它們的被編程的參考電壓，從而平衡系統中每個裝置的電流負載。主裝置可繼續發送該信息直到故障發生，它的相下跌或其通信接口失敗，在該點處，組內的其他從裝置可裁定新的主裝置。成員電流(亦即均流組中POL調節器的單個電流)可由此得以平衡，例如為平均成員負載電流的5%，並具有16Hz的更新帶寬。
[0062]如圖6所示例的，POL調節器可以使用反饋控制方法來基於輸入電壓的分數或佔空比算法產生經調節輸出電壓。為了滿足系統對大負載電流的需要，可以實施一種新的均流方法。POL調節器間的均流可以通過相對於專用的主裝置電流調整從裝置的負載線來實現。負載線算法可以實現在POL調節器的輸出電壓路徑中增加在本文中被稱作「下降電阻」的人工線路電阻，以控制負載線曲線(亦即輸出電壓-負載電流)的斜率，校準各裝置與其功率鏈之間的物理寄生不匹配，這可能是由於過程和溫度變化以及印刷電路板(PCB)的布局差異而引起的。
[0063]圖8示出了一種理想情況，其中兩個POL裝置各自的負載線(222和224)具有相同的斜率。在一組實施例中，均流操作可以被配置成通過相對於主裝置的電流微調從裝置的輸出電壓以使從參考電壓(例如POL裝置102的參考電壓，POL裝置102可作為從POL轉換器運行)朝著主參考電壓(例如POL裝置104的參考電壓，POL裝置104作為主POL轉換器運行)增大。這可以有效減小/消除相關POL裝置各自電感器電流之間的間隙。如果主裝置的電流高於所檢測到的從裝置的電流負載，那麼從裝置可以增加(向上微調)它的輸出電壓，其可以導致主裝置的電感器電流下降而從裝置的電感器電流增加。相反的操作也是成立的。也就是說，如果從裝置的參考電壓的截點高於主裝置的參考電壓的截點，那麼可以減小從裝置的參考電壓的截點以消除電感器電流之間的間隙，並使輸出電壓下降。
[0064]在一組實施例中，一種算法可操作以使用積分器，通過主動校準各裝置之間的不匹配來使從裝置相對於主裝置的輸出電壓主動地平衡它們各自的輸出電壓。該算法可不限於通過設備具有相同下降電阻進行的均流，並且可被配置為根據裝置的下降電阻、裝置的負載電流以及被傳輸的主裝置的負載電流值將每個裝置的輸出電壓適配到最為合適的工作點上。例如，從裝置的下降電阻可以高於主裝置的下降電阻值，如圖9所示(負載線382、384和386)，或者它也可以低於主裝置的下降電阻值，如圖10所示(負載線442、444和446)。如上面提到的，可以通過縮放至輸出濾波器的控制FET的柵極信號的周期佔空比來實現對輸出電壓的調節。對佔空比的縮放可以採用多種方式來實現(這在上面也提到了)，以全面減小或增加控制環路中的誤差信號(例如誤差放大器146的輸出，如圖6所示)或者控制環路的結果(例如輸出控制136提供的控制信號，如圖6所示)。該算法可以適於控制在物理上可包括在均流配置中的任意數量的裝置間的均流。均流還可被應用於二階校正，其中從裝置下降電阻適於尋找最佳負載線斜率以與主裝置的曲線相匹配。二階均流的示例的負載線在附圖11和12中示出。圖11示出了二階均流的負載線462、464和466，圖12示出了負載不同的二階均流的負載線472、474和476。
[0065]在一個實施例中，平衡算法可以通過信號處理來實現，以允許主裝置在低得多的帶寬時傳輸它的電流值。附圖13示出了根據一個實施例的用於電流平衡從裝置的一階控制反饋路徑。雖然附圖13僅示出了一階控制機制，但是取決於該系統和所需要的收斂時間也可以實現二階、三階和更高階的控制環路。圖13的控制反饋路徑可以用以下等式表示:
[0066]V輸出=Vref+V 微調(n) =Vref+R下降 * (I 主裝置-1 成員)*KS+V微調(n_l)
[0067]在一個封閉的數字系統中，如果被採樣的數據信號的最高頻率不小於奈奎斯特速率，則可能發生混淆。然而，採樣速率可能是不確定的，因為每個電流採樣可能不會被立即傳送或接收。採樣速率的不確定性可能降低採樣過程中拍頻的確定性，並可表現為輸出電壓的隨機不穩定性。在一個實施例中，該算法還可被配置成用來控制振蕩器的頻率，由此在裝置處理器之間傳播處理速率的不確定性，造成非關聯。此外，由於裝置可以具有內部裝置振蕩器，所以可能因裝置處理和溫度差異以及製造而進一步降低關聯性。此外，通信總線上的通信還可使均流採樣速率抖動。
[0068]該算法可操作以將誤差信號(例如圖16中的誤差放大器146的輸出)衰減指定的增益因子Kss (圖13中的454)乘以下降電阻(附圖13中的452)，例如:
[0069]
— 0.001
[0070]其通常為1.25mV / A,當然它也可以取其它值。下降電阻可操作以校準主從能量級與反饋感測路徑之間的任何物理板布線不匹配。為了保持穩定性以及降低積分器(圖13中的458)過衝，可以指定或編程最大校正值——從裝置可以藉助於該最大校正值來限制每個均流周期內它們各自的輸出電壓調節量。
[0071]各實施例可以在假定有理想負載線斜率的情況下進行配置。然而，如上所述(例如參見附圖9和10)，從裝置的負載線電阻可能與主裝置的電阻不相等。該均流算法的各種實施例仍可以根據所確定的方程來恰當地平衡電流。當輸出電流變化時，該算法可能隨著時間更加活躍，這是因為兩條負載線在電感器電流相等的點處交叉。這還可以在裝置對過程、電壓和溫度進行平衡時實現。
[0072]可以驗證特定電流平衡帶寬(例如16Hz)足以保持穩定性，並且可以指定所述通信速率以確保均流成員裝置的負載之間的差異小於總負載的指定的、可接受的比例(例如5% )。
[0073]均流配置和編程可以通過串行通信或通過引腳帶設置和電阻器來實現(在引腳帶設置中，可將引腳耦合到對應於在邏輯「I」的電壓水平或對應於邏輯「0」的電壓水平，以有效地對裝置進行編程)。均衡組可以支持無限數量的裝置成員，但是組內成員裝置(成員POL調節器)的實際數量調節器可以被指定為設定值，例如16，這樣可以在整個單位周期上進行相擴展或在同組成員的切換之間有360° / 16=22.5°的度數間隔。在某些實施例中，均流組的各成員可以用人工交錯分布或者繞著單位相圓自發分布，以分散開關效應對輸入電壓的影響。這在圖14中示出，圖14示出了正常調節期間的均流，其中GH表示至控制FET的控制信號，而GL表不至同步FET的、該控制信號的補碼。方波622和624表不第一 POL裝置各自的柵極信號，而方波626和628則表不第二 POL裝置各自的柵極信號。第一 POL裝置的輸出電流630和第二 POL裝置的輸出電流632在均流配置中被組合以獲得負載電流634。
[0074]此外，當輸出電流增加時，下降的量一一輸出電壓偏離預期設定點水平的量——可以是下降電阻乘以輸出負載電流的函數。因此，當輸出負載電流增加時，被調節的電壓可能下降。然而，主裝置可命令均流組內的所有從裝置根據檢測到的輸出電流同時微調它們各自的輸出電壓。由於主裝置可以擁有關於均流組中活躍裝置的數量、它的輸出負載電流以及下降電阻的信息，所以它(主裝置)可以在通信總線上使所有從裝置同步以界定它們各自的輸出電壓設定點，從而將負載電流和下降電阻對被調節電壓水平的影響降到最小。
[0075]此外，控制環路可用在每個成員裝置中以作為組同時響應瞬態事件，即使成員的電壓控制環路是相交錯的亦然，從而允許增強的瞬態響應。雖然前面用於均流的被動下降均衡方法既簡單又便宜，但是前述方法通常需要一些形式的手工校正(例如微調裝置的輸出電壓)。與之相反，本發明提出的主動下降均流的各種實施例可以通過只使用單條總線和單個相應的總線協議的全數字通信技術來實現，由此提高了長期可靠性。
[0076]增加和移除均流組中的相
[0077]當在多相配置中運行多個POL裝置以增加系統可用的總電流時，或許有必要對均流組適當增加或移除一些相。由於某些系統需要而增加相或移除相可能發生也可能不發生，但活躍相(活躍POL調節器)的數量通常取決於均流組在某些輸出負載級的效率或故障情況。為了避免犧牲多相電源系統的效率，在不引起輸出電壓擾動的情況下增加和移除一些相(均流組中增加或移除POL調節器)或許是有益的。在大多數當今的實現中，調整均流組中所有成員各自的控制FET的導通時間來增加或移除相。
[0078]在一組實施例中，可以在不與其它裝置通信或不了解其它裝置的情況下，縮放將對均流組增加或移除的裝置的柵極信號。如前面提到的(參照圖6)，控制FET可在佔空比定義的持續時間內是導通的，相反同步FET可在D』 =1-D定義的開關周期的持續時間內導通，其中D為控制FET的佔空比。雖然D』通常僅是柵極-高信號的逆，但是在增加和移除相時，D』可以獨立地進行控制。因此，至同步FET的信號在本文中被稱作柵極-低信號。在一組實施例中，硬體電路/元件可被配置用於控制該控制FET信號的導通時間和同步FET信號的導通時間。這些硬體電路/元件可被同步以同時地或單獨地縮放這兩個柵極信號(控制信號和至同步FET的信號)。在一組實施例中，可在不引起輸出電壓瞬變的情況下增加和移除均流組的一些相。在檢測負載狀況(例如輕載)的基礎上，可以增加或移除相而不擾動輸出電壓。均流組可以自發地檢測負載狀況(例如輕載)，或者主處理器可以提供指示負載狀況的控制信號或通信。然而，均流組中的裝置如何確定為何需要增加或是移除該裝置可能是其本身不會影響增加或移除相的方式。
[0079]在一組實施例中，電路可被配置用於根據至少兩種用於無縫地增加和移除POL調節器的均流組中的一些相的方法運行而不擾動均流組中任何裝置(P0L調節器)的輸出電壓。當均流組中的一個成員通過瞬間消除柵極-高信號和柵極-低信號而完全移除它對輸出電壓的貢獻時，通常會引起輸出電壓的瞬變。瞬間移除成員裝置的柵極-高信號因此類似於加載情況(負載增加；亦即輸出端負載已增力卩)可引起輸出電壓的瞬變，其中輸出電壓將振蕩升高。這種情況可能發生是因為電感器(參照圖6和7，例如分別是電感器142和103、105、107)的電荷必須耗盡。相反，如果成員裝置瞬間除去它的柵極-低信號，那麼其電感器電流將尋找不同的返迴路徑，且該瞬變可表現為卸載狀況(負載減小；亦即輸出端負載已降低)。瞬變可以是自感應的，或者系統可以花幾個開關周期來恢復。
[0080]均流組可以交錯分布活躍裝置的成相，這可以有效地通過活躍裝置的數量來增加開關頻率，同時降低輸出紋波。如前面所提到的，圖14示出了正常調節期間均流的信號示圖，其中雙相均流組(兩個POL調節器一起運行)的電流信號的相相差180度。在一組實施例中，均流組的一個成員裝置可以在可編程數目的開關周期上依次移除它的GL(柵極-低)和GH(柵極-高)脈衝。這可使得系統能在平均數量的周期上對瞬變做出有利地回應，而不依靠該裝置如何決定是否應當增加或移除它均流組的相貢獻。例如，在某些情況下，POL裝置可以包括執行編程指令(例如固件)的控制單元(例如微處理器)，且該控制單元可以從外部主機接收通信脈衝或分組，或者該POL裝置自身可以確定可增加或者移除相。在其它情況下，POL裝置可以不包括這樣的控制單元，而是通過其它方式，例如作為一個離散有狀態機(FSM)來實現增加或移除相的決定。
[0081]在一組實施例中，可以通過連續地操縱柵極信號(亦即GL和GH信號)的脈寬來指示POL裝置中執行指令(例如固件)的控制單元(例如微處理器)或者POL裝置中的離散FSM增加或移除相。為了增加或移除相，該裝置可以故意地和系統地開通或關斷它的柵極驅動信號以避免向系統引入瞬變。例如，可以通過將同步柵極驅動在可編程數目的開關周期上調製成O寬度佔空比來實現移除相，以及通過將同步柵極驅動在可編程數目的開關周期上調製成具有預定或預期寬度(例如由系統動態決定)的佔空比來實現增加相。
[0082]當移除相時，POL裝置可以調節或不調節誤差路徑以消除任何幹擾佔空比擾動。該裝置可以削弱饋送到轉換器的積分器(例如圖6中的PID濾波器132)的誤差信號，且它還可以凍結積分器的當前狀態。該POL裝置可以在可編程數目的開關周期上緩慢地減小它的GL脈衝的寬度直到其被消除，且該裝置異步地切換，如圖15所示，其中一個POL裝置(該情況下為POL裝置2)的GL信號被逐步消除。隨著GL2被最終消除，第二 POL裝置的輸出電流IL2不斷變化，還影響了總電流Iy同一 POL裝置隨後可通過在可編程數目的開關周期上減小GH脈衝的寬度來削弱它的GH信號直到其被消除，如圖16所示。隨著GH2被最終消除，第二 POL裝置的輸出電流L2最終也被減小為零，使得總電流I。跟蹤第一 POL裝置的輸出電流Iu。
[0083]當增加相時，該裝置可以使用積分器的最後狀態作為起始操作佔空比。該裝置可以對輸出電壓採樣和用當前感測到的輸出電壓來預偏置設定點電壓以實現零誤差進入積分器。積分器可以根據該感測到的輸出電壓進行初始化以獲得初始佔空比值VfiAo該裝置然後可以通過例如在可編程數目的開關周期上從零到全比例地穩步爬升到最大允許脈衝來釋放GH脈衝。該裝置隨後可以在GL調製電路中使積分器反向並有效地在可編程數目的開關周期上釋放GL脈衝，隨後釋放積分器以允許該裝置調節輸出電壓。
[0084]圖17示出了用於降低或釋放同步FET柵極脈衝或GL的寬度的可能電路的一個實施例的控制圖表。該電路可以基於有界的一階無限衝激響應(IIR)濾波器696。輸入誤差源可以編程在故障轉換表694中，作為圖17所示UCF的欠流故障、圖17所示OCF的過流故障、或者圖17所示設置-OCF-啟用和設置-UCF-啟用的來自控制器(例如微處理器)的控制。在一組實施例中，進入IIR濾波器696的誤差輸入(EIN)可被定義為有符號的兩比特值，並且可以通過復用器654根據誤差源選擇信號進行選擇。積分器的迴轉可由第一增益因子K1658控制。系統的穩定性可取決於Kl的值，其在某些實施例中可定義為8比特整數。增益因子Kl可用於確定調製調整的步幅、積分器迴轉及頻率。由於輸入的範圍可從-1到
I(在有符號的兩比特值的情況下——當誤差值被定義為不同的比特長度時，範圍可能相應地不同)，因此可以消除對乘法器的需要，因為濾波積分器可以基於誤差輸入以Kl估值的幅度遞增或遞減。積分器(664)還可以被配置成無符號和單極的，因為GL可以導通或關斷(如通過復用器668選擇的)，並且濾波器可能不期望有瞬變。
[0085]GL積分器的增益(Ka)可以通過等式I定義，其中X是積分器的運行總和，N是使積分器飽和或關斷GL所需要的開關周期的總數量:
【權利要求】
1.一種用於在均流中增加和移除相的系統，所述系統包括: 通信總線；以及 耦合到所述通信總線並且配置為均流配置的多個POL (負載點)調節器，其中所述多個POL調節器中的每個POL調節器具有各自的輸出級，所述輸出級耦合到公共負載並且配置成生成各自的輸出電流，其中每個POL調節器在所述均流配置中具有各自的相，其中每個POL調節器被配置成根據對應於所述總線的總線通信協議在所述總線上傳送和接收信息； 其中每個POL調節器被配置成根據所述系統的要求自動增加和移除其相，其中所述POL調節器增加和移除其相包括所述POL調節器在各自的可編程數目的開關周期中順序地操縱一對相應柵極信號中的每一個的各自脈衝寬度，所述柵極信號分別控制所述POL調節器的輸出級中的高側場效應電晶體(FET)和低側FET。
2.如權利要求1所述的系統，其特徵在於，每個POL調節器被配置成響應於從所述多個POL調節器中的一個或多個其他POL調節器接收到監視信息而自動增加和移除其相，其中所述監視信息指示所述POL調節器應移除其相。
3.如權利要求1所述的系統，其特徵在於，每個POL調節器被配置成: 當自動地增加其相時，在相應的可編程第一數目的開關周期中系統地將控制所述高側FET的相應柵極信號調製到指定的最大寬度佔空比；以及 當自動移除其相時，在相應的可編程第二數目的開關周期中系統地將控制所述高側FET的相應柵極信號調製到零寬度佔空比。
4.如權利要求1所述的系統，其特徵在於，每個POL調節器被配置獨立於控制所述POL調節器的輸出級中的高側FET的相應柵極信號，對控制所述POL調節器的輸出級中的低側FET的相應柵極信號進行控制。
5.如權利要求1所述的系統，其特徵在於，每個POL調節器包括配置成控制何時開啟所述POL調節器的輸出級中的高側FET和低側FET的電路元件； 其中所述電路元件被同步，以與控制低側FET的相應柵極信號分離地縮放控制高側FET的相應柵極信號。
6.如權利要求1所述的系統，其特徵在於，每個POL調節器被配置成根據所述系統的要求自動增加和移除其相，而不導致所述POL調節器的輸出級提供的輸出電壓上的瞬態。
7.如權利要求1所述的系統，其特徵在於，每個POL調節器被配置成響應於自動檢測負載狀況，根據所述系統的要求自動增加和移除其相。
8.如權利要求1所述的系統，其特徵在於，每個POL調節器被配置成通過在相應可編程數目的開關周期上順序地移除控制所述POL調節器的高側FET的相應柵極信號的脈衝和控制所述POL調節器的低側FET的相應柵極信號的脈衝來移除其相。
9.如權利要求1所述的系統，其特徵在於，每個POL調節器被配置成當移除相時，調節包括在包含所述POL調節器的輸出級的反饋環路中的誤差路徑以消除幹擾佔空比擾動。
10.如權利要求9所述的系統，其特徵在於，在調節其誤差路徑時，每個POL調節器被配置成削弱饋送到積分器的誤差信號，所述積分器包含在所述POL的反饋環路中。
11.如權利要求10所述的系統，其特徵在於，每個POL調節器被配置成當增加相時，使用其積分器的最後狀態作為所述POL調節器的相應柵極信號的起始操作佔空比。
12.如權利要求11所述的系統，其特徵在於，在使用其積分器的最後狀態時，每個POL調節器被配置成感測所述POL調節器的輸出級提供的輸出電壓，並且用感測到的輸出電壓預偏置設定點電壓以實現零誤差進入積分器。
13.如權利要求10所述的系統，其特徵在於，每個POL調節器被配置成根據感測到的所述POL調節器的輸出級提供的輸出電壓的當前值初始化其積分器，以獲得初始佔空比值Vf5a /V?5入，其中V 對應於感測到的所述POL調節器的輸出級提供的輸出電壓的當前值，且V?入是提供給所述POL調節器的輸入電壓。
14.如權利要求1所述的系統，其特徵在於，當自動移除其相時，每個POL調節器被配置成同時調製一對相應柵極信號中的每一個的各自脈衝寬度以最終達到0值，該情況下沒有脈衝被遞送至所述POL調節器的相應輸出級。
15.一種POL (負載點)調節器，包括: 輸出級，包括高側場效應電晶體(FET)和低側FET，配置成耦合到公共負載並且向公共負載提供相應輸出電流作為具有其它POL調節器的均流配置的一部分，其中所述POL調節器在所述均流配置中具有相應的相； 通信總線接口，配置成耦合到通信總線，用於根據與所述總線對應的總線通信協議，通過所述總線向所述其它POL調節器發送監視信息和從所述其它POL調節器接收監視信息； 控制電路，配置成根據所述系統的要求，通過在相應的可編程數目的開關周期中操縱一對相應柵極信號中的每一個的各自脈衝寬度，來自動增加和移除其相，所述柵極信號分別控制所述高側FET和低側FET。
16.如權利要求15所述的POL調節器，其特徵在於，所述控制電路是可同步的，以同時地或單獨地縮放所述一對相應柵極信號。
17.如權利要求15所述的POL調節器，其特徵在於，所述控制電路基於通過所述通信總線接口接收的解釋信息來確定所述POL調節器是否應自動增加和移除其相。
18.如權利要求15所述的POL調節器，其特徵在於，所述控制電路包括以下中的一個或多個: 配置成執行指令的微處理器；以及 離散有限狀態機。
19.如權利要求15所述的POL調節器，其特徵在於，所述控制電路包括有界的一階無限衝激響應(IIR)濾波器。
20.如權利要求19所述的POL調節器，其特徵在於，所述IIR濾波器包括一組誤差信號輸入，用於向所述IIR濾波器發送過流故障和欠流故障的信號，其中所述控制電路還包括可編程的故障轉換表以確定提供給所述誤差信號輸入的誤差信號源。
21.如權利要求19所述的POL調節器，其特徵在於，所述IIR濾波器包括積分器和第一可編程增益因子，其中所述第一可編程增益因子確定調製調整的步幅、積分器迴轉及頻率。
22.如權利要求21所述的POL調節器，其特徵在於，所述積分器被配置成無符號和單極的。
23.如權利要求21所述的POL調節器，其特徵在於，積分器的增益(Ka)可以通過下式定義: 其中Xi是積分器的運行總和，N是使積分器飽和以關斷低側FET所需要的開關周期的總數量。
24.如權利要求15所述的POL調節器，其特徵在於，所述控制電路包括計數器，其中所述控制電路被配置成選通向所述計數器並且同時縮放所述一對相應的柵極信號，以在相應的可編程數目的開關周期中同時操縱所述一對相應柵極信號。
25.如權利要求24所述的POL調節器，其特徵在於，所述計數器被配置成從特定數向上/向下計數，其中當前計數作為特定數的分數用於改變分別控制高側FET的一對相應柵極信號的相應柵極信號`的有效佔空比。
【文檔編號】H02M3/156GK103607119SQ201310655808
【公開日】2014年2月26日 申請日期:2009年7月20日 優先權日:2008年7月18日
【發明者】D·E·海涅曼 申請人:英特賽爾美國股份有限公司