一種利用電容變化檢測刻蝕側壁粗糙的方法

2023-09-17 14:23:00

一種利用電容變化檢測刻蝕側壁粗糙的方法
【專利摘要】本發明公開了一種利用電容變化檢測刻蝕側壁粗糙的方法，僅在功能區域進行刻蝕工藝前添加上述工藝流程，避免增加功能器件設計的複雜；利用檢測區域電容變化反應功能區域側壁粗糙，減小了小尺寸帶來的誤差，同時避免裂斷面等對器件結構有損害的操作，實現對刻蝕結構的無損檢測；檢測區域數目由功能區域刻蝕窗口大小種類決定，實現了更加精準地檢測不同條件下的刻蝕側壁粗糙目的，同時實現對不同刻蝕條件下側壁粗糙的一步檢測。本發明設計的工藝流程簡單，各工序均為成熟技術，工藝難度較低，實現簡便，易於操作。
【專利說明】一種利用電容變化檢測刻蝕側壁粗糙的方法

【技術領域】
[0001] 本發明屬於微電子機械系統（MEMS)加工工藝領域，特別應用於刻蝕工藝中的等 離子刻蝕技術，通過設計獨立檢測區域，對檢測結構電容測量用以反映刻蝕工藝中側壁粗 糙。

【背景技術】
[0002] 刻蝕工藝是MEMS加工工藝中一項十分重要的單項工藝，是實現微機電系統功能 結構的一個不可或缺的技術手段。現行MEMS加工工藝中的刻蝕工藝主要分為各向同性刻 蝕和各向異性刻蝕。各向同性刻蝕主要運用在大尺寸，球面等對身寬比無較高要求的結構 當中，側壁粗糙對於這類器件的影響一般較小。各向異性刻蝕主要應用在高身寬比的深槽 結構，隨著MEMS器件尺寸的減小以及三維MEMS器件的發展，刻蝕工藝中引入的側壁粗糙度 對這類器件整體性能的影響越來越大。現行的各向異性刻蝕工藝的主流實現技術手段是等 離子反應刻蝕，其設備主要由等離子激發部分和刻蝕反應部分構成，整體實現過程都在密 閉腔體內進行。由於等離子模型和刻蝕反應模型的複雜，理論上無法準確地預測不同刻蝕 條件下側壁的具體粗糙度，同時由於刻蝕過程發生在設備的密閉腔體內，很難做到實時監 測刻蝕過程中側壁粗糙的變化。
[0003] 以往的研究往往注重刻蝕深槽的側壁垂直度以及深槽底面粗糙度，對於側壁的粗 糙度往往忽略不計，其檢測也一般通過電鏡對器件結構進行斷面觀察，利用電鏡照片估算 粗糙度，這種方法在大尺寸，身寬比不高的結構中可以適用，但是對於小尺寸和高身寬比結 構，斷面的獲取很容易破壞功能結構，並且容易引人非刻蝕的側壁粗糙，而且隨著器件結構 的複雜性提高，同一矽片上將存在差異很大的刻蝕窗口，一處斷面的側壁粗糙無法反映其 他刻蝕條件下形成的側壁粗糙，同時電鏡照片估算也不能直觀反映側壁粗糙對於器件的電 學性能的影響。


【發明內容】

[0004] 針對上述問題，本發明的目的在於提出一種利用電容變化檢測刻蝕側壁粗糙的方 法，以滿足現行小尺寸，高身寬比MEMS器件結構中側壁粗糙監測的需求，同時減低檢測過 程對刻蝕引入的汙染以及對結構造成的損傷，並且實現更加直觀地反應側壁粗糙對器件電 學性能的影響。通過設計獨立檢測區域，利用檢測區域電容變化反應功能區域側壁粗糙，實 現簡化檢測步驟，調高檢測精度的目標。
[0005] 本發明提出了一種利用電容變化檢測刻蝕側壁粗糙的方法，包括下述步驟：
[0006] 1)選擇SOI娃片作為心片基片；
[0007] 2)在基片上光刻定義並刻蝕出與功能區域電學絕緣的獨立的檢測區域；
[0008] 3)在上述檢測區域製作成對的檢測電極；
[0009] 4)在檢測電極上製作保護層；
[0010] 5)在檢測區域光刻出和功能區域刻蝕窗口一樣大小和形狀的檢測刻蝕窗口；
[0011] 6)在基片的功能區域和檢測區域同時進行刻蝕，形成檢測刻蝕深槽；
[0012] 7)亥|J蝕完成後測量檢測電極間電容大小；
[0013] 8)將測量得到的電容大小和理論曲線對比，獲取刻蝕側壁粗糙度。
[0014] 上述步驟2)和6)中的刻蝕採用MEMS刻蝕工藝，選自反應離子刻蝕（RIE)、反應離 子深刻蝕（DRIE)和先進矽刻蝕（ASE)技術手段中的一種。
[0015] 上述步驟2)和6)中，刻蝕深度值為SOI矽片正面矽層厚度，利用刻蝕工藝刻穿正 面娃層。
[0016] 上述步驟2)中，若功能區域存在多個不同大小刻蝕窗口，將刻蝕多個獨立檢測區 域（如果功能區域存在多個相同大小的刻蝕窗口，則刻蝕一個與功能區域電學絕緣的獨立 檢測區域即可）。
[0017] 上述步驟3)中，通過光刻電極位置，採用低壓化學氣相澱積（LPCVD)方法製作檢 測電極，製作檢測電極的材料優選為多晶矽（Poly - Si)。
[0018] 上述步驟4)中，通過在檢測區域光刻，用光刻膠定義並保護檢測電極，形成檢測 電極保護層。
[0019] 上述步驟4)中，還包括在形成檢測電極保護層之後，將基片放於N2氣氛下退火。
[0020] 上述步驟5)中，檢測刻蝕窗口的數目由功能區域刻蝕窗口的大小及形狀決定，其 數目與檢測區域的數目一致，其中檢測刻蝕窗口的位置位於兩檢測電極之間。
[0021] 上述步驟8)中，採用分布方法對側壁粗糙對電容影響進行建模，得到理論曲線； 具體的建模參照如下方法進行：由於等離子刻蝕的特點，深槽側壁粗糙的最主要形貌為螺 紋狀弧形粗糙，將粗糙尺寸具體標襯為該螺紋半圓半徑大小，則可以建立如圖2所示的深 槽側壁模型，而後通過ANSYS可以進行不同半徑尺寸下電容大小的計算仿真，得到具體的 理論曲線。
[0022] 採用上述工藝能夠完成對MEMS加工工藝中刻蝕側壁粗糙的測量，由於採用SOI基 片以及利用刻蝕隔離檢測區域和功能區域，此種方法在檢測過程中避免了對功能區域的電 學損傷。同時粗糙度直接由電學參數反映，更加直觀地體現了去對電學性能的影響，並且不 受器件尺寸減小而增大誤差。
[0023] 綜上，以上工藝流程配合結構設計特徵，為MEMS領域的工藝人員提供了一種利用 電容變化檢測刻蝕側壁粗糙的方法。
[0024] 本發明提出了一種新的利用電容變化檢測刻蝕側壁粗糙的方法，採用MEMS加工 工藝予以實現。本發明具有以下優勢：
[0025] 1.本發明設計的工藝流程不影響功能區域製作工序，僅在功能區域進行刻蝕工藝 前添加上述工藝流程，避免增加功能器件設計的複雜。
[0026] 2.本發明設計的檢測區域注意和功能區域進行電學隔離，避免了檢測過程增加功 能器件的電學疲勞。
[0027] 3.本發明設計通過電容電學參數反映刻蝕側壁粗糙，減小了小尺寸帶來的誤差， 同時避免裂斷面等對器件結構有損害的操作，實現對刻蝕結構的無損檢測。
[0028] 4.本發明設計的檢測區域數目由功能區域刻蝕窗口大小種類決定，實現了更加精 準地檢測不同條件下的刻蝕側壁粗糙目的，同時實現對不同刻蝕條件下側壁粗糙的一步檢 測。
[0029] 5.本發明設計的工藝流程簡單，各工序均為成熟技術，工藝難度較低，實現簡便， 易於操作。

【專利附圖】

【附圖說明】
[0030] 圖1 (a)?圖1 (g)為具體實施例中利用電容變化檢測刻蝕側壁粗糙的方法工藝流 程示意圖，其中：
[0031] 圖1 (a)為SOI基片的不意圖；
[0032] 圖1 (b)為基片DRIE刻蝕隔離檢測器件槽示意圖；
[0033] 圖1(c)為澱積檢測電極示意圖；
[0034] 圖1(d)為光刻膠保護電極示意圖；
[0035] 圖1(e)?圖1(g)為檢測區域與功能區域同窗口大小刻蝕示意圖；
[0036] 具體有1 一SOI基片，2-功能區域，3-檢測區域，4一多晶娃電極，5-檢測電極保 護層，6-檢測刻蝕窗口，7-檢測刻蝕深槽。
[0037] 圖2是本發明中採用分布方法建立的深槽側壁模型。

【具體實施方式】
[0038] 下面通過具體實施例，並配合附圖，對本發明做詳細的說明。
[0039] 實施例1 :
[0040] 本實施例的利用電容變化檢測刻蝕側壁粗糙的方法具體實現工藝如圖1 (a)?圖 1(g)所示，具體說明如下：
[0041] 1、備片：SOI基片1作為晶片的基片，如圖1 (a)所不。
[0042] 2、在基片上採用MEMS工藝光刻並定義出檢測區域3,利用刻蝕工藝隔離檢測區域 3和功能區域2,包括：DRIE Si 3000 A;如圖1(b)所示。
[0043] 刻蝕深度值為SOI矽片正面矽層厚度，利用刻蝕工藝刻穿正面矽層，實現檢測區 域3和功能區域2的電學絕緣。
[0044] 也就是說，本發明中通過埋氧層隔離器件功能區域和檢測區域，在進行隔離的刻 蝕中，刻蝕深度必須是埋氧層裸露，圖1(b)中的槽為隔離槽，深度必須達到埋氧層，同時檢 測刻蝕深槽7的深度必須也是到達埋氧層。
[0045] 利用LPCVD技術澱積多晶娃，在檢測區域3光刻並刻蝕出成對的檢測電極--多 晶矽電極 4,包括：LPCVD Si30ym，DRIE Si30ym;如圖 1(c)所示。
[0046] 3、在檢測區域3光刻，用光刻膠定義並保護檢測電極，形成檢測電極保護層5 ;如 圖1 (d)所示。
[0047] 4、將基片放於N2氣氛下退火lmin。
[0048] 在N2氣氛下進行退火處理可以使多晶矽電極更加緻密，減小電極接觸引入的誤 差；
[0049] 5、在檢測區域3的成對電極間光刻出和功能區域2-樣大小的檢測刻蝕窗口 6,如 圖1(e)所示，隨後在基片的功能區域2和檢測區域3同時進行相關刻蝕，形成檢測刻蝕深 槽7,如圖1 (f)所示。
[0050] 刻蝕時間，壓強，電壓等工藝條件由功能區域2製作工藝決定。
[0051] 6、去膠，如圖1(g)所示。
[0052] 利用阻抗儀測量檢測電極間電容大小，並與建模獲取參數進行對比，獲取側壁粗 糙信息。
[0053] 採用分布方法對側壁粗糙對電容影響進行建模：由於等離子刻蝕的特點，深槽側 壁粗糙的最主要形貌為螺紋狀弧形粗糙，將粗糙尺寸具體標襯為該螺紋半圓半徑R的大 小，則可以建立如圖2所示的深槽側壁模型，而後通過ansys可以進行不同半徑尺寸下電容 大小的計算仿真，得到具體的理論曲線。
[0054] 具體的，當刻蝕窗口大小為5 μ mX 2000 μ m時，粗糙尺度為0. 5 μ m時，其理論仿真 值大小為0. 51pf，實際測量電容值大小為0. 47pf，通過Bruker光學測量系統實際測量，得 到其RMS大小為0. 44 μ m，表明該方法可以準確標定刻蝕側壁粗糙大小。
【權利要求】
1. 一種利用電容變化檢測刻蝕側壁粗糙的方法，包括下述步驟： 1) 選擇SOI矽片作為晶片基片； 2) 在基片上光刻定義並刻蝕出與功能區域電學絕緣的獨立的檢測區域； 3) 在上述檢測區域製作成對的檢測電極； 4) 在檢測電極上製作保護層； 5) 在檢測區域光刻出和功能區域刻蝕窗口一樣大小和形狀的檢測刻蝕窗口； 6) 在基片的功能區域和檢測區域同時進行刻蝕，形成檢測刻蝕深槽； 7) 刻蝕完成後測量檢測電極間電容大小； 8) 將測量得到的電容大小和理論曲線對比，獲取刻蝕側壁粗糙度。
2. 如權利要求1所述的利用電容變化檢測刻蝕側壁粗糙的方法，其特徵在於，步驟2) 和6)中的刻蝕採用MEMS刻蝕工藝，選自反應離子刻蝕、反應離子深刻蝕和先進矽刻蝕技術 手段中的一種。
3. 如權利要求1所述的利用電容變化檢測刻蝕側壁粗糙的方法，其特徵在於，步驟2) 和6)中，刻蝕深度值為SOI矽片正面矽層厚度，利用刻蝕工藝刻穿正面矽層。
4. 如權利要求1所述的利用電容變化檢測刻蝕側壁粗糙的方法，其特徵在於，步驟2) 中，若功能區域存在多個不同大小刻蝕窗口，則刻蝕多個獨立檢測區域。
5. 如權利要求1所述的利用電容變化檢測刻蝕側壁粗糙的方法，其特徵在於，步驟3) 中，通過光刻電極位置，採用低壓化學氣相澱積方法製作檢測電極，製作檢測電極的材料為 多晶娃。
6. 如權利要求1所述的利用電容變化檢測刻蝕側壁粗糙的方法，其特徵在於，步驟4) 中，通過在檢測區域光刻，用光刻膠定義並保護檢測電極，形成檢測電極保護層。
7. 如權利要求1所述的利用電容變化檢測刻蝕側壁粗糙的方法，其特徵在於，步驟4) 中，還包括在形成檢測電極保護層之後，將基片放於N 2氣氛下退火。
8. 如權利要求1所述的利用電容變化檢測刻蝕側壁粗糙的方法，其特徵在於，步驟5) 中，所述檢測刻蝕窗口的數目由功能區域刻蝕窗口的大小及形狀決定，其數目與檢測區域 的數目一致，其中所述檢測刻蝕窗口的位置位於兩檢測電極之間。
9. 如權利要求1所述的利用電容變化檢測刻蝕側壁粗糙的方法，其特徵在於，步驟8) 中，採用分布方法對側壁粗糙對電容影響進行建模，得到理論曲線；具體的建模參照如下方 法進行：由於等離子刻蝕的特點，深槽側壁粗糙的最主要形貌為螺紋狀弧形粗糙，將粗糙尺 寸具體標襯為該螺紋半圓半徑大小，建立深槽側壁模型，而後通過ANSYS進行不同半徑尺 寸下電容大小的計算仿真，得到具體的理論曲線。
【文檔編號】G01B7/34GK104089572SQ201410364545
【公開日】2014年10月8日 申請日期:2014年7月28日 優先權日:2014年4月10日
【發明者】張立, 何軍, 張大成, 黃賢, 趙丹淇, 王瑋, 楊芳, 田大宇, 劉鵬, 李婷, 羅葵 申請人:北京大學, 北京大學軟體與微電子學院無錫產學研合作教育基地