絕緣體上的矽(soi)襯底的製造工藝的製作方法
2023-09-17 21:22:55
專利名稱：絕緣體上的矽(soi)襯底的製造工藝的製作方法
技術領域：
本發明涉及一種在膜厚的均勻性和消除膜的空位(或空洞)及界面態方面性能良好的SOI襯底的製造工藝，更具體地說，涉及一種適用於在玻璃等的透明絕緣襯底上或在其上帶有氧化膜的矽襯底上的單晶半導體層內製造的高功能度和高性能電子器件，高集成度的集成電路等的SOI襯底的製造工藝。
眾所周知，在絕緣體上形成單晶矽半導體層的技術是絕緣體上的矽技術(SOI)，因為這種襯底具有許多由用於製造普通的矽集成電路的體矽襯底不能得到的優點，故對它進行了許多研究。〔SOS和SIMOX〕一種常規的SOI技術是所謂的SOS(蘭寶石上的矽)，它是在藍寶石晶體上以異質外延方式生長矽層的技術，但以異質外延方式生長的矽晶體的質量較差。同樣，SIMOX(利用注入氧的分離)作為一種SOI形成技術被實際應用，該技術是將許多氧離子注入到矽中並在其後對生成物進行退火，由此用被埋在自矽表面至約0.2微米位置範圍內的注入氧形成SiO2層。但是，注入許多氧離子和退火需要許多時間，這在生產率和成本方面是不利的，而且離子注入在SOI矽層中引起許多晶體缺陷。而減少氧離子注入在目前要保持氧化層的膜質量是困難的，並且也認為改變注入的SiO2膜層的厚度是困難的。〔鍵合SOI〕在近來報導的SOI形成技術中，有一種一般稱為「鍵合SOI」的技術，在質量方面特別好。在該技術中，將兩個晶片的鏡狀表面互相緊密地粘合在一起，其中至少一個晶片具有用氧化等方法形成的絕緣膜，對其進行退火以增強粘合界面的連接，其後從任一側對該襯底進行拋光或刻蝕以便在絕緣膜上留下具有任意厚度的矽單晶薄膜。本技術中最重要一點是一個將矽襯底減薄為薄膜的步驟。詳細地說，通常要將厚達幾百微米左右的矽襯底均勻地拋光或刻蝕到幾微米或甚至1微米或更小，這從技術上講在可控性和均勻性方面是非常團難的。大體上有兩種將矽減薄成薄膜的途徑。其中之一是只通過拋光來進行減薄的方法(BPSOI鍵合和拋光SOI)，另一方法是緊接在要留下的薄膜的上面(實際上，在製造單一襯底的過程中是緊接在薄膜下)設置刻蝕中止層以及完成襯底刻蝕和刻蝕中止層的刻蝕的兩個階段的方法(BESOI鍵合和內刻蝕SOI)。由於在BESOI中經常在預先形成的刻蝕中止層上外延生長矽有源層，故為了保證膜厚的均勻性，這種BESOI迄今被認為是有利的。但是，由於該刻蝕中止層經常含有高濃度的雜質，故它將引起晶格的畸變，這將導致晶體缺陷傳播到外延層的問題。在外延層氧化時或鍵合後的退火時也存在雜質擴散並由此改變刻蝕特性的可能性。
在這些鍵合SOI中，如在鍵合表面中有汙染物或因為鍵合表面的較差的平整度而存在凹凸不平，則許多稱為「空洞」的孔隙將在鍵合界面處出現。從這一點來考慮，上面討論的BESOI在許多情況下是不利的。其理由如下。通常例如通過異質外延生長、通過CVD或通過帶有高濃度雜質摻雜的外延生長來形成刻蝕中止層。在CVD的情況下，特別是在異質外延生長的情況下，所得到的平整度往往不如通過拋光得到的平面的平整度，有時通過離子注入來形成刻蝕中止層，但在這種情況下其平整度也下降。〔新的BESOI技術〕一種可得到鍵合表面的良好的平整度、如在BESOI中那樣的有源層的均勻膜厚以及比常規的BESOI高几個數量級的內刻蝕選擇性的技術的例子是用陽極氧化使矽襯底的表面成為多孔和在其上外延生長矽有源層的技術(日本專利申請公開第5-21338號)。在這種情況下，該多孔層對應於BESOI中的刻蝕中止層。但是，由於在用一種基於氫氟酸的刻蝕劑的情況下與單晶矽相比多孔矽的刻蝕速率非常高，故認為高選擇性刻蝕特性比刻蝕中止層更重要。由於該技術不是通過CVD而是通過平的單晶矽襯底表面的陽極氧化來形成多孔矽層，故外延生長的有源層的平整度變得比通過CVD等方法形成刻蝕中止層的BESOI中的有源層的平整度好。在該表面上生長的外延層具有可得到接近等於在非多孔的單晶襯底上生長的外延層的結晶性能的特性。這一點可使我們能使用與具有高可靠性的在單晶矽襯底上面的外延層等效的單晶薄膜作為有源層，由此來提供具有良好的結晶性和具有良好的膜厚的均勻性的SOI襯底。
K.Sakaguchi等報導了將通過陽極氧化矽單晶襯底的表面使其變成多孔和在其上進行外延生長而得到的襯底鍵合到具有氧化表面的矽襯底上面，通過研磨機研磨非多孔單晶矽襯底部分來露出多孔層，並且用HF/H2O2的混合液有選擇地只刻蝕多孔層，這樣來得到507nm±15nm(±3％)或96.8±4.5nm(±4.7％)作為對於5英寸晶片的SOI矽層的膜厚分布。已描述了在這種情況下在用HF/H2O2混合液的刻蝕中多孔矽層的刻蝕速率是非多孔矽層的刻蝕速率的105倍，因此多孔矽層在BESOI中很好地起到了作為刻蝕中止層的作用。
除了將具有熱氧化表面的單晶矽襯底或透明的石英玻璃襯底鍵合到在該多孔矽上生長的外延矽膜的方法外，也可將兩個襯底的SiO2表面互相鍵合在一起。在作為有源層的的外延矽膜與SiO2(外延層的熱氧化膜)間的界面的界面態密度足夠低，並且SiO2層的厚度可任意地控制。因此，可充分地利用SOI的特性來製造該襯底。然後通過等離子工藝來激活在鍵合界面處的SiO2的表面，由此可充分地增強鍵合強度，可消除空洞的產生。
上述的新的BESOI技術使我們能得到高質量的SOI襯底，其中通過多孔矽層的高選擇性刻蝕使該膜厚分布保持在外延生長時的平整度和膜厚分布。但是，上述新的BESOI技術具有下述的在除去沒有形成為多孔的非多孔單晶矽區時的問題。
1.因使用溼法的基於氫氟酸的刻蝕劑而產生的問題本技術涉及在處理許多襯底時的液體交換和液體濃度處理的困難的可控性，因此在生產率方面非常差。
該SiO2層和SiO2玻璃襯底用基於氫氟酸的刻蝕劑進行刻蝕，這是由於其大的刻蝕速率之故。特別在鍵合到透明SiO2玻璃襯底的情況下，玻璃襯底的背面也被刻蝕，這使透明襯底的透明度下降。在用諸如一種基於氫氟酸/硝酸或鹼性溶液的溼法刻蝕劑露出多孔矽部分作為除去非多孔單晶矽區的方法的情況下，不管使用什麼刻蝕劑低密度的多孔矽層的刻蝕速率大於非多孔矽層的刻蝕速率。因為這一點，在除去所有的非多孔矽部分前，在露出多孔矽的部分內刻蝕進行得較快，使得剩下的多孔矽膜厚的變動將非常大，幾個微米或更大。當多孔矽厚變成薄到幾個微米或更小時，刻蝕進一步甚至到達在多孔矽下面的外延矽層，這使最終的SOI層的膜厚的均勻性下降。因而，要求多孔矽層厚為10微米或更厚，多孔矽層的厚度不能比這更薄。
2.關於多孔矽層的膜厚的問題在使用研磨機的研磨作為除去非多孔單晶矽區的方法的情況下，不低於10微米的厚度作為研磨機的研磨容差來中止在下面的多孔矽層處的研磨以及作為因研磨引起的損傷層是必要的，因而不能使多孔矽層的厚度低於這個值。
因此，多孔矽的形成和刻蝕需要許多時間。
因而，本發明的一個目的是實現一種解決所有問題的SOI襯底的製造工藝，這裡所說的問題是在利用溼法基於氫氟酸的刻蝕劑來除去非多孔單晶矽區的情況下生產率的降低和透明襯底的透明度的下降的問題和因為不能使用研磨機來減薄多孔矽層而需要很多時間來形成和刻蝕多孔矽的問題。
為了達到上述目的，本發明者已盡了最大努力以致實現了下述發明。即，按照本發明的SOI襯底的製造工藝是一種包括下述步驟的SOI襯底的製造工藝使得單晶矽襯底的表面層成為多孔以在第一非多孔單晶矽區上形成多孔單晶矽區的步驟；在上述多孔單晶矽區的表面上形成第二非多孔單晶矽區的步驟；製備至少其一個表面層是絕緣區的支撐襯底的步驟；將上述絕緣區鍵合到上述第二非多孔單晶矽區的步驟；除去上述第一非多孔單晶矽區的步驟；以及除去上述多孔單晶矽區的步驟，其中上述除去上述第一非多孔單晶矽區的步驟包括進行幹法刻蝕的步驟，其中非多孔單晶矽區的刻蝕速率大於多孔單晶矽區的刻蝕速率。
這裡，除去上述第一非多孔單晶矽區的步驟最好有一個在進行幹法刻蝕之前用研磨機部分地研磨該區的步驟。該幹法刻蝕最好以下述方法來進行通過用電或光能離化產生被激活的離子類，該激活離子類在垂直於襯底表面的方向上被加速，並且反應在襯底表面處發生。最好通過在襯底上設置平行板電極和觀察在該平行板電極與該襯底之間的自偏壓的變化來進行由幹法刻蝕在整個表面上露出多孔單晶矽區的刻蝕終點的確定。
這裡，除去多孔單晶矽區的步驟可通過多孔單晶矽區的刻蝕速率大於非多孔單晶矽區的刻蝕速率的溼法刻蝕來進行，或通過多孔單晶矽區的刻蝕速率大於非多孔單晶矽區的刻蝕速率的幹法刻蝕來進行。多孔單晶矽區的刻蝕速率大於非多孔單晶矽區的刻蝕速率的幹法刻蝕最好以下述方法來進行至少通過電或光能分解產生的原子團侵入到多孔區的孔隙內以便從內部刻蝕該區。
在多孔單晶矽區的表面上形成第二非多孔單晶矽區的步驟最好是一個在多孔單晶矽區的表面上外延生長第二非多孔單晶矽區的步驟。另外，該步驟可以是一個進行退火將多孔單晶矽區的表面內的孔隙封閉的步驟。再有，該支撐襯底可以是矽片、帶有絕緣表面的矽片、或諸如石英玻璃的絕緣襯底。在支撐襯底是矽片的情況下，將第二非多孔單晶矽區的表面作成絕緣性的。
本發明者發現了具有與溼法刻蝕相反的選擇性的刻蝕條件，在某些條件下進行幹法刻蝕時多孔矽的刻蝕速率比非多孔矽的刻蝕速率慢幾倍或更多。本發明是利用這種條件的幹法刻蝕來除去非多孔單晶區的發明。非多孔矽的刻蝕速率快於多孔矽的刻蝕速率的刻蝕機理還沒有完全搞清楚，但可按下述來考慮。
關鍵在於，對這裡的非多孔矽區的選擇性刻蝕來說，表面的刻蝕速率等於或大於原子團等的侵入率。表面的刻蝕可通過使用諸如RIE(反應離子刻蝕)的在電場方向上具有各向異性的反應離子刻蝕模式來加快。此外，因為多孔矽的表面被氧化或因為其密度低，在該離子刻蝕模式中多孔矽的直流電場分量不同於非多孔矽的直流電場分量，由此可降低多孔矽的刻蝕速率。為了在該離子刻蝕模式中加快表面刻蝕，除了在射頻等離子放電中通過適當地選擇壓力、功率、刻蝕氣體等來增加自偏壓外，從外部加一個直流偏壓的方法是有效的。外加一百至幾百伏使得多孔矽的刻蝕速率比非多孔矽的刻蝕速率慢幾倍至幾十倍。在鍵合之後除去非多孔晶片部分時，因為晶片的厚度分布和刻蝕厚度分布，會導致部分地露出下面的多孔矽。但因為這部分的刻蝕速率較慢，使剩下的多孔矽的厚度分布變緩，由此改善了均勻性。
由於刻蝕速率的選擇性和刻蝕速率的面內分布的均勻性是足夠高的，故對刻蝕非多孔矽襯底部分從而在整個表面上露出多孔矽部分時確定刻蝕終點的時間控制是充分的。但是，可準備一種裝置來監測自偏壓以便確定該終點，該裝置的設計更多地考慮生產率。即，因為在多孔矽露出的時刻自偏壓降低，故可確實可靠地確定該終點。
由於本發明涉及用常規的溼法基於氫氟酸的刻蝕劑或基於鹼的刻蝕劑除去非多孔單晶矽區，故它已解決了在處理許多襯底之後因液體交換引起的非常差的生產率和液體濃度處理的困難的可控性的問題。此外，在幹法刻蝕中不產生由基於氫氟酸的刻蝕劑對透明SiO2玻璃襯底的刻蝕，故它特別解決了透明襯底的透明度降低的問題。
在迄今為止已使用的作為除去非多孔矽晶片部分的方法的用研磨機進行研磨或用基於氫氟酸的刻蝕劑進行刻蝕的情況下，多孔矽的膜厚度厚達10微米或更多以保持一個容差，在多孔矽部分中止刻蝕是困難的。但是，非多孔矽晶片部分的刻蝕速率大於多孔矽層的刻蝕速率的選擇性刻蝕排除了保持該容差的需要，使得多孔矽的膜厚可作成薄至5到10微米。這將用於形成多孔矽的陽極氧化時間和刻蝕多孔矽的刻蝕時間兩者減少到迄今為止的一半，由此可改善生產率。
圖1A、1B、1C、1D和1E是用於說明本發明的一個實施方案和第一及第二實例中的步驟的示意截面圖；圖2A、2B、2C、2D、2E和2F是用於說明本發明的第三實例中的步驟的示意截面圖；圖3A、3B、3C、3D、3E和3F是用於說明本發明的第四實例中的步驟的示意截面圖；圖4A、4B、4C、4D、4E和4F是用於說明本發明的第五實例中的步驟的示意截面圖；圖5A和5B是使矽襯底成為多孔的裝置的示意截面圖。
下面將參照圖1A至1E說明本發明的一個實施方案。
(圖1A)對單晶矽襯底100進行陽極氧化以形成多孔矽101。此時襯底的單側表面層的多孔層厚度可在幾微米到幾十微米之間。形成多孔矽的方法將參照圖5A和5B進行說明。首先，製備一個p型單晶矽襯底500作為襯底。N型不是不可以的，但限於低阻襯底或必須在下述的狀態下進行陽極氧化通過用光照射襯底表面加速空穴的產生。將襯底500放置在圖5A中示出的裝置內。即，表面的一側與基於氫氟酸的溶液504接觸，將負電極506設置在溶液一側，將襯底的另一側與正金屬電極505接觸。如圖5B中示出的，正電極側505』也可通過溶液504』配備某一電位。
在任一種情況下，多孔層的形成從與基於氫氟酸的溶液接觸的負電極側開始。基於氫氟酸的溶液504是通常濃縮的氫氟酸(49％HF)。當氫氟酸溶液用純水(H2O)進行稀釋時，儘管依賴於流過的電流的值，刻蝕仍從某一濃度開始，這不是較佳的。在一些情況下在陽極氧化期間從襯底500的表面處產生氣泡，因此加入醇作為表面活化劑以便有效地除去氣泡。可使用的醇是甲醇、乙醇、丙醇、異丙醇等。如使用攪拌器代替表面活化劑，則陽極氧化可通過對溶液進行攪拌來進行。
負電極506由一種不為氫氟酸溶液所腐蝕的材料，例如金(Au)、鉑(Pt)等，製成。用於正電極505的材料可從通常使用的金屬材料中選擇，但因為基於氫氟酸的溶液504在整個襯底500的陽極氧化完成後將到達正電極505，故正電極505的表面應覆蓋一層抗氫氟酸的金屬膜。用於陽極氧化的電流值可在最大為幾百mA/cm2至最小為大於零的範圍內選擇。在多孔矽的表面上能得到高質量的外延生長的範圍內確定該值。通常，隨電流值的增加，陽極氧化的速率增加，多孔矽層的密度減少。即，由孔隙佔據的體積增加。這改變了外延生長的條件。
(圖1B)在如上述形成的多孔層101上面外延生長非多孔單晶矽層102。該外延生長是通過普通的熱CVD、低壓CVD、等離子CVD、分子束外延、濺射等來進行的。這樣生長的層的膜厚可被確定為與SOI層的設計值相同，但是膜厚最好不超過2微米。其理由如下述。如在主要包含SiO2的絕緣襯底上存在2微米或更厚的單晶矽膜2，則因為兩種材料間的熱膨脹係數的差別在器件工藝中的退火時在鍵合界面處產生大的應力，這將引起矽膜的擊穿、襯底的彎曲、界面處的剝離等。由於對不大於2微米的膜厚應力較小，故在這種情況下不大可能發生膜擊穿、剝離、彎曲等。更佳的是膜厚不大於0.5微米。這是因為對於不小於0.5微米的膜厚，儘管在其後的工藝中的退火時將不產生剝離、擊穿等，但在微小的區域內的晶體上卻可能產生滑移線(slip lines)。
非多孔單晶矽層102可通過用退火封閉多孔矽層101表面中的孔隙來形成。
(圖1C)對外延層102的表面進行氧化(103)。這一點之所以必要是因為在下一步驟中將外延層直接鍵合到支撐襯底上的情況下，雜質將容易地在鍵合界面處分凝(segregate)，在界面處的原子的非耦合鍵(懸掛鍵)將增加，這將成為使薄膜器件的特性不穩定的因素。
氧化膜的足夠的厚度可以在下述的範圍內確定在該範圍內不受從空氣進入鍵合界面的汙染物的影響。
(圖1D)製備上述的具有帶氧化表面的外延表面襯底100和支撐襯底110。支撐襯底110的特定的例子包括其表面被氧化的矽襯底、石英玻璃、晶體化的玻璃、在任意襯底上澱積的SiO2等。
當待互相鍵合的兩個表面都是SiO2時，將這兩個襯底或其中的一個暴露於等離子氣氛中以便激活表面處的SiO2。此時所使用的氣體最好是氧，但是除此以外可使用的氣體是空氣(氧和氮的混合物)、氮、氫、諸如氬或氦的惰性氣體、氨分子等的氣體等。
當將由矽構成的表面鍵合到由SiO2構成的表面上時，上述的那種處理不是必要的。
對在上述步驟中製備的兩個襯底進行清洗，其後互相鍵合在一起。一個較佳的清洗方法是只用純水來衝洗，其他可使用的溶液的例子包括用純水稀釋的過氧化氫溶液以及用足夠的純水稀釋的鹽酸或硫酸溶液。
對鍵合後的襯底整個表面進行加壓具有增強結合強度的效果。
然後對鍵合襯底進行退火。退火溫度最好儘可能高，但是太高的溫度會引起多孔層101的結構變化或包含於襯底內的雜質擴散進入外延層。因此，有必要選擇不引起這些問題的溫度和時間。具體的說，較佳的溫度不超過1200℃。再有，一些襯底不能承受高溫下的退火。例如，在支撐襯底110是石英玻璃的情況下，因為矽與石英間的熱膨脹係數的差別，退火必須在不高於約200℃的溫度下進行。在高於該溫度的溫度下，鍵合襯底將因應力而被剝離或破裂。但是要注意到，只要在下一步驟中界面能承受體矽100的研磨和刻蝕時的應力，退火就是充分的。因而，通過優化對於激活的表面處理條件，即使在不超過200℃的溫度下也可進行該工藝。
(圖1E)以下，有選擇地除去矽襯底部分100和多孔部分101而留下外延層102。
首先，用表面研磨機等部分地研磨非多孔矽襯底部分100並且在其後用RIE進行刻蝕，或者在不使用研磨的情況下通過RIE除去整個的矽襯底部分100。當用研磨法部分地除去矽襯底部分100時，在多孔矽區101上剩下的矽襯底部分的較佳的厚度範圍是2到300微米，更佳的是5到100微米。
至於這裡的非多孔矽襯底部分的刻蝕，本發明的要點是表面的刻蝕速率等於或大於原子團等的侵入率。因而，如是使用諸如RIE的在電場方向上具有各向異性的反應離子刻蝕模式，可進一步加快表面的刻蝕。再有，因為多孔矽表面被氧化或因為其密度低，在離子刻蝕模式中的直流電場分量在非多孔和多孔矽之間變化，由此可能會降低多孔矽的刻蝕速率。
為了加快在該離子刻蝕模式中的表面刻蝕，有必要適當地選擇個射頻等離子放電中的壓力、功率、刻蝕氣體等。反應離子刻蝕是以下述方式來進行的將諸如H2氣體或包含F原子的CF4或SF6的刻蝕氣體與諸如O2或N2氣體的運載氣體或諸如He或Ar的惰性氣體混合，通過用射頻或微波功率或用光能得到的等離子體將其分解，激活離子在電場方向上被加速而到達被刻蝕襯底的表面，這樣來刻蝕表面。
在設置放電條件時，重要的是有利於達到激活能量，特別是通過將放電壓力設置得較低來保證氣體分子的長的平均自由程。較大的射頻功率將增加電極間的直流偏壓分量以加快離子刻蝕，但另一方面它也加快原子團分解反應，使得原子團刻蝕模式也混入進來。因而，在這種情況下要加以注意。除了通過射頻功率來增加自偏壓外，從外部加直流偏壓的方法也是有效的。外加一百到幾百伏將增加非多孔矽的刻蝕速率，即使幾百微米的刻蝕也將在幾小時內完成。此時多孔矽的刻蝕速率慢了幾倍到幾十倍。因而，在鍵合後除去非多孔矽晶片部分時，因為晶片的厚度分布和刻蝕厚度分布之故，會部分地露出下面的多孔矽，但是因為該部分的刻蝕速率慢，剩下的多孔矽的厚度分布變緩，因而會改善均勻性。一種利用磁控管的等離子體或ECR等離子體對於進一步加快離子刻蝕也是有效的。
如上所述，當在刻蝕非多孔矽襯底部分100之後露出多孔部分101時，刻蝕一度被中止。此時由於刻蝕速率的充分的選擇性和刻蝕速率的充分的面內的分布均勻性，可通過時間控制很好地進行刻蝕終點的確定，但是也可以通過監測自偏壓來進行。即，因為在多孔矽露出時自偏壓下降，故可確實可靠地進行終點的確定。
其次，通過溼法刻蝕除去下面的多孔區101。用對矽的普通的刻蝕劑或用對多孔矽的選擇性的刻蝕劑進行多孔矽單晶區的除去以露出非多孔區102。選擇性刻蝕劑的特定的例子包括氫氟酸、氫氟酸與醇和過氧化氫的至少一種的混合液、緩衝氫氟酸、以及緩衝氫氟酸與醇和過氧化氫的至少一種的混合液。普通的對於矽的刻蝕劑由於多孔矽的很大的表面面積也能夠有選擇地只刻蝕多孔矽。
由於低濃度的氫氟酸的刻蝕劑可用於多孔區101的溼法刻蝕，故溶解SiO2的現象表現得不明顯以致可忽略。
也可通過原子團幹法刻蝕來除去下面的多孔部分101。在多孔矽內從表面到內部以高密度存在幾十到上百埃孔隙，侵入到該孔隙內並且在刻蝕中所涉及的原子團粘附在孔隙的壁上以便從側壁開始刻蝕並粘附在柱狀結構的薄柱上，由此該多孔矽部分最終分裂而被除去。另一方面，非多孔矽沒有孔隙，因此只產生對其表面的刻蝕。例如，假定在刻蝕中所涉及的原子團侵入到幾十微米的深度，並在非多孔表面的幾十埃的刻蝕期間附著到多孔矽的孔隙上，則該孔隙的壁也以與表面相同的量被刻蝕，使得原子團通過孔隙侵入的部分內的柱狀物分裂，這樣來實現多孔矽的幾十微米的刻蝕。
這裡的重要之點是在刻蝕中所涉及的原子團侵入和附著到多孔矽的孔隙的速率比表面的刻蝕速率大很多。因此，本發明的在這裡的要點在於除去多孔矽的刻蝕是處於化學的、原子團的刻蝕模式，其中刻蝕只由在刻蝕中所涉及的原子團進入孔隙的擴散來完成，並且刻蝕是以各向同性的方式進行。由於諸如普通的RIE的在電場的方向上具有各向異性的反應離子刻蝕進一步加快表面的刻蝕，故這裡不將其用於刻蝕。但要注意，通過對氣體、流率、壓力等選擇適當的條件即使在RIE的刻蝕裝置中也能實現這裡所述的刻蝕。尤其需要對放電條件進行設置，以便將放電壓力保持得較高以使氣體分子的平均自由程變短從而促進離子的二次反應，以及將襯底的自偏壓保持得較低以使由激活的離子對表面的刻蝕幾乎不發生。使用一種從外部在與自偏壓相反的方向上加直流偏壓的方法或一種將被刻蝕的襯底放在電極的陽極側的方法也是有效的，但要完全消除離子的到達是困難的。最好將產生原子團的部位與刻蝕部位在空間上互相分離開，並在它們之間提供運送原子團的行程。
同樣，將諸如H2氣體或包含F原子的CF4或SF6的刻蝕氣體與諸如O2或N2氣體的運載氣體混合，通過用射頻或微波功率或用光能形成的等離子體將其分解為原子團，在運送過程中在汽相內產生與運載氣體等的二次反應，由此得到更穩定的和壽命更長的刻蝕原子團。這是因為刻蝕氣體到達非刻蝕襯底上。再有，當襯底在刻蝕時被加熱或振動時，它加快原子團到達更穩定的部位的各向同性的擴散，以便加快其侵入到多孔矽的孔隙，由此在比非多孔矽大105到106倍的選擇性處得到多孔矽的刻蝕速率。此時，由於下面的外延部分102是非多孔的，故其刻蝕速率比多孔矽的刻蝕速率小五到六個數量級，幾乎不發生刻蝕，由此外延層102處於保持在外延生長時得到的膜厚均勻性的薄膜的狀態。再有，在一些情況下可將下述步驟加到上面描述的步驟中。
(1)在多孔層中的孔內壁氧化(預氧化)在多孔矽層內的鄰近孔隙之間的壁厚是很小的，幾納米到幾十納米。在多孔層的高溫過程期間，例如，在形成外延矽層時，在鍵合後的退火時等，有時這將引起孔隙壁互相粘附在一起，並且孔隙壁變大和變粗，以致關閉了孔，由此降低了刻蝕速率。如在形成多孔層後在孔隙壁上形成薄的氧化膜，則孔隙壁將不會變大和變粗。但由於非多孔單晶矽層需要外延生長在多孔層上，故有必要只氧化孔隙的內壁表面以便在多孔層的孔隙壁內留下單晶體。這裡形成的氧化膜希望具有幾埃到幾十埃的膜厚。這種膜厚的氧化膜是通過在氧氣氛中在200℃到700℃的範圍內的一個溫度下，更佳的是在250℃到500℃的範圍內的一個溫度下，進行退火而形成的。
(2)氫烘焙工藝EP553852A2示出在氫氣氛下的退火可除去矽表面的微小的凹凸不平，以得到非常平滑的矽表面。在氫氣氛下的烘焙也可適用於本發明。例如，可在形成多孔矽層之後和形成外延矽層之後進行氫烘焙。除此之外，可在刻蝕除去多孔矽層後得到的SOI襯底上進行氫烘焙。在形成外延矽層之前進行氫烘焙工藝引起下述現象孔隙的最外的表面被構成多孔矽表面的矽原子的遷移所阻塞。當形成為孔隙的最外的表面的外延矽層被阻塞時，得到具有較少晶體缺陷的外延矽層。另一方面，在刻蝕多孔矽層之後進行的氫烘焙具有一種使因刻蝕多少變粗糙的外延矽表面變得平滑的作用和一種有利於硼的外擴散的作用，這裡所說的硼是在鍵合時從清潔的房間內的空氣不可避免地取得並進入鍵合界面而且已擴散進入外延矽層，還有一些硼已從多孔矽層熱擴散進入外延矽層，因此可驅使這些硼排出。
進行上述步驟可使我們得到具有良好的膜厚分布的SOI襯底或具有在其中形成的單晶矽層的透明絕緣襯底。
在上述的SOI襯底的製造工藝的一種可能的變例中，將外延生長的非多孔單晶矽區102的表面就鍵合到具有氧化膜的矽晶片110上，其中在102區的表面上不形成氧化膜103。在另一種可能的變例中，在非多孔單晶矽區102的表面上形成氧化膜，將其鍵合到沒有氧化膜的矽晶片110上。〔實例1〕下面參照圖1A到圖1E和圖5A及5B詳細地說明本發明的第一實例。
(圖1A)製備一個約300微米厚的6英寸p型(100)單晶矽襯底(0.1到0.2Ωcm)，將其放置在如圖5A中示出的裝置內，進行陽極氧化以便只將矽襯底100的表面的10微米轉換成多孔矽101。此時，溶液504是49％HF溶液，電流密度是100mA/cm2。此時，多孔層形成速率是5微米/分鐘，在兩分鐘後得到10微米厚的多孔層。
(圖1B)通過CVD在多孔矽101上外延生長厚度為0.30微米的單晶矽層102。澱積條件如下述。
所用氣體SiH4/H2氣體流率0.62/140(升/min)溫度750℃壓力80Torr生長速率0.12微米/分鐘(圖1C)將由上述方法製備的襯底在水蒸汽氣氛中在900℃的條件下進行處理以得到0.20微米的氧化膜103。
(圖1D)對上述具有氧化膜的襯底100和預先製備的支撐襯底(沒有二氧化矽膜的裸矽片)110進行清洗，然後進行旋轉乾燥，其後互相鍵合。在這種情況下，儘管因為在矽表面與二氧化矽表面之間進行鍵合，粘附強度本來就高，但在鍵合之後，在1150℃再進行5分鐘的退火，由此進一步增強粘附強度。
(圖1E)在退火後，在一個平行板等離子刻蝕系統內有選擇地刻蝕非多孔單晶襯底100，由此露出多孔矽101。此時，被鍵合的晶片具有厚度變動，多孔矽層也具有陽極氧化時引起的厚度變動，由此非多孔單晶襯底部分100最大厚度變動約為300±5微米。此時的刻蝕條件如下述。
射頻頻率13.56MHz射頻功率1kWSF6氣體的流率1000sccm氧流率300sccm壓力20Pa
襯底偏壓500V處理時間63分鐘在上述條件下的非多孔矽的刻蝕速率是5微米/分鐘，而多孔矽的刻蝕速率是1微米/分鐘。如果在最壞的情況下非多孔單晶襯底部分100薄到約295微米，對它過刻蝕3分鐘；如果它厚到305微米，則對它過刻蝕1分鐘。此時，下面的多孔矽101刻蝕厚度分別是4微米和2微米，這樣，在最壞的情況下刻蝕可在多孔矽101內10微米處中止。此時不進行專門的終點的確定，但對於放置在刻蝕系統中的六個襯底，在所設置的處理時間內將所有的襯底的多孔矽層的整個表面露出來，並且其剩下的厚度的晶片面內分布在±10％範圍內。
然後用常規的HF/H2O2溶液刻蝕該襯底以通過溼法刻蝕除去多孔部分。
其結果是形成具有良好的超薄單晶矽膜的SOI襯底，在0.2微米的二氧化矽膜上的膜厚分布約為180納米±5.4納米(±3％)。
〔實例2〕實例2到除去非多孔單晶矽區100的步驟為止具有與實例1相同的步驟(圖1A到1E)。
然後將該襯底放置在一個微波激勵的化學幹法刻蝕系統中，只是有選擇地刻蝕多孔部分101。該系統在空間上分成由微波功率產生等離子體的部位和進行刻蝕的部位，由此離子類將不到達非刻蝕的部位。此時的刻蝕條件如下述。
微波頻率1GHz微波功率100WSF6氣體的流率100sccm氧流率500sccm氮流率500sccm壓力100Pa處理時間30分鐘在上述條件下的非多孔矽的刻蝕速率約達5×10-4微米/分鐘。但是，由於刻蝕首先在多孔矽的孔隙內進行，故未觀察到表面的刻蝕。約在開始刻蝕後20分鐘多孔矽層開始突然分裂，從開始算起30分鐘後該多孔矽層完全被刻蝕。在最壞的情況下，多孔矽的剩下的厚度變動約為6到8微米。即使假定下面的外延單晶矽層102的過刻蝕在30分鐘的刻蝕內約為10分鐘，單晶矽的過刻蝕也將不超過50埃，這將不影響外延生長時得到的均勻性。刻蝕終點可利用一種監測來自被刻蝕表面的螢光的方法來確定，但因很高的選擇性之故刻蝕時間的控制是充分的。
其結果是得到具有良好的超薄單晶矽膜的SOI襯底，在0.6微米的二氧化矽膜上的膜厚分布約為180納米±5.4納米(±3％)。
〔實例3〕下面參照圖2A到圖2F詳細地說明本發明的第三實例。
(圖2A)製備一個300微米厚的6英寸p型(100)矽襯底200，其電阻率是0.01Ω·cm，以與第一實例相同的方式只將其10微米的表面層轉換為多孔矽201。
(圖2B)在所得到的多孔矽表面上以與實例1相同的方式形成厚度為0.15微米的外延層202。
(圖2C)在1000℃的水蒸汽中將由上述方法製備的襯底氧化0.1微米(203)。
(圖2D)對上述襯底和預先製備的6英寸人造石英襯底210的表面進行等離子處理，其中將具有氧化膜203的上述襯底200和預先製備的支撐襯底(人造石英襯底)210放置在一個平行板等離子處理系統中，通過一種氧等離子體對各個襯底的表面進行激活處理。其工藝條件如下述。
射頻頻率13.56MHz射頻功率400W氧流率30sccm壓力20Pa處理時間1分鐘在等離子體和襯底之間不進行特別的對偏壓的控制，只用等離子的偏壓來處理表面。
(圖2E)將上述矽襯底200和石英襯底210浸在純水中5分鐘，其後對其進行旋轉乾燥，然後將其處理過的表面互相鍵合。之後，在300℃退火10小時。
(圖2F)首先，在與實例1相同的條件下通過RIE對厚度為290微米的矽襯底部分200進行刻蝕。在將多孔矽層201露出到表面之後，以與實例1相同的方式用溼法刻蝕來有選擇地刻蝕多孔層201。此時石英襯底210根本沒有被刻蝕。刻蝕終點可利用監測來自被刻蝕表面的螢光的方法來確定，但因很高的選擇性之故刻蝕時間的控制是充分的。
其結果是得到具有在石英襯底上的膜厚分布為98.2納米±3.4納米(±3.5％)的矽單晶薄膜的SOI襯底，。
〔實例4〕下面參照圖3A到圖3F詳細地說明本發明的第四實例。
(圖3A)製備一個300微米厚的5英寸p型(100)矽襯底300，其電阻率是0.01Ωcm，只在其從表面層起的5微米厚度內形成多孔層301。
(圖3B)在所得到的襯底的多孔矽表面上以與實例1相同的方式形成厚度為0.15微米的外延層302。
(圖3C)在水蒸汽氣氛中在900℃條件下對由上述方法製備的襯底進行處理，由此得到0.05微米的氧化膜303。
(圖3D)將上述具有氧化膜的襯底300和預先製備的具有0.2微米厚的二氧化矽膜的支撐襯底(矽晶片)310放置在平行板等離子處理系統內，在類似於實例3的氧等離子體條件下激活各個襯底的表面。
(圖3E)將兩個進行了這種表面處理的襯底浸在純水中5分鐘，其後對其進行旋轉乾燥，然後將其處理過的表面互相鍵合。之後，在400℃退火6小時。
(圖3F)在退火之後，與上述類似，在平行板等離子刻蝕系統中在下述條件下有選擇地刻蝕矽襯底300一側，由此露出多孔矽301。
射頻頻率13.56MHz射頻功率1kW
CF4氣體流率800sccmAr氣體流率200sccm壓力5Pa襯底偏壓500V處理時間99分鐘到102分鐘在上述條件下非多孔矽的刻蝕速率是3.1微米/分鐘，而多孔矽的刻蝕速率是0.43微米/分鐘。與實例1類似，在最壞的情況下對非多孔單晶襯底部分300來說有300到305微米的變動，例如在100分鐘刻蝕的情況下，多孔矽將過刻蝕1.6到4.8分鐘。此時下面的多孔矽301的刻蝕厚度分別是0.69微米和2.1微米，即使在最壞的情況下，可在留下2.9到4.3微米的厚度的狀態下中止5微米的多孔矽301的刻蝕。通過監測自偏壓進行該終點的確定，作為多孔矽刻蝕的終點，放電在自偏壓變成900伏到700伏時中止。對於放置在刻蝕系統中的六個襯底，將所有的襯底的多孔矽的整個表面露出來，並且其剩下的厚度的晶片的面內分布在±10％範圍內。
然後將該襯底放置在一個微波激勵的化學幹法刻蝕系統中，只是有選擇地刻蝕多孔部分301。此時的刻蝕條件幾乎與實例1相同，但對襯底進行加熱和也用超聲波使其振動。
微波頻率1GHz微波功率100WSF6氣體的流率100sccm氧流率500sccm氮流率500sccm壓力100Pa襯底溫度300℃超聲波1kW處理時間10分鐘在上述條件下的非多孔矽的刻蝕速率也約達5×10-4微米/分鐘。
襯底的加熱和超聲波振動的效果首先是加快進入多孔矽的孔隙的擴散，也加快因孔隙壁的刻蝕引起的物理的分裂，由此從開始到7至8分鐘之後幾乎露出所有下面的外延層，在10分鐘之後完全刻蝕掉多孔部分。即使對該下面的外延單晶矽層302過刻蝕10分鐘，過刻蝕厚度將不超過50埃，這將不影響外延生長時得到的均勻性。刻蝕終點可利用一種監測來自被刻蝕表面的螢光的方法來確定，但因很高的選擇性之故刻蝕時間的控制是充分的。
其結果是得到具有在0.25微米的二氧化矽膜上的膜厚分布約為100.8納米±3.4納米(±3.4％)的良好的超薄單晶矽膜的SOI襯底。〔實例5〕下面參照圖4A到圖4F詳細地說明本發明的第五實例。
(圖4A)製備一個300微米厚的5英寸p型(100)矽襯底400，其電阻率是0.01Ωcm，只在其從表面層起的5微米厚度內形成多孔層401。
(圖4B)在所得到的襯底的多孔表面上以與實例1相同的方式形成厚度為0.15微米的外延層402。
(圖4C)在水蒸汽氣氛中在900℃下對由上述方法製備的襯底進行處理，由此得到0.05微米的氧化膜403。
(圖4D)將上述具有氧化膜的襯底400和預先製備的具有0.2微米厚的二氧化矽膜的支撐襯底(矽晶片)410放置在平行板等離子處理系統內，在類似於實例3的氧等離子體條件下激活各個襯底的表面。
(圖4E)將兩個進行了這種表面處理的襯底浸在純水中5分鐘，其後對其進行旋轉乾燥，然後將其處理過的表面互相鍵合。之後，在400℃退火6小時。
(圖4F)在退火之後，與上述類似，在平行板等離子刻蝕系統中在實例3的條件下有選擇地刻蝕矽襯底400一側，由此露出多孔矽401。在這種條件下非多孔矽的刻蝕速率是3.1微米/分鐘，而多孔矽的刻蝕速率是0.43微米/分鐘。與實例1類似，在最壞的情況下對非多孔單晶襯底部分400來說有300到305微米的變動，例如在100分鐘的刻蝕的情況下，多孔矽將過刻蝕1.6到4.8分鐘。此時，與實例3類似，即使在最壞的情況下，也可在留下2.9到4.3微米的厚度的狀態下中止5微米的多孔矽401的刻蝕。通過監測自偏壓進行該終點的確定，作為多孔矽刻蝕的終點，放電在自偏壓變成900伏到700伏時中止。
將該襯底放置在光激勵H2原子團產生系統中有選擇地只刻蝕多孔部分401。由於產生H2原子團的部位與進行刻蝕的部位在空間上分離開和由於在光激勵的情況下不使用等離子體，故離子類不到達襯底。此時的刻蝕條件如下。
激勵光源低壓水銀燈(253.7eV)H2氣體流率100sccm壓力10Pa襯底溫度300℃超聲波1kW處理時間30分鐘在上述條件下的光分解H2原子團刻蝕中，非多孔矽的刻蝕速率也約達2×10-4微米/分鐘。
襯底的加熱和超聲波振動的效果首先是加快進入多孔矽的孔隙的擴散，也加快因孔隙壁的刻蝕引起的物理的分裂，由此在從開始算起的20分鐘之後幾乎露出所有下面的外延層，在30分鐘之後完全刻蝕掉多孔部分。即使對下面的外延單晶矽層402過刻蝕10分鐘，過刻蝕厚度將不超過50埃，這將不影響外延生長時得到的均勻性。刻蝕終點可利用一種監測來自被刻蝕表面的螢光的方法來確定，但因很高的選擇性之故刻蝕時間的控制是充分的。
其結果是得到具有在0.25微米的二氧化矽膜上的膜厚分布約為99.8納米±3.6納米(±3.6％)的良好的超薄單晶矽膜的SOI襯底。〔實例6〕下面參照圖1A到圖1E和圖5A及5B詳細地說明本發明的第六實例。
(圖1A)製備一個約600微米厚的6英寸p型(100)單晶矽襯底(0.1到0.2Ωcm)，將其放置在如圖5A中示出的裝置內，進行陽極氧化以便只將矽襯底100的表面的10微米轉換成多孔矽101。此時，溶液504是49％HF溶液，電流密度是100mA/cm2。再有，多孔層形成速率是5微米/分鐘，在兩分鐘後得到10微米厚的多孔層。
(圖1B)通過CVD在多孔矽101上外延生長厚度為0.30微米的單晶矽層102。其澱積條件與實例1相同。
(圖1C)將由上述方法製備的襯底在水蒸汽氣氛中在900℃的條件下進行處理以得到0.20微米的氧化膜103。
(圖1D)對上述具有氧化膜的襯底100和預先製備的支撐襯底(沒有二氧化矽膜的裸矽片)110進行清洗，然後進行旋轉乾燥，其後互相鍵合。在這種情況下，儘管因為在矽表面與二氧化矽表面之間進行鍵合，粘附強度本來就高，但在鍵合之後，在1150℃再進行5分鐘的退火，由此進一步增強粘附強度。
(圖1E)在退火後，通過研磨機對矽襯底100一側進行機械研磨約550微米。在類似於上述實例的平行板等離子刻蝕系統中有選擇地刻蝕剩下的約40微米的非多孔單晶襯底部分，由此露出多孔矽101。此時，該晶片具有厚度的變動，也存在因研磨裝置引起的研磨厚度的變動，還存在陽極氧化時多孔矽厚度的變動。因而，非多孔單晶襯底部分100厚度的最大變動是約40±5微米。刻蝕條件如下述。
射頻頻率13.56MHz射頻功率1kWSF6氣體的流率1000sccm氧流率300sccm壓力20Pa襯底偏壓500V處理時間11分鐘在上述條件下的非多孔矽的刻蝕速率是5微米/分鐘，而多孔矽的刻蝕速率是1微米/分鐘。如果在最壞的情況下非多孔單晶襯底部分100薄到約35微米，對它過刻蝕4分鐘。如果非多孔單晶襯底部分100厚到45微米，則對它過刻蝕2分鐘。此時，下面的多孔矽101刻蝕厚度是分別是4微米和2微米，這樣，在最壞的情況下刻蝕可在10微米的多孔矽101內中止。此時不進行專門的終點的確定，但對於放置在刻蝕系統中的六個襯底，在所設置的處理時間內將多孔矽的整個表面露出來，並且多孔矽剩下的厚度的晶片的面內分布在±10％範圍內。
然後用常規的HF/H2O2溶液溼法刻蝕該襯底以除去多孔部分。
其結果是形成具有良好的在0.2微米的二氧化矽膜上的膜厚分布約為108納米±3.2納米(±3％)的超薄單晶矽膜的SOI襯底。
權利要求
1.一種SOI襯底的製造工藝，包括下述步驟使單晶矽襯底的表面層成為多孔從而在第一非多孔單晶矽區上形成多孔單晶矽區的步驟；在所述多孔單晶矽區上形成第二非多孔單晶矽區的步驟；通過一個絕緣區將支撐襯底鍵合到所述第二非多孔單晶矽區表面的步驟；除去所述第一非多孔單晶矽區的步驟；以及除去所述多孔單晶矽區的步驟；其中所述除去所述第一非多孔單晶矽區的步驟包括進行幹法刻蝕的步驟，在該幹法刻蝕中，非多孔單晶矽區的刻蝕速率大於多孔單晶矽區的刻蝕速率。
2.按照權利要求1的SOI襯底的製造工藝，其中所述除去所述第一非多孔單晶矽區的步驟包括在所述的進行幹法刻蝕的步驟之前用研磨機部分地研磨所述第一非多孔單晶矽區的步驟。
3.按照權利要求1的SOI襯底的製造工藝，其中所述幹法刻蝕以下述方式進行刻蝕通過用電或光能的離化產生被激活的離子類，該激活離子類在垂直於襯底表面的方向上被加速，並且在所述襯底表面處發生反應。
4.按照權利要求3的SOI襯底的製造工藝，其中通過在所述襯底上設置平行板電極和觀察在所述平行板電極與所述襯底之間的自偏壓中的變化來進行由所述幹法刻蝕在整個表面上露出多孔單晶矽區的刻蝕終點的確定。
5.按照權利要求1的SOI襯底的製造工藝，其中所述除去所述多孔單晶矽區的步驟由溼法刻蝕來實現，在該溼法刻蝕中，多孔單晶矽區的刻蝕速率大於非多孔單晶矽區的刻蝕速率。
6.按照權利要求1的SOI襯底的製造工藝，其中所述除去所述多孔單晶矽區的步驟由幹法刻蝕來實現，在該幹法刻蝕中，多孔單晶矽區的刻蝕速率大於非多孔單晶矽區的刻蝕速率。
7.按照權利要求6的SOI襯底的製造工藝，其中所述多孔單晶矽區的刻蝕速率大於非多孔單晶矽區的刻蝕速率的幹法刻蝕以下述方式來進行通過至少電或光能分解產生的激活的原子團侵入到多孔區的孔隙內以便從內部刻蝕該區。
全文摘要
一種SOI襯底的製造工藝有效地除去在多孔矽區上的非多孔矽區，並解決了玻璃襯底刻蝕時不可避免的問題和需要較厚的多孔矽區的問題。該工藝包括使單晶矽襯底的表面層成為多孔以形成多孔單晶矽區；在多孔單晶矽區的表面上形成第二非多孔單晶矽區；將支撐襯底通過絕緣區鍵合到第二非多孔單晶矽區的表面；除去第一非多孔單晶矽區；以及除去多孔單晶矽區，其中除去第一非多孔單晶矽區包括進行幹法刻蝕的步驟，在該幹法刻蝕中非多孔單晶矽區的刻蝕速率大於多孔單晶矽區的刻蝕速率。
文檔編號H01L21/02GK1155755SQ96121530
公開日1997年7月30日 申請日期1996年12月12日 優先權日1995年12月12日
發明者阿閉忠司 申請人:佳能株式會社