電容系統的有源加速放電的製作方法
2023-09-11 23:31:10
專利名稱：電容系統的有源加速放電的製作方法
技術領域：
本發明一般涉及電子系統中的電容放電，更具體來說，涉及在系統電源暫時中斷期間、快速釋放遺留在計算機系統中的電荷的一種電路。
基於微處理器的計算系統被廣泛應用於個人、商業、科學和行政管理等部門。這些機器的性能價格比在九十年代已經發生了如此戲劇性的改進，使得基於微處理器的計算機現在用於以前為工作站和主機保留的任務，例如性能要求高的應用和大型網絡控制器。顧客對這些機器日益增加的期望迫使個人計算機和其他類似的基於微處理器的機器的製造商把更多的注意力放在可靠性問題上。依靠基於微處理器的機器來運行整個網絡，維護包括計算報表、可接收帳目、可支付帳目的財務信息和其他功能的顧客，基本上都要求零停機時間。
許多現代的計算機系統都包括電源管理模塊，最小化並監控計算機系統消耗的功率。電源管理模塊的功能包括，如果在某個指定的時間內，某個特定的設備沒有動作，則使某些系統部件處於低功率或等待模式。雖然能指望這些模塊有效地減少高性能計算機系統所消耗的大量功率，但電源管理系統卻增加了計算機系統的複雜性。除了電源管理系統，典型的計算機系統除了由微處理器及其支持設備組成的核心電路之外，還包括若干不同的子系統。這些核心系統和子系統中的每一個都包含上千個邏輯門，由互連結構的網絡互相連接。可靠操作要求每個系統及其部件在某個已知的狀態下被初始化或啟動。一旦到達某個已知的狀態，就可以操作並監視計算機系統的輸入和輸出，使計算機系統以一種可預測的方式從一個已知的狀態轉移到下一個已知的狀態。計算機系統的可預測性是任何狀態機的一個基本特徵，並且顯然是可靠性操作的一塊基石。
然而，如果在到達某個已知或初始狀態之前操作計算機系統，就可能失去預測性。計算機系統可能不留意和不情願地被迫通過各種機制進入某個未知的或不確定的狀態。一種較為普遍發生的情況是，當電源的電壓短暫或臨時中斷時，可能會嚴重地破壞計算機系統的各個模塊。計算機系統穩壓電源的線路幹擾和其他相當短暫的中斷都可能迫使系統進入某個未知的狀態，在系統達到某個適合關閉的條件之前初始化加電程序。由於有時和計算機系統連接的大系統和大電容，存儲在系統中的能量或電荷可能需要一個較長的時間才能達到零功率或「關閉」狀態。如果出現一個比較短暫的線路幹擾，在計算機已經達到一個穩定狀態條件之前，啟動加電程序是完全可能的。在這些情況下，當加電程序啟動時，計算機系統可能處於基本上是無限個狀態中的任何一個。從在這些情況下啟動的加電程序的操作中達到的計算機系統的狀態可能是不可預測的。這種不可預測性對計算機系統的用戶和製造商提出了一系列的可靠性問題，尤其是考慮到電源供電中斷和外部線路幹擾的必然性，這通常超出了計算機用戶和製造商的控制範圍。因此，確實很需要提供這樣一種實際的解決方案，無論何時遇到明顯的線路幹擾，都能幫助計算機系統取得零功率的條件。
上述問題主要用一個電路來解決，該電路提供了一個從Vcc到地的低阻抗路徑，一旦檢測到Vcc信號已經降到某個標定的電壓以下，就激活該電路。在正常操作期間，本發明的電路在Vcc和地之間基本維持一個開路。當該電路檢測到一個不可接受的Vcc下降時，驅使Vcc和地之間的輸出級達到某個低阻抗的條件，以便快速消除系統的各種部件中所存儲的電荷。無論是集成到系統的電源中，還是裝入系統的主板，本發明都能保證在電源停止供電之後，系統部件將很快置為0伏，使以下危險達到最小在一個或多個部件處於某個不確定狀態時，系統就啟動起來。
概括地說，本發明打算用一個有源電路來快速釋放存儲在電容系統中的能量。該電路包括可變阻抗電路、電壓檢測器和延時電路。可變阻抗電路包括一個可變阻抗輸出路徑，配置連接在電容系統的Vcc總線和地之間。電壓檢測器電路包括連接Vcc總線的輸入端和連接可變阻抗電路輸入的輸出端。電壓檢測器電路被配置來維持高阻抗條件中的可變阻抗輸出路徑，而Vcc電壓保持在某個預定的最小值之上。延時電路連接可變阻抗電路的輸入，並被配置為能在Vcc總線的電壓降到預定的最小值以下之後，將可變阻抗輸出路徑在低阻抗條件下維持一段時間。
在本發明的一個實施例中，可變阻抗電路包括第一電晶體，該電晶體包含一個輸入終端以及第一和第二輸出終端。在這個實施例中，第一電晶體的輸入終端連接可變阻抗電路的輸入。而第一電晶體的第一和第二輸出終端分別連接Vcc總線和地。可變阻抗輸出路徑包含第一終端和第二輸出終端之間的一個路徑。第一電晶體最好是一個雙極電晶體，而且最好還是npn雙極電晶體，其中，電晶體的基極用做輸入端，而發射極和集電極分別用做第一電晶體的第一和第二輸出端。在npn實施例中，可變阻抗輸出路徑被維持在高阻抗條件，除非電晶體的基極-發射板結被正向偏壓。在該實施例中，電壓檢測器電路的輸出防止基極-發射極結成為正向偏置，而Vcc總線的電壓保持在預定的最小值之上。
在當前的最佳實施例中，電壓檢測器電路包含第二電晶體和電平移動電路。電平移位電路連接Vcc總線並且串聯在Vcc總線和第二電晶體的輸入端之間。第二電晶體最好是一個雙極電晶體，其基極做為電壓檢測器電路的輸入端，而集電極做為其輸出端。在該實施例中，電平移位電路最好包含第一電阻，連接Vcc並串聯一個或多個二極體。在一個替換實施例中，第二電晶體是一個MOS電晶體，其柵極做為第二電晶體的輸入端，而漏極和源極作為輸出端。在該實施例中，電平移位電路包含一個分壓電路，該電路又包含連接在Vcc和電平移位電路的輸入端之間的第一電阻，以及連接在電平移位電路的輸入端和地之間的一個分壓電阻。
延時電路最好包含第二和第三電阻以及一個電容器。第二電阻適合於連接在Vcc總線和延時電路的延遲節點之間。第三電阻連接在延遲節點和可變阻抗電路的輸入之間。電容器最好連接在延遲節點和地之間。在對各類應用都有用的一個實施例中，與對電容器放電有關的時間常數約為2ms以上。在一個這樣的實施例中，電容器的電容量最好在約為100-1000μF的範圍內。
本發明還進一步包含一個計算機系統，該計算機系統包含機箱、安裝到機箱中的電源裝置、印刷電路板以及有源放電電路。電源裝置包含被配置來接收外部提供的行電壓的一個輸入，以及被配置來在電源裝置的輸入端存在行電壓時產生Vcc信號的一個輸出。印刷電路板包含若干被連接到該板上的集成電路。這些集成電路中的每一個都連接Vcc總線和接地總線。Vcc總線被配置來接收由電源裝置產生的Vcc信號。有源放電電路包含可變阻抗電路、電壓檢測電路和存儲能量電路。可變阻抗電路包含被配置來連接在Vcc總線和地之間的可變阻抗輸出路徑。電壓檢測電路包含連接Vcc總線的一個輸入端，以及連接到可變阻抗電路的輸入的一個輸出端。電壓檢測電路被配置來將可變阻抗輸出路徑維持在某個高阻抗條件，而Vcc總線則保持在某個預定的最小電壓值之上。存儲能量電路連接可變阻抗電路的輸入端，並且被配置來在Vcc總線降到某個預定的最小值電壓以下之後、將可變阻抗輸出路徑在某個低阻抗條件下維持一段時間。印刷電路板最好是系統的母板。在一個實施例中，有源放電電路被集成在電源裝置中，而在一個替換的實施例中，有源放電電路則被配置在母板中。
本發明還進一步引出一個電源裝置。該裝置被設計來用在計算機系統中，包含一個輸入端，被配置來接收外部提供的行電壓，例如在美國一般都能找到的120伏60Hz的交流電壓。電源進一步包含被配置來連接系統的Vcc總線的一個輸出埠。電源裝置被配置來當輸入端出現行電壓時、在輸出端產生Vcc信號。通常，Vcc信號是在約3-12伏範圍內的直流電壓。本發明的電源進一步包含有源放電電路，該電路包含可變阻抗電路、電壓檢測電路和延時電路。可變阻抗電路包含連接輸出端的可變阻抗輸出路徑。電壓檢測電路包含被配置來接收Vcc信號的一個輸入端，以及和可變阻抗電路的一個輸入連接的輸出端，其中，電壓檢測電路被配置來將可變阻抗輸出路徑維持在某個高阻抗條件，而Vcc信號則保持在某個預定的最小電壓值上。存儲能量電路連接可變阻抗電路的輸入端，並且被配置來在Vcc信號降到預定的最小電壓值以下時、用某個低阻抗條件維持可變阻抗輸出路徑一段時間。電源的最佳實施例被配置來接收輸入端的120伏交流信號，並且用約5伏範圍內的標稱值來產生一個直流信號。在用於低功率系統的電源的一個實施例中，電源被配置到用約3.3伏範圍內的標稱值來產生一個直流信號。
通過參照附圖閱讀以下詳細說明書，本發明的其他目的和優點將更加顯而易見。附圖為
圖1是根據本發明的有源放電電路的框圖；圖2A和2B是圖1有源放電電路中的可變阻抗電路的替換電路說明；圖3A和3B是用在圖1有源放電電路中的電壓檢測電路的替換電路實施例；圖4是根據本發明的延時電路的電路圖；圖5是根據本發明的有源放電電路現有最佳實施例的一個線路圖；圖6是包括本發明的有源放電電路的計算機系統的一個剖視圖；圖7是包含本發明的有源放電電路的母板的一個簡化框圖；以及圖8是包含本發明的有源放電電路的電源的簡化圖。
因為本發明容易受到各種修改和替換形式的影響，將通過附圖中例子的方式給出特定的實施例並且加以詳細描述。然而，應該知道，這裡所提供的附圖和詳細描述並不打算將本發明限制在所介紹的特定實施例，相反，目的是要覆蓋落在本發明的精神和範圍內的所有修改、等價物和替換物，正如附加的權利要求書中所定義的那樣。
現在看附圖，圖1是根據本發明的有源放電電路100的一個說明示意圖，該電路用於釋放積存在例如計算機這樣的一種電容電子系統中的能量。放電電路100包含可變阻抗電路102、電壓檢測電路104以及延時電路106。可變阻抗電路102包含輸入終端103和可變阻抗輸出路徑105。輸出路徑105被配置來連接在相關電子系統的Vcc電源總線108和接地總線110之間。電壓檢測電路104包含被配置來連接在Vcc總線108的輸入終端111，以及連接可變阻抗電路102之輸入終端103的輸出終端113。電壓檢測電路104被設計來用高阻抗條件維持可變阻抗輸出路徑105，而Vcc總線108的電壓信號依然保持在某個給定的最小值之上。延時電路106包含被配置來連接Vcc總線108的輸入終端107，以及連接可變阻抗電路102之輸入終端103的輸出終端109。延時電路106被設計來存儲足夠的能量，使得該電路能在Vcc總線108上的電壓降到指定的最小值之後，迫使可變阻抗輸出路徑105在低阻抗條件下維持指定的一段時間。
在上述的方法中，可變阻抗輸出路徑105維持在某個高阻抗的條件下，只要Vcc電壓保持在規格說明之內。如果合理設置指定的最小值，就能安全保證，如果Vcc電壓落到所說明的最小值以下，就已經發生電源停止供電或線路幹擾。在這些情況下，有源放電電路100產生從Vcc到地的一個低阻抗路徑，存儲在系統中的電荷就可以通過該路徑快速放電。存儲電荷的快速消除是非常合乎需要的，因為造成Vcc電壓降的電源停電和線路幹擾情況可能只持續很短的一段時間。如果在電源恢復之前，系統的電荷沒有被消除，則系統可能在其中的某些模塊或設備處於一個不確定的狀態時就啟動，這可能導致不可預測的系統行為。為了最大程度地減少這種可能性，本發明提出了一種有效的裝置，該裝置一旦檢測到電源失敗條件，就能對系統快速放電。
現在看圖2A和2B，給出了可變阻抗電路102的替換實施例。在圖2A中可變阻抗電路102包含被製造成為一個npn雙極電晶體的第一電晶體121，其基極用做輸入終端120，而集電極122和發射極124用做第一電晶體121的輸出終端。熟悉電晶體操作的人員應知道，集電極-發射極路徑阻抗的變化取決於基極-發射極結的狀態。如果以足夠的基電流使基極-發射極結正向偏置，則集電極-發射極的阻抗將顯著降低。反之，如果基極-發射極結脫離正向偏置的條件，則集電極-發射極的阻抗將顯著增加。因此，從集電極122到發射極124的路徑是圖1所示的可變阻抗輸出路徑105，該路徑的阻抗受第一電晶體121的基極-發射極結的狀態所控制。通常，該結以足以產生顯著的集電極電流的一個電流正向偏置時，該npn基極-發射極電壓約為0.6伏。因此，需要將第一電晶體121的輸入終端120維持在約少於0.6伏的電壓，以便在電子系統的Vcc總線108和接地總線110之間維持某個高阻抗條件。
簡要看一下圖2B，該圖給出可變阻抗電路102的一個替換實施例，該實施例在電晶體121中加入了MOS技術。在該實施例中，可變阻抗電路102之輸入終端103連接用做第一電晶體121的n-溝道增強MOS電晶體的柵極120，而漏極122和源極124則分別用做第一和第二輸出終端。眾所周知，源極接地並且以柵極作為輸入的MOS電晶體的輸出阻抗受門電壓值影響很大。如果在MOS電晶體的柵極維持一個超出閾值電壓(通常在約為0.7V的範圍內)的電壓，則在源極122和漏極124之間的矽-氧化物接口上產生一個低阻抗溝道。如果柵極電壓(相對於源極)被降低到小於該閾值電壓，表面電荷消除，留下高阻抗以及從源到漏極的基本開路。在圖2A所示的雙極實施例或圖2B所示的MOS實施例中，有時要求從第一輸出終端122到第二輸出終端124的輸出路徑105至少在短期內處理一個相當大的電流，當電源第一次消失或重新啟動時。因此，在最佳實施例中的第一電晶體121應該被設計來處理最大的輸出電流，範圍約在2-5A而持續時間至少約5ms。在圖2A和2B所示的實施例中，第一輸出終端122直接連接Vcc電源總線108，而第二輸出終端124接地。
現在看圖3A和3B，該圖給出了電壓檢測電路104的雙極和MOS替換方案。在圖3A中，所示的電壓檢測電路104包含連接第一電阻132的輸入終端130，第一電阻132串聯電平移位器電路134和第二電晶體136的基極138。電平移位器電路134包含一個或多個串聯的二極體。在電平移位器電路134上施加一個足夠的正向偏壓，該電路對出現電壓變化的電壓源進行複製，並且該壓降，對第一數量級，獨立於電流。第二電晶體136的發射極142接地，而收集電極140連接電壓檢測器104的輸出終端113。電壓檢測器電路104的輸出終端113連接可變阻抗電路102的輸入端103。如圖3A所示的電壓檢測器電路104被設計來檢測在Vcc電壓中相當細微的下降，通過將第二電晶體136的基極-發射極結偏置到「just on」條件。更具體來說，一旦建立Vcc的一個最小標定值，就可以確定用於電平移位器電路134中的二極體的適當數目。通過每個二極體增加約0.6V的正向偏壓，應該知道，節點139必須被維持在約0.6(N+1)V(這裡的N等於電平移位器電路134中二極體的數目)的電位上，以便正向偏置第二電晶體136的基極-發射極結。通過適當選擇N的值，就可以得到接通電晶體136所需的節點139上的最小電壓值。這個最小節點電壓表示電路100的敏感性。如果選擇較多數目的二極體，節點139上的臨界電壓將增加，並且電路100對於Vcc總線信號的下降將更加敏感。在一個實施例中，例如，額定5V信號被提供給Vcc總線108並且電平移位器電路134包含5個二極體。從發射極142到節點139將電晶體136的輸出路徑維持在低阻抗狀態所需的電壓約為3.6V(根據5個二極體中每個二極體正向偏置結電壓以及第二電晶體136的正向偏置基極-發射極結的0.6V額定值)。只要Vcc信號超出約3.6V，第二電晶體136就處於「on」條件，並且假定適當設計好輸入電路(即，為第一電晶體132選擇一個合適的值)，基電流足以驅動第二電晶體136進入一個飽和條件，這時的集電極-發射極電壓約為0.2V。在一個實施例中，Vcc的額定值為5V，電平移位器電路134包含5個二極體，為確保第二電晶體136飽和並且集電極電壓約為0.2V所需的第一電阻132的合適的值最好在約200-600的範圍內。將第二電晶體136所產生的集電極電壓連接到電壓檢測器電路104的輸出端113和可變阻抗電路102的輸入端103，防止第一電晶體121的基極-發射極結成為正向偏置，並且在高阻抗條件下維持輸出路徑105。如果Vcc電壓充分下降，使得節點139的電壓降到3.6V以下，第二電晶體136將關閉，並且其集電極140將有效地從發射極142斷開，這樣就允許可變阻抗電路102的輸入端103正向偏置第一電晶體121的基極-發射極結，並且在Vcc總線110和接地總線108之間的輸出路徑105上建立某個低阻抗條件。電壓檢測器電路的敏感性通過調節電平移位器電路134中的二極體的數目N來控制。N的增加導致電壓檢測器電路104用Vcc總線108上電壓的較小下降來關閉第二電晶體136，而N的減少導致電路更能容忍Vcc饋送電壓的變化。由於許多系統註明電源允許變化的範圍多達10％，電壓檢測器電路104的敏感性最好被安排為能容忍至少10％的Vcc電壓的變化，最好在約15％-25％的範圍內。超出這些寬大限制的任何Vcc變化，幾乎能肯定說明電源的臨時停電或線路幹擾，並且將導致這裡所提供的快速放電電路的操作。
現在來看圖3B，該圖給出電壓檢測器電路104的一個替換實施例，在該電路中，第二電晶體136實現為MOS電晶體，圖3A的電平移位器電路134包含分壓器電路145。分壓器電路145包含連接輸入端130(配置為連接Vcc總線108)和第二電晶體136的柵極138的第一電阻144。此外，分壓電阻146連接在柵極138和接地總線110之間。應該知道，從第二電晶體136的漏極140到源極142的阻抗受作用到柵極138的電壓控制。而該門電壓又可以通過調節分壓電阻146和第一電阻148的比例來操作。在一個最佳實施例中，第二電晶體136被配置作為n溝道的增強型設備，在柵極138上為形成漏極140和源極142之間的一個低阻抗溝道所要求的電壓在約0.7V的範圍內。小於該電壓閾值的任何門電壓都不足以建立從漏極140到源極142的一個溝道，使得漏極140基本上是浮動的。任何大於或等於該電壓閾值的門電壓將接通第二電晶體136，並且，如果適當設計連接漏極140的電路，允許足夠的電流從漏極140流到源極142，以便驅動漏極140的電壓達到小於約0.2V。因此，如果漏極140用做圖3B所提供的電壓檢測器電路104的輸出端113，則以上述對圖3A可變阻抗控制的類似方式對可變阻抗電路102的輸入端103進行控制。選擇第一電阻144(R1)和分壓電阻146(Rd)的值，使得Rd/(Rd+R1)*Vccmin約等於第二電晶體136的閾值電壓Vt，這裡的Vccmin是啟用有源放電電路100之前、允許在Vcc總線108上的最小標定電壓。作為一個例子，其中額定的Vcc是5V，允許在Vcc總線108上的最小標定電壓是3.5V，而第二電晶體136的閾值電壓是0.7V，Rd/(Rd+R1)的比例＝0.7/3.5＝1/5並且Rd＝(1/4)R1。利用這些電阻值，第二電晶體的輸出阻抗將保持為低阻抗，只要Vcc總線108上的電壓保持在3.5V以上。下降到3.5V下的電壓將在柵極138上產生一個子-閾值電壓，由此將源/漏路徑送入高阻抗條件(並且觸發第一電晶體121進入低阻抗條件以便對系統快速放電)。應該知道，圖3A和3B所提供的電路只不過是合格電壓檢測器電路104的例子。
現在看圖4，該圖給出延時電路106的一個最佳實施例。從概念上來說，延時電路被設計來滿足兩個目的。第一，在電源中斷期間，延時電路被設計來提供足夠電流或電壓的來源(取決於所選的可變阻抗電路102的實施例)，以便將第一電晶體121驅動進入低阻抗條件。其次，當Vcc總線108啟動並且電壓從0V躍升到其滿額定的Vcc值時，延時電路106防止第一電晶體121接通，直到電壓檢測器電路104能控制可變阻抗電路102。在該最佳實施例中，延時電路106包含第二電阻152，連接在延時電路的輸入端151和延遲節點153之間。延時電路的輸入端151通常連接延時電路106的輸入端107(如圖1所示)，而該輸入端通常被配置來連接Vcc總線108。第三電阻156連接在延時節點153和輸出端158之間，而輸出端158通常連接延時電路106的輸出端109和可變阻抗電路102的輸入端103。延遲電容器154連接在延遲節點153和地之間。如上所述，當Vcc達到或接近其額定值時，電壓檢測器電路104將可變輸出電路102維持在某個高輸出阻抗條件。在此期間延遲電容器154被充電，並且延遲節點153維持在分別由第二電阻152和第三電阻156的值所確定的一個初始電壓。如果電源隨後中斷，則電壓檢測器電路104的輸出端113將解除對可變阻抗電路102的輸入端103的控制，因為第二電晶體136的輸出阻抗接受一個高的條件。(為了此公開的目的，低阻抗條件指約小於100的阻抗，而高阻抗條件則指約大於10K的阻抗)。由此，當沒有延時電路106時，可變阻抗電路102的輸入端103應該基本上是浮動的。然而，由於存儲在延遲電容器154中的電荷不能立即被消除，延遲電路106在電源中斷後，具有在一段時間內驅動可變阻抗電路的電位。通過合理設計和延遲電路106有關的RC時間常數，延遲電路106將能夠將第一電晶體121維持在「on」狀態，足以驅動可變阻抗電路102的輸出路徑105到某個低阻抗條件一段時間，足以基本上釋放存儲在系統中的所有電荷。在目前的最佳實施例中，在電源中斷、延遲電容器154放電期間，延遲電路106的時間常數約超出2ms。在一種合理的配置中，延遲電容器154的電容量約在100-1000F的範圍內，最好約等於或大於400F，而第二電晶體152和第三電晶體156的電阻分別約為50和100。在電源復位條件期間，完全放電延遲電容器154需要一個有限的時間來充電，並且延遲電路106最初不能提供足夠的輸出電壓或電流來驅動可變阻抗電路102的輸出路徑105到一個低阻抗的條件。當系統電源啟動時，需要該結果來防止Vcc總線108和接地總線110並聯。如果合理設計延遲電路106的RC常數，在延遲節點153已經達到某個足以驅動可變阻抗電路102的電壓之前，電壓檢測器電路104應該已經控制了可變阻抗電路102的輸入端103。
現在看圖5，圖中給出放電電路100的現有最佳實施例，集成了分別由圖2A、3A和圖4給出的可變阻抗電路102、電壓檢測器電路104和延時電路106。熟悉電路操作的人員應該清楚，雖然Vcc總線108的電壓被維持在某個預定的最小標定值之上時，第二電晶體136將處於飽和狀態，並且圖5的節點「A」上的電壓將被維持在第二電晶體136的Vcesat(通常約在0.2V以下)。這個電壓足以接通第一電晶體121，並且輸出路徑105被維持在某個高阻抗狀態。在此期間，延遲電容器154被充滿電，其值約等於Vcc*R3/(R3+R2)，這裡的R2和R3分別為第二電晶體152和第三電晶體156的電阻值。如果電源臨時掉電，則電壓檢測器電路104將檢測到這個，並且關閉第二電晶體136，由此解除對節點A的控制。這時，延遲電容器154開始通過第三電阻156放電，並且迫使第二電晶體136的基極-發射極結進入正向偏置狀態。當延遲電路106正在放電時，輸出路徑105將被維持在低阻抗狀態，為快速對系統放電提供一個載體，並且使所有的系統模塊和設備快速返回到已知的停電狀態(即0V)。在最佳實施例中，為第一電晶體121指定的最大峰值輸出電流超出2A，以便適應在系統放電期間可能從Vcc總線108流到地的潛在的大電流。在快速釋放系統的能量之後，當電源復位時將出現功率躍升。在電源功率躍升的初始狀態期間，延遲電容器154將沒有足夠的電荷來正向偏置第一電晶體121的基極-發射極結，由此輸出路徑105在電源躍升期間將被維持在所要求的高阻抗條件。在延遲電容器154得到足夠的電荷(以及相應的電壓)來驅動第一電晶體121之前，電壓檢測器電路104將控制節點A，以便防止隨後對第一電晶體121的任何接通，除非直到實現了隨後的功率下降。
現在看圖6，該圖給出根據本發明的計算機系統160的一個簡化剖視圖。計算機系統160包含安裝印刷電路卡164和電源166的一個內部接口的機箱162。印刷電路卡164包含連接到印刷電路板169的若干個集成電路168。基於微處理器的計算機系統的母板是印刷電路卡164的一個適當的例子。印刷電路卡164進一步包含連接每一個集成電路設備168的Vcc總線108和接地總線110。電源166包含一個輸入埠180，被配置來接收外部提供的行電壓，例如由美國大多數電源插座產生的120V交流信號，並且進一步被配置來在電源的輸出埠182(圖6中未示出)上傳送地信號和Vcc信號。由電源166產生的Vcc和地信號通過導體171適當地路由到印刷電路卡164，再分別被應用於Vcc總線108和接地總線110。計算機系統160進一步包含上述的有源放電電路100。看圖7和圖8，給出計算機系統160中有源放電電路100的替換實施方案。在圖7中，有源放電電路位於印刷電路卡164上，並且連接在Vcc總線108和接地總線110之間。熟悉基於微處理器的計算機設計的人員應該知道，在典型的計算機系統160的機箱162內可以安裝多個例如電路卡168這樣的印刷電路卡。在系統160的一個實施例中，放電電路100在電源外面，將有源電路100製作在其上的印刷電路卡168最好是計算機系統的母板。在圖8所示的另一個替換的設計配置中，有源放電電路100被放在電源166中。在圖8所示的簡圖中，電源166包含一個輸入埠180，用來接收外部提供的行信號，並且與產生不規則直流電壓的無源濾波電路182連接，該直流電壓隨後被提供給圖8中的模塊186指示的有源濾波器和穩壓電路。模塊186的電路被設計來進一步穩定由無源電路182提供的直流電壓，並且將無源電路182產生的直流電壓的額定值降低到能和計算機系統160的集成電路168兼容的水平。在用於數字集成電路的大安裝基的一個實施例中，電源166產生的Vcc信號具有5V的額定值。在需要不斷增加高性能、降低功率消耗的系統的替換實施例中，Vcc信號的額定值為3.3V。而且應該知道，可以很容易地得到其他實施例，產生具有不同於上述各個實施例所說明的值的額定值的Vcc信號。電路186的輸出(即Vcc信號和接地總線)通過有源放電電路100連接並路由到輸出端182，該輸出端被設計來連接例如Vcc總線108這樣的電源總線以及例如計算機系統160的接地總線110這樣的接地總線。
本領域內熟練技術人員應該很清楚，本發明提出了一個能提高系統可靠性的電路，該電路在遇到臨時停電或線路幹擾時能保證快速消除存儲在系統中的電荷。應該理解，在詳細說明和附圖中所介紹的本發明的形式僅僅是作為最佳實施例提出來的。目的是通過下面權利要求書的解釋來廣泛地包含已公開的最佳實施例的所有變化。
權利要求
1.一種有源電路，用於快速釋放存儲在電容系統中的能量，所述電路包括可變阻抗電路，包含被配置連接在所述電容系統的Vcc總線和地之間的可變阻抗輸出路徑；電壓檢測電路，包含連接所述Vcc總線的一個輸入以及連接所述可變阻抗電路輸入的一個輸出，其中，所述電壓檢測電路被配置來將所述可變阻抗輸出路徑維持在高阻抗條件下，而所述Vcc總線的電壓保持在某個預定的最小值之上；以及延時電路，連接所述可變阻抗電路的所述輸入，並且被配置來在所述Vcc總線的電壓降到所述預定的最小值以下時，在一段時間內，將所述可變阻抗輸出路徑維持在低阻抗條件下。
2.權利要求1的電路，其中所述可變阻抗電路包含第一電晶體，該電晶體包含一個輸入端以及第一和第二輸出端，其中，所述第一電晶體的所述輸入端連接所述可變阻抗電路的所述輸入，並且所述第一電晶體的所述第一和第二輸出端分別連接所述Vcc總線和地，使得所述可變阻抗輸出路徑包含所述第一輸出端和所述第二輸出端之間的一個路徑。
3.權利要求2的電路，其中，所述第一電晶體包含一個雙極電晶體，並且所述輸入端包含所述第一電晶體的基極，所述第一和第二輸出端分別包含所述第一電晶體的集電極和發射極。
4.權利要求3的電路，其中，所述第一電晶體包含一個npn雙極電晶體，其中，所述可變阻抗輸出路徑被維持在所述高阻抗條件下，除非所述電晶體的基極-發射極結被正向偏置。
5.權利要求4的電路，其中所述電壓檢測電路的所述輸出防止所述基極-發射極結成為正向偏置，而所述Vcc總線保持在所述預定最小值。
6.權利要求1的電路，其中，所述電壓檢測電路包含第二電晶體和電平移位電路，所述電平移位電路連接所述Vcc總線，並且串聯在所述Vcc總線和所述第二電晶體的輸入端之間。
7.權利要求6的電路，其中，所述第二電晶體包含一個雙極電晶體，所述第二電晶體的基極包含所述第二電晶體的所述輸入端，而集電極包含所述電壓檢測電路的所述輸出。
8.權利要求7的電路，其中，所述電平移位電路包含連接所述Vcc總線並串聯若干二極體的第一電阻。
9.權利要求6的電路，其中，所述第二電晶體包含一個MOS電晶體，並且其中所述第二電晶體的柵極包含所述第二電晶體的所述輸入端。
10.權利要求9的電路，其中，所述電平移位電路包含連接在所述Vcc總線和所述電平移位電路的所述輸入端之間的第一電阻，以及連接在所述電平移位電路的所述輸入端和地之間的分壓電阻。
11.權利要求1的電路，其中，所述延時電路包含第二和第三電阻和一個電容器，其中所述第二電阻連接在所述Vcc總線和所述延時電路的一個延遲節點之間，所述第三電阻連接在所述延遲節點和所述可變阻抗電路的所述輸入之間並且所述電容器連接在所述延遲節點和地之間。
12.權利要求11的電路，其中，和釋放所述電容器電荷相關的時間常數約超出2ms。
13.權利要求12的電路，其中，所述電容器的電容約在100-1000uF的範圍內。
14.一種計算機系統，包括一個機箱；安裝在所述機箱上的一個電源裝置，所述電源裝置包含被配置來接收行電壓的一個輸入，以及當所述電源裝置的輸入出現所述的行電壓時被配置來產生Vcc信號的一個輸出；一個印刷電路卡，包含連接到一個印刷電路板的若干集成電路，連接每個所述集成電路的Vcc總線，其中，所述Vcc總線被配置來接收由所述電源裝置產生的所述Vcc信號；以及一個有源放電電路，包含可變阻抗電路，包含被配置連接在所述Vcc總線和地之間的可變阻抗輸出路徑；電壓檢測電路，包含連接所述Vcc總線的一個輸入以及連接所述可變阻抗電路輸入的一個輸出，其中，所述電壓檢測電路被配置來將所述可變阻抗輸出路徑維持在高阻抗條件下，而所述Vcc總線的電壓保持在某個預定的最小值之上；以及存儲能量電路，連接所述可變阻抗電路的所述輸入，並且被配置來在所述Vcc總線的電壓降到所述預定的最小值以下時，在一段時間內，將所述可變阻抗輸出路徑維持在低阻抗條件下。
15.權利要求14的計算機系統，其中，所述印刷電路卡包含一塊母板，該母板包含一個中央處理機。
16.權利要求14的計算機系統，其中，所述有源放電電路被集成在所述的電源裝置中。
17.權利要求14的計算機系統，其中，所述有源放電電路被安裝在所述的母板上。
18.一種電源裝置，包括一個輸入埠，被配置來接收外部提供的行電壓；一個輸出埠，被配置連接計算機系統的Vcc總線，其中，所述電源裝置被配置來當所述的輸入埠出現所述的行電壓時，在所述的輸出埠上產生一個Vcc信號；以及一個有源放電電路，包括一個可變阻抗電路，包含通過所述輸出埠連接的可變阻抗輸出路徑；一個電壓檢測電路，包含被配置來接收所述Vcc信號的一個輸入以及連接所述可變阻抗電路輸入的一個輸出，其中，所述電壓檢測電路被配置來將所述可變阻抗輸出路徑維持在高阻抗條件下，而所述Vcc信號保持在某個預定的最小值電壓之上；以及一個存儲能量電路，連接所述可變阻抗電路的所述輸入，並且被配置來在所述Vcc信號降到所述預定的最小值電壓以下時，在一段時間內，將所述可變阻抗輸出路徑維持在低阻抗條件下。
19.權利要求18的電源，其中，所述電源被配置來接收所述輸入埠上的120V交流信號，並且所述Vcc信號包含一個直流信號，其中，所述Vcc信號的額定值約在5V的範圍內。
20.權利要求18的電源，其中，所述電源被配置來接收所述輸入埠上的120V交流信號，並且所述Vcc信號包含一個直流信號，其中，所述Vcc信號的額定值約在3.3V的範圍內。
全文摘要
快速釋放電容系統能量的有源電路,包括可變阻抗電路、電壓檢測器和延時電路。可變阻抗電路包含可變阻抗輸出路徑,連接在Vcc總線和地之間。電壓檢測電路包含連接Vcc總線的輸入端和連接可變阻抗電路輸入端的一個輸出端。電壓檢測電路將可變阻抗輸出路徑維持在高阻抗,延時電路連接可變阻抗電路的輸入端,在Vcc總線電壓降到最小值以下時,將可變阻抗輸出路徑維持在低阻抗。
文檔編號G06F1/30GK1250172SQ99120559
公開日2000年4月12日 申請日期1999年9月29日 優先權日1998年10月2日
發明者蓋德·R·戈拉米, 郭·H·帕姆 申請人:國際商業機器公司