具有數據通信網絡的集成電路以及ic設計方法
2023-09-11 11:18:00
專利名稱：具有數據通信網絡的集成電路以及ic設計方法
技術領域：
本發明涉及一種具有多個經由數據通信網絡互相連接的功能塊的 集成電路。
背景技術：
現在，大多數集成電路(IC)是超大規模集成電路(VLSI)，其 具有大量通常在IC上實現許多功能的特徵。各種功能可以位於分立的 功能塊，例如，片上系統(SoC)結構。功能塊的互連形成了設計挑戰， 因為現代IC的高時鐘速度利於大量數據的處理，這意味著IC的互連 必須能夠在功能塊之間傳輸大量的數據。一方面為了便於靈活的通信，另一方面為了限制所需電線的數 量，IC可包括數據通信網絡，也稱為片上網絡(NoC)。這種網絡一般 包括多個網絡站，每個網絡站與一個功能塊相關聯，經由通信信道(例 如，電線)互相連接。多個網絡站包括多個數據路由器以及多個網絡 接口，每個數據路由器經由網絡接口耦合到功能塊。數據可以以分組 的形式在網絡上傳輸，分組包括數據和用於網絡站的路由指令的混 合。在便於雙工通信的網絡中， 一對網絡站一般經由至少一對通信子 信道互相連接，便於雙向通信。在IC上與通信信道(例如，電線)有關的問題是，IC能夠操作的 時鐘速度可以由速度最慢的通信信道(即，呈現出最大數據傳輸延遲 的信道)來確定。現有的這種問題的若干解決方案，例如，參見Carloni 等人的"Coping with latency in SoC design" ( IEEE Micro ^， 第22巻，第24 - 35頁，IEEE 2002 )，其中提供了許多解決方案。可 能的解決方案是將諸如鎖存器之類的數據存儲元件引入到速度最慢的 數據通信信道中。因此可以提高IC的數據通信部分的時鐘速度，代價是將一個另外的時鐘周期用於沿速度最慢的通信信道進行的通信。令人遺憾地，這種解決方案不能直接用於經由集成網絡在功能塊 之間傳輸數據的IC，特別是在傳輸數據的特性每個時鐘周期都不同 時'，參見E. Ri jpkema等人的"Trade—of f s in the des ign of a router with both guaranteed and best—effort services for networks on chip" ( IEE Proc. - Comput. Digit. Tech. ， 2003年，第1-9頁 (IEE proceeding online第20030830號))，是這種網絡的示例。 這種網絡根據以下原理進行工作，即，諸如數據路由器之類的網絡站 在預定時鐘周期期間接收合併在數據分組中的路由數據。通過將慢速 通信信道上的那個路由器的通信延遲一個時鐘周期以加速網絡其餘的 路由器，將使路由數據在預定時鐘周期以外到達，導致網絡出錯。發明內容根據開頭的段落，本發明設法改進集成電路網絡的數據通信速度。根據本發明的一方面，提供一種集成電路，該集成電路包括多個 功能塊和數據通信網絡，所述數據通信網絡包括多個經由多個通信信 道互相連接的網絡站，通信信道用於在功能塊之間傳輸數據分組，每 個數據分組包括N個數據元，該N個數據元包含一個包括網絡站路由 信息的數據元，N是至少為2的整數，多個網絡站包括多個數據路由器 和多個網絡接口，每個數據路由器經由網絡接口耦合到功能塊，數據 通信網絡包括通過第一通信信道互相連接的第一網絡站和第二網絡 站，網絡包括MxN個數據存儲元件，M是正整數，用於在第一通信信 道上引入MxN個周期的延遲。本發明基於以下實現，即，網絡的正確操作依賴於對網絡站之間 正確周期的維護。因為數據分組具有N個數據元的固定大小，所以在 網絡異步實現的情況下，在兩個網絡站之間完整分組的通信佔用N個 時鐘周期，或N個握手驅動的數據傳輸。路由信息，例如目的地和所 需業務類型(例如盡最大努力或保證帶寬)，在數據分組中具有一個 固定位置，例如，笫一數據元(即，報頭)，儘管其他的數據元可以 (同時)包含這種信息。因為網絡站希望路由信息周期性地到達(即 在每N個周期之後)，所以在第一通信信道(一般是網絡速度最慢的 信道)上引入延遲來匹配這種周期，即，通過延遲整個數據分組而不 是單個數據元，延遲的數據分組在適當的周期(例如，時鐘周期)內 被接收網絡站接收到。每個通信信道可以包括第一相關網絡站的輸入埠與笫二相關 網絡站的輸出埠之間的第一子信道，以及第二相關網絡站的輸入端 口與第一相關網絡站的輸出埠之間的第二子信道，用於能夠在兩個相關網絡站之間進行雙工通信。MxN個數據元可以分布在第一通信信 道的子信道上。在優選實施例中，第一網絡站設置為估計第一周期中的路由信 息，以及第二網絡站設置為估計第二周期中的路由信息，第一周期和 第二周期之間的差值是A個周期；第一通信信道的第一子信道呈現出 通過A個數據存儲元件實現的A個周期的延遲，並且第二子信道呈現 出通過B個數據存儲元件實現的B周期，A和B是正整數，且A + B-M在對網絡中一個網絡站的路由估計階段中引入相移，具有以下優 點，即，數據通信(子)信道中的延遲元件數量可以小於數據分組中 的數據元數量，因此改善了具體數據通信(子)信道的等待。缺點是， 所有的到相移的網絡站的通信必須經由延遲的通信信道來運行，以便 引入適當的相移。然而，通過保證任何從設置為估計第二周期中的路 由信息的另一網絡站到笫一網絡站的網絡路徑包括C個延遲元件(C是 正整數，且C模N-A)、以及任何從第一網絡站到另一網絡站的網絡 路徑包括D個延遲元件(D是正整數，且D模N-B)，可以避免此限 制。這保持了笫一網絡站和任何其他網絡站之間的正確相位關係，而 其他網絡站在不同於笫一網絡站的路由信息估計階段進行操作，因此 在網絡中保持了最佳的靈活性。在替換實施例中，第一通信信道的每個子信道包括由1"xMxN 個數據存儲元件引入的延遲，其中1/2 xMxN —般對應於數據分組的 大小。因此，由於雙工通信信道的兩個路徑很可能具有相似的長度和 相似的延遲特性，所以兩個子信道的這種劃分允許在兩個通信方向上 改進網絡速度。優選地，為了最小化所需延遲元件的數量，M=l，這將最小化在 第 一通信信道上引入的延遲。在同步的實現中，IC還包括時鐘信號發生器，多個網絡站和對 應於時鐘信號發生器的M x N個存儲元件，以保證在數據路由器和M x N 個存儲元件之間不發生數據沖突。每個網絡站可以包括與所述網絡站的通信埠相關聯的第一存儲
器元件和第二存儲器元件，第一存儲器元件設置為存儲來自需要與所 述通信埠相關聯的第一業務等級的數據分組的路由信息，以及笫二 存儲器元件設置為存儲來自需要與所述通信埠相關聯的第二業務等 級的數據分組的路由信息。這種實現允許交織需要不同業務等級(例 如，盡最大努力和保證帶寬的業務等級)的分組。根據本發明的另一方面，提供一種集成電路的設計方法，該集成 電路包括多個功能塊和數據通信網絡，所述數據通信網絡包括多個經 由多個通信信道互相連接的網絡站，通信信道用於在功能塊之間傳輸數據分組，每個數據分組包括N個數據元，所述N個數據元包含一個 包括網絡站路由信息的數據元，N是至少為2的整數，多個網絡站包括 多個數據路由器和多個網絡接口，每個數據路由器經由網絡接口耦合 到功能塊，所述方法包括標識第一網絡站與第二網絡站之間的第一 通信信道，所述網絡站具有超過預定延遲閾值的數據傳輸延遲；以及 將MxN個數據存儲元件插入數據通信網絡，M是正整數，用於在第一 通信信道上引入MxN個周期的延遲。這種方法便於本發明集成電路的 設計。在優選實施例中，每個通信信道包括第一相關網絡站的輸入端 口與第二相關網絡站的輸出埠之間的第一子信道，以及第二相關網絡站的輸入埠與笫一相關網絡站的輸出埠之間的第二子信道，用 於能夠在兩個相關網絡站之間進行雙工通信；並且笫一網絡站設置為 估計第一周期中的路由信息，以及第二網絡站設置為估計第二周期中 的路由信息，第一周期和第二周期之間的差值是A個周期，所述方法 還包括將A個數據存儲元件插入第一通信信道的第一子信道，用於 在所述第一子信道上引入A個周期的延遲；以及將B個數據存儲元件 插入第一通信信道的第二子信道，用於在所述第二子信道上引入B個 周期的延遲，A和B是正整數，且A + B-MxN。這種方法便於本發明 集成電路的優選實施例的設計。
參照附圖藉助於非限制性示例，本發明被更詳細地說明，其中:圖1示出了本發明IC的實施例；圖2示出了沿所述IC的延遲通信信道的定時特性；
圖3示出了本發明IC的另一實施例；圖4示出了沿所述IC的延遲通信信道的定時特性；以及圖5示出了包括其定時特性的本發明IC的另一實施例。
具體實施方式
應該理解的是，附圖僅僅是示意性的，並未按比例繪製。還將理 解，全部附圖使用相同的參考數字以指示相同或類似的部分。圖1示出了根據本發明實施例的集成電路(IC) 10。 IC 10具有 四個功能塊101 - 104，例如處理單元，它們經由包括數據路由器110、 120、 130、 140的數據通信網絡互相連接，而數據路由器110、 120、 130、 140分別經由各自的網絡接口 150 - 108耦合到功能塊101 -104。數據路由器110、 120、 130、 140和網絡接口 105 - 108包括數 據通信網絡100的網絡站。這種數據路由器和網絡接口的示例性實施 例可以在如下文獻中發現，例如Radulescu等人的"An efficient On —Chip Network Interface Offering Guaranteed Services, Shared Memory Abstraction and Flexible Network Configuration" ("Proceedings of Design" ， 2004年2月在歐洲召開的Automation and Test會議)，和E. Ri jpkema等人的"Trade-of f s in the design of a router with both guaranteed and best-effort services for networks on chip" ( IEE Proc. - Comput. Tech-， 2003年，第1 -9頁(IEE proceedins onl ine笫20030830號))，以及其中有關的參考，其相關的段落引入作為參考。數據通信網絡100的網絡站經由多個數據通信信道150互相連 接。通信信道150可以包括一個或多個線路，例如，數據總線。數據 通信網絡100配置成允許在功能塊101 - 104之間進行靈活的數據流通 信。 一般地，這種數據流包括多個數據分組中的一個，其中每個數據 分組包括N個數據元，而N是至少為2的整數。 一個分組中的N個數 據元中的至少一個元件，例如，第一數據元，包括用於目的地網絡站 的路由指令。這種數據分組有時被稱為流指令單元(Hit)。數據流可以利用已知通信技術的網絡100進行傳輸，例如存儲和 轉發路由，其中，完整的數據流在被轉送到它的下一目的地之前被存 儲在數據路由器中，或者例如蛀洞路由，其中，數據路由器可以在接
收到完整的數據流之前向其下一目的地發送存儲的數據分組。後者的技術具有以下優點，即，數據路由器110、 120、 130、 140需要較少的 存儲容量，但是這兩個技術同樣可行，並且也可以使用其他的技術。圖1所示的數據網絡100是雙工網絡，即，它允許雙向同步數據 通信。然而，要強調的是，本申請同樣適用於單一網絡，即，不支持 同步雙向通信的網絡。為了便於通過數據網絡100進行雙工通信，每 個通信信道150包括在兩個相鄰網絡站(例如，數據路由器120和140) 的各自輸入輸出之間的第一子信道152和第二子信道154。這便於時分 多址(TDMA)數據通信，例如，保證帶寬和盡最大努力的業務。為此， 數據通信網絡100中的每個網絡站具有多個存儲器，每個存儲器包括 第一存儲器元件和第二存儲器元件，例如，數據路由器120中的存儲 器122，其與通信埠相關聯，即，數據路由器的輸入埠或輸出埠， 或更準確地，與經由該通信埠的通信業務等級相關聯。顯然，多個 存儲器可以作為單個存儲器來實現，所述單個存儲器具有足夠的存儲 來跟蹤網絡站的每個輸入/輸出埠，下面將通過，僅作為示例，兩個 數據路由器之間的通信進行闡述。應該理解的是，相同的教導可以應 用於數據路由器與網絡接口之間的通信，或應用於網絡接口與功能塊 之間的通信，而沒有脫離本發明的教導。典型地，第一數據分組的報頭將包括有關數據分組目的地以及該 數據分組的業務等級的信息，例如，保證帶寬或盡最大努力的業務。 業務等級通過在數據路由器目的地輸出埠的適當存儲器元件中設置 一位進行標記。對於具有相同業務等級的後續數據分組，數據路由器 將知道這些數據分組屬於進行中的數據流，因為該適當的位已經存儲 在相關的存儲器元件中。數據流的最後數據分組包含使數據路由器復 位所述位的指示。這種機制允許交織單個通信信道上的兩個數據流的 數據分組。在圖1中，數據路由器120和140之間的通信信道150已被標識 為網絡100中的通信信道，呈現出數據傳輸延遲超過了預定的延遲閾 值。可以通過使用可用的定時特性模擬工具使設計遵循對IC 10延遲 特性的模擬，在IC設計階段產生這種標識符。為了避免必須按照兩個 網絡站(例如，數據路由器120和140)之間通信信道150的延遲特 性對數據通信網絡100的通信速度(例如，時鐘速度)進行限制，此
通信信道(將被稱為慢速通信信道150 )裝備有M x N個數據存儲元件， 以便在通信信道上引入MxN個周期的延遲，其中N對應於數據分組的 大小，因此允許提高數據網絡100的最大通信頻率，代價是在該慢速 通信信道150上引入單個數據分組的延遲，即，它傳輸這種數據分組 佔用的時鐘周期的數量。圖1所示網絡100設置為傳輸大小為N = 3的數據分組。N取其他 值同樣可行。慢速通信信道150的第一子信道152被擴展了 N = 3個數 據存儲元件160。任選地，慢速通信信道150的笫二子信道154也被 擴展了 N-3個數據存儲元件160，在該情況下M-2。因為第一子信道 152和第二子信道154 —般將彼此鄰近，所以它們各自的延遲特性一般 將是相似的，因此需要在兩個子信道上都引入數據存儲元件160。然 而，在各自的子信道呈現出不同延遲特性的情況下，例如因為子信道 具有不同的長度或因為所使用的定時技術(例如，瀑布計時)的特性， 只在一個子信道上引入N個數據元160可以是足夠的，在該情況下M =1。應該理解的是，子信道152和154上的數據存儲元件160的物理 布置僅僅是示例性的，在相關網絡站(例如，數據路由器120或數據 路由器140)中集成數據存儲元件160的實現同樣可行。應該理解的 是，相同的教導可以應用於數據路由器與網絡接口之間的通信，或應 用於網絡接口與功能塊之間的通信，而沒有脫離本發明的教導。相同 的教導適用於數據通信網絡100的其他實施例，例如，圖3和5所示 的實施例。數據存儲元件160可以是鎖存器或者觸發器的管線 (pipeline)或緩沖器，並且可以用同步或異步的存儲元件來實現。 在圖1中，數據存儲元件160響應於與網絡站相同的時鐘信號(未示 出)，所述網絡站包括數據路由器110、 120、 130、 140和網絡接口 105 - 108。圖2示出了沿在第一子信道152上擴展了 3個數據存儲元件160 的慢速信道150進行的通信的定時特性，第一子信道152使數據路由 器120的輸出埠和數據路由器140的輸入埠互相連接。在時鐘周 期t，數據路由器120利用蛀洞路由接收大小為3個數據元的數據分組 的第一數據元h (用粗方框表示)。該數據分組的後續數據元dl和d2 在各自的時鐘周期t + l和t + 2由數據路由器120接收。數據路由器110、 120、 130、 140都配置成定期估計接收數據分組的內容，這在用 於大小為N個數據元的數據分組的每N個時鐘周期之後。在圖1所示 IC10的實施例中，所有的數據路由器IIO、 120、 130、 140同時執行 該操作，即，在相同的時鐘周期執行該操作，該相同的時鐘周期是時 鍾周期t加上後來的每第N個時鐘周期，即在t + 3、 t + 6等，在此時， 希望新數據分組的報頭h到達。這種通過數據路由器進行的周期性檢 查機制，例如可以使用模N計數器來實現。因此，重要的是數據分組 的報頭沒有在這種估計時鐘周期以外到達任何數據路由器110、 120、 130、 140。與蛀洞路由的原理相一致，數據路由器120基於其完整的接收， 開始發送數據分組，即在時鐘周期t + 3經由慢速通信信道150的笫一 子信道152開始發送數據分組。在這一點上，要強調的是，經由非延周期內^ii目的地數據路由器。:而，由於在'慢速通j信道i 。的第一子信道152中存在N = 3個數據存儲元件160,笫一數據存儲元件160 在t + 3接收報頭h，在t + 4將其傳遞到第二數據存儲元件160上，第 二數據存儲元件160在t + 5將其傳遞到第三數據存儲元件160上，而 第三數據存儲元件160最終在t + 6將其傳遞到數據路由器160上，數 據路由器160與數據網絡150中的數據路由器110、 120、 130、 140 的報頭估計周期同相。這保證了數據分組被數據路由器140正確路由。在圖3所示的根據本發明的IC 10的實施例中，數據路由器140 配置成估計比數據網絡100中的其他數據路由器110、 120、 130滯後A 個時鐘周期(或提前B個周期)的數據分組的報頭，其中，N對應於數 據分組中的數據元的數量，並且A、 B是正整數，且A + B-MxN。 一般 地，A模N以及B模N都不等於零。在圖3中，M-1，N-3，A-1並且B = 2，這僅僅是示例性的。換 言之，數據路由器140與數據網絡100中的其他數據路由器相比，具 有相移的路由信息估計周期。為了保證路由信息被正確地解釋，即， 為了保證該信息在其適當的時鐘周期期間內到達任何數據路由器，可 以選擇兩個可能的實施方案(implementation)。在第一種實施方案 中，所有前往/來自相移數據路由器140的通信都通過慢速通信信道 150進行路由。因此，只有慢速通信信道150需要在其子信道152和154上引入MxN個數據存儲元件。此實施方法的缺點在於數據通信網 絡100的靈活性被降低了。在優選實施方案中，從設置為估計第二周期中路由信息的另一網 絡站到第一網絡站的任何網絡路徑均包括C個延遲元件(C是正整數， 且C模N-A)，以及從第一網絡站到另一網絡站的任何網絡路徑均包 括D個延遲元件(D是正整數，且D模N-B)。這保證了時鐘周期與 路由信息估計之間的正確相位關係得以貫穿整個數據通信網絡100保 持。例如，在圖3中，C-A，並且B-D，其中，C個數據元160被引 入到數據路由器130的輸出埠與數據路由器140的輸入埠之間的 子信道152中，而且D個數據元160被引入到數據路由器130的輸入 埠與數據路由器140的輸出埠之間的子信道154中。換言之，相對於彼此呈現出相移路由信息周期的兩個網絡站之間 的每個通信信道150，將包括適當數量的數據存儲元件160，以實現與 相移所對應的周期數量。在圖3中，這意味著所有連接數據路由器140 的輸入埠的子信道被擴展了 A個數據存儲元件160，用來在前往數據 路由器140的通信上引入A個周期的延遲，而且所有連接數據路由器 140的輸出埠的子信道被擴展了 B個數據存儲元件160,用來在來自 數據路由器140的通信上引入B個周期的延遲。因為A + B-MxN，所 以與數據路由器140連接的每個通信信道150包括MxN個數據存儲元 件160，因此保證了在兩個相鄰數據路由器之間的通信環路上精確地引 入M個數據分組的延遲。這在圖4中更詳細地加以闡述，其中，在圖3所示的IC 10網絡 中，由數據元h、 dl和d2組成的數據分組從數據路由器120被發送到 數據路由器140，然後再被返回。數據路由器120和140的路由信息 估定時鐘周期在這一周期開始時用垂直粗實線表示。換言之，數據路 由器120在t、 t + 3、 t + 6等時刻估計接收到的數據分組的路由信息， 而數據路由器140在t + 1、 t + 4、 t + 7等時刻估計接收到的數據分組 的路由信息。數據路由器120在T= t的時刻向數據路由器140發送數 據元h。在T-t的時刻，數據元h被第一子信道152中的數據存儲元 件160接收，該子信道152存儲數據元h，然後在T-t + l的時刻將 它發送給數據路由器140，數據路由器140在相同的時鐘周期期間接收 到數據元h，並估計報頭h中包含的路由信息。
在數據路由器140已經於T = t + 2的時刻接收到數據元dl以及已 經於T = t + 3的時刻接收到數據元d2之後，即，在數據路由器140已 經接收到完整的數據分組之後，數據路由器140經由第二子信道154 向數據路由器140發送數據分組的第一數據元。由於在第二子信道154 上存在兩個數據存儲元件160，所以笫一數據元h在T = t + 6的時刻， 即在調度數據路由器120估計路由信息的周期期間，被數據路由器120 接收到，而其他兩個數據元dl和d2在隨後的周期t + 7和t + 8分別 到達。應該理解的是，子信道152和154中的數據存儲元件160作為 相移器進行工作，以保證路由信息在每個數據路由器相域中適當的時 候被估計。相移技術的應用具有以下優點，即，在各個子信道152、 154 上引入的延遲可以小於整個數據分組，因此與圖1展示的解決方案相 比，改進了慢速通信信道150的性能。在這一點上，應該理解的是，在不脫離本發明教導的前提下，可 以進一步擴展不同相域的數量。應該重申的是，雖然在兩個數據路由 器之間的通信信道上給出了數據存儲元件的示例性實施方案，但是在 其它類型網絡站之間(例如，數據路由器與網絡接口之間)信道上的 實施方案，同樣可行。圖5示出了兩個網絡站(例如，數據路由器120和140)之間延遲 的雙工通信信道150的異步實施方案，其相對於時鐘相位差(clock skew)是穩健的。數據路由器120和140由時鐘信號CLK觸發。然而， 由於時鐘信號必須穿過比到數據路由器120更長的線路到達數據路由 器140，所以路由器140接收到延遲的時鐘信號CLK —d，該信號相對於 由數據路由器120接收到的時鐘信號延遲tl。在完全同步的數據通信 網絡100中，這能夠引發通信錯誤，因為由數據路由器140在時鐘周 期t通過數據路由器120和140之間的慢速通信信道150向數據路由 器120或第一延遲元件160發送的數據包，可能在周期t + l而不是在 周期t到達它的目的地。如前所述，這將造成路由信息在它的路由信 息估計周期之外到達數據路由器120，這極可能由於路由錯誤而造成信 息的丟失。通過將MxN個數據存儲元件160分別實施為數據路由器120和 140之間第一子信道152上和第二子信道154上的異步FIFO緩衝器 520和540，可以降低此風險。此實施方案對時鐘相位差不敏感，至少
在一定的範圍內不敏感。為了改進異步FIF0緩衝器520和540相對於 時鐘相位差的穩健性，緩衝器可以包括比M x N個數據存儲元件稍多的 數據存儲元件，正如下面將詳細闡述的那樣。異步FIFO緩沖器520和具有與時鐘CLK無關的通信特性；基 於握手協議，數據被行波傳送到FIFO緩衝器520和540。這種特性通 常快於同步通信，因為如前所述，後者受同步通信網中的速度最慢的 路徑支配。數據分組從數據路由器120到FIF0緩衝器520的通信，由握手驗 證信號501發起，繼之以大小為N的數據分組的數據元的同步數據通 信502;該通信由響應於時鐘信號CLK的數據路由器120控制。數據 元採用時間周期t2以便行波傳送到FIF0緩沖器520，在這之後，握 手請求503被發送給數據路由器140。初始握手請求的接收初始化數據 路由器140，並通過向FIFO緩沖器520發送觸發數據通信505的確認 信號504，來觸發數據路由器140以接受數據通信。數據路由器140 將保持初始化，直到數據分組的數據流已被完全接收。數據路由器120 和140的數據分組接收周期，分別用時鐘信號clk和elk —d上的水平 粗實線指示。根據蛀洞路由法，數據路由器140通過向FIFO緩衝器540 發送握手驗證信號506和數據通信507，同時接收數據通信，並同時在 接收到請求信號503的N個時鐘周期之後，向FIFO緩沖器540發送數 據分組，即每個時鐘周期一個數據元。在周期t3之後，即在讓數據元 行波傳送到FIFO緩衝器540的時間之後，FIFO緩衝器540向數據路 由器120發送握手請求信號508。關鍵的是，因為數據路由器120已被初始化，即它已經從事向數 據路由器140傳輸數據流，所以數據路由器120將只發送這種握手請 求的確認信號509，以便能夠在數據路由器120的路由信息估計周期開 始時進行通信510，正如垂直虛線所指示的那樣。可替換地，如果數據 流從數據路由器120向數據路由器140的傳輸在握手請求508從FIFO 緩衝器540到數據路由器120的傳輸之前已經完成，則該請求將初始 化數據路由器120。在這兩種情況下，保證了路由信息在數據路由器 120的正確時隙內被接收，而不管觸發數據路由器120和140的時鐘 信號上的時鐘相位差。如果數據路由器120與數據路由器140之間的 時鐘相位差相當大，那麼數據路由器140就可以在FIFO緩沖器540接
收到確認信號509之前，向其發送下一個數據分組的第一數據元。在 這種情形下，FIF0緩衝器509必須能夠存儲超過MxN個數據元的數 據元，以免丟失存儲在FIFO緩沖器509中的數據。這可以通過給Mx N個數據存儲元件添加一個或多個數據存儲元件作為覆防寫來實 現。根據本發明，包括數據通信網絡100的IC 10可以使用如下修改 的IC設計方法進行設計。在設計IC 10的第一型式(其使用公知的IC 設計工具可以完成，並由此不再進一步闡述)之後，執行估計步驟， 在該步驟中，標識一個網絡站與第二網絡站之間數據傳輸延遲超過預 定延遲閾值的笫一通信信道。因此，根據本發明的教導，通過將MxN 個數據存儲元件插入網絡，修改數據通信網絡100的設計，其中，M 是正整數，用於在第一通信信道上引入MxN個周期的延遲。這允許提 高數據通信網絡100能夠工作的最大時鐘速度。插入步驟可以包括將A個數據存儲元件插入第一通信信道(15 0) 的第一子信道(152 )，用於在所述第一子信道上引入A個周期的延遲； 以及，將B個數據存儲元件插入第一通信信道(150)的第二子信道 (154)，用於在所述第二子信道上引入B個周期的延遲；其中，A和 B是正整數，且A + B-MxN，以便創建相移的數據通信網絡100，如 圖3和4以及它們的詳細說明所述。應該注意的是，上述實施例說明而非限制本發明，並且本領域技 術人員在不脫離所附權利要求的範圍的前提下，可以設計許多替換實 施例。在權利要求中，置於括號內的任何參考標記不會被看作是對權 利要求的限制。單詞"包括，，不排除存在權利要求所列之外的元件或 步驟。元件前的單詞"一"或"一個"不排除存在多個這種元件。本 發明可以藉助於包括若干不同元件的硬體來實現。在列舉若干裝置的 設備權利要求中，這些裝置中的多個可以由同 一個硬體項目來體現。 起碼的事實是相互不同的從屬權利要求中敘述的某些手段，並不指 示不能有利地使用這些手段的組合。
權利要求
1.一種集成電路(10)，包括多個功能塊(101，102，103，104)；以及數據通信網絡，其包括經由多個通信信道(150)互相連接的多個網絡站(105-108，110，120，130，140)，而通信信道(150)用於在功能塊(101，102，103，104)之間傳輸數據分組，每個數據分組包括N個數據元，所述N個數據元包括一個包含用於網絡站(105-108，110，120，130，140)的路由信息的數據元，N是至少為2的整數，多個網絡站包括多個數據路由器(110，120，130，140)和多個網絡接口(105-108)，每個數據路由器(110，120，130，140)經由網絡接口(105-108)耦合到功能塊(101，102，103，104)，數據通信網絡(100)包括通過第一通信信道(150)互相連接的第一網絡站(140)和第二網絡站(120)，網絡包括M×N個數據存儲元件(160)，M是正整數，用於在第一通信信道(150)上引入M×N個周期的延遲。
2. 如權利要求l所述的集成電路(10)，其中，每個通信信道(150) 包括第一相關網絡站的輸入埠與第二相關網絡站的輸出埠之間的 第一子信道(152);以及第二相關網絡站的輸入埠與第一相關網絡站的輸出埠之間的 第二子信道(154)，用於使得能夠在兩個相關網絡站之間進行雙工通
3. 如權利要求2所述的集成電路(10 )，其中，M x N個數據元(160 ) 分布在第一通信信道(150 )的第一子信道(152 )和第二子信道(152; 154)上。
4. 如權利要求3所述的集成電路，其中第一網絡站被設置成估計笫一周期中的路由信息，第二網絡站被 設置成估計第二周期中的路由信息，第一周期和第二周期之間的差值 為A個周期；以及第一通信信道(150)的第一子信道(152)顯示出通過A個數據 存儲元件(160)實現的A個周期的延遲，以及第二子信道(154)顯 示出通過B個數據存儲元件(160)實現的B個周期的延遲，A和B是 正整數，同時A + B-MxN。
5. 如權利要求4所述的集成電路，其中，從被設置成估計第二周 期中的路由信息的另一網絡站到第一網絡站的任何網絡路徑均包括C 個延遲元件，C是正整數並且C模N = A;以及，從第一網絡站到另一 網絡站的任何網絡路徑均包括D個延遲元件，D是正整數並且D模N = B。
6. 如權利要求1 - 5所述的集成電路(10)，其中，M- 1。
7. 如權利要求3所述的集成電路(10)，其中，第一通信信道的 笫一子信道(152)和第二子信道(154)的每個都包括由1/2xMxN 個數據存儲元件(160)引入的延遲。
8. 如權利要求1或2所述的集成電路(10)，還包括時鐘信號發 生器，多個網絡站(110， 120， 130， 140)以及MxN個存儲元件(160) 響應於所述時鐘信號發生器。
9. 如權利要求1或2所述的集成電路(10)，其中每個網絡站(110， 120， 130， 140)都包括與所述網絡站的通信埠相關聯的第一存儲器 元件和第二存儲器元件，第一存儲器元件被設置成存儲來自需要與所 述通信埠相關聯的第一業務等級的數據分組的路由信息，而第二存 儲器元件被設置成存儲來自需要與所述通信埠相關聯的第二業務等 級的數據分組的路由信息。
10. —種設計集成電路(10)的方法，該集成電路包括多個功能 塊(IOI， 102， 103， 104)和數據通信網絡，所述數據通信網絡包括 經由多個通信信道(150)互相連接的多個網絡站(105 - 108， 110, 120， 130， 140)，通信信道(150)用於在功能塊(101， 102， 103， 104)之間傳輸數據分組，每個數據分組包括N個數據元，所述N個數 據元包括一個包含用於網絡站(105 _ 108， 110， 120, 130， 140)的 路由信息的數據元，N是至少為2的整數，多個網絡站包括多個數據路 由器(110， 120， 130， 140)以及多個網絡接口 ( 105 — 108 )，每個 路由器(IIO， 120， 130， 140)經由網絡接口耦合到功能塊(101， 102， 103， 104 );所述方法包括標識第一網絡站(140)與第二網絡站(120)之間的第一通信信 道(150)，其具有超過預定延遲閾值的數據傳輸延遲；以及將MxN個數據存儲元件(160)插入數據通信網絡(100) , M是 正整數，用於在第一通信信道(150)上引入MxN個周期的延遲。
11.如權利要求10所述的方法，其中，每個通信信道(150)包 括第一相關網絡站的輸入埠與笫二相關網絡站的輸出埠之間的笫 一子信道(152 )，以及第二相關網絡站的輸入埠與第一相關網絡站 的輸出埠之間的第二子信道(154)，用於使得能夠在兩個相關網絡 站之間進行雙工通信；以及第一網絡站被設置成估計第一周期中的路由信息，第二網絡站被 設置成估計第二周期中的路由信息，第一周期和第二周期之間的差值 為A個周期，所述方法還包括將A個數據存儲元件插入第一通信信道(150)的第一子信道 (152)，用於在所述第一子信道上引入A個周期的延遲；以及將B個數據存儲元件插入第一通信信道(150)的第二子信道(154 )，用於在所述第二子信道上引入B個周期的延遲；A和B是正整數，同 時A + B-MxN。
全文摘要
一種集成電路(10)，包括多個功能塊(101，102，103，104)和數據通信網絡(100)，所述數據通信網絡包括經由多個通信信道(150)互相連接的多個網絡站，通信信道(150)用於在功能塊(101，102，103，104)之間傳輸數據分組。每個數據分組包括N個數據元，所述N個數據元包含一個包括用於網絡站(110，120，130，140)的路由信息的數據元，N是至少為2的整數。多個網絡站包括多個數據路由器(110，120，130，140)和多個網絡接口，每個數據路由器(110，120，130，140)經由網絡接口(105-108)耦合到功能塊(101，102，103，104)，數據通信網絡(100)包括通過第一通信信道(150)互相連接的第一網絡站(140)和第二網絡站(120)，網絡包括M×N個數據存儲元件(160)，M是正整數，用於在第一通信信道(150)上引入M×N個周期的延遲。集成電路(10)包括多個功能塊(101，102，103，104)和多個數據路由器(110，120，130，140)，每個路由器耦合到功能塊(101，102，103，104)。在慢速通信信道(150)上引入一個或多個數據分組的延遲，有利於提高在數據通信網絡(100)上進行數據通信的最大時鐘速度。
文檔編號H04L12/56GK101164298SQ200680012972
公開日2008年4月16日 申請日期2006年4月20日 優先權日2005年4月21日
發明者E·裡普克馬, J·迪利森 申請人:皇家飛利浦電子股份有限公司