濾波器布線及其設計方法

2023-09-12 14:07:40 1

專利名稱：濾波器布線及其設計方法
濾波器布線及其設計方法
技術領域：
本發明是關於一種布線及其設計方法，且特別是有關於一種濾波器布線及 其設計方法。背景技術：
在電路傳輸信號(Signal)的過程當中，常常會因為一些人為的噪聲源(例 如數字電子、無線電傳輸、馬達、開關、繼電器…等)、天然的幹擾(例如-太陽黑子及閃電)、純質的噪聲源(例如從實際系統產生的相關隨機擾動，諸 如熱噪聲和凸波噪聲)或是電磁幹擾(Electromagnetic Interference,簡稱EMI)
等因素，而導致電路在運行時會有誤動作的產生。
其中，EMI的來源包括微處理器、開關電路、靜電放電、發射器、瞬時電源 組件、電源以及閃電。舉例來說，在一個以微處理器為基礎的電路板內，數字 時序電路通常是EM工最大的產生者，而隨著電路運作的頻率愈來愈高以及信號 邊緣噪聲的變化愈來愈快，使得電路板內的電路可能會產生高達300 MHz的諧 波幹擾，其中這些高頻噪聲應予以屏敝或濾除。
在一個良好的電路設計中，若要預防上述各噪聲因素對於電路所造成的影 響，必須經由適當的接地、屏敝或者是加入各種濾波器(例如低通濾波器、高 通濾波器、n型濾波器、帶通濾波器等)，才能有效地降低電路中的噪聲幹擾。 除此之外，更可以在規劃設計電路板的布線時，即開始做好噪聲防治的工作， 如此可以確保電路在執行工作時保持正常的動作，以建構高可靠度低噪聲電子 系統。
圖1繪示為現有技術消除高頻噪聲的"型濾波器電路圖。請參照圖l，在 兀型濾波器100中，其利用第一電容101、電感103及第二電容105的組合， 來用以將信號si的高頻噪聲濾除。其中，第一電容IOI的第一端用以接收信號 si，而第二端則耦接第一接地端gndl。電感103的第一端耦接於第一電容101 的第一端，而第二端則輸出濾除高頻噪聲的信號so。第二電容105的第一端耦 接電感103的第二端，而第二端則耦接第二接地端gnd2。
圖2繪示為現有技術Ji型濾波器的布線示意圖。請參照圖1及圖2，在設 計兀型濾波器100的電路板的布線(Layout) 200時，會將基底板201上的第一 電容203與第二電容207配置在一起，而透過第一電容203、電感205及第二電 容207將信號si中得高頻噪聲濾除。然而，由於第一電容203所耦接的第一接 地端gndl與第二電容207所耦接的第二接地端gnd2之間的距離D太近，將造成噪聲(Noise)易從第二接J4端gnd2經由第二電容207竄回信號在線，進而導 致n型濾波器100的失效，而無法正常的濾除信號si的高頻噪聲。
發明內容
有鑑於此，本發明提供了一種濾波器布線，藉由將^型濾波器兩電容的接 地端配置於基底板上的間隔距離拉長，以解決先前技術中，容易因為噪聲竄回 信號線而造成^型濾波器失效的缺點。
本發明提供了一種布線設計方法，藉由將^型濾波器的兩個電容分別配置 於不同的晶片中，再配置於濾波器的濾波電路中，因此能夠避免噪聲回竄而造 成n型濾波器失效。
本發明所提供的濾波器布線包括一基底板，而此基底板上配置有第一電 容、電感以及第二電容。其中，第一電容具有第一接地端、電感耦接至第一電 容的一端、而第二電容耦接至電感的一端，並具有第二接地端。此外，第一接 地端與第二接地端間隔一距離為^/n，其中，^為信號波長而n為小於20的正 整數。
在本發明的一實施例中，第一電容的第一端用以接收信號，而其第二端則 耦接第一接地端。電感的第一端耦接於第一電容的第一端，而其第二端則用以 輸出此信號。第二電容的第一端耦接電感的第二端，而其第二端則耦接第二接 地端。
在本發明的一實施例中，n可以為20，而間隔距離可以為20 30密耳(mil)。
從另一觀點來看，本發明提供一種布線設計方法，其適用於一濾波器。本 發明包括配置第一電容於第一晶片，此第一電容的第一端用以接收一信號，而 第二端則耦接第一接地端。配、置電感於第二晶片，此電感的第一端耦接於第一 電容的第一端，而其第二端則輸出此信號。此外，還配置第二電容於第二晶片， 此第二電容的第一端耦接電感的第二端，而其第二端則耦接第二接地端。最後， 分別配置上述的第一晶片及第二晶片於濾波器的濾波電路中。 在本發明的一實施例中，濾波器可以為一 n型濾波器，而第一晶片與第二晶片 的間隔距離可以為20 30密耳(mil)。 在本發明的一實施例中，上述的電感可以為一磁珠。
綜上所述，在本發明的濾波器布線及其設計方法中，藉由將n型濾波器第 一電容與第二'電容的接地端間隔一^/n ( ^為信號波長而n為小於20的正整數) 以上的距離，使其n型濾波器在執行工作時，可以正常的消除信號中的高頻噪 聲，而不致因為噪聲竄回信號線，而使n型濾波器失效。
為讓本發明的上述和其它目的、特徵和優點能更明顯易懂，下文特舉本發 明的較佳實施例，並配合所附圖式，作詳細說明如下。

圖1繪示為現有技術消除高頻噪聲的^型濾波器電路圖。圖2繪示為現有技術jt型濾波器的布線示意圖。
圖3為依照本發明的一較佳實施例所繪示的濾波器布線示意圖。 圖4為依照本發明的一較佳實施例所繪示的布線設計方法流程圖。
具體實施方式
本發明是為了要解決在現有技術中，設計n型濾波器的電路板布線時，由 於電容配置於電路板上的距離太近，而導致n型濾波器失效的問題。在以下的 實施例中，提出了一種濾波器布線及一種布線設計方法來解決上述的問題。 圖3為依照本發明的一較佳實施例所繪示的濾波器布線示意圖。請合併參照圖1 及圖3，在濾波器布線300中包括一基底板301，而此基底板301上配置有第一 電容303、電感305 (例如是一個磁珠(Bead))以及第二電容307。其中，第一 電容303具有第一接地端gndl，電感305耦接至第一電容303的一端，而第二 電容307耦接至電感305的一端，並具有第二接地端gnd2。此外，第一接地端 gndl與第二接地端gnd2之間則間隔一^/n的距離，其中^為信號si的波長而n 為小於20的正整數。
在本實施例中，第一電容303的第一端用以接收信號si，而第二端則耦接 第一接地端gndl。電感305的第一端耦接於第一電容303的第一端，而第二端 則輸出濾除高頻噪聲的信號so。第二電容307的第一端耦接電感305的第二端， 而第二端則耦接第二接地端gnd2。
上述在設計n型濾波器100布線時，第一接地端gndl與第二接地端gnd2 之間的間隔距離例如為20 30密耳(mil)，但熟悉此技術者可知，本發明並不 限定此距離，使用者可依據電路設計的需求，將此間隔距離設定為20密耳以上。 如此，除了可將信號si的高頻噪聲濾除，還能夠避免因為噪聲竄回信號線，而 使^型濾波器失效的問題。
為了達到上述濾波器布線所能提供的功效，以下再舉出一種布線設計方法， 其中在設計濾波器電路時，藉由將ii型濾波器中的兩組電容分開，而能夠有效 避免噪聲竄回信號線，而使濾波器正常地執行工作。
圖4為依照本發明的一較佳實施例所繪示的布線設計方法流程圖。首先， 在步驟S401中，配置一個第一電容於第一晶片。其中，此第一電容的第一端連 接至一信號端，用以接收一信號，而其第二端則耦接第一接地端，用以排除所 接收信號中的高頻噪聲。
另，在步驟S403中，則配置一個電感於第二晶片，此電感的第一端耦接於 上述第一電容的第一端，而其第二端則耦接至濾波器的輸出端，用以輸出已濾 除噪聲的信號。其中，此電感可以是一個磁珠(Bead)，並不限制其範圍。 此外，在步驟S405中，更配置一個第二電容於第二晶片，此第二電容的第一端 耦接於上述電感的第二端，而其第二端則耦接第二接地端，用以排除所接收信 號中的高頻噪聲。最後，在步驟S407中，則分別將上述的第一晶片及第二晶片配置於濾波器 的濾波電路中。其中，此第一晶片及第二晶片之間可相隔一20 30密耳或30 密耳以上的距離，並不限制其範圍。根據上述，由於將第一晶片及第二晶片分 別配置，因此可以將濾波器中第一電容與第二電容的接地端分開，而有效避免 先前技術中接地端過近，而造成噪聲竄回信號線的問題。
此外，熟悉本領域通常技術的人員可知，上述步驟S401 S407僅作為本發 明的一實施例，並非用以限定濾波器中各組件的配置順序，使用者可視其需要， 在不脫離本發明的精神下，配置濾波器的各個組件。
綜上所述，本發明提供了一種濾波器布線及一種布線設計方法。而依據上 述的實施例，本發明至少包含下列優點
1. 節省因硬體及電磁幹擾，而需對布線線路的修改。
2. 節省電磁幹擾除錯時間。
3. 使ti型濾波器發揮功能。
權利要求
1、一種濾波器布線，其特徵在於，包括一基底板，該基底板上配置包括一第一電容，具有一第一接地端；一電感，耦接至該第一電容的一端；以及一第二電容，耦接至該電感的一端，並具有一第二接地端，其中，該第一接地端與該第二接地端間隔一距離為λ/n，λ為一信號波長而n為小於20的正整數。
2、 如權利要求1所述的濾波器布線，其特徵在於，其中該第一電容的第一 端用以接收該信號，而其第二端則耦接該第一接地端。
3、 如權利要求l所述的濾波器布線，其特徵在於，其中該電感的第一端耦 接於該第一電容的第一端，而其第二端則用以輸出該信號。
4、 如權利要求1所述的濾波器布線，其特徵在於，其中該第二電容的第一 端耦接該電感的第二端，而其第二端則耦接該第二接地端。
5、 如權利要求1所述的濾波器布線，其特徵在於，其中該電感為一磁珠。
6、 如權利要求1所述的濾波器布線，其特徵在於，其中該距離為20 30 密耳。
7、 一種布線設計方法，適用於一濾波器，其特徵在於，該設計方法包括下 列步驟配置一第一電容於一第一晶片，該第一電容的第一端用以接收一信號，而 其第二端則耦接一第一接地端；配置一電感於一第二電路，該電感的第一端耦接於該第一電容的第一端， 而其第二端則輸出該信號；配置一第二電容於該第二晶片，該第二電容的第一端耦接該電感的第二端， 而其第二端則耦接一第二接地端；以及分別配置該第一晶片及該第二晶片於該 濾波器的濾波電路中。
8、 如權利要求7所述的布線設計方法，其特徵在於，其中該電感為一磁珠。
9、 如權利要求7所述的布線設計方法，其特徵在於，其中該濾波器為一 ^ 型濾波器。
10、 如權利要求7所述的布線設計方法，其特徵在於，其中該第一晶片與 該第二晶片的間隔距離為20 30密耳。
全文摘要
一種濾波器布線，其包括配置有第一電容、電感以及第二電容的基底板。其中，第一電容具有第一接地端，而電感則耦接至第一電容的一端。此外，第二電容耦接至電感的一端，並具有第二接地端。當在設計π型濾波器布線時，將第一接地端與第二接地端間隔一距離為λ/n(λ為信號波長而n為小於20的正整數)。如此，即可避免因π型濾波器接地端距離過近，而造成噪聲回竄的問題，達到使π型濾波器正常工作的目的。
文檔編號H03H7/01GK101483418SQ20081002571
公開日2009年7月15日 申請日期2008年1月10日 優先權日2008年1月10日
發明者李煌基 申請人:佛山市順德區順達電腦廠有限公司