用於晶片上系統的可動態重新配置的模擬路由電路及方法

2023-09-12 22:39:50 2

專利名稱：用於晶片上系統的可動態重新配置的模擬路由電路及方法
技術領域：
本發明涉及集成電路裝置，且更確切地說，涉及具有數字和模擬電路塊的可重新配置的集成電路裝置。

發明內容
本發明包含一種集成電路裝置，其包括可動態或靜態重新配置的模擬信號切換構造，其包括多個全局總線，所述多個全局總線響應於模擬路由數據而通過引腳連接電路選擇性地連接到外部引腳，以及多個局部總線，所述多個局部總線響應於所述模擬路由數據而通過路由連接電路選擇性地連接到模擬塊和/或全局總線；以及至少一個處理器電路，其響應於指令數據而執行預定操作。本發明還包含一種集成電路，其包括至少一個處理器電路；多個模擬電路塊；以及可動態或靜態重新配置的模擬路由構造，其響應於來自至少一個路由數據源以及所述至少一個處理器電路的模擬路由數據而選擇性地互連所述模擬電路塊與輸入/輸出(I/O)引腳。本發明進一步包含一種方法，其包括響應於路由數據，在集成電路上配置可重新配置的模擬路由構造，以選擇性地啟用多個輸入/輸出(I/O)引腳與多個全局總線中的至少一者之間的連接，且選擇性地啟用至少一個全局總線與所述集成電路的多個模擬電路塊中的至少一者之間的連接；其中所述路由數據是動態地或靜態地從所述集成電路的數字電路提供。


圖1展示根據一實施例的集成電路裝置；圖2展示根據另一實施例的集成電路裝置；圖3為根據一實施例的集成電路裝置架構的表示；圖4為根據另一實施例的集成電路裝置架構的表示；圖5展示根據一實施例的輸入/輸出(I/O)連接電路；圖6展示根據另一實施例的I/O連接電路；圖7展示根據一個實施例的通用I/O配置電路；圖8展示根據一實施例的可編程模擬路由構造；圖9A到圖9H展示根據特定實施例的各種模擬塊連接布置；圖IOA到圖IOD展示根據各種實施例的可用模擬路由構造建立的各種信號路徑連接；圖11為展示根據一個實施例的到模擬路由構造的總線的全局I/O連接的示意圖。
具體實施例方式現在將描述各種實施例，所述各種實施例展示具有可重新配置的模擬路由構造的集成電路裝置的裝置和方法，所述可重新配置的模擬路由構造用於用多個總線和連接電路將輸入/輸出(I/O)連接到一個或一個以上模擬電路塊。在以下描述中，相似項通過相同參考字符來指代，但第一數字對應於對應的圖號。現在參看圖1，以框圖形式來展示根據第一實施例的集成電路裝置，且用通用參考字符100來指定。在一些實施例中，裝置100可為「晶片上系統」，其提供可編程模擬功能以及可編程數字功能兩者。如圖1中所展示，裝置100可包含若干個外部連接引腳(一個引腳展示為102)、模擬部分104，以及數字部分106。引腳(例如，102)可提供到裝置100的物理信號連接，且可為輸入引腳、輸出引腳，或用作輸入與輸出兩者的引腳。此些引腳(例如，102)在本文中將被稱作輸入/輸出(I/O)引腳，應理解，此些引腳用作(或可經配置以用作)輸入、輸出，或輸入與輸出兩者。在一些實施例中，可將引腳(例如，10 配置為模擬引腳(即，輸入或輸出模擬信號)或數字引腳(即，輸入或輸出二進位邏輯信號)。另外，在一些實施例中，引腳 (例如，102)可為專用引腳(例如，僅數字輸入和/或輸出引腳)。模擬部分104可包含可編程模擬路由構造108以及若干個模擬塊110-0到110_n。模擬路由構造108可經配置(且經重新配置)以提供配置為模擬I/O的I/O引腳 (例如，102)與模擬塊(110-0到110-n)中的任一者之間的信號路徑。作為僅少數實例，模擬路由構造108可通過一個或若干個總線提供引腳到引腳路徑，使得能夠將若干個引腳連接到單個總線，使得能夠將若干個總線連接到單個引腳，和/或使得能夠將任何模擬I/O引腳連接到任何模擬塊(110-0到110-n)。可根據模擬路由數據來編程(且重新編程)模擬路由構造108。如下文將描述，與常規方法形成對比，可從若干個不同來源中的任一者提供此些模擬路由數據，而不是僅從板上處理器來提供此些模擬路由數據。在特定實施例中，模擬路由構造108可包含多個總線，所述多個總線可基於模擬路由數據通過連接電路而連接到彼此。模擬塊(110-0到110-n)可包含執行模擬電路功能的模擬電路。模擬塊(110_0到 110-n)可通過模擬路由構造108而連接到I/O引腳(例如，102)和/或連接到彼此。選定的或所有模擬塊(110-0到110-n)也可接收數字數據和/或輸出數字數據到數字部分106。 模擬塊(110-0到110-n)可包含各種模擬電路，包含(但不限於)電容感測電路、比較器、 模/數轉換器(ADC)(包含「Σ -Δ 」型和/或逐步近似型)、濾波器(包含低通濾波器)、開關電容器型電路，和/或數/模轉換器(DAC)(包含電流和/或電壓DAC兩者)。應理解，模擬路由構造108的全部或一部分可動態地(在裝置100的操作期間改變)或靜態地(在裝置100的整個操作期間實質上維持相同)來配置。在所展示的實施例中，數字部分106可包含處理器部分112、直接存儲器存取 (DMA)電路114、模擬接口 I/F電路116、數據傳送集線器電路118、可編程參考產生器120、 可編程數字部分122，以及數字系統互連(DSI) 124。處理器部分112可包含可執行預定指令的一個或一個以上處理器。處理器部分112可為用於提供模擬路由數據以用於配置模擬路由構造108的一個來源。DMA電路114可使得能夠在無處理器部分112的直接控制的情況下在裝置100與其它裝置之間進行數據傳送。DMA 114也可為用於配置模擬路由構造108的模擬路由數據的來源。這種情況與常規方法形成鮮明對比，常規方法限制路由構造對於從處理器或其類似者發出的數據的可編程性。雖然圖1的實施例展示DMA電路114，但其它實施例可包含不同類型的數據傳送電路，所述不同類型的數據傳送電路可用作獨立於處理器部分112的模擬路由數據的來源。模擬I/F電路116可接收模擬信號，且將模擬信號轉換成數字域。模擬I/F電路 116可為用於配置模擬路由構造108的模擬路由數據的另一來源。數據傳送集線器電路118可提供處理器部分112與在裝置100外部的裝置以及裝置100內的位置之間的數據傳送路徑。僅作為許多可能實例中的少數幾個實例，數據傳送集線器118可啟用向用於與外部裝置通信的一個或一個以上接口的數據傳送，所述一個或一個以上接口包含一個或一個以上外部存儲器接口、一個或一個以上串行數據傳送接口， 和/或一個或一個以上1/0(例如，102)。數據傳送集線器118也可在板上(即，同一裝置的電路)部分之間傳送數據，板上部分包含內部存儲器電路、中斷控制電路、電源管理電路、 定時電路、模擬接口電路116、可編程數字部分122和/或DSI 124。可編程參考產生器120可產生可用於模擬部分104中的參考電流和/或電壓。此些經編程電流/電壓也可作為來自裝置100的輸出值來提供。可編程數字部分120可提供可編程邏輯電路，所述可編程邏輯電路可基於數字配置數據而配置成各種數字功能。在非常特定的實施例中，可編程數字部分120可包含具有可編程功能的可編程邏輯裝置塊，以及可編程互連件。可編程數字部分120可為用於配置模擬路由構造108的模擬路由數據的又一來源。DSI IM可啟用數字部分106的各個部分之間的互連，且另外，可提供到模擬部分 104的數字連接。更確切地說，DSI 124可提供模擬路由數據，或從此些路由數據產生的信號，以動態地配置模擬路由構造108。在非常特定的實施例中，DSI IM可使得能夠從以下各項中的任一者來配置模擬路由構造108 處理器部分112、直接存取電路114、模擬I/F電路116，和/或可編程數字部分122。儘管圖1中未展示，但DSI IM也可提供到固定數字功能塊的連接。以此方式，集成電路可包含用模擬路由構造而連接到I/O引腳的模擬電路塊，所述模擬路由構造可根據來自各種來源以及處理器的模擬路由數據而配置。現在參看圖2，以框圖形式來展示根據另一實施例的集成電路裝置，且用通用參考字符200來指定。圖2的裝置可為圖1中所展示的裝置的一個實施方案。在圖2的實施例中，引腳可包含通用I/0(GPI0)引腳(一個集合展示為202-0)、 特殊I/O引腳(SIO)(—個集合展示為202-1)，以及直接連接引腳(三個集合展示為 202-2/202-3/202-4)。GPIO引腳202-0可連接到對應GPIO配置電路(一個展示為226)。GPIO配置電路 (例如，226)可使得能夠將GPIO引腳連接到模擬互連件230和/或DSI 224。因此，當連接到模擬互連件230時，GPIO引腳(例如，202-0)可用作模擬輸入和/或輸出。相反，當連接到DSI 2M時，GPIO引腳(例如，202-0)可用作數字輸入和/或輸出。GPIO配置電路(例如，226)也可提供到模擬互連件230的不同類型的連接。明確地說，GPIO引腳可與模擬互連件230的一個或一個以上不同總線連接。SIO引腳(例如，202-1)可連接到SIO配置電路(例如，2 )。SIO配置電路(例如，228)可使得能夠將SIO引腳連接到DSI 224。因此，可將SIO引腳(例如，202-1)編程為數字輸入和/或輸出。然而，此些引腳(例如，202-1)可不用作模擬I/O。直接連接引腳(例如，202-2/202-3/202-4)可具有到裝置200的特定電路部分的直接連接。集合202-2僅可提供到一個特定接口電路的連接。與此對比，集合202-3可提供到數字電路以及GPIO配置電路(例如，2 )的直接連接，而集合202-4可提供到模擬電路塊以及GPIO配置電路(例如，2 )的直接連接。仍參看圖2，模擬塊群組210結合GPIO配置電路(例如，2 )以及模擬互連件230 可形成模擬路由構造。模擬塊群組210可包含若干個模擬塊(AL0GBLK0到ALOG BLKn)，所述若干個模擬塊可通過模擬互連件230以及GPIO配置電路(例如，226)而連接到GPI0，且通過模擬互連件230而連接到彼此。模擬塊(ALOG BLKO到ALOG BLKn)可採用展示為110_0 到110-n的所述模擬塊或其等效者的形式。模擬互連件230可包含若干個總線以及連接電路，以實現GPIO配置電路(例如， 226)與模擬塊群組210之間的可重新配置的互連。在特定實施例中，模擬互連件230可包含全局總線，其可使得能夠在GPIO與模擬塊(AL0GBLK0到ALOG BLKn)中的任一者或全部之間建立信號路徑；局部總線，其可使得能夠在模擬塊(ALOG BLKO到ALOG BLKn)中的任一者或全部之間建立信號路徑；以及多路復用器總線，其可使得一個總線能夠將多個GPIO連接到模擬塊(ALOG BLKO到ALOG BLKn)中的任一者或全部。在圖2中，數字部分206可包含存儲器系統232、處理器系統234、編程和測試系統 236，以及數字系統238。存儲器系統232可包含存儲器I/F 242以及一個或一個以上存儲器(MEMO到 MEMi)。存儲器I/F 242可使得能夠通過裝置100對存儲器裝置進行外部存取。存儲器 (MEMO到MEMi)可包含各種類型的存儲器，包含(但不限於)靜態隨機存取存儲器(SRAM)、 非易失性存儲器(包含EEPR0M，以及快閃EEPR0M)。此些存儲器(MEMO到MEMi)可直接通過處理器系統234來存取。處理器系統2；34可包含處理器212以及外圍存取系統M0。處理器212可包含一個或一個以上處理器以及對應電路，例如存儲器控制器(包含高速緩衝存儲器控制器)以及中斷控制電路。外圍存取系統240可包含電路，例如直接存取電路，類似展示為圖1中的 114的電路，和/或數據傳送集線器電路，類似展示為118的電路，或其等效者。編程和測試系統236可包含使得能夠將數據(用於供處理器系統234執行的編程數據)加載到存儲器系統232中的電路，以及用於將測試數據提供到裝置200且接收來自裝置200的測試結果數據的測試電路。存儲器系統232以及處理器系統234可連接到系統總線M4。系統總線244還可連接到模擬塊群組210。數字系統238可包含可編程數字部分222以及若干個固定功能數字塊(FIXED BLKO到FIXED BLKj)。可編程數字部分222可類似展示為圖1中的122的可編程數字部分， 或其等效者。固定功能數字塊(FIXED BLKO到FIXED BLKj)可為裝置提供預定數字功能。 固定功能數字塊(FIXED BLKO到FIXED BLKj)可包含任何合適的數字電路，包含(但不限於)定時器電路、計數器電路、數字調製電路、串行接口電路，和/或網絡接口電路。在所展示的特定實施例中，數字系統238可連接到固定接口電路M6，固定接口電路246可為物理層(PHY)接口電路。
DSI 224可提供數字系統238的各個部分之間的數字連接和/或到經合適配置的 GPIO引腳(例如，202-0)或SIO引腳(例如，202-1)的連接。在所展示的特定實施例中，一種裝置還可包含系統資源M8。系統資源248可包含時鐘系統250以及電源管理系統250。時鐘系統250可基於一個或一個以上時鐘產生電路和/或一個或一個以上所接收時序信號而將時序信號提供到各個部分或裝置200。電源管理系統250可將電源供應電壓和調節提供到裝置200的各個部分。電源管理250可選擇性地停用裝置的若干部分以進入低功率(即，睡眠)操作模式。以此方式，集成電路可包含1/0，所述I/O可編程以連接到模擬互連件的一個或一個以上總線以實現I/O之間的連接和/或到模擬塊的連接。現在參看圖3，以框示意圖的形式來展示根據一實施例的集成電路裝置配置架構， 且用通用參考字符300來指定。結構300展示連接到DSI 3 的可編程數字部分322、固定功能數字塊 354-0/354-1、處理器系統334以及外圍存取系統340。DSI 3M可提供連接到其的各種電路之間的數位訊號路徑。在一個非常特定的實施例中，此連接可通過可編程數字部分322 來配置。DSI 3M還可連接到模擬路由配置電路356。模擬路由配置電路356可將配置值提供到模擬路由構造308以實現GPIO 302-0與模擬塊310-0/310-1之間的可重新配置的連接。在一個實施例中，模擬路由配置電路356可通過連接到DSI 3 的其它電路塊中的任一者來存取，從而使得能夠通過多個來源進行模擬路由配置。在非常特定的實施例中，模擬路由配置電路356可包含配置寄存器或為配置寄存器的輸出，所述配置寄存器可經寫入以含有模擬路由數據。可更新此些模擬路由數據以動態地改變模擬路由配置。在圖3的特定實施例中，通過受模擬路由配置電路356控制的各種連接元件360 來表示模擬路由構造308。連接元件360可提供總線(未圖示)、GPI0302-0以及模擬塊 310-0/310-1之間的連接。在特定實施例中，連接電路元件360可以群組形式作為連接電路而受控。此些連接電路可具有開關配置，從而允許響應於模擬路由數據而啟用群組的任何數目個連接元件。或者，連接電路可具有多路復用器(MUX)配置，從而允許一次僅啟用群組中的一個連接元件。應理解，圖3僅出於說明目的而展示兩個模擬塊310-0/310-1以及兩個GPI0302-0。裝置300可包含如本文中所描述的其它實施例中所展示的額外塊和連接，以及其等效者。圖3還展示GPIO配置電路326以及SIO配置電路328。GPIO配置電路幻6可提供到DSI 324的數字輸入和/或輸出路徑，以及作為模擬路由構造308的部分的一個或一個以上連接(僅展示一個)。與此對比，SIO配置電路3 可僅提供到DSI 3M的數字連接。以此方式，集成電路裝置可包含受模擬路由配置電路控制的模擬路由構造，所述模擬路由配置電路通過可配置的數字系統互連而連接到若干個數字塊中的任一者。現在參看圖4，以框示意圖的形式來展示根據另一實施例的集成電路裝置配置架構，且用通用參考字符400來指定。圖4包含與圖3相同的許多項，因此將省略對此些項的描述。圖4與圖3的不同之處在於可包含開關電壓產生器電路460-0到460_i，開關電壓產生器電路460-0到460-i產生可在通過集成電路400接收的電源供應電壓之外的開關電壓VswO到Vswi。例如，開關電壓(VswO和/或Vswi)可高於高電源供應電壓或低於低電源供應電壓。開關電壓產生器電路G60-0到460-i)可接收來自DSI 3 的配置值。因此， 可以大體上與模擬路由構造308(例如，多個來源)相同的方式來配置(且重新配置)開關電壓產生器電路G60-0到460-i)。在一個特定實施例中，電壓產生器電路460-0到460_i 可為電荷泵電路。在所展示的實施例中，可通過開關激活電路458-0/458-1根據從模擬路由配置電路356所接收的配置值將開關電壓(VswO和/或Vswi)施加到連接元件360。以此方式，集成電路裝置可包含具有連接元件的可編程模擬路由構造，所述連接元件通過在所接收電源供應電壓範圍之外的電壓電平來操作。如上文所述，在一些實施例中，可將I/O引腳選擇性地連接到模擬路由構造的一個或一個以上總線，以啟用此些I/O引腳與一個或一個以上模擬塊之間的模擬信號路徑。 現在將參看圖5描述根據一個實施例的特定I/O連接電路。參看圖5，以框示意圖來展示根據一實施例的I/O連接電路，且用通用參考字符 500來指定。I/O連接電路500可形成本文中所展示的實施例的可編程模擬路由構造的部分。I/O連接電路500可包含若干個I/O引腳502-0到502_k、I/0連接電路562-0到 562-k、模擬 MUX 總線(AMXBUS0/AMXBUS1) 564-0/564-1、若干個全局總線 566-0 到 566_h、模擬塊連接電路568、模擬塊510，以及模擬路由信號源572。I/O連接電路(562-0到562_k)可接收第一模擬路由數據574-0和第二路由數據 574-1，且作為響應，將對應I/O引腳(502-0到502-k)連接到AMXBUS0564-0和/或對應全局總線(566-0到566-h)。I/O連接電路(562-0到562-k)可在開關或MUX中以類似如上文所述的方式操作。應理解，每一 I/O連接電路(562-0到562-k)可將其對應I/O引腳 (502-0到502-k)連接到未展示的其它全局總線。仍參看圖5，模擬塊連接電路568可基於第三模擬路由數據574_2而將AMXBUSO/ AMXBUS1 564-0/564-1中的任一者連接到模擬塊510。路由值來源572可提供路由數據以動態地重新配置I/O與總線之間的連接。在圖5的特定實施例中，路由值來源572可包含以下各項中的任一者藉助於DSI 5M提供路由數據的可編程數字部分522、直接存取電路514或處理器部分512。應理解，路由數據 574-0/574-1/574-2可為動態的，根據裝置的操作隨時間而改變。以此方式，可將多個I/O引腳中的任一者選擇性地連接到全局總線和/或模擬MUX 總線，其中模擬MUX總線提供到一個或一個以上模擬塊的路徑。參看圖6，以框示意圖來展示根據另一實施例的I/O連接電路，且用通用參考字符 600來指定。I/O連接電路600可形成本文中所展示的實施例的可編程模擬路由構造的部分，且可結合圖5中所展示的所述可編程模擬路由構造使用。圖6包含與圖5相同的許多項，因此將省略對此些項的描述。圖6可不同於圖5之處在於全局總線連接電路676可基於第四模擬路由數據 574-2而將全局總線(566-0到566-h)中的任一者連接到模擬塊510。以此方式，可將I/O引腳連接到全局總線，所述全局總線中的任一者可選擇性地連接到一個或一個以上模擬塊。
10
如上述實施例中所述，GPIO引腳可用作模擬I/O或數字I/O。此種功能的一個非常特定的GPIO配置電路展示於圖7中。參看圖7，以框示意圖的形式來展示根據一個實施例的GPIO配置電路，且用通用參考字符700來指定。GPIO配置電路700可為展示為圖2中的226的GPIO配置電路的一個實例。GPIO配置電路700可包含數字輸入路徑778、數字輸出路徑780、模擬路徑782，以及輔助功能路徑784。數字路徑778可包含輸入驅動器786，其具有耦合到GPIO引腳702 的輸入端，以及提供數字系統輸入信號的輸出端。在一個實施例中，可將此數字輸入信號提供到DSI (未圖示)。輸入驅動器786可受數字控制信號(DIG. CTRL)控制。輸入驅動器 786的輸出端也可連接到中斷邏輯788，中斷邏輯788可產生用於裝置的其它電路的中斷 (INTRUPT)。數字輸出路徑780可包含輸出驅動器790，輸出驅動器790具有接收數字系統輸出信號的輸入端。此數字輸出信號可從DSI來提供。輸出驅動器790可響應於此數字輸出信號而驅動GPIO引腳702。輸出驅動器790可響應於數字輸出控制信號(DIG_0UT_CTRL)而控制輸出信號的驅動強度和/或斜率。響應於雙向控制信號(BI-WR CTRL)，可停用數字輸出路徑780(且啟用數字輸入路徑778)。模擬路徑782可包含I/O連接電路762，I/O連接電路762可響應於路由數據774 以及來自全局控制邏輯792的輸出數據而將GPIO引腳702選擇性地連接到全局總線766 和/或模擬MUX總線764。全局總線和模擬MUX總線可採用本文中的其它實施例中所展示的所述形式以及其等效者中的任一者的形式。在所展示的非常特定的實施例中，輔助功能路徑784可基於數字輸出信號而驅動具有所產生的偏壓VBIAS的GPIO 702。在非常特定的實施例中，輔助功能路徑784可為用於驅動IXD元件的液晶顯示器(IXD)總線。已描述具有可編程模擬路由構造的各種實施例，在圖8中以框示意圖的形式來展示根據一個非常特定的實施例的模擬路由構造，且用通用參考字符808來指定。圖8展示路由構造808，路由構造808可藉助於模擬MUX (AMUX)總線864_0/864_1、 全局總線866-0/866-1和/或局部總線896-0/896-1將GPIO引腳(一個展示為802)連接到模擬塊(810-00到810-ln)中的任一者。可使路由構造808概念化為具有左側和右側，其中左側包含一個左側AMUX總線864-0、八個左側全局總線(0到7)866-0，以及四個左側局部總線(896-0)。右側可包含一個右側AMUX總線864-1、八個右側全局總線(0到7)866-1， 以及四個右側局部總線(896-1)。通過圓(一個展示為885)來展示各種總線、GPIO引腳與模擬塊之間的可編程連接。可響應於模擬路由數據而動態地啟用或停用每一可編程連接以配置用於所要模擬功能的路由構造。在一些實施例中，可編程連接的阻抗可變化，其中一些連接具有低於其它連接的接通阻抗。明確地說，到對阻抗敏感的模擬塊的連接可具有低於其它連接的阻抗值。由虛線環繞的連接可指示連接群組。連接群組可在開關模式(可啟用連接中的任一者)和/或MUX模式(僅啟用一個連接)下操作，如上文所述。連接群組可採用包含(但不限於)以下各項的各種形式1/0連接群組(一個展示為894)，其可將對應GPIO引腳連接到全局總線和/或AMUX總線；參考連接群組(一個展示為898)，其可將參考電壓和電流連接到一個或一個以上總線或模擬塊；電源供應器連接群組(一個展示為891)，其可將電源供應電壓連接到一個或一個以上總線；塊連接群組(一個展示為887)，其可將模擬塊連接到多個總線中的任一者。應注意，圖8的實施例展示具有到大體上所有可用總線的連接的連接塊。如下文將展示，在特定實施例中，可提供僅到選定總線的連接。可編程連接也可包含以下各項中的任一者個別參考連接(一個展示為897)，其可將單個參考電壓(或電流)提供到總線或模擬塊；AMUX接合連接(一個展示為895)，其可將一個AMUX總線連接到另一個AMUX總線；全局接合連接(一個展示為89 ，其可將左手側全局總線連接到對應的右手側全局總線；以及局部接合連接(一個展示為889)，其可將左手側局部總線連接到對應的右手側局部總線。仍參看圖8，AMUX總線864-0/864-1可使得能夠將GPIO引腳(例如，802)中的任一者連接到模擬塊(810-00到810-ln)中的任一者。全局總線866-0/866-1可將選定GPIO 連接到模擬塊(810-00到810-ln)。局部總線896-0/896-1可使得能夠將模擬塊(810-00 到810-ln)連接到彼此。在一些實施例中，可屏蔽選定的或所有總線864-0/864-1、866-0/866-1、 896-0/896-1，以限制總線(以及其它信號線)之間的信號耦合。屏蔽可包含形成鄰近於此些總線的屏蔽導體，維持屏蔽導體處於限制信號耦合的電位，或任何其它合適的屏蔽技術。 在非常特定的實施例中，可屏蔽局部總線896-0/896-1以及全局總線866-0/866-1。以此方式，模擬路由構造可包含模擬MUX總線，其可將多個GPIO動態地連接到一個或一個以上模擬塊；統一全局總線，其可將選定GPIO連接到模擬塊；以及局部總線，其可將模擬塊連接到彼此。已描述模擬塊連接到切換構造的總線的所描述實施例，現在將描述模擬塊連接的非常特定的實例。參看圖9A，以框示意圖的形式展示模擬塊連接的實例，且用通用參考字符985-A 來指定。模擬塊910-A可為具有兩個濾波器的濾波器塊，一個濾波器可具有輸入端(inO)， 輸入端(inO)可通過連接群組987-A而連接到左側AMUX總線964-0和/或左側全局總線 0。對應輸出端(outO)可連接到局部總線0。第二濾波器可具有到對應右手側總線的類似連接。參看圖9B，以框示意圖的形式展示模擬塊連接的另一實例，且用通用參考字符 985-B來指定。模擬塊910-B可為具有四個比較器的比較器塊，每一比較器具有「 + 」輸入端和「-」輸入端。此些輸入端可通過連接群組(一個展示為987-B)而連接到選定總線和/ 或參考電壓。在所展示的實施例中，比較器塊910-B可提供比較器結果(Cmp_resUlts)作為數字數據。在特定實施例中，可將數字數據提供到DSI (未圖示)。參看圖9C，以框示意圖的形式展示模擬塊連接的另一實例，且用通用參考字符 985-C來指定。模擬塊910-C可為具有兩個感測電路的電容感測塊，每一感測電路具有輸出端(out)、參考輸入端(ref)以及信號輸入端(in)。在所展示的實施例中，輸出端(out)可具有到AMUX總線964-0/964-1的「硬」(即，非可編程)連接985。另外，另一模擬塊(在此實例中，為DAC塊910-x)可通過連接群組987-C選擇性地將參考值提供到參考輸入端。圖9D展示用於開關電容器/連續時間模擬電路塊985-D的模擬塊連接。從上述描述來理解連接。
圖9E展示用於電壓或電流DAC(VIDAC)塊985-E的模擬塊連接。VIDAC塊985-E 展示以下布置其中可將來自模擬塊910-E的輸出(v0、vl)作為輸入提供到其它模擬塊 (910-z0/910-zl)o VIDAC塊985-E可接收用於轉換的輸入數字值(DIG_IN)。在特定實施例中，可從DSL接收此些數字值。圖9E也展示以下布置其中可通過I/O連接981 (而不是通過總線)將GPIO(—個展示為902)連接到模擬塊910-E。另外，在所展示的實施例中， VIDAC 985-E可僅具有到左側總線的連接。圖9F展示用於Δ信號調製ADC(DSM)塊985-F的模擬塊連接。從上述描述來理解連接。DSM塊985-F可輸出反映轉換結果的數字數據(VALUE)。在特定實施例中，可將數字轉換結果提供到DSI (未圖示)。圖9G展示用於運算放大器(op amp)塊985-G的模擬塊連接。從上述描述來理解連接。圖9G展示以下布置其中模擬塊985-G可具有輸入端(+、_)，所述輸入端(+、_)連接到局部總線964-0的線路、全局總線966-0的線路，或參考值(VO)。然而，另外，此些輸入也可通過I/O連接(一個展示為981)而連接到GPIO引腳(一個展示為902-0G)。另外，可通過電路連接(一個展示為979)來啟用每一 op amp的(-)輸入端與輸出端之間的負反饋路徑。再另外，op amp輸出端也可具有到某些GPIO引腳(一個展示為902-1G)的直接連接。圖9H展示用於逐步近似(SAR)ADC塊985-H的模擬塊連接。從上述描述來理解連接以及數字輸出值。已描述可編程模擬路由構造以及到這些構造的模擬塊連接，現在將描述根據非常特定的實施例的提供連接路徑的方法。在下文的圖中，實心圓指定到總線的啟用的連接。參看圖10A，用粗線展示可形成於圖8的模擬路由構造808中的眾多信號路徑中的兩者。路由1077-0展示可如何通過單個總線將不同GPIO引腳1002-2和1002-3連接到彼此，在所展示的實例中，所述單個總線為左側AMUX總線864-0。路由1077-1展示可如何通過多個不同總線將不同GPIO引腳1002-0和1002-1連接到彼此，在所展示的實例中，多個不同總線包含右側全局總線「7」、左側全局總線「7」以及左側全局總線「3」。參看圖10B，用粗線展示可形成於圖8的模擬路由構造808中的更多個信號路由。 路由1077-2到1077-4展示可如何將不同GPIO引腳1002-4、1002-5、1002-6連接到同一總線，在所述實例中，所述同一總線為右側全局總線「7」。圖IOB也展示可如何將單個GPIO引腳1002-7連接到多個總線，在此實例中，所述多個總線為左側全局總線4到7。參看圖10C，用粗線展示類似圖8的模擬路由構造的模擬路由構造808'中的可能的信號路由的額外實例。圖IOC展示可如何在不同信號點處將GPIO引腳1002-8到1002-10 全部連接到同一模擬塊810-00。明確地說，GPIO引腳1002-8可通過左側和右側AMUX總線864-0/864-1而連接，GPIO引腳1002-10可通過左側全局總線「0」而連接，且GPIO引腳 1002-9可通過右側全局總線「6」以及左側全局總線「6」而連接。圖IOC還展示可如何利用局部總線來將模擬塊連接在一起。在所展示的特定實施例中，模擬塊810-ln和810-10可通過右側局部總線「2」而連接在一起，且模擬塊810-10 和SlO-On可通過左側局部總線「3」和右側局部總線「3」而連接在一起。現在參看圖10D，用粗線展示類似圖8的模擬路由構造的模擬路由構造808中的可能的信號路由的再其它實例。圖IOD展示可如何將多個GPIO引腳1002-11到1002-14
13各自連接到不同模擬塊。明確地說，可分別將GPIO引腳1002-11到1002-14連接到模擬塊 810-00、810-0n、810-10 和 810-ln。圖IOD也展示可如何將多個GPIO引腳1002-15到1002-17各自連接到同一模擬塊輸入端或輸出端。明確地說，GPIO引腳1002-15到1002-17均可連接到模擬塊810-00的同一 I/O。如上文所述，根據一些實施例，GPIO引腳可具有到總線的特定連接。根據一個特定實施例的GPIO總線連接展示於圖11中。參看圖11，以示意圖的形式來展示類似圖8的模擬路由構造的模擬路由構造的一部分，且用參考字符808"來指定。圖11展示各種GPIO引腳1102-0到1102-11以及到總線的可能的連接。明確地說，圖11展示所有GPIO引腳1102-0到1102-11如何可具有到同一模擬MUX總線864-1的連接，且具有僅到選定全局總線的連接。應了解，在示範性實施例的前述描述中。為了將本發明連成一個整體的目的，有時在單個實施例、圖或其描述中將各種特徵分群在一起，從而輔助理解各種發明方面中的一者或一者以上。然而，本發明的這種方法不應被解釋為反映本發明需要比每一權利要求中明確敘述的特徵多的特徵的意圖。實情為，如所附權利要求書反映，本發明方面在於單個前述所揭示實施例的少於所有的特徵。因此，在詳細描述之後的所附權利要求書特此明確地併入此詳細描述中，其中每一權利要求依靠其自身作為單獨的實施例。也應理解，可在缺乏未特別揭示的元件和/或步驟的情況下實踐本發明的實施例。就是說，本發明的特徵可為元件的消除。因此，雖然已詳細描述本文中所陳述的特定實施例的各種方面，但在不偏離本發明的精神和範圍的情況下，本發明可經受各種改變、替代和更改。
權利要求
1.一種集成電路裝置，其特徵在於，包括可動態或靜態重新配置的模擬信號切換構造，其包括多個全局總線，所述多個全局總線響應於模擬路由數據而通過引腳連接電路選擇性地連接到外部引腳，以及多個局部總線，所述多個局部總線響應於所述模擬路由數據而通過路由連接電路選擇性地連接到模擬塊和/或全局總線；以及至少一個處理器電路，其響應於指令數據而執行預定操作。
2.如權利要求1所述的集成電路裝置，其特徵在於所述引腳連接電路包括開關電路，所述開關電路響應於所述模擬路由數據而選擇性地將一個外部引腳連接到多個全局總線中的任一者。
3.如權利要求1所述的集成電路裝置，其特徵在於所述引腳連接電路包括多路復用器電路，所述多路復用器電路響應於所述模擬路由數據而選擇性地將一個外部引腳連接到多個全局總線中的任一者。
4.如權利要求1所述的集成電路裝置，其特徵在於所述路由連接電路包括開關電路，所述開關電路響應於所述模擬路由數據而選擇性地將至少一個模擬塊連接到所述局部總線和/或全局總線中的任一者。
5.如權利要求1所述的集成電路裝置，其特徵在於 所述路由連接電路包含第一路由連接電路，其提供具有第一阻抗的連接，以及第二路由連接電路，其提供具有第二阻抗的連接，所述第二阻抗小於所述第一阻抗。
6.如權利要求1所述的集成電路裝置，其特徵在於所述局部總線和全局總線經屏蔽以減少其間的信號耦合。
7.如權利要求1所述的集成電路裝置，其中 所述可重新配置的模擬信號切換構造進一步包含至少一個多路復用器(MUX)總線，其通過所述引腳連接電路而選擇性地連接到所述引腳中的任一者，且通過所述路由連接電路而連接到至少一個全局和/或局部總線。
8.如權利要求1所述的集成電路裝置，其特徵在於，進一步包含 可編程邏輯部分，其包括多個數字可編程塊；以及數字系統互連件，其提供來自至少所述可編程邏輯部分或所述至少一個處理器電路的所述模擬路由數據。
9.如權利要求8所述的集成電路裝置，其特徵在於，進一步包含直接存取電路，其經耦合以在所述集成電路與在所述集成電路外部的來源之間傳送數據；且所述數字系統互連件還提供來自所述直接存取電路的所述模擬路由數據。
10.一種集成電路，其特徵在於，包括 至少一個處理器電路；多個模擬電路塊；以及可動態或靜態重新配置的模擬路由構造，其響應於來自至少一個路由數據源以及所述至少一個處理器電路的模擬路由數據而選擇性地互連所述模擬電路塊與輸入/輸出(I/O)引腳。
11.如權利要求10所述的集成電路，其特徵在於所述至少一個其它路由數據源是選自以下各項可編程數字邏輯部分，其形成於所述集成電路中；以及直接存取電路，其在所述集成電路與在所述集成電路外部的來源之間傳送數據。
12.如權利要求10所述的集成電路，其特徵在於所述可重新配置的模擬路由構造包含選自以下各項的連接電路開關電路，其提供單一構造點與多個其它構造點中的任一者之間的連接；以及多路復用器電路，其提供單個構造點與多個其它構造點中的一者之間的單個連接。
13.如權利要求12所述的集成電路，其特徵在於至少一個電壓產生電路，其產生在由所述集成電路接收的電源供應電壓範圍之外的至少一個開關電壓，且將所述至少一個開關電壓提供到至少一個連接電路。
14.如權利要求10所述的集成電路，其特徵在於所述可重新配置的模擬路由構造包含輸入/輸出(I/O)連接電路，其對應於多個I/O引腳中的每一者，每一 I/O連接電路選擇性地將其I/O引腳連接到至少一個多路復用器(MUX)總線和/或多個全局總線中的至少一者；其中所述全局總線可通過所述模擬路由構造而連接到所述模擬電路塊。
15.如權利要求10所述的集成電路，其特徵在於所述可重新配置的模擬路由構造包含路由連接電路，每一路由連接電路對應於一模擬電路塊，所述路由連接電路選擇性地將其模擬電路塊連接到多個局部總線中的任一者；其中所述局部總線可通過所述模擬路由構造而連接到輸入/輸出(I/O)引腳。
16.如權利要求10所述的集成電路，其特徵在於所述模擬電路塊包含選自以下各項的兩者模擬信號濾波器、比較器、電容感測電路、 開關電容器電路、數/模轉換器、模/數轉換器，以及運算放大器。
17.一種方法，其特徵在於，包括響應於路由數據，在集成電路上配置可重新配置的模擬路由構造，以選擇性地啟用多個輸入/輸出(I/O)引腳與多個全局總線中的至少一者之間的連接，且選擇性地啟用至少一個全局總線與所述集成電路的多個模擬電路塊中的至少一者之間的連接；其中動態地或靜態地從所述集成電路的數字電路提供所述路由數據。
18.如權利要求17所述的方法，其特徵在於所述配置進一步包含選擇性地啟用所述多個I/O引腳與同一多路復用器總線之間的連接，以及選擇性地啟用所述多路復用器總線與所述模擬電路塊中的至少一者之間的連接。
19.如權利要求17所述的方法，其特徵在於所述路由數據可從所述集成電路的處理器以及以下各項中的任一者提供所述集成電路的可編程數字電路，以及所述集成電路的直接存取電路，所述直接存取電路在所述集成電路與在所述集成電路外部的位置之間傳送數據。
20.如權利要求17所述的方法，其特徵在於所述配置進一步包含選擇性地啟用多個局部總線與所述模擬電路塊之間的連接，以將至少兩個模擬電路塊連結在一起。
全文摘要
一種集成電路裝置可包含可重新配置的模擬信號切換構造，其包括多個全局總線，所述多個全局總線響應於可改變的模擬路由數據而通過引腳連接電路選擇性地連接到外部引腳，以及多個局部總線，所述多個局部總線響應於所述模擬路由數據而通過路由連接電路選擇性地連接到模擬塊和/或全局總線；以及至少一個處理器電路，其響應於指令數據而執行預定操作。
文檔編號G06F13/00GK102483721SQ201080030381
公開日2012年5月30日 申請日期2010年5月10日 優先權日2009年5月9日
發明者哈洛爾德·庫茲, 堤摩西·威廉斯, 布魯斯·拜凱特, 易許華爾·堤亞加拉根, 梅蘭妮·芮奇蒙, 瓦倫·辛德, 納坦·柯哈根, 詹姆士·蘇特, 貝特·蘇朗, 馬克·哈斯丁司 申請人:賽普拉斯半導體公司