高壓切換電路的製作方法

2023-10-10 11:26:49

專利名稱：高壓切換電路的製作方法
技術領域：
本公開涉及以互補金屬氧化物半導體(CMOS)進程實現的高壓開關。
背景技術：
絕大多數通常所用的非易失性存儲器要求開關選擇性地施加高壓至非易失性存儲器的特定電路元件。橫向擴散金屬氧化物半導體(LDMOS)可被用在用於選擇性施加高壓至電路元件的高壓開關中。不過，LDMOS是非自對準的和非鑄造驗證(non-foundry proven)半導體器件。此外，高壓開關中的LDMOS的使用具有包括可能增加產品成本的額外設計空間的某些限制。此外，電壓相關的應力和功能風險在利用LDMOS設計的高壓開關的情況中更高。而且，帶有LDMOS以高輸入和輸出電壓工作的高壓開關的性能被限制，例如2Xp型 金屬氧化物半導體(PMOS)漏擊穿電壓(US 7，145, 370 B2)、和3XPM0S漏擊穿電壓。

發明內容
用於在電路的輸出端子處生成高壓切換的該電路的示例包括耦接在輸出端子和通過其施加一對電壓信號至η型共源共柵級的一對端子之間的η型共源共柵級(共發共基級)，η型共源共柵級使第一電壓信號可以響應於第三電壓信號以預設模式傳播至輸出端子，一對電壓信號包括第一電壓信號和第二電壓信號。電路還包括耦接至輸出端子以使第一電壓信號可以傳播至電路的輸入電壓供應端子的P型共源共柵級。進一步，電路包括第一對交叉耦接的PMOS電晶體，該電晶體對耦接至輸入電壓供應端子並響應於輸入電壓供應端子處的高壓切換來生成鎖存模式下的輸出端子處的高壓切換。進一步，電路包括一對PMOS電晶體，耦接在第一對交叉耦接的PMOS電晶體與P型共源共柵級之間，響應於第一電壓信號以禁用第一對交叉耦接的PMOS電晶體中的第一個並以預設模式激活第一對交叉耦接的PMOS電晶體中的第二個以使第一電壓信號可以傳播至輸入電壓供應端子；並響應於輸入電壓供應端子處的高壓切換和第四電壓信號以使輸入電壓供應端子處的高壓切換可以結合P型共源共柵級傳播至在鎖存模式下的輸出端子。用於生成三態輸出的電路的示例包括具有耦接至輸入電壓供應端子的源極的第一 P型金屬氧化物半導體(PMOS)電晶體。電路還包括具有耦接至輸入電壓供應端子的源極、耦接至第一 PMOS電晶體的漏極的柵極和耦接至第一 PMOS電晶體的柵極的漏極的第二PMOS電晶體。進一步，電路包括具有耦接至輸入電壓供應端子的源極和耦接至第二 PMOS電晶體的漏極的柵極的第三PMOS電晶體。電路包括定義第一輸出端子並耦接至第一 PMOS電晶體的漏極的第一分支。電路進一步包括定義第二輸出端子並耦接至第二 PMOS電晶體的漏極的第二分支。此外，電路包括定義第三輸出端子並耦接至第三PMOS電晶體的漏極的第三分支，每個分支包括接收電壓信號的第一 η型金屬氧化物半導體(NMOS)電晶體、耦接在第一 NMOS電晶體和對應輸出端子之間以實現對應輸出端子處的輸出的生成的第一型電路、耦接在對應輸出端子和對應PMOS電晶體的漏極之間以結合第一NMOS電晶體、第一型電路和對應的PMOS電晶體實現對應輸出端子處的輸出的生成的第二型電路。基於所述的每個分支中的NMOS電晶體接收到的電壓信號，第一分支生成O伏和等效於輸入電壓供應端子處電壓的電壓中的一個，第二分支生成O伏和等效於輸入電壓供應端子處電壓的電壓中的一個，第三分支生成O伏、高阻抗(HI-Z)狀態和等效於輸入電壓供應端子處電壓的電壓中的一個，其中，在每個分支中生成等效於輸入電壓供應端子處電壓的電壓包括高壓切換。用於在電路的輸出端子處生成高壓切換的方法的示例包括響應於η型共源共柵級以預定模式接收第一電壓信號，通過η型共源共柵級將第一電壓信號傳播至輸出端子。方法還包括通過P型共源共柵級、一對P型金屬氧化物半導體(PMOS)電晶體和一對交叉耦接的PMOS電晶體將第一電壓信號從輸出端子傳播至輸入電壓供應端子。進一步，方法包括通過P型共源共柵級、一對PMOS電晶體和一對交叉耦接的PMOS電晶體，將輸入電壓供應端子處的高壓切換傳播至鎖存模式下的輸出端子。


圖I示例性地示出根據一種實施方式的系統；
·
圖2示出根據一種實施方式的第一電路；圖3示出根據一種實施方式的η型共源共柵級；圖4示出根據另一種實施方式的第一電路；圖5示出根據一種實施方式的P型共源共柵級；圖6示出根據一種實施方式的高壓切換電路；圖7Α和圖7Β示出根據一種實施方式的輔助組件；圖8示出用於根據一種實施方式生成高壓切換的方法；圖9Α和圖9Β是根據一種實施方式的高壓切換電路的表現的圖線表徵；圖10是根據一種實施方式的預設輔助電路；以及圖11是根據一種實施方式的三分支高壓切換電路。
具體實施例方式圖I示例性地示出了系統100。系統100包括非易失性存儲器105(下文中稱為存儲器105)。存儲器105的示例包括但不限於只讀存儲器(ROM)、以及快閃記憶體。存儲器105採用片上(on-chip)高壓開關，例如高壓切換電路IlOA和高壓切換電路110B。高壓開關選擇性地向輸出信號傳遞高壓並還基於一個或多個的邏輯控制信號使電路可以被擦除、編程或驅動至空閒狀態。在各個實施方式中，高壓被稱為輸入電壓供應。一個或多個邏輯控制信號被稱為電壓信號。電壓信號的不例包括但不限於第一電壓信號VI、第二電壓信號V2、第三電壓信號V3、第四電壓信號V4和第五電壓信號V5。存儲器105包括一個或多個電路，例如電路115A和電路115B。電路115A被耦接至高壓切換電路IlOA而電路115B被耦接至高壓切換電路110B。電路115A和電路115B編程和擦除保存在電路115A和電路115B的一個或多個磁芯電晶體的浮柵上的信息。電路115A和電路115B的尺寸相比存儲器105的其他電路可以是小的。小尺寸方便在存儲器105的小的矽區域內容納大量的電路。具有小尺寸的電路115A和電路115B在強電場處會損壞，因為高的柵極電壓將產生強電場E=V/T，其中E是電場，V是高壓而T是電介質厚度。由於尺寸的限制，電路115A和電路115B不能支持高壓切換並依靠於高壓切換電路IlOA和高壓切換電路110B。如果高壓切換由電路115A和電路115B支持，則存儲器105處於由於尺寸限制而產生的功能風險中。因此，高壓切換電路IlOA和高壓切換電路IlOB驅動電路115A和電路115B。高壓切換電路IlOA和高壓切換電路IlOB選擇性地施加高壓至電路115A和電路115B。高壓切換電路IlOA和高壓切換電路IlOB可在存儲器105的外圍處耦接或可被內部耦接。用於驅動電路115A的高壓切換電路IIOA使用多種元件，例如第一電路200A(結合圖2)、第二電路200B (具有與第一電路200A相似的功能和結構)、n型共源共柵級300 (結合圖3)。高壓切換電路IlOA還包括第一電路400A (結合圖4)、第二電路400B (具有與第一電路400A相似的功能和結構)、P型共源共柵級500 (結合圖5)。圖2示出了第一電路200A。第一電路200A包括具有耦接至輸入端子204的柵極、耦接至輸出端子206的源極、和耦接至輸入端子208的漏極的P型金屬氧化物半導體(PMOS)電晶體202A。第一電路200A還包括具有耦接至輸入端子208的柵極、耦接至輸出端子206的源極和耦接至輸入端子204的漏極的PMOS電晶體202B。PMOS電晶體202A和PMOS電晶體202B的結合被稱為第二對交叉耦接的PMOS電晶體。第一電路200A輸出第一電路200A的兩個輸入中的最大值。例如，2V被施加在輸入端子204處而4V被施加在輸入端子208處，那麼第一電路200A在輸出端子206處輸出最大值4V。圖3示出η型共源共柵級300。N型共源共柵級300包括η型金屬氧化物半導體(NMOS)電晶體302A、NM0S電晶體302B、第一電路200A和第二電路200B。NMOS電晶體302A具有耦接至輸出端子304的柵極、耦接至輸入端子306的源極、和耦接至輸出端子308的漏極。輸出端子206耦接至輸出端子304，輸入端子204耦接至輸入端子318而輸入端子208耦接至輸入端子306。NMOS電晶體302B具有耦接至輸出端子312的柵極、耦接至輸入端子314的源極和耦接至輸出端子316的漏極。第二電路200B具有輸入端子310、耦接至輸入 端子314的另一個輸入端子和耦接至輸出端子312的輸出端子。η型共源共柵級300使第一電壓信號可以傳播至高壓切換電路IlOA的輸出端子。圖4示出第一電路400Α。第一電路400Α包括具有耦接至輸入端子404的柵極、耦接至輸出端子406的源極、和耦接至輸入端子408的漏極的NMOS電晶體402Α。第一電路400Α還包括具有耦接至輸入端子408的柵極、耦接至輸出端子406的源極、和耦接至輸入端子404的漏極的NMOS電晶體402Β。NMOS電晶體402Α和NMOS電晶體402Β結合可被稱為第一對交叉稱接的NMOS電晶體。第一電路400Α輸出第一電路400Α的兩個輸入中最小值。例如，2V被施加在輸入端子404處而4V被施加在輸入端子408處,那麼第一電路400Α在輸出端子406處輸出最小值2V。圖5示出了 P型共源共柵級500。P型共源共柵級500包括PMOS電晶體502Α、PMOS電晶體502Β、第一電路400Α和第二電路400Β。NMOS電晶體502Α具有耦接至輸出端子504的柵極、耦接至輸入端子506的源極、和耦接至輸出端子508的漏極。輸出端子406耦接至輸出端子504，輸入端子404耦接至輸入端子510，而輸入端子408耦接至輸入端子506。NMOS電晶體502Β具有耦接至輸出端子512的柵極、耦接至輸入端子514的源極和耦接至輸出端子516的漏極。第一電路400Α具有輸入端子510、耦接至輸入端子506的另一輸入端子和耦接至輸出端子504的輸出端子。第二電路400Β具有輸入端子518、耦接至輸入端子514的另一輸入端子和耦接至輸出端子512的輸出端子。P共源共柵級500使第一電壓信號可以傳播至向高壓切換電路IlOA的輸入電壓供應。圖6示出高壓切換電路IlOA (下文中被稱為高壓切換電路600)。高壓切換電路600包括NMOS電晶體602A和NMOS電晶體602B。NMOS電晶體602A和NMOS電晶體602B可被稱為一對NMOS電晶體。NMOS電晶體602A具有耦接至節點604的柵極、耦接至606節點的源極、和耦接至節點608的漏極。高壓切換電路600包括第一電路610A。第一電路610A在功能和結構上與第一電路200A相似。第一電路610A具有兩個輸入端子，輸入端子中的一個耦接至節點608而另一個輸入端子耦接至節點604。第一電路610A的輸出端子耦接至第一 NMOS電晶體602C的柵極。第一 NMOS電晶體602C具有耦接至節點608的源極和耦接至高壓切換電路600的輸出端子612的漏極。NMOS電晶體602B具有耦接至節點604的柵極、耦接至節點614的源極、和耦接至節點616的漏極。高壓切換電路600還包括第二電路610B。第二電路610B在結構和功能上與第一電路610A相似。第二電路610B具有兩個輸入端子，輸入端子中的一個耦接至節點616而另一輸入端子耦接至節點604。第二電路610B的輸出端子耦接至第二 NMOS晶體 管602D的柵極。第二 NMOS電晶體602D具有耦接至節點616的源極和耦接至高壓切換電路600的輸出端子618的漏極。第一電路610A、第二電路610B、第一 NMOS電晶體602C、以及第二 NMOS電晶體602D組合形成η型共源共柵級620。η型共源共柵級620在結構和功能上與η型共源共柵級300相似。第二電路610Β包括第三對交叉耦接的PMOS電晶體。高壓切換電路600還包括P型共源共柵級622。ρ型共源共柵級622結構和功能上與P型共源共柵級500相似。ρ型共源共柵級622包括第一電路624Α。第一電路624Α結構和功能上與第一電路400Α相似。第一電路624Α具有兩個輸入端子，輸入端子中的一個耦接至節點626而另一個輸入端子耦接至節點628。第一電路624Α的輸出端子耦接至第一 PMOS電晶體630Α的柵極。第一 PMOS電晶體630Α具有耦接至節點626的源極和耦接至輸出端子612的漏極。ρ型共源共柵級622還包括第二電路624Β。第二電路624Β具有兩個輸入端子，輸入端子中的一個耦接至節點628而另一個輸入端子耦接至節點632。第二電路624Β的輸出端子耦接至第二 PMOS電晶體630Β的柵極。第二 PMOS電晶體630Β具有耦接至節點632的源極、和耦接至輸出端子618的漏極。第一電路624Α、第二電路624Β、第一 PMOS電晶體630Α和第二 PMOS電晶體630Β結合形成P型共源共柵級622。PMOS電晶體630C具有耦接至節點628的柵極、經由節點636耦接至PMOS電晶體630D(也被稱為第一對交叉耦接的PMOS電晶體中的第二個)的漏極的源極、以及耦接至節點626的漏極。PMOS電晶體630E具有耦接至節點628的柵極、耦接至PMOS電晶體630F (也被稱為第一對交叉耦接的PMOS電晶體中的第一個)的漏極的源極、耦接至節點632的漏極。PMOS電晶體630C和PMOS電晶體630E結合可被稱為一對PMOS電晶體。PMOS電晶體630F具有耦接至節點634 (接收輸入電壓供應)的源極、和耦接至PMOS電晶體630E的源極的漏極。PMOS電晶體630D具有耦接至節點634的源極、和耦接至PMOS電晶體630C的源極的漏極。PMOS電晶體630D和PMOS電晶體630F結合被稱為第一對交叉耦接的PMOS電晶體。
交叉耦接的PMOS電晶體存儲信息或開關狀態的電壓值，例如處於高電壓(下文中被稱為Vmax)的節點618處的信息或處於Vmax的節點612處的信息被存儲。第二電路624B包括第二對交叉耦接的NMOS電晶體。在一種實施方式中，一個或多個P型共源共柵級可耦接在P型共源共柵級和高壓切換電路600的輸出端子(輸出612和輸出618)之間。而且，一個或多個η型共源共柵級可被耦接在η型共源共柵級和高壓切換電路600的輸出端子(輸出612和輸出618)之間。例如，另一個P型共源共柵級的輸入端子506、輸入端子510、輸入端子518和輸入端子514耦接至前一個ρ型共源共柵級的輸出端子508、輸出端子504、輸出端子512和輸出端子516。相似地，另一個η型共源共柵級的輸入端子306、輸入端子318、輸入端子310、輸入端子314耦接至前一個η型共源共柵級的輸出端子308、輸出端子304、輸出端子312、以及輸出端子316。需要共源共柵級以減少高壓切換電路600的各電晶體上的電應力。
·
高壓切換電路600能夠選擇性地將具有由預定數量的η型共源共柵級和P型共源共柵級的決定的電壓電平的高壓從電壓信號供應端子(節點606、節點614和節點604)傳遞至輸出端子。電壓範圍等於共源共柵級的數量乘以每個電晶體的「Vds(max)」。電壓範圍是輸入電壓供應範圍。「Vds(max)」由鑄造被定義且與工藝有關。η型共源共柵級和ρ型共源共柵級的數量可基於期望的高壓電平和器件製造規格被在矽前製程(離線)決定。例如，考慮具有兩個ρ型共源共柵級和兩個η型共源共柵級的高壓切換電路600。輸入電壓供應範圍是{2V+2V+2V*2=8V}，其中，電壓2V是PMOS電晶體630F兩端的電壓，電壓2V是PMOS電晶體630E兩端的電壓而電壓2V*2是兩個ρ型共源共柵級兩端的電壓。相似地，當節點606處於2V，由於兩個η型共源共柵級，輸入電壓供應範圍是{2V+2V+2V*2=8V}，其中，電壓2V是節點606處的電壓，電壓2V是NMOS電晶體602A兩端的電壓，而電壓2V*2是兩個η型共源共柵級兩端的電壓。高壓切換電路600可工作在一種或多種模式中，例如，預設模式和鎖存模式。預設模式是設定修正邏輯，而鎖存模式是將修正電壓從輸入電壓供應端子(節點634)傳播至輸出端子。修正邏輯通過引用下面的例子被解釋當具有HI邏輯電平的電壓信號被施加在節點606處，且具有LO邏輯電平的電壓信號被施加在節點614處時，則在鎖存模式期間輸出端子612耦接至節點634。相似地，如果具有HI邏輯電平的電壓信號被施加在節點614處且具有LO邏輯電平的電壓信號被施加在節點606處，則在鎖存模式期間輸出端子618被耦接至節點634。修正電壓通過引用下面的示例被解釋當輸出端子618耦接至節點634時，在鎖存模式期間，輸出端子618上的電壓等於Vmax0當輸出端子612耦接至節點634時，在鎖存模式期間，輸出端子612上的電壓等於Vmax0在一種示例中，在預設模式下和鎖存模式下的高壓切換電路600的工作被解釋如下。在預設模式期間，當第一電壓信號Vl被施加在節點606處而第二電壓信號V2被施加在節點614處時，節點634處的電壓總是第一電壓信號Vl和第二電壓信號V2中的最大值。節點634處的電壓總是最大值被解釋如下施加在節點606處的第一電壓信號Vl和施加在節點604處的第三電壓信號V3激活NMOS電晶體602A，該電晶體又向節點608傳播第一電壓信號VI。術語「激活」指在電晶體的源極和漏極之間形成溝道。當電晶體被激活時，源極電壓(Vs)等於漏極電壓(Vd)。第一電路610A接收第三電壓信號V3和第一電壓信號Vl並輸出第三電壓信號V3和第一電壓信號Vl中的最大值。最大值激活NMOS電晶體602C以傳播第一電壓信號Vl至輸出端子612。同時，由於被施加在節點604處的第三電壓信號V3,第二電壓信號V2傳播至節點616。第二電路610B輸出第三電壓信號V3和第二電壓信號V2中的最大值。最大值激活NMOS電晶體602D以傳播第二電壓信號V2至輸出端子618。 節點628處的第四電壓信號V4激活PMOS電晶體630C、PM0S電晶體630A、PM0S晶 體管630B和PMOS電晶體630E以通過激活PMOS電晶體630F或PMOS電晶體630D來傳播第一電壓信號Vl或第二電壓信號V2至節點634。如果第一電壓信號Vl比第二電壓信號V2高，那麼PMOS電晶體630D被激活，而如果V2比第一電壓信號Vl高，那麼PMOS電晶體630F被激活。因此預設模式期間，節點634處的電壓總是第一電壓信號Vl和第二電壓信號V2中的最大值。鎖存模式期間，Vmax被施加在節點634處且第五電壓信號V5被施加在節點628處以傳播Vmax至輸出端子612或輸出端子618。如果第一電壓信號Vl比第二電壓信號V2高,那麼Vmax被傳播至輸出端子612,而如果V2高於第一電壓信號VI,那麼Vmax被傳播至輸出端子618。Vmax的傳播被解釋如下如果Vl比第二電壓信號V2 (V2=0V)高，Vmax從節點634傳播至節點626。進一步，由於節點628處的第五電壓信號V5，PM0S電晶體630A被激活並傳播Vmax至節點612。同時，由於第二電壓信號V2處於0V，NMOS電晶體602B和NMOS電晶體602D被激活且輸出端子618處的電壓處於0V。而且，節點606處的第一電壓信號Vl使NMOS電晶體602A和NMOS電晶體602C禁用以便從輸出端子612到地線的電流通路被切斷。進一步地，PMOS電晶體630F、PM0S電晶體630E和PMOS電晶體630B經歷電壓降以使從Vmax到輸出端子618的電流通路被切斷。在另一示例中，預設模式下和鎖存模式下的高壓切換電路600的工作被解釋如下在一種不例中，預設模式下第一電壓信號Vl包括具有幅度2V的電壓信號,第二電壓信號V2包括具有幅度OV的電壓信號,第三電壓信號V3包括具有幅度2V的電壓信號,第四電壓信號V4包括具有幅度OV的電壓信號。預設模式期間，當第一電壓信號Vl被施加在節點606處,第三電壓信號V3被施加在節點604處時，由於O. 5V的電壓降，NMOS電晶體602A被激活並傳播I. 5V (第一電壓信號)電壓至節點608。電壓降可基於NMOS電晶體602A的製造規格而變化。第一電路610A從節點604接收2V的輸入電壓，從節點608接收I. 5V的輸入電壓以在NMOS電晶體602C的柵極處輸出最大電壓值(2V)。NMOS電晶體602C被激活並傳播I. 5V的輸出電壓至輸出端子612。同時，節點614處的第二電壓信號V2和節點604處的第三電壓信號V3激活NMOS電晶體602B。OV電壓被傳播至節點616。第二電路610B從節點616接收OV輸入電壓，從節點604接收2V輸入電壓以在NMOS電晶體602D的柵極處輸出最大電壓值(2V)。NMOS電晶體602D被激活並傳播OV輸出電壓至輸出端子618。施加在節點628處的第四電壓信號V4激活PMOS電晶體630C。從而第一電路624A輸出其輸入中的最小的電壓值(OV)至PMOS電晶體630A的柵極。PMOS電晶體630A變為被激活以從輸出端子612傳播I. 5V電壓至節點626。而且，施加在節點628處的第四電壓信號V4激活PMOS電晶體630E。從而第二電路624B輸出其輸入中的最小的電壓值(OV)至PMOS電晶體630B的柵極。PMOS電晶體630B被激活以從輸出端子618傳播OV的電壓與O. 5V的電壓一起至節點632。O. 5V電壓的增加可基於PMOS電晶體630B的製造規格而變化。節點632處的O. 5V的電壓經由PMOS電晶體630E激活PMOS電晶體630D。I. 5V電壓(節點626處)被經由PMOS電晶體630D傳播至節點634。因此節點634處的電壓等於輸出端子612處的電壓。 在一些實施方式中，節點634處的電壓等於(節點606處的電壓信號、節點614處的電壓信號的)最大值與NMOS電晶體602A的閾值電壓(或NMOS電晶體602B的閾值電壓)之差。因此節點634處的電壓(I. 5V)=(節點606處的電壓信號(2V)、節點614處的電壓信號(OV)的)最大值-NMOS電晶體602A的閾值電壓(O. 5V)。在一種實施方式中，如果2V的電壓信號被施加在節點614處且OV的電壓信號被施加在節點606處，那麼PMOS電晶體630F被激活且PMOS電晶體630D被禁用。在一種實施方式中，高壓切換電路600達到第一狀態或第二狀態。第一狀態期間，當第一電壓信號Vl被施加在節點614處且第二電壓信號V2被施加在節點606處時，PMOS電晶體630F被激活且PMOS電晶體630D被禁用。第二狀態期間，當第一電壓信號Vl被施加在節點606處且第二電壓信號V2被施加在節點614處時，PMOS電晶體630F被禁用且PMOS電晶體630D被激活。在一種實施方式中，在鎖存預設模式下，第一電壓信號Vl包括具有幅度2V的電壓信號，第二電壓信號V2包括具有幅度OV的電壓信號,第三電壓信號V3包括具有幅度2V的電壓信號，第五電壓信號V5包括具有比Vmax小2V的幅度的電壓信號，例如當Vmax=6V時，V5=4V0鎖存模式在高壓切換電路600達到第一狀態或第二狀態之後開始。只要高壓切換電路IlOA和高壓切換電路IlOB處於鎖存模式，第一狀態和第二狀態將持續。鎖存模式期間，PMOS電晶體630F結合ρ型共源共柵級622響應節點634處的高壓切換來使節點634處的高壓切換可以傳播至輸出端子618。高壓切換的生成解釋如下在一種示例中，在預設模式的結尾，高壓切換電路600達到第二狀態，即當第一電壓信號Vl被施加在節點606處而第二電壓信號V2被施加在節點614處時，PMOS電晶體630D被激活而PMOS電晶體630F被禁用。例如6V的高壓(Vmax)被施加在節點634處，而例如4V的第五電壓信號V5被施加在節點628處。由於節點636處的電壓等於Vmax，PM0S電晶體630C被激活。節點636耦接至PMOS電晶體630D的漏極和PMOS電晶體630C的源極。PMOS電晶體630C從節點636傳播6V電壓至節點626。第一電路624A從節點626接收6V的輸入電壓並從節點628接收4V的輸入電壓來在PMOS電晶體630A的柵極處輸出4V的電壓。PMOS電晶體630A被激活並從節點626傳播6V電壓至輸出端子612。
同時，由於在PMOS電晶體630F處的2V的電壓降，PMOS電晶體630F被禁用並傳播4V電壓至PMOS電晶體630F的漏極。2V的電壓降可基於PMOS電晶體的製造規格發生變化。相似地，由於PMOS電晶體630E和PMOS電晶體630B中的每個處的2V的電壓降，OV電壓被傳播至輸出端子618。相似地，由於輸出端子612處的6V電壓，NMOS電晶體602C經歷2V的電壓降，4V電壓被傳播至節點608。第一電路610A從節點608接收4V的輸入電壓、從節點604接收2V的輸入電壓以輸出4V電壓至NMOS電晶體602C的柵極。NMOS電晶體602C被禁用。相似地，由於節點608處的4V電壓，NMOS電晶體602A經歷2V的電壓降，2V電壓被傳播至節點606。節點614處的第二電壓信號V2和節點604處的第三電壓信號V3激活匪OS電晶體602B以傳輸OV電壓至節點616。第二電路610B從節點616接收OV輸入電壓，從節點604接收2V輸入電壓以輸出2V電壓至NMOS電晶體602D的柵極。被激活的NMOS電晶體602D傳播OV電壓至輸出端子618。因此，鎖存模式期間，η型共源共柵級620保持節點612或節點618處的電壓處於OVo在一種實施方式中，如果高壓切換電路600處於使PMOS電晶體630F激活且使PMOS電晶體630D禁用的第一狀態，那麼節點634處的6V電壓被傳播至輸出端子618，且節點606處的OV電壓被傳播至輸出端子612。因此，鎖存模式期間，節點618等於Vmax或節點612等於Vmax。在另一種實施方式中，電路不包括NMOS電晶體602A和NMOS電晶體602B，且在節點608 (第一電壓信號VI)，節點616 (第二電壓信號V2)和節點604 (第三電壓信號V3)處提供電壓信號。η型共源共柵級耦接在輸出端子和電壓信號供應端子之間。例如，η型共源共柵級620耦接在輸出端子(輸出端子612和輸出端子618)與電壓信號供應端子(節點608、節點616和節點604)之間。圖7Α示出輔助組件(阻抗「Ζ」)700Α。輔助組件700Α包括串聯耦接的一個或多個基於NMOS電晶體的二極體，例如基於NMOS電晶體的二極體702Β串聯耦接基於NMOS電晶體的二極體702Α。在一種實施方式中，阻抗「Ζ」的示例包括但不限於電阻器、前向偏置二極體、反向偏置二極體、二極體連接的PMOS、二極體連接的NMOS、NPN雙極結電晶體(BJT )、和PNP BJT。圖7Β示出具有一個或多個輔助組件的高壓切換電路600。PMOS電晶體630C和PMOS電晶體630Ε與輔助組件700Α和輔助組件700Β並聯耦接。PMOS電晶體630D和PMOS電晶體630F與輔助組件700Ε和輔助組件700F並聯耦接。一個或多個輔助組件針對漏極至源極的擊穿電壓保護電晶體(PM0S電晶體和NMOS電晶體)。而且，NMOS電晶體602Α和NMOS電晶體602Β與輔助組件700C和輔助組件700D並聯耦接。輔助組件700Α的結構與輔助組件700Β、輔助組件700C、輔助組件700D、輔助組件 700Ε和輔助組件700F的結構相似。在一些實施方式中，輔助組件700Α與NMOS電晶體302Α並聯，輔助組件700Β與NMOS電晶體302Β並聯。在一些實施方式中，輔助組件700Α與PMOS電晶體502Α並聯，輔助組件700Β與PMOS電晶體502B並聯。在一些實施方式中，輔助組件700A可以是可選的並可以被具有足夠漏至源洩漏電流的電晶體所替代，電晶體會自偏置以使漏至源兩端的電壓降可對串聯的電晶體平均分配。圖8示出用於在高壓切換電路600的輸出端子612處提供高壓切換的方法。考慮其中2V電壓被施加在節點606處且OV電壓被施加在節點614處的情況。在步驟805，響應於預設模式下η型共源共柵級接收第一電壓信號，第一電壓信號通過例如η型共源共柵級620的η型共源共柵級被傳播至輸出端子(輸出端子612)。在一種實施方式中，η型共源共柵級620輸出兩個輸入中的最大電壓值。
在一種實施方式中，預設電壓信號(期望的電壓信號)被傳播至響應預設電壓信號的一對交叉耦接的PMOS電晶體(PM0S電晶體630D和PMOS電晶體630F)。預設電壓信號可在預設模式下由例如預設輔助電路1000的預設輔助電路接收以在一對交叉耦接的PMOS電晶體的源極處生成期望的電壓。在步驟810，第一電壓信號被通過例如ρ型共源共柵級622的ρ型共源共柵級、一對PMOS電晶體(PM0S電晶體630C和PMOS電晶體630Ε)和一對交叉耦接的PMOS電晶體(PM0S電晶體630D和PMOS電晶體630F)從輸出端子傳播至輸入電壓供應端子。在步驟815，輸入電壓供應端子處的高壓切換被通過ρ型共源共柵級、一對PMOS電晶體和一對交叉耦接的PMOS電晶體傳播至鎖存模式下的輸出端子。在一種實施方式中，P型共源共柵級622輸出兩個輸入中的最小電壓值。圖9Α和圖9Β是高壓切換電路600的表現的圖線表徵。Y軸以伏(V)表徵電壓，X軸以秒表徵時間。圖線表徵包括對應於控制信號的波形905、對應於節點606處的輸入電壓的波形910、對應於輸出端子612處的信號的波形915和對應於節點634處的信號的波形920。波形905控制高壓切換電路600的工作模式。當波形905從OV變為I. IV (階躍925)，高壓切換電路600被認為工作在預設模式。預設模式期間，波形910從OV變為2V(階躍930)。處於2V電壓的波形910被施加至節點606。N型共源共柵級620結合NMOS電晶體602Α使I. 5V電壓可以傳播至輸出端子612。因此響應階躍930波形915從OV變為I. 5V(階躍935)。由於電壓I. 5V從輸出端子612傳播至節點634，波形920響應階躍935從OV變為I. 5V (階躍940)。當波形905從I. IV變為OV時(階躍945)，高壓切換電路600被認為工作於鎖存模式。鎖存模式期間，波形910處於2V (階躍950)。因此響應階躍930，波形915從I. 5V到6V跟隨波形920 (階躍955)。波形920從I. 5V變為6V (階躍960)。例如，4V電壓被施加在節點628處且6V的電壓被施加在節點634處以實現從I. 5V到6V的波形915的傳播。因此在預設模式期間波形920跟隨波形915而在鎖存模式期間波形915跟隨波形920。圖10是預設輔助電路1000並可以使用在高壓切換電路600中。預設輔助電路1000在高壓切換電路600中提供更強壯的調節。預設輔助電路1000中的例如節點636和節點638的節點被耦接至第一對交叉耦接的PMOS電晶體(PM0S電晶體630D和PMOS電晶體630F)的漏極以在漏極處生成期望的電壓。預設輔助電路1000包括例如NMOS電晶體1005A和NMOS電晶體1005B的一對NMOS電晶體的另一個實例。NMOS電晶體1005A和NMOS電晶體1005B在結構和功能上與NMOS電晶體602A和NMOS電晶體602B相似。預設輔助電路1000包括η型共源共柵級1010的另一實例。在一種實施方式中，預設輔助電路1000包括η型共源共柵級的一個或多個實例。η型共源共柵級的一個或多個實例在結構和功能上與η型共源共柵級1010相似。η型共源共柵級的一個或多個實例可被耦接在η型共源共柵級1010與節點(節點636和節點638)之間。η型共源共柵級1010在結構和功能上與電路300相似。一對NMOS電晶體的另一實例結合η型共源共柵級1010的另一實例響應一對預設的電壓信號和第三電壓信號V3生成期望的電壓。在預設模式和鎖存模式期間第三電壓信號V3處於2V。一對預設電壓信號可被施加在輸入端子1015和輸入端子1020處且第三電壓信號V3可被施加在輸入端子1025處。在一實例中，預設輔助電路1000補償期望電壓向PMOS電晶體630F的漏極的傳播。期望的電壓的傳播避免了在PMOS電晶體630Β處的O. 5V的下降從而使高壓切換電路600強壯。表I示出了一種實施方式中預設輔助電路1000的功能。··表I
權利要求
1.一種電路，用於在所述電路的輸出端子處生成高壓切換，所述電路包括 η型共源共柵級，耦接在所述輸出端子和通過其施加一對電壓信號至所述η型共源共柵級的一對端子之間，所述η型共源共柵級能夠響應於第三電壓信號使得預設模式下第一電壓信號傳播至所述輸出端子，所述一對電壓信號包括所述第一電壓信號和第二電壓信號; P型共源共柵級，耦接至所述輸出端子以使所述第一電壓信號能夠傳播至所述電路的輸入電壓供應端子； 第一對交叉耦接的P型金屬氧化物半導體(PMOS)電晶體，耦接至所述輸入電壓供應端子並在鎖存模式下響應於所述輸入電壓供應端子處的高壓切換來生成所述輸出端子處的高壓切換； 一對PMOS電晶體，耦接在所述第一對交叉耦接的PMOS電晶體與所述P型共源共柵級之間，在所述預設模式下響應於所述第一電壓信號以禁用所述第一對交叉耦接的PMOS電晶體中的第一個並激活所述第一對交叉耦接的PMOS電晶體中的第二個，以使所述第一電壓信號能夠傳播至所述輸入電壓供應端子；並在所述鎖存模式下結合所述P型共源共柵級響應於所述輸入電壓供應端子處的高壓切換和第四電壓信號，以使得所述輸入電壓供應端子處的高壓切換能夠傳播至所述輸出端子。
2.根據權利要求I所述的電路，其中，所述η型共源共柵級包括 第一電路，具有兩個輸入並輸出所述第一電路的兩個輸入中的最大值； 第二電路，具有兩個輸入並輸出所述第二電路的兩個輸入中的最大值； 第一 η型金屬氧化物半導體(NMOS)電晶體，具有耦接至所述第一電路的輸出端子的柵極端子；以及 第二 NMOS電晶體，具有耦接至所述第二電路的輸出端子的柵極端子。
3.根據權利要求2所述的電路，其中，所述第一電路包括第二對交叉耦接的PMOS電晶體。
4.根據權利要求3所述的電路，其中，所述第二電路包括第三對交叉耦接的PMOS電晶體。
5.根據權利要求I所述的電路，其中，所述P型共源共柵級包括 第一電路，具有兩個輸入並輸出所述第一電路的兩個輸入中的最小值； 第二電路，具有兩個輸入並輸出所述第二電路的兩個輸入中的最小值； 第一 PMOS電晶體，具有耦接至所述第一電路的輸出端子的柵極端子；以及 第二 PMOS電晶體，具有耦接至所述第二電路的輸出端子的柵極端子。
6.根據權利要求5所述的電路，其中，所述第一電路包括 第一對交叉耦接的NMOS電晶體。
7.根據權利要求6所述的電路，其中，所述第二電路包括 第二對交叉耦接的NMOS電晶體。
8.根據權利要求I所述的電路，進一步包括 一個或多個P型共源共柵級，耦接在所述P型共源共柵級和所述電路的輸出端子之間，所述一個或多個P型共源共柵級減少所述電路的電應力。
9.根據權利要求I所述的電路，進一步包括一個或多個η型共源共柵級，耦接在所述η型共源共柵級和所述電路的輸出端子之間，所述一個或多個η型共源共柵級減少所述電路的電應力。
10.根據權利要求I所述的電路，進一步包括 一對NMOS電晶體，耦接在所述一對端子和所述η型共源共柵級之間，並響應於所述第三電壓信號以生成所述第一電壓信號。
11.根據權利要求10所述的電路，進一步包括 多個阻抗電路，其中，至少一個阻抗電路並聯於以下之一 所述一對NMOS電晶體中的至少一個NMOS電晶體，用於對於所述至少一個NMOS電晶體的漏到源電壓提供阻抗；以及 所述一對PMOS電晶體中的至少一個PMOS電晶體，用於對於所述至少一個PMOS電晶體的漏到源電壓提供阻抗。
12.根據權利要求10所述的電路，進一步包括 預設輔助電路，耦接至所述第一對交叉耦接的PMOS電晶體的漏極以在所述漏極處生成期望電壓，所述預設輔助電路包括 所述一對NMOS電晶體的另一實例；以及 所述η型共源共柵級的另一實例， 所述一對NMOS電晶體的另一實例與所述η型共源共柵級的另一實例結合以響應於一對預設電壓信號和所述第三電壓信號生成所述期望電壓。
13.根據權利要求I所述的電路，進一步包括 預設輔助電路，耦接至所述一對PMOS電晶體的源極以在所述源極處生成期望電壓，所述預設輔助電路包括所述η型共源共柵級的另一實例，所述η型共源共柵級的另一實例響應於一對預設電壓信號和所述第三電壓信號生成所述期望電壓。
14.一種電路,用於生成三態輸出，所述電路包括 第一 P型金屬氧化物半導體(PMOS)電晶體，具有耦接至輸入電壓供應端子的源極；第二PMOS電晶體，具有耦接至所述輸入電壓供應端子的源極、耦接至所述第一PMOS電晶體的漏極的柵極和耦接至所述第一 PMOS電晶體的柵極的漏極； 第三PMOS電晶體，具有耦接至所述輸入電壓供應端子的源極和耦接至所述第二 PMOS電晶體的漏極的柵極； 第一分支，定義第一輸出端子並耦接至所述第一 PMOS電晶體的漏極； 第二分支，定義第二輸出端子並耦接至所述第二 PMOS電晶體的漏極；以及 第三分支，定義第三輸出端子並耦接至所述第三PMOS電晶體的漏極；每個分支包括 第一 η型金屬氧化物半導體(NMOS)電晶體，接收電壓信號， 第一型電路，耦接在所述第一 NMOS電晶體和對應輸出端子之間，以實現所述對應輸出端子處的輸出的生成， 第二型電路，耦接在所述對應輸出端子和對應PMOS電晶體的漏極之間，以結合所述第一 NMOS電晶體、所述第一型電路和所述對應PMOS電晶體來實現所述對應輸出端子處的輸出的生成， 基於每個分支中的NMOS電晶體接收到的電壓信號，第一分支生成O伏和等效於所述輸入電壓供應端子處電壓的電壓中的一個，第二分支生成O伏和等效於所述輸入電壓供應端子處電壓的電壓中的一個，且第三分支生成O伏、高阻抗狀態和等效於所述輸入電壓供應端子處電壓的電壓中的一個，其中，產生等效於所述輸入電壓供應端子處電壓的電壓包括高壓切換。
15.根據權利要求14所述的電路，其中，所述第一型電路包括 第一電路，稱接至第二 NMOS電晶體和所述第一匪OS電晶體,所述第一電路響應兩個輸入來輸出所述兩個輸入中最大的，其中，所述第一電路包括第一對交叉耦接的PMOS電晶體；以及 第二電路，耦接至第三NMOS電晶體和所述第二 NMOS電晶體，所述第二電路響應兩個輸入來輸出所述兩個輸入中最大的，其中，所述第二電路包括第二對交叉耦接的PMOS電晶體。
16.根據權利要求14所述的電路，其中，所述第二型電路包括 第三電路，耦接至第四PMOS電晶體和第五PMOS電晶體，所述第三電路響應兩個輸入來輸出所述兩個輸入中的最小的，其中，所述第三電路包括第一對交叉耦接的NMOS電晶體；以及 第四電路，耦接至第六PMOS電晶體、第五PMOS電晶體和所述第三電路，所述第四電路響應兩個輸入來輸出所述兩個輸入中的最小的，其中，所述第四電路包括第二對交叉耦接的NMOS電晶體。
17.根據權利要求15所述的電路，其中，所述第三分支被獨立地控制，以基於由所述第三分支的第一電路接收到的電壓信號，生成O伏、所述高阻抗狀態和等效於所述輸入電壓供應處的電壓的電壓。
18.一種用於在電路的輸出端子處生成高壓切換的方法，所述方法包括 在預設模式下響應於由η型共源共柵級接收到第一電壓信號，通過所述η型共源共柵級傳播第一電壓信號至所述輸出端子； 通過P型共源共柵級、一對P型金屬氧化物半導體(PMOS)電晶體和一對交叉耦接的PMOS電晶體將所述第一電壓信號從所述輸出端子傳播至輸入電壓供應端子；以及 在鎖存模式下通過所述P型共源共柵級、所述一對PMOS電晶體和所述一對交叉耦接的PMOS電晶體傳播所述輸入電壓供應端子處的高壓切換至所述輸出端子。
19.根據權利要求18所述的方法，其中，傳播所述第一電壓信號至所述輸出端子包括 通過耦接在所述輸出端子和電壓供應端子之間的第一電路輸出兩個輸入中的最大電壓值。
20.根據權利要求18所述的方法，其中，傳播所述輸入電壓供應處的高壓切換至所述輸出端子包括 通過耦接在所述輸入電壓供應端子和所述輸出端子之間的第一電路輸出兩個輸入中的最小電壓值。
21.根據權利要求18所述的方法，進一步包括 在所述預設模式下響應於預設輔助電路接收到的預設電壓信號傳播所述預設電壓信號至所述一對交叉耦接的PMOS電晶體，以在所述一對交叉耦接的PMOS電晶體的源極處生成期望電壓。
全文摘要
一種用於在電路的輸出端子處生成高壓切換的電路的示例，包括預設模式下響應輸入信號以生成第一電壓信號的一對n型金屬氧化物半導體(NMOS)電晶體。電路還包括耦接在輸出端子和該對NMOS電晶體之間以使第一電壓信號可以傳播至輸出端子的預定數量的n型共源共柵級。進一步，電路包括耦接至輸出端子以使第一電壓信號可以傳播至電路的輸入電壓供應的預定數量的p型共源共柵級。進一步地，電路包括耦接至輸入電壓供應的第一對交叉耦接的p型金屬氧化物半導體(PMOS)電晶體。電路包括耦接在第一對交叉耦接的PMOS電晶體和p型共源共柵級之間的一對PMOS電晶體。
文檔編號H03K17/687GK102893523SQ201180018838
公開日2013年1月23日 申請日期2011年3月3日 優先權日2010年3月3日
發明者王衍易, 鄭肇欣 申請人:新思科技有限公司