包括鐵電層和電介質結構的半導體器件及其製造方法與流程

2023-10-10 08:34:21 3

包括鐵電層和電介質結構的半導體器件及其製造方法
1.相關申請的交叉引用
2.本技術要求2021年9月24日在韓國知識產權局提交的申請號為10-2021-0126755的韓國專利申請的優先權，其全部內容通過引用合併於此。
技術領域
3.本公開總體上涉及一種半導體器件，並且更具體地，涉及一種包括鐵電層和非鐵電層的半導體器件及其製造方法。


背景技術：

4.隨著半導體晶片的特徵尺寸減小，設置在半導體晶片中的電容器器件和電晶體器件的尺寸也在減小。然而，構成電容器器件或電晶體器件的電介質層所需的電容需要維持一定的參考值，以保證器件操作的可靠性。因此，已經研究了用於使電容器器件和電晶體器件中使用的電介質層的電容增大的各種方法。
5.作為代表性示例，高k材料已經被用在器件的電介質層中。然而，隨著半導體晶片的特徵尺寸的減小的趨勢的繼續，對用於滿足電容要求並具有更低洩漏電流和更高擊穿電壓的高k材料的新候選材料的研究仍在繼續。


技術實現要素：

6.根據本公開的實施例的半導體器件包括：第一電極；鐵電層，該鐵電層設置在第一電極上，該鐵電層實現負電容；電介質結構，該電介質結構設置在鐵電層上，該電介質結構包括第一電介質層和第二電介質層；以及第二電極，該第二電極設置在電介質結構上。鐵電層和電介質結構彼此串聯電連接。鐵電層和電介質結構共同具有非鐵電特性。
7.根據本公開的另一實施例的半導體器件包括：襯底；儲存節點電極，該儲存節點電極設置在襯底之上；板式電極，該板式電極被設置為與儲存節點電極間隔開；以及鐵電層和電介質結構，該鐵電層和該電介質結構設置在儲存節點電極與板式電極之間。電介質結構包括交替疊置的第一電介質層和第二電介質層。
8.根據本公開的另一實施例的半導體器件包括：第一電極；第一鐵電層，該第一鐵電層設置在第一電極層上，該第一鐵電層實現負電容；電介質結構，該電介質結構設置在鐵電層上並且具有超晶格結構；以及第二電極，該第二電極設置在電介質結構上。
9.在根據本公開的又一實施例的製造半導體器件的方法中，在襯底上形成第一電極。在第一電極上形成實現負電容的鐵電層。在鐵電層上形成具有非鐵電特性的電介質結構。在電介質結構上形成第二電極。形成電介質結構包括通過交替疊置第一電介質層和第二電介質層來形成超晶格結構。
10.在根據本公開的又一實施例的製造半導體器件的方法中，在襯底上形成第一電極。在第一電極上形成具有非鐵電特性的電介質結構。在電介質結構上形成實現負電容的鐵電層。在鐵電層上形成第二電極。形成電介質結構包括通過交替疊置第一電介質層和第
二電介質層來形成超晶格結構。
附圖說明
11.圖1是示意性地示出了根據本公開的一個實施例的鐵電層的極化特性的曲線圖。
12.圖2是示意性地示出了根據本公開的一個實施例的電介質層的極化特性的曲線圖。
13.圖3是示意性地示出了根據本公開的一個實施例的電介質結構的電路配置的視圖。
14.圖4是示出根據本公開的一個實施例的半導體器件的截面圖。
15.圖5是示意性地示出半導體器件的根據所施加的電壓的電荷量的模擬結果的曲線圖。
16.圖6是示意性地示出半導體器件的根據所施加的電壓的洩漏電流的模擬結果的曲線圖。
17.圖7是示意性地示出根據本公開的另一實施例的半導體器件的截面圖。
18.圖8是示意性地示出根據本公開的另一實施例的半導體器件的截面圖。
19.圖9是示意性地示出根據本公開的另一實施例的半導體器件的截面圖。
20.圖10是示意性地示出根據本公開的另一實施例的半導體器件的截面圖。
21.圖11是示意性地示出根據本公開的另一實施例的半導體器件的截面圖。
22.圖12是示意性地示出根據本公開的另一實施例的半導體器件的截面圖。
23.圖13是示意性地示出根據本公開的另一實施例的半導體器件的截面圖。
24.圖14a是示意性地示出根據本公開的一個實施例的半導體器件的存儲單元的平面圖。
25.圖14b是沿圖14a的半導體器件的線a-a
′
截取的截面圖。
26.圖14c是沿圖14a的半導體器件的線b-b
′
截取的截面圖。
27.圖15a和圖15b是示意性示出根據本公開的一個實施例的半導體器件的電容器的截面圖。
28.圖16a和圖16b是示意性示出根據本公開的另一實施例的電容器的截面圖。
29.圖17a和圖17b是示意性地示出根據本公開的另一實施例的電容器的截面圖。
30.圖18是示意性地示出根據本公開的一個實施例的製造半導體器件的方法的流程圖。
31.圖19是示意性地示出根據本公開的另一實施例的製造半導體器件的方法的流程圖。
具體實施方式
32.在下文中，將參考附圖詳細描述本公開的實施例。在附圖中，為了清楚地表達每個器件的部件，諸如部件的寬度和厚度等的部件的尺寸都被放大了。本文中所使用的術語可以對應於在實施例中考慮到它們的功能而選擇的詞彙，並且這些實施例所屬領域的普通技術人員可以不同方式解釋術語的含義。如果明確詳細定義，則可以根據定義來解釋這些術語。除非另有定義，否則本文中所使用的術語(包括技術術語和科學術語)與這些實施例所
屬領域的普通技術人員通常理解的含義具有相同的含義。
33.此外，除非在上下文中另有明確使用，否則詞彙的單數形式的表達應理解為包括該詞彙的複數形式。應當理解，術語「包括」、「包含」或「具有」旨在指定特徵、數量、步驟、操作、部件、元件、部分或他們的組合的存在，但不用於排除添加一個或多個其他特徵、數量、步驟、操作、部件、元件、部分或它們的組合的存在或可能性。
34.此外，在執行方法或製造方法時，構成該方法的每個工藝可以不同於規定的順序發生，除非在上下文中明確描述了特定順序。換言之，每個工藝可以與所述順序相同的方式執行，並且可以基本上同時執行。另外，上述每個工藝中的至少一部分可以相反的順序執行。
35.圖1是示意性地示出了根據本公開的一個實施例的鐵電層的極化特性的曲線圖。具體地，圖1的曲線10是示出在電場被施加至鐵電層的兩個部端時的鐵電層的極化變化的曲線圖。圖2是示意性地示出了根據本公開的一個實施例的電介質層的極化特性的曲線圖。具體地，圖2的曲線20是示出在電場被施加至電介質層的兩個端部時的電介質層的極化變化的曲線圖。
36.參考圖1的曲線10，鐵電層可以具有第一剩餘極化pr1和第二剩餘極化pr2以及第一矯頑場ec1和第二矯頑場ec2。在沒有電場被施加至鐵電層的狀態下，第一剩餘極化pr1和第二剩餘極化pr2中的每一者可以是在鐵電層中維持的極化。第一矯頑場ec1和第二矯頑場ec2中的每一者可以是使鐵電層的極化取向切換至相反的方向上所需的電場。
37.參考圖1的曲線10，在一個實施例中，當鐵電層在初始狀態下具有第二剩餘極化pr2時，可以將具有正極性的電場施加至鐵電層。可以將電場施加至鐵電層，同時以掃描法使電場的強度增大。當電場達到第一矯頑場ec1時，鐵電層的極化狀態可以在通過曲線10上的負斜率部分10nc之後被改變為具有第一極化p1。
38.鐵電層的電容可以與曲線10上的極化變化δp相對於電場變化δe的比率δp/δe成比例。因此，在對應於曲線10的負斜率部分10nc的電場區段中，鐵電層可以實現負電容。即，當鐵電層在第一矯頑場ec1處執行極化切換時，鐵電層可以移動通過曲線10的實現負電容的部分。相反，在圖1的曲線10的剩餘部分中，除了負斜率部分10nc之外，鐵電層可以具有正電容。
39.參考圖2的曲線20，曲線20示出了電介質層根據電場的極化行為。在本說明書中，除非另有說明，否則電介質層可以指非鐵電層。作為示例，電介質層可以是順電層。
40.參考曲線20，當電場被施加至電介質層的相反端部同時在正方向或負方向上掃描時，電介質層的極化可以與所施加的電場成比例地從零增大。當電場被從電介質層去除時，極化的大小可能會返回到零。即，當沒有電場被施加至電介質層時，電介質層可以維持其中由所施加的電場形成的極化沒有被保留的狀態。
41.另外，電介質層的電容可以與曲線20上的極化變化δp相對於電場變化δe的比率δp/δe成比例。因此，與圖2的曲線20相關聯的電介質層可以具有正電容。
42.儘管不必被描述為受限於任何一種理論，但是當鐵電層被接合至電介質層以形成層結構時，與鐵電層是獨立的單個層的情況相比，層結構中的鐵電層可以更穩定地實現負電容。然而，其中鐵電層和電介質層被接合的層結構可能不呈現鐵電特性。即，層結構可以不具有剩餘極化。作為示例，層結構可以具有順電性。
43.圖3是示意性地示出了根據本公開的一個實施例的層結構的電路配置的視圖。參考圖3，層結構30可以包括被配置為彼此串聯電連接的電介質層de和鐵電層fe。當通過電源35向層結構30的兩個端部施加電壓時，層結構30的電容c
t
可以通過以下公式(1)計算。
44.1/(c
t
)＝1/(c
de
)+1/(c
fe
)
‑‑‑‑‑‑‑‑‑‑‑‑‑‑
(1)
45.這裡，c
de
可以是電介質層de的電容，並且c
fe
可以是鐵電層fe的電容。當電介質層de和鐵電層fe具有正電容時，層結構30的電容c
t
可以分別小於電介質層de的電容c
de
和鐵電層fe的電容c
fe
中的每一個。
46.另外，當在一定電壓範圍內電介質層de具有正電容而鐵電層fe具有負電容時，層結構30的電容c
t
可能大於電介質層de的電容。如此，當鐵電層fe和電介質層de串聯電連接以形成層結構30時，層結構30的電容c
t
可以高於電介質層de的電容c
de
。
47.因此，如下面各實施例所述，通過將電介質層de和鐵電層fe電串聯地布置以形成層結構30，可以使半導體器件在一定的工作電壓範圍內具有大於電介質層de的電容。
48.圖4是示出根據本公開的一個實施例的半導體器件的截面圖。參考圖4，半導體器件1可以包括第一電極110、設置在第一電極110上的鐵電層120、設置在鐵電層120上的電介質結構130、以及設置在電介質結構130上的第二電極140。半導體器件1中的鐵電層120和電介質結構130可以被配置為彼此串聯電連接。包括串聯連接的鐵電層120和電介質結構130的器件結構可以作為整體具有非鐵電特性。在本說明書中，非鐵電特性可以意味著電介質材料不具有剩餘極化並且不具有矯頑場。作為示例，非鐵電特性可能意味著順電性。
49.第一電極110可以包括導電材料。導電材料可以包括例如金(au)、銀(ag)、鎢(w)、鈦(ti)、銅(cu)、鋁(al)、釕(ru)、鉑(pt)、銥(ir)、氧化銥、氮化鎢、氮化鈦、氮化鉭、碳化鎢、碳化鈦、矽化鎢、矽化鈦、矽化鉭、氧化釕、或它們中的兩種或更多種的組合。
50.參考圖4，鐵電層120可以設置在第一電極110上。鐵電層120可以具有參考圖1描述的鐵電層的鐵電特性。作為示例，鐵電層120可以具有剩餘極化和矯頑場。此外，鐵電層120可以在一定範圍的電場下實現負電容。
51.在一個實施例中，鐵電層120可以包括氧化鉿、鉿鋯氧化物或它們的組合。在另一實施例中，鐵電層120可以包括摻雜有摻雜劑的氧化鉿、摻雜有摻雜劑的鉿鋯氧化物、或它們的組合。摻雜劑可以使鐵電層120的鐵電特性穩定。摻雜劑可以包括例如碳(c)、矽(si)、鎂(mg)、鋁(al)、釔(y)、氮(n)、鍺(ge)、錫(sn)、鍶(sr)、鉛(pb)、鈣(ca)、鋇(ba)、鈦(ti)、鋯(zr)、釓(gd)、鑭(la)、或它們中的兩種或更多種的組合。
52.在實施例中，鐵電層120可以具有正交晶系的晶體結構。例如，鐵電層120可以具有1納米(nm)至4納米(nm)的厚度。鐵電層120可以具有單晶結構或多晶結構。在實施例中，鐵電層120可以是外延生長層。例如，鐵電層120可以通過原子層沉積法、脈衝層沉積法或化學氣相沉積法來形成。
53.參考圖4，電介質結構130可以設置在鐵電層120上。例如，電介質結構130可以具有1納米(nm)至4納米(nm)的厚度。電介質結構130可以包括交替疊置的第一電介質層131和第二電介質層132。第一電介質層131和第二電介質層132中的每一者可以具有例如5埃至20埃的厚度。電介質結構130可以具有包括第一電介質層131和第二電介質層132的超晶格結構。
54.在實施例中，電介質結構130可以包括多個單元疊置件u。雖然在圖4中示出了三個
單元疊置件u，但是本公開不必限於此，並且在其他實施例中可以包括兩個或更多個不同數量的單元疊置件u。多個單元疊置件u中的每一者可以包括一層的第一電介質層131和一層的第二電介質層132。
55.在實施例中，第一電介質層131和第二電介質層132中的每一者可以是具有非鐵電特性的外延生長層。作為示例，第一電介質層131和第二電介質層132中的每一者可以具有順電性。即，第一電介質層131和第二電介質層132中的每一者可以是順電層。外延生長層可以通過例如原子層沉積法、脈衝層沉積法或化學氣相沉積法來形成。
56.在實施例中，單元疊置件u中的這些層中的一個電介質層可以包括氧化鉿，而另一電介質層可以包括氧化鋯。第一電介質層131可以具有單斜晶系或四方晶系的晶體結構。類似地，第二電介質層132可以具有單斜晶系或四方晶系的晶體結構。
57.在實施例中，鐵電層120和第一電介質層131可以包括相同種類的金屬，並且鐵電層120和第二電介質層132可以包括相同種類的金屬。例如，如果鐵電層120可以包括鉿鋯氧化物，則第一電介質層131可以包括氧化鉿並且第二電介質層132可以包括氧化鋯。即，鐵電層120和第一電介質層131可以包括鉿，並且鐵電層120和第二電介質層132可以包括鋯。
58.第一電介質層131和第二電介質層132可以具有不同的晶格常數。因此，由於晶格常數差異，在交替疊置的第一電介質層131和第二電介質層132之間的界面處可能出現應變。應變可以在電介質結構130中生成撓曲電效應。當電場被施加至電介質結構130時，撓曲電效應可以增強電介質結構130沿電場的極化取向。由於極化取向被增強，因此電介質結構130的介電常數可以增大。結果，可以使電介質結構130的電容增大。
59.再次參考圖4，第二電極140可以設置在電介質結構130上。第二電極140可以包括導電材料。例如，導電材料可以包括金(au)、銀(ag)、鎢(w)、鈦(ti)、銅(cu)、鋁(al)、釕(ru)、鉑(pt)、銥(ir)、氧化銥、氮化鎢、氮化鈦、氮化鉭、碳化鎢、碳化鈦、矽化鎢、矽化鈦、矽化鉭、氧化釕、或它們中的兩種或更多種的組合。
60.圖5是示意性地示出半導體器件的根據所施加的電壓的電荷量的模擬結果的曲線圖。第一曲線至第三曲線501、502和503可以通過以下過程獲得。首先，可以準備第一半導體器件至第三半導體器件，其中不同的第一結構至第三結構分別設置在一對電極之間。第一結構至第三結構可以具有相同的厚度。然後，可以將變化的脈衝電壓施加至第一半導體器件至第三半導體器件中的每一者，並且可以根據所施加的脈衝電壓得出在第一結構至第三結構中充電的電荷量。在第一曲線至第三曲線501、502和503中的每一個中，根據電壓變化δv的電荷量變化δq(即，第一曲線至第三曲線501、502和503中的每一個的斜率)可以分別對應於第一結構至第三結構中的每一者的電容。第一半導體器件和第二半導體器件可以對應於本公開的比較示例，並且第三半導體器件可以對應於本公開的實施例。
61.圖5的第一曲線501可以表示包括第一結構的第一半導體器件的充電特性。第一結構可以被形成為氧化鋯層。第二曲線502可以表示包括第二結構的第二半導體器件的充電特性。第二結構可以具有其中多個氧化鋯層和多個氧化鉿層交替疊置的超晶格結構。第三曲線503可以表示包括第三結構的第三半導體器件的電特性。第三結構可以具有其中電介質結構和鐵電層彼此串聯連接的結構。電介質結構可以具有其中多個氧化鋯層和多個氧化鉿層交替疊置的超晶格結構。鐵電層可以是鉿鋯氧化物層。
62.第一結構至第三結構可以各自具有5納米(nm)的厚度。在第三結構中，電介質結構
和鐵電層可以分別具有3納米(nm)和2納米(nm)的厚度。在第二結構和第三結構中，一層的氧化鋯層和一層的氧化鉿層可以各自具有5埃的厚度。
63.參考圖5，在整個電壓範圍中，第二曲線502的充電電荷量大於第一曲線501的充電電荷量。這是因為，如上所述，在氧化鋯層與氧化鉿層之間出現的撓曲電效應使第二結構的電容增大，因此第二結構沿第二曲線502的充電電荷量可以大於第一結構沿第一曲線501的充電電荷量。低於第一電壓v1，第三曲線503的充電電荷量可以與第二曲線502的充電電荷量基本上相同。在所施加的電壓大於第一電壓v1的電壓範圍中，第三曲線503的充電電荷量可以大於第二曲線502的充電電荷量。
64.另外，根據第三曲線503的電壓變化δv的電荷量變化δq(即，第三曲線503的斜率)可以對應於電壓範圍內的第三結構的電容。在小於第一電壓v1的電壓範圍內，第三結構的電容可以與第二結構的電容基本上相同。
65.在第一電壓v1與第二電壓v2之間的電壓範圍中的第三結構的電容可以大於在小於第一電壓v1的範圍內的第三結構的電容。結果，第三結構的電容可能大於第二結構的電容。如參考圖1所描述的，在第一電壓v1與第二電壓v2之間的電壓範圍中，由於第三結構中的鐵電層在執行極化切換的同時呈現負電容，因此第三結構的整體電容增大。由於在第一電壓v1與第二電壓v2之間的第三結構的電容大於在小於第一電壓v1的範圍內的第三結構的電容，因此第三結構的充電電荷量也可能更大。
66.在鐵電層的極化切換完成之後，鐵電層呈現正電容，因此第三結構的電容在大於或等於第二電壓v2的電壓範圍中會減小。
67.因此，參考圖5，根據本公開的一個實施例的具有第三結構的第三半導體器件可以在大於或等於第一電壓v1的電壓範圍中呈現比第一半導體器件和第二半導體器件高的充電電荷量。
68.圖6是示意性地示出半導體器件的根據所施加的電壓的洩漏電流的模擬結果的曲線圖。圖6的第四曲線至第六曲線601、602和603可以通過以下過程得到。首先，可以製備第四半導體器件至第六半導體器件，其中不同的第四結構至第六結構分別設置在一對電極之間。然後，可以向第四半導體器件至第六半導體器件中的每一者施加變化的脈衝電壓，並且可以根據所施加的脈衝電壓得出從第四結構至第六結構生成的洩漏電流。
69.第四結構至第六結構中的每一者的厚度可以被設置成在所有三個半導體器件中實現相同的電容。例如，第四半導體器件可以包括第四結構，並且第四結構可以包括具有2.5納米(nm)厚度的氧化鋯層。第五半導體器件可以包括第五結構並且包括具有3納米(nm)厚度的電介質結構。電介質結構可以具有其中約5埃的氧化鋯層和約5埃的氧化鉿層被交替疊置的超晶格結構。第六半導體器件可以包括第六結構，並且可以具有其中厚度為3納米(nm)的電介質結構和厚度為2納米(nm)的鐵電層彼此串聯連接的結構。電介質結構可以具有其中約5埃的氧化鋯層和約5埃的氧化鉿層被交替疊置的超晶格結構，並且鐵電層可以是鉿鋯氧化物層。
70.在圖6中，第四曲線601可以表示包括第四結構的第四半導體器件的充電特性。第五曲線602可以表示包括第五結構的第五半導體器件的充電特性。第六曲線603可以表示包括第六結構的第六半導體器件的衝電特性。參考圖6，具有最大物理厚度的第六結構的洩漏
電流似乎最低。結果，根據本公開的實施例的第六半導體器件可以針對第四半導體器件至第六半導體器件之中的相同的電容呈現最低的洩漏電流。另外，在第四曲線至第六曲線圖601、602和603中，當所施加的電壓等於或大於閾值電壓v
bd
時，可能出現弱級別的擊穿並且可以使洩漏電流增大。
71.圖7是示意性地示出根據本公開的另一實施例的半導體器件的截面圖。與圖4的半導體器件1相比，圖7的半導體器件2還可以包括第一阻擋絕緣層201和第二阻擋絕緣層202。
72.第一阻擋絕緣層201可以設置在鐵電層120與電介質結構130之間。第一阻擋絕緣層201可以抑制鐵電層120與電介質結構130之間的材料交換。相應地，可以防止或抑制鐵電層120以及第一電介質層131和第二電介質層132的材料組成的改變。結果，可以穩定鐵電層120的鐵電特性，也可以穩定電介質結構130的非鐵電特性。相應地，可以在半導體器件2中更可靠地實現通過串聯連接鐵電層120和電介質結構130來增大電容的效果。
73.此外，第一阻擋絕緣層201可以具有比鐵電層120以及第一電介質層131和第二電介質層132的帶隙能大的帶隙能。因此，第一阻擋絕緣層201可以形成鐵電層120與電介質結構130之間的勢壘。結果，第一阻擋絕緣層201可以在半導體器件2的操作期間減少在鐵電層120與電介質結構130之間的界面處生成的洩漏電流。因此，半導體器件2的擊穿電壓可增大。
74.在一個實施例中，第一阻擋絕緣層201可以具有非晶結構。然而，第一阻擋絕緣層201的厚度可以很薄，使得與第一阻擋絕緣層201接觸的第一電介質層131的晶體結構可能受到鐵電層120的晶體結構的影響。結果，在形成電介質結構130時，第一電介質層131可以生長為外延結構。即，因為第一阻擋絕緣層201足夠薄，所以即使第一阻擋絕緣層201介於第一電介質層131與鐵電層120之間，第一電介質層131也可以具有與鐵電層120相似的晶體結構。然而，第一電介質層131的晶體結構與鐵電層120的晶體結構不同。作為示例，鐵電層120可以具有正交晶體結構，而第一電介質層131可以具有單斜晶系或四方晶系的晶體結構。第一阻擋絕緣層201的厚度可以等於或小於第一電介質層131的厚度。例如，第一阻擋絕緣層201可以包括氧化鋁、氧化釔、氧化鎂、或它們中的兩種或更多種的組合。
75.第二阻擋絕緣層202可以設置在電介質結構130與第二電極140之間。第二阻擋絕緣層202可以抑制或防止電介質結構130與第二電極140之間的材料交換。因此，可以防止或抑制電介質結構130的第一電介質層131和第二電介質層132的材料組成的變化。
76.此外，第二阻擋絕緣層202的帶隙能可以大於第一電介質層131和第二電介質層132中的每一者的帶隙能。因此，第二阻擋絕緣層202可以在電介質結構130與第二電極140之間形成勢壘。結果，第二阻擋絕緣層202可以在半導體器件2的操作期間減少在電介質結構130與第二電極140之間的界面處生成的洩漏電流。因此，半導體器件2的擊穿電壓可增大。
77.在一個實施例中，例如，第二阻擋絕緣層202可以包括氧化鋁、氧化釔、氧化鎂、或者它們中的兩種或更多種的組合。第二阻擋絕緣層202的厚度可以小於或等於與第二阻擋絕緣層202接觸的第二電介質層132的厚度。
78.在一些實施例中，可以省略第二阻擋絕緣層202，並且電介質結構130的第二電介質層132可以與第二電極140形成足夠的勢壘。即，當在電介質結構130的第二電介質層132與第二電極140之間的界面處不生成洩漏電流時，或者如果洩漏電流被充分抑制或降低到
可接受的水平，則在一些實施例中可以省略第二阻擋絕緣層202。
79.圖8是示意性地示出根據本公開的另一實施例的半導體器件的截面圖。與參考圖7描述的半導體器件2相比，半導體器件3還可以包括還原犧牲層203。還原犧牲層203可以設置在第二阻擋絕緣層202與第二電極140之間。還原犧牲層203可以用於抑制或防止第一電介質層131和第二電介質層132與第二電極140之間的反應。即，還原犧牲層203可以在第一電介質層131和第二電介質層132與第二電極140之間發生還原反應之前與第二電極140反應以形成化合物層。因此，第一電介質層131和第二電介質層132的材料組成可以在器件的操作期間是穩定的並被維持。例如，還原犧牲層203可以包括氧化鈮或氧化鈦。
80.在一些實施例中，當還原犧牲層203與第二電極140形成足夠大的勢壘時，可以省略第二阻擋絕緣層202。
81.圖9是示意性地示出根據本公開的另一實施例的半導體器件的截面圖。與參考圖7描述的半導體器件2相比，半導體器件4還可以包括第三阻擋絕緣層204。
82.第三阻擋絕緣層204可以設置在第一電極110與鐵電層120之間。第三阻擋絕緣層204可以抑制第一電極110與鐵電層120之間的材料交換。因此，可以防止鐵電層120的材料組成發生變化。
83.此外，第三阻擋絕緣層204的帶隙能可以大於鐵電層120的帶隙能。因此，第三阻擋絕緣層204可以在第一電極110與鐵電層120之間形成勢壘。結果，第三阻擋絕緣層204可以在半導體器件4的操作期間減少在第一電極110與鐵電層120之間的界面處生成的洩漏電流。因此，半導體器件4的擊穿電壓可增大。
84.在一個實施例中，例如，第三阻擋絕緣層204可以包括氧化鋁、氧化釔、氧化鎂、或者它們中的兩種或更多種的組合。
85.圖10是示意性地示出根據本公開的另一實施例的半導體器件的截面圖。與參考圖7描述的半導體器件2相比，圖10的半導體器件5還可以包括結晶種子層205。
86.結晶種子層205可以設置在第一電極110與鐵電層120之間。結晶種子層205可以具有晶體結構並且可以誘導鐵電層120的結晶。在一個實施例中，在鐵電層120被形成為結晶種子層205上的非晶材料層之後，可以通過使用結晶種子層205的結晶熱處理來將非晶材料層轉換為晶體結構。向晶體結構的轉換可以改善鐵電層120的鐵電特性。結晶種子層205可以是非鐵電的。
87.此外，結晶種子層205可以發揮緩衝層的作用，該緩衝層可以緩解第一電極110與鐵電層120之間的晶格常數的差異。作為示例，結晶種子層205的晶格常數可以在第一電極110的晶格常數與鐵電層120的晶格常數之間。結果，結晶種子層205可以減少在第一電極110與鐵電層120之間直接接觸的界面處可能出現的缺陷。因此，結晶種子層205可以減少可能在第一電極110與鐵電層120之間的直接界面處生成的洩漏電流。結晶種子層205可以包括例如氧化鎂或氧化鋯。
88.圖11是示意性地示出根據本公開的另一實施例的半導體器件的截面圖。參考圖11，與參考圖10描述的半導體器件5相比，半導體器件6還可以包括設置在第一電極110與結晶種子層205之間的第三阻擋絕緣層204。
89.因此，在半導體器件6中，可以一起執行上面參考圖9描述的半導體器件4的第三阻擋絕緣層204的功能和上面參考圖10描述的半導體器件5的結晶種子層205的功能。
90.圖12是示意性地示出根據本公開的另一實施例的半導體器件的截面圖。參考圖12，半導體器件7的鐵電層1200可以不同於關於圖7的半導體器件2描述的鐵電層120。除了鐵電層1200之外，半導體器件7的其餘配置可以與結合半導體器件2描述的那些相同。
91.鐵電層1200可以包括第一子鐵電層120a、設置在第一子鐵電層120a上的內阻擋層206、以及設置在內阻擋層206上的第二子鐵電層120b。第一子鐵電層120a和第二子鐵電層120b可以由相同的材料製成，或者可以由不同的材料製成。第一子鐵電層120a和第二子鐵電層120b可以由與參考圖4描述的半導體器件1的鐵電層120相同的材料製成。
92.內阻擋層206可以在鐵電層1200內的第一子鐵電層120a與第二子鐵電層120b之間形成勢壘。內阻擋層206的帶隙能可以大於第一子鐵電層120a和第二子鐵電層120b中的每一者的帶隙能。因此，內阻擋層206可以降低鐵電層1200的洩漏電流並且增大鐵電層1200的擊穿電壓。例如，內阻擋層206可以包括氧化鋁、氧化釔、氧化鎂、或它們中的兩種或更多種的組合。
93.圖13是示意性地示出根據本公開的另一實施例的半導體器件的截面圖。參考圖13，半導體器件8的電介質結構1300可以不同於參考圖7描述的半導體器件2的電介質結構130。除了電介質結構1300之外，半導體器件8的其他配置可以與半導體器件2的配置相同。
94.電介質結構1300可以包括設置在第一阻擋絕緣層201上的第一子電介質結構130a、設置在第一子電介質結構130a上的內阻擋層207、以及設置在內阻擋層207上的第二子電介質結構130b。
95.第一子電介質結構130a和第二子電介質結構130b中的每一者可以包括多個單元疊置件u。儘管圖13示出了在第一子電介質結構130a和第二子電介質結構130b中的每一者中的相同數量的單元疊置件u，但是本公開不限於此。在其他實施例中，第一子電介質結構130a可以包括與第二子電介質結構130b不同數量的單元疊置件u。
96.內阻擋層207可以在電介質結構1300中的第一子電介質結構130a與第二子電介質結構130b之間形成勢壘。內阻擋層207的帶隙能可以大於第一電介質層131和第二電介質層132中的每一者的帶隙能。因此，內阻擋層207可以減小電介質結構1300的洩漏電流並且增大電介質結構1300的擊穿電壓。例如內阻擋層207可以包括氧化鋁、氧化釔、氧化鎂、或它們中的兩種或更多種的組合。
97.圖14a是示意性地示出根據本公開的一個實施例的半導體器件的存儲單元的平面圖。圖14b是沿圖14a的半導體器件的線a-a
′
截取的截面圖。圖14c是沿圖14a的半導體器件的線b-b
′
截取的截面圖。
98.參考圖14a至圖14c，半導體器件9可以包括多個存儲單元。多個存儲單元中的每一個可以包括具有掩埋式字線308的單元電晶體。多個存儲單元中的每一個還包括位線314和電容器400。
99.襯底301可以包括半導體材料。襯底301可以包括器件隔離層303和有源區域304。有源區域304可以摻雜有n型摻雜劑或p型摻雜劑。每個有源區域304的單元區域可以摻雜有p型摻雜劑。有源區域304可以被定義為襯底301的由器件隔離層303分開的區域。器件隔離層303可以通過淺溝槽隔離(sti)工藝形成，並且可以設置在形成在襯底301中的器件隔離溝槽302中。
100.參考圖14c，可以在襯底301中形成字線溝槽306。可以在每個字線溝槽306的內表
面或側壁上設置柵極絕緣層307。可以在柵極絕緣層307上設置掩埋式字線308。掩埋式字線308可以部分地填充每個字線溝槽306。
101.字線覆蓋層309可以設置在每個字線溝槽306中的掩埋式字線308上。掩埋式字線308的上表面308s可以位於比襯底301的表面301s低的水平處。掩埋式字線308可以包括導電材料。在一個實施例中，掩埋式字線308可以是包括氮化鈦層和鎢層的薄膜結構。在另一實施例中，掩埋式字線308可以由單個氮化鈦層或單個鎢層製成。
102.參考圖14b和圖14c，可以在襯底301的有源區域304中形成第一摻雜區域310和第二摻雜區域311。第一摻雜區域310和第二摻雜區域311可以通過字線溝槽306彼此間隔開。第一摻雜區域310和第二摻雜區域311中的一者可以是單元電晶體的源極區域，而另一者可以是單元電晶體的漏極區域。第一摻雜區域310和第二摻雜區域311可以包括諸如砷(as)或磷(p)等的n型摻雜劑。
103.如上所述，掩埋式字線308和相鄰的第一摻雜區域310和第二摻雜區域311可以構成單元電晶體。掩埋式字線308可以在圖14a的x方向上延伸。
104.參考圖14b和圖14c，位線接觸插塞313可以設置在襯底301之上。位線接觸插塞313可以電連接到第一摻雜區域310。位線接觸插塞313可以設置在位線接觸孔312中。位線接觸孔312可以形成在襯底301中並且硬掩模層305設置在襯底301上。位線接觸插塞313的底表面313s可以位於比襯底301的上表面301s低的水平處。位線接觸插塞313可以包括導電材料。位線結構bl可以設置在位線接觸插塞313上。位線結構bl可以包括與位線接觸插塞313接觸的位線314和設置在位線314上的位線硬掩模315。
105.參考圖14a至圖14c，位線314可以在與掩埋式字線308交叉的方向(例如，y方向)上延伸。位線314可以通過位線接觸插塞313電連接到第一摻雜區域310。位線314可以包括導電材料。位線硬掩模315可以包括絕緣材料。
106.位線間隔件316可以設置在位線結構bl的側壁上。位線間隔件316可以延伸以覆蓋位線接觸插塞313的兩個側壁。位線間隔件316可以包括氧化矽、氮化矽或他們的組合。在一個實施例中，位線間隔件316可以包括氣隙。作為示例，位線間隔件316可以具有其中氣隙位於氮化矽層之間的氮化物-氣隙-氮化物(nan)結構。
107.儲存節點接觸(snc)插塞可以設置在位線結構bl之間。儲存節點接觸插塞snc可以設置在儲存節點接觸孔318中。儲存節點接觸(snc)插塞可以電連接到第二摻雜區域311。在實施例中，儲存節點接觸(snc)插塞可以包括下插塞319和上插塞321。儲存節點接觸(snc)插塞還可以包括在下插塞319與上插塞321之間的歐姆接觸層320。在一個實施例中，上插塞321可以包括金屬，下插塞319可以包括摻雜矽，並且歐姆接觸層320可以包括金屬矽化物。
108.參考圖14c，插塞隔離層317可以設置在硬掩模層305上。插塞隔離層317可以是設置在相鄰的位線結構bl之間的絕緣層。通過插塞隔離層317和硬掩模層305，可以在有源區域304之上形成儲存節點接觸孔318。
109.參考圖14a至圖14c，電容器400可以設置在儲存節點接觸(snc)插塞上。電容器400可以具有圖4的半導體器件1、圖7的半導體器件2、圖8的半導體器件3、圖9的半導體器件4、圖10的半導體器件5、圖11的半導體器件6、圖12的半導體器件7、以及圖13的半導體器件8中的一者的配置。下面將參考圖15a至圖17b更詳細地描述電容器400的配置。
110.圖15a和圖15b是示意性示出根據本公開的一個實施例的半導體器件的電容器的
截面圖。圖15a和圖15b的電容器401或402可以用作圖14a至圖14c的半導體器件9中的存儲單元的電容器400。
111.參考圖15a，電容器401可以包括儲存節點電極410a、設置在儲存節點電極410a上的鐵電層420a、設置在鐵電層420a上的電介質結構430a、以及設置在電介質結構430a上的板式電極440a。儲存節點電極410a可以設置在上面參考圖14a至圖14c描述的半導體器件9的存儲單元的儲存節點接觸(snc)插塞上。儲存節點電極410a可以電連接到襯底301的第二摻雜區域。
112.參考圖15a，儲存節點電極410a可以具有圓筒狀。鐵電層420a可以被設置為覆蓋具有圓筒狀的儲存節點電極410a。電介質結構430a可以被設置為覆蓋鐵電層420a。板式電極440a可以被設置為覆蓋電介質結構430a。
113.在一個實施例中，電容器401可以是參考圖4描述的半導體器件1。作為示例，電容器401的儲存節點電極410a和板式電極440a可以對應於半導體器件1的第一電極110和第二電極140。此外，電容器401的鐵電層420a和電介質結構430a可以對應於半導體器件1的鐵電層120和電介質結構130。
114.在另一實施例中，電容器401可以是參考圖7描述的半導體器件2。與圖4的半導體器件1相比，圖7的半導體器件2還可以包括第一阻擋絕緣層201和第二阻擋絕緣層202。相應地，電容器401還可以包括設置在鐵電層420a與電介質結構430a之間的第一阻擋絕緣層(未示出)以及設置在電介質結構430a與板式電極440a之間的第二阻擋絕緣層(未示出)。
115.在又一實施例中，電容器401可以是參考圖8描述的半導體器件3。與圖7的半導體器件2相比，圖8的半導體器件3還可以包括還原犧牲層203。因此，儘管圖15a中未示出，電容器401還可以包括設置在第二阻擋絕緣層與板式電極440a之間的還原犧牲層。
116.在進一步的實施例中，電容器401可以是參考圖9描述的半導體器件4。與圖7的半導體器件2相比，圖9的半導體器件4還可以包括第三阻擋絕緣層204。因此，儘管圖15a中未示出，電容器401還可以包括設置在儲存節點電極410a與鐵電層420a之間的第三阻擋絕緣層。
117.在又一實施例中，電容器401可以是參考圖10描述的半導體器件5。與圖7的半導體器件2相比，圖10的半導體器件5還可以包括結晶種子層205。相應地，儘管圖15a中未示出，電容器401還可以包括設置在儲存節點電極410a與鐵電層420a之間的結晶種子層。
118.在另外的實施例中，電容器401可以是參考圖11描述的半導體器件6。與圖10的半導體器件5相比，圖11的半導體器件6還可以包括設置在第一電極110與結晶種子層205之間的第三阻擋絕緣層204。因此，儘管圖15a中未示出，電容器401還可以包括設置在儲存節點電極410a與鐵電層420a之間的第三阻擋絕緣層和結晶種子層。
119.在又一另外的實施例中，電容器401可以是參考圖12描述的半導體器件7。在鐵電層1200的配置中，圖12的半導體器件7可以與圖7的半導體器件2不同。鐵電層1200可以包括第一子鐵電層120a、內阻擋層206和第二子鐵電層120b。以此類推，圖15a中的鐵電層420a可以包括第一子鐵電層、內阻擋層和第二子鐵電層。
120.在又一另外的實施例中，電容器401可以是參考圖13描述的半導體器件8。在電介質結構1300的配置中，圖13的半導體器件8可以與圖7的半導體器件2不同。電介質結構1300可以包括第一子電介質結構130a、內阻擋層207和第二子電介質結構130b。相應地，圖15a中
的電介質結構430a可以包括第一子電介質結構、內阻擋層和第二子電介質結構。
121.參考圖15b，電容器402還可以包括將儲存節點電極410a彼此連接的支撐件450a。支撐件450a可以用於物理地支撐儲存節點電極410a的外壁。支撐件450a可以改善儲存節點電極410a的結構穩定性。支撐件450a可以包括例如氮化矽。
122.在一些實施例中，除了圖15a和圖15b所示的實施例，代替設置在儲存節點電極410a上的鐵電層420a和設置在鐵電層420a上的電介質結構430a，電介質結構430a可以設置在儲存節點電極410a上，並且鐵電層420a可以是設置在電介質結構430a上。相應地，板式電極440a可以設置在鐵電層420a上。
123.圖16a和圖16b是示意性示出根據本公開的另一實施例的電容器的截面圖。電容器403和404可以用作圖14a至圖14c的半導體器件9的存儲單元的電容器400。
124.參考圖16a，電容器403可以包括儲存節點電極410b、設置在儲存節點電極410b上的鐵電層420b、設置在鐵電層420b上的電介質結構430b、以及設置在電介質結構430b上的板式電極440b。
125.電容器403可以由於儲存節點電極410b的形狀而不同於圖15a的電容器401。除了儲存節點電極410b的形狀之外，電容器403的其他元件或部件可以與圖15a的電容器401的元件或部件基本上相同，並且這裡不再重複描述。參考圖16a，儲存節點電極410b可以具有柱狀或類柱狀。因此，鐵電層420b可以被設置為覆蓋儲存節點電極410b的外壁表面。
126.參考圖16b，與圖16a的電容器403相比，電容器404還可以包括將儲存節點電極410b彼此連接的支撐件450b。支撐件450b可以用於物理地支撐儲存節點電極410b的外壁。支撐件450b可以改善儲存節點電極410b的結構穩定性。支撐件450b可以包括例如氮化矽。
127.圖17a和圖17b是示意性地示出根據本公開的另一實施例的電容器的截面圖。電容器405和406可以用作圖14a至圖14c的半導體器件9的存儲單元的電容器400。
128.參考圖17a，電容器405可以包括儲存節點電極410c、設置在儲存節點電極410c上的鐵電層420c、設置在鐵電層420c上的電介質結構430c、設置在電介質結構430c上的板式電極440c。
129.電容器405可以關於儲存節點電極410c的形狀而不同於圖15a的電容器401。除了儲存節點電極410c的形狀之外，電容器405的配置可以與圖15a的電容器401的配置基本上相同。參考圖17a，儲存節點電極410c的形狀可以是圖15a所示的儲存節點電極410a的圓筒狀與圖16a所示的儲存節點電極410b的柱狀的組合。
130.參考圖17b，與圖17a的電容器405相比，電容器406還可以包括將儲存節點電極410c彼此連接的支撐件450c。支撐件450c可以用於物理地支撐儲存節點電極410c的外壁。支撐件450c可以改善儲存節點電極410c的結構穩定性。支撐件450c可以包括例如氮化矽。
131.如上所述，根據本公開的一個實施例，半導體器件可以包括設置在第一電極與第二電極之間並且彼此串聯連接的鐵電層和電介質結構。電介質結構可以包括交替疊置的第一電介質層和第二電介質層。
132.在本公開的一個實施例中，電介質結構可以由於在第一電介質層和第二電介質層之間出現的撓曲電效應而實現增大的電容。此外，半導體器件可以通過將具有負電容的鐵電層與具有正電容的電介質結構配對來實現增大的電容。結果，半導體器件可以使用鐵電層和電介質結構有效地確保增大的電容，同時維持足夠低的洩漏電流水平。
133.圖18是示意性地示出根據本公開的一個實施例的製造半導體器件的方法的流程圖。
134.參考圖18的s110，可以在襯底上形成第一電極。襯底可以包括能夠經受半導體工藝的材料。作為示例，襯底可以包括半導體、導體或絕緣體。第一電極可以包括導電材料。例如，導電材料可以包括金(au)、銀(ag)、鎢(w)、鈦(ti)、銅(cu)、鋁(al)、釕(ru)、鉑(pt)、銥(ir)、氧化銥、氮化鎢、氮化鈦、氮化鉭、碳化鎢、碳化鈦、矽化鎢、矽化鈦、矽化鉭、氧化釕、或它們中的兩種或更多種的組合。例如，可以通過原子層沉積法、脈衝層沉積法或化學氣相沉積法來形成第一電極。
135.參考圖18的s120，可以在第一電極上形成實現負電容的鐵電層。在實施例中，鐵電層可以包括氧化鉿、鉿鋯氧化物、或它們的組合。在另一實施例中，鐵電層可以包括摻雜有摻雜劑的氧化鉿、摻雜有摻雜劑的鉿鋯氧化物、或它們的組合。摻雜劑可以使鐵電層的鐵電特性穩定。例如，摻雜劑可以包括碳(c)、矽(si)、鎂(mg)、鋁(al)、釔(y)、氮(n)、鍺(ge)、錫(sn)、鍶(sr)、鉛(pb)、鈣(ca)、鋇(ba)、鈦(ti)、鋯(zr)、釓(gd)、鑭(la)、或它們中的兩種或更多種的組合。
136.鐵電層可以具有正交晶系的晶體結構。鐵電層可以具有例如1納米(nm)至4納米(nm)的厚度。鐵電層可以具有單晶結構或多晶結構。在一個實施例中，鐵電層可以是外延生長層。例如，可以通過原子層沉積法、脈衝層沉積法或化學氣相沉積法來形成鐵電層。
137.參考圖18的s130，可以在鐵電層上形成具有非鐵電特性的電介質結構。電介質結構可以具有例如1納米(nm)至4納米(nm)的厚度。電介質結構可以包括交替疊置的第一電介質層和第二電介質層。第一電介質層和第二電介質層中的每一者可以具有例如5埃至20埃的厚度。電介質結構可以具有包括第一電介質層和第二電介質層的超晶格結構。
138.在一個實施例中，第一電介質層和第二電介質層中的每一者可以是具有非鐵電特性的外延生長層。作為示例，第一電介質層和第二電介質層中的每一者可以具有順電性。例如，可以通過原子層沉積法、脈衝層沉積法或化學氣相沉積法來形成第一電介質層和第二電介質層中的每一者。
139.在一個實施例中，第一電介質層和第二電介質層中的一個電介質層可以包括氧化鉿，而另一電介質層可以包括氧化鋯。在這種情況下，第一電介質層可以具有單斜晶系或四方晶系的晶體結構。類似地，第二電介質層可以具有單斜晶系或四方晶系的晶體結構。第一電介質層和第二電介質層可以被形成為具有不同的晶格常數。
140.在一個實施例中，形成電介質結構的操作可以包括形成多個單元疊置件。多個單元疊置件中的每一者可以包括一層的第一電介質層和一層的第二電介質層。
141.參考圖18的s140，可以在電介質結構上形成第二電極。第二電極可以包括導電材料。例如，導電材料可以包括金(au)、銀(ag)、鎢(w)、鈦(ti)、銅(cu)、鋁(al)、釕(ru)、鉑(pt)、銥(ir)、氧化銥、氮化鎢、氮化鈦、氮化鉭、碳化鎢、碳化鈦、矽化鎢、矽化鈦、矽化鉭、氧化釕、或它們中的兩種或更多種的組合。例如，可以通過原子層沉積法、脈衝層沉積法或化學氣相沉積法來形成第二電極。
142.通過執行上述工藝，可以製造根據本公開的實施例的半導體器件。作為示例，本方法可以被應用於製造參考圖4描述的半導體器件1。
143.在一些實施例中，該方法還可以包括在鐵電層與電介質結構之間形成第一阻擋絕
緣層，以及在電介質結構與第二電極之間形成第二阻擋絕緣層。在這種情況下，第一阻擋絕緣層和第二阻擋絕緣層中的每一者可以包括選自氧化鋁、氧化釔和氧化鎂中的至少一者。通過以這種方式添加阻擋絕緣層，可以製造參考圖7描述的半導體器件2。
144.在一些實施例中，該方法還可以包括在電介質結構與第二電極之間形成還原犧牲層。在這種情況下，還原犧牲層可以包括氧化鈮或氧化鈦。結果，可以製造參考圖8描述的半導體器件3。
145.在一些實施例中，該方法還可以包括在第一電極與鐵電層之間形成第三阻擋絕緣層。第三阻擋絕緣層可以包括選自氧化鋁、氧化釔和氧化鎂中的至少一者。利用這些額外的工藝，可以製造參考圖9描述的半導體器件4。
146.在一些實施例中，該方法還可以包括形成設置在第一電極與鐵電層之間的結晶種子層以誘導鐵電層的結晶。結晶種子層可以包括氧化鎂或氧化鋯。在該方法下，可以製造參考圖10描述的半導體器件5。當半導體器件5包括設置在第一電極與鐵電層之間的第三阻擋絕緣層時，可以在第三阻擋層與鐵電層之間形成結晶種子層。因此，可以製造參考圖11描述的半導體器件6。
147.在一些實施例中，形成鐵電層的操作可以包括：在第一電極上形成第一子鐵電層，在第一子鐵電層上形成內阻擋層，以及形成設置在內阻擋層上的第二子鐵電層。通過這些工藝，可以製造參考圖12描述的半導體器件7。
148.在一些實施例中，形成s130的電介質結構的操作可以進一步包括形成設置在多個單元疊置件之間的內阻擋層。通過添加這種工藝，可以製造上面參考圖13描述的半導體器件8。
149.圖19是示意性地示出根據本公開的另一實施例的製造半導體器件的方法的流程圖。在圖19的方法中，與圖18的方法相比，可以改變形成鐵電層和電介質結構的順序。
150.參考圖19的s210，可以在襯底上形成第一電極。襯底可以包括能夠經受半導體工藝的材料。作為示例，襯底可以包括半導體、導體或絕緣體。第一電極可以包括導電材料。例如，可以通過原子層沉積法、脈衝層沉積法或化學氣相沉積法來形成第一電極。
151.參考圖19的s220，可以在第一電極上形成具有非鐵電特性的電介質結構。形成電介質結構的操作可以包括將第一電介質層和第二電介質層交替疊置在第一電極上以形成超晶格結構。在一個實施例中，形成電介質結構的操作可以包括在第一電極上形成具有外延生長層的第一電介質層和第二電介質層。例如，可以通過原子層沉積法、脈衝層沉積法或化學氣相沉積法來形成第一電介質層和第二電介質層中的每一者。第一電介質層和第二電介質層中的每一者可以具有例如5埃至20埃的厚度。
152.在一個實施例中，形成電介質結構的操作可以包括形成多個單元疊置件。多個單元疊置件中的每一個可以包括一層的第一電介質層和一層的第二電介質層。
153.在一個實施例中，形成電介質結構的操作還可以包括形成設置在多個單元疊置件之間的內阻擋層。
154.參考圖19的s230，可以在電介質結構上形成實現負電容的鐵電層。在一個實施例中，形成鐵電層的操作可以包括：在電介質結構上形成第一子鐵電層，在第一子鐵電層上形成內阻擋層，以及在內阻擋層上形成第二子鐵電層。例如，可以通過原子層沉積法、脈衝層沉積法或化學氣相沉積法來形成鐵電層。
155.參考圖19的s240，可以在鐵電層上形成第二電極。第二電極可以包括導電材料。例如，可以通過原子層沉積法、脈衝層沉積法或化學氣相沉積法來形成第二電極。
156.已經出於說明性目的公開了本公開的實施例。本領域技術人員將理解，在不脫離本公開和所附權利要求的範圍和精神的情況下，各種修改、添加和替換是可能的。