關聯電子存儲器的製作方法
2023-10-18 13:51:09
專利名稱：關聯電子存儲器的製作方法
技術領域：
本發明一般性涉及集成電路存儲器，更具體涉及包含表現出電阻變化的材料的非易失性集成電路存儲器的形成。
背景技術：
非易失性存儲器是其中存儲單元或元件在供給至器件的電源關閉後不丟失其狀態的一類集成電路。釆用可在兩個方向上被v^化的鐵氧體環製成的最早的計算機存儲器是非易失性的。隨著半導體技術t艮至更高的微型
化水平，對於公知的易失性存儲器如DRAM (動態隨M取存儲器)和SRAM (靜態RAM)而言，鐵氧體器件被捨棄。
對於非易失性存儲器的需求始終存在。因此，在近四十年中，創造了許多器件以滿足該需求。在20世紀70年代晚期，採用連接或者不連接電池(Cell)的金屬化層來製造器件。因此，在工廠中，人們可以以非易失性的方法來設定值。 一旦這些器件出廠，它們就不能被重新寫入。這種器件被稱為ROM (只讀存儲器)。在1967年，貝爾實驗室的Khang和SZE提出使用場效應電晶體(FET)製造的器件，所述場效應電晶體在柵極中具有內部材料層，能夠俘獲電荷。在20世紀70年代晚期和20世紀80年代早期，可由使用者寫入和經由紫外光(UV)通過使電子去俘獲來擦除的器件非常成功。UV需要將器件從電路板上移除並且置於UV燈下方15分鐘以上。這些非易失性存儲器被稱作PROM或可編程-ROM。寫入方法涉及強制電流從下方的襯底到iiit些俘獲位點。這種4吏電子穿過具有相反勢能壘的材料層的方法已知為量子隧道效應， 一種僅由於電子的波粒二象性而發生的現象。對用於這些FET的柵極堆疊的許多類型的夾層材料進行了嘗試，並且該技術得到許多名稱，如MNOS (金屬-氮化物-氧化物-半導體)、SNOS ([多晶]矽-槺極+MNOS)、 SONOS (矽-氧化物+MNOS)和PS/O/PS/S (在矽襯底頂上的多晶珪控制柵極-二氧化桂-多晶珪浮置柵極和薄的隧道氧化物)。這種可擦除並因此為讀/寫非易失性器件已知為EEPROM，即電可擦除的PROM，這是令人遺憾的誤稱，因為它們不僅
8僅是只讀的。典型的EEPROM具有大的單元面積並需要柵極上大電壓
(12-21伏)以寫A/擦除。而且，擦除或寫入時間為數十微秒量級。然而，
更糟糕的限制因素是有限的擦除/寫入循環的次數，僅為稍高於600,000次
或為105-106的量級。半導體工業通過扇區化存儲陣列使得"頁"(亞陣列)
可在存儲器中被一次擦除，從而使得在EEPROM非易失性電晶體之間不
需要通過-柵極(pass-gate)開關電晶體，這種EEPROM稱為快閃記憶體。
在快閃記憶體中，為了速度和更高的比特密度，犧牲了保持隨機存取(擦 除/寫入單比特)的能力。
對於具有低功率、高速度、高密度和不可破壞性的期望已經使研究者 對非易失性存儲器進行了最近四十年的工作。FeRAM (鐵電RAM)提供 低功率、高寫入/讀^Ul度和超過100億次的讀寫周期的壽命。磁存儲器 (MRAM)提供高寫入/讀取速度和長壽命，但是具有高成本和較高的功 率消耗。這些技術均未達到快閃記憶體的密度，所以快閃記憶體仍然是非 易失性存儲器的選擇。然而，a認為快閃記憶體不容易縮微至65納米以 下；因此，正在積極尋求可縮微至較小尺寸的新的非易失性存儲器。
為此，在過去的十至二十年中，對基於表現出與材料相變相關的電阻 變化的某些材料的存儲器已有許多研究。在稱為PCM (相變存儲器)的 一種可變電阻存儲器中，當存儲器元件短暫熔化並然後冷卻至導電結晶態 或不導電非晶態時，電阻發生變化。典型的材料有所不同並包括GeSbTe， 其中Sb和Te可與周期表上相同性質的其它元素互換。這些材料通常稱為 石^t^化物。參見,例如Stephan Lai， "Current Status of the phase change memory and Its Future", Intel Corporation, Research note RN2國05( 2005); 2006年5月2日授予DarrellRinerson等人的美國專利No.7,038,935;2005 年6月7日授予Terry L. Gilton的美國專利No. 6，卯3,361;和2005年1 月11日授予Sheng Teng Hsu等人的美國專利No. 6,841,833。然而，由於 這些基於電阻的存儲器從導電狀態到絕緣狀態的轉換取決於物理結構現 象，即熔融(最高600'C)和恢復為固態，該現象不能被充分控制以用於 有用的存儲器，所以它們還沒有被證明是商業上有用的。
近來，已經公開了電阻轉換場效應電晶體使用Mott-Bhnkman-Rice絕 緣體，如LaTi03。在該材料中，根據所提出的理論，通過與Ba(1_x)SrxTi03 層的界面加入空穴以使得材料從絕緣體變為導體。參見2003年9月23日
9授予Hyun Tak Kim等人的美國專利No.6，624，463。該FET使用 Mott-Brinkman-Rice絕緣體作為FET中的溝道。然而，並未給出實際器 件的製造實例。
另 一種可變電阻存儲器類型包括需要，始高"形成"電壓和電流以激活 +變電阻功能的材料。這些材料包括PrxdayMnzO￡, x、 y、 z和￡是變化 的化學計量比，過渡金屬氧化物如CuO、 CoO、 VOx、 NiO、 Ti02、 Ta205 和某些鈞鈥礦如Cr;SrTi03。參見，例如，"Resistive Switching Mechanisms of Ti02 Thin Films Grown By Atomic-Layer Deposition" ， B.J. Choi et al" Journal of Applied Physics 98, 033715 (2005); "Reproducible Resistive Switching In Nonstoichiometric Nickel Oxide Films Grown By RF Reactive Sputtering For Resistive Random Access Memory Applications", Jae-Wan Park et al.， J. Vac. Sci. Technol. A23(5)， Sept/Oct, 2005; "Influence of Oxygen Content On Electrical Properties of NiO Films Grown By RF Reactive Sputtering", Jae-Wan Park et al., J. Vac. Sci. Technol. B24(5), Sept/Oct, 2006 ; "Nonpolar Resistance Switching of Metal/Binary-Transition-Metal Oxides/Metal Sandwiches:Homogeneous/ inhomogeneous Transition of Current Distribution", I. H. lnone et al" arXiv: Cond-mat/0702564v.l， 2007年2月26日；和Brad Her ner申請的美國專 利申請^^開No,2007/0114509Al， Memory Cell Comprising Nickel-Cobalt Oxide Switching Elements,這些存儲器被稱為ReRAM,以將它們和石雄 化物型存儲器區分。這些論文假定電阻轉換是由於通過電成型方法形成連 接頂電極和底電極的窄導電途徑或纖絲所致，儘管這種導電纖絲的存在仍 然是實際物理機理方面爭論的問題。申請W目信當使用電成型時，非纖絲 區域的本體未提供正確的存儲轉換而是^HI態的電子存儲，該介穩態的電 子存儲是由於在氧晶格空位中的電荷的俘獲和去俘獲所致。這些論文均未 說明在商業存儲器應用的必要溫度範圍內穩定的導電和絕緣狀態的事實 進一步證實了這點。此外，電阻轉換在多個存儲周期後趨於疲勞。此外， 基於迄今的ReRAM技術，利用這種材料必被認為是推測的，這是由於高 電壓-大電流電成型步驟完全不與緻密的晶片結構相容。事實上，Herner 的專利申請涉及僅僅推測鎳和鈷的氧化物的組合可不需要高振幅脈衝，而 沒有提供一個實際的實施例來說明這點。
總括地說,在最近10年中，關於電阻存儲器已有文字記載的數百篇(如果不是數千的話)的論文和專利申請，其大部分是推測的。然而，由於沒 有人知道如何製造隨著時間和溫度保持穩定的薄膜電阻轉換材料，所以從 來沒有製成可工作的電阻轉換存儲器。此外，由於大電流、電成型、在合 理的溫度和電壓範圍內沒有可測量的存儲窗口以及許多其它的問題，所以 到目前為止提出的所有電阻轉換機理本身不適合於存儲器。，因此，現有技 術中仍然需要具有低功率、高速度、高密度和穩定性的非易失性存儲器，
特別是能夠縮微至特徵尺寸遠遠低於65納米的這種存儲器。
發明內容
本發明通過在存儲器中，優選非易失性存儲器中，引入關聯電子材料 (Correlated Electron Material, CEM)來解決上il^其它問題。CEM是 由於電子關聯而不是固態結構相變(即晶態/非晶態或者纖絲狀相變 (filamentary phase change))而表現出導體/絕緣體突變的材料。由於這 些材料以前不曾用於存儲器，所以存儲器領域技術人員通常不熟悉它們。 因此，在以下的發明詳述中將給出這些材料的更完整的說明。
本發明的一個特徵是CEM材料形成為導電狀態，而不需要形成電壓 或電流來^吏它們改變為可變電阻材料。
本發明的優選實施方案的另 一個特徵是本發明的關聯電子材料是實質 上均勻的。"實質上均勻"表示材料本體的晶體結構是均一的，儘管可能存 在在表面上產生與本體內不同的結構的表面效應。
本發明的另 一個特徵是導體/絕緣體轉變可簡單地通過對所述材料施 加小的電壓或者電流來產生，即施加於DRAM的電壓的電壓量級不超過 五伏，並且更優選不超過幾伏。
與經典物理現象的熔融/凝固或成絲相反，在根據本發明的存儲器中的 導體/絕緣體轉變是純量子力學現象。所述量子力學轉變可以以幾種方法理 解。 一種方法是根據能帶結構。當材料形成時，相關電子軌道(即在元素 周期表中每個後續元素中增加的電子所填充的能帶)發生重疊。在過渡金 屬氧化物中，這些是d-軌道。這產生了部分填充的雙能帶，其導電方式與 金屬導電方式相同。當施加小的電壓或電流時，流動電子#^入能帶。當 能帶變得足夠充滿時，即庫侖斥力變得足夠大時，所述部分填充的能帶分裂，它們之間具有填充的p-軌道。這產生由顯著能量所分隔的滿帶和空帶，
其是Mott-電荷轉移絕緣體的能帶結構(見圖14)。當施加於材料的電場變 得足夠大以引起分裂軌道之間的轉變時，電子開始從低能帶躍遷到高能 帶，這減小了庫侖斥力，導致關聯電子系統坍塌回到軌道重疊的初始狀態。 也可以才艮據Mott轉變來理解該量子力學轉變。在Mott轉變中，當達到 Mott轉變條件(nc)1 4.26時(其中nc是電子密度，"a"是玻爾半徑)，材 料從順磁性的導電狀態轉變為反鐵磁性的絕緣狀態。這有時解釋為"擁擠電 梯(crowded elevator)，，現象當電梯中只有少數幾個人時，人們可以容 易地四處移動，這類似於導電狀態，但是當電梯達到一定的A^密度時， 人們不再能夠移動，這類似於絕緣狀態。然而，應理解和量子現象的所 有經典解釋一樣，該經典解釋僅僅是不完全的類比。在Mott轉變中，電 子自旋也具有重要的作用。在順磁態中，自旋是無序的，而在反鐵磁態中， 自旋是反向排列的；即電子的自旋以相鄰的自旋方向相反的規律方式排 列。
根據本發明的優選的CEM材料的特徵在於空位配位鈍化(vacancy coordination passivation)特別是氧空位配位鈍化。如本領域已知的，氧化 物特別是過渡金屬氧化物具有密集的空位。空位配位球是圍繞離子或電子 的區域，其中空位可影響該離子或電子。該空位配位球內部的空位可熱去 俘獲Uetrap),並且電子可移動至空位位點。這4吏得高電阻態不穩定。這 是現有技術的可變電阻材料不穩定性的主要原因。在根據本發明的材料 中，優選通過根據本發明的CeRAM材料的新的配體結構，消除了氧空位 的作用。
如上所述，本發明的優選實施方案的一個特徵是使CeRAM材料穩定 的外來配體的存在。如本領域已知的，過渡金屬氧化物包括固有配體，即 氧。外來配體是參與過渡金屬離子配位球的除氧以外的元素或化合物。優 選地，穩定作用是經由直接的金屬-外來配體的鍵合實現的，儘管外來配體 也可與固有配體鍵合。^1A外來配體元素的一個例子，M外來配體化合 物的一個例子。^A優選的外來配體。發明人所製得的所有最好的存儲器 轉換膜，包括所有在導通(ON)狀態結晶的那些，均包含外來配體。
本申請公開了製造CEM和利用CEM製造集成電路的優選方法。特 別地，公開了化學溶液沉積(CSD)方法，該方法優選利用有機金屬前體，並且最優選辛烷。優選地，化學溶液提供元素碳。這些方法優選包括在 含有使CEM穩定的外來配體元素的氣體中或者在含有配體鍵合的陰離子 的氣體中或者二者中的反應。該反應可以在含有配體、陰離子或者二者的 氣體中以退火工藝來進行。或者，該反應可以在含有配體、陰離子或者二 者的氣體中以反應性'濺射來進行。
所述y〉開還包括用於CEM存儲器的新的優選結構，該結構也可以應 用於其它的可變電阻材料(VRM)，包括石;!^化物，RRAM材料及其它材 料。還公開了優選的存儲器結構和方法。這些存儲器結構和方法包括其中 存儲元件包括可變電阻材料和串聯二極體的存儲器，在一個實施方案中， 通過測量其電容來讀取所述存儲元件。存儲器結構還包括可變電阻JFET, 其中可變電阻材料控制流入的電流和/或穿過JFET溝道的電壓。
本發明提供一種電阻轉換集成電路存儲器，包括包含關聯電子材料 (CEM)的電阻轉換存儲單元；寫入電路，用於使電阻轉換存儲單元根據 輸入存儲器中的信息而成為第一電阻狀態或第二電阻狀態，其中CEM的 電阻在第二電阻狀態中比在第一電阻狀態中更高；和讀取電路，用於感測 存儲單元的狀態和提供對應於存儲單元感測狀態的電信號。優選地，CEM 是實質上均勻的。優選地，存儲器能夠被讀取108次而同時疲勞小於50%。 優選地，存儲器具有在-50。C至75。C溫度範圍內變化小於50%的存儲窗口 。 優選地，第二存儲單元狀態中CEM的電阻是第一存儲單元狀態中CEM 的電阻的200倍以上。優選地，由於在CEM的大部分體積中的Mott-轉 變導致CEM轉換電阻狀態。優選地，CEM包括選自以下的材料鋁、鎘、 鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、錫、鈦、釩、 鋅、及其組合，其優選連接至陽離子如氧或者其它類型的配體。優選地， 存儲器是非易失性存儲器。優選地，存儲器是隨M取存儲器。優選地， 存儲器是交叉連接存儲器(cross-tie memory)。優選地，存儲器包括以行 和列布置的多個存儲單元。優選地，存儲單元包括在半導體上形成的金屬 /CEM/金屬(M/CEM/M)堆疊體。優選地，在二極體上形成M/CEM/M 堆疊體。優選地，二極體選自結型二極體和肖特基二極體。
本發明還提供一種形成電阻轉換存儲器的方法，所述方法包括提供 襯底；通過使過渡金屬氧化物結晶直接成為導電狀態而不採用電成型工 藝，從而在襯底上形成過渡金屬氧化物；和完成電阻轉換存儲器，以在存儲器中的有源元件中包含過渡金屬氧化物。優選地，所述形成包括、;M目沉 積工藝。優選地，所述形成包括退火。
在另一個方面中，本發明提供一種對電阻轉換薄膜存儲元件進行寫入
的方法，所述方法包括對薄膜施加電場或電壓，以使得在材料的大部分 體積中的能帶中的電子密度nc增加到或者大於由(101/33=0.26所給定的值， 其中"a"是玻爾半徑。
在另一個方面中，本發明提供一種製造非易失性集成電路存儲器的方 法，所述方法包括沉積關聯電子材料(CEM);和完成存儲器以在存儲 器的有源元件中包含CEM。優選地，所述CEM是實質上均勻的。優選地， 所述沉積包括選自以下的工藝化學溶液沉積(CSD)工藝、金屬沉積及 其氧化、和濺射。
此外，本發明提供一種對非易失性的電阻轉換薄膜存儲元件進行寫入 的方法，所述方法包括提供包含關聯電子材料(CEM)薄膜的存儲單元； 和對薄膜施加電場或電壓，以使得在材料的大部分體積的能帶中的電子密 度nc增加到或者大於由(nCa一.26所給定的值，其中"a，，是玻爾半徑。
本發明還提供一種電阻轉換集成電路存儲器，包括包含電阻轉換材 料的電阻轉換存儲單元，所述電阻轉換材料包括含有外來配體的過渡金屬 化合物；寫入電路，用於使電阻轉換存儲單元根據輸入存儲器中的信息而 成為第一電阻狀態或第二電阻狀態，其中所述電阻轉換材料的電阻在第二 電阻狀態中比在第一電阻狀態中更高；以及讀取電路，用於感測存儲單元 的狀態和提供對應於存儲單元感測狀態的電信號。優選地，過渡金屬化合 物是過渡金屬氧化物。優選地，所述外來配體包括碳或氨。
在又一個方面中，本發明提供一種製造非易失性的電阻轉換集成電路 存儲器的方法，所述方法包括提供集成電i^N"底；在所述襯底上形成電 阻轉換材料，所述電阻轉換材料包括過渡金屬氧化物和外來配體，所述外 來配體能夠使得在圍繞過渡金屬的每個原子的至少配位區域中的過渡金 屬氧化物中的氧空位鈍化；和完成集成電路以在集成電路中的有源元件中 包含電阻轉換材料。優選地，所述外來配體選自碳和氨。
在再一個方面中，本發明提供一種製造非易失性的電阻轉換集成電路
14存儲器的方法，所述方法包括提供集成電，底；在襯底上形成電阻轉 換材料，所述電阻轉換材料包括能夠在導電狀態和絕緣狀態之間轉換的過 渡金屬化合物；使過渡金屬化合物中的空位穩定化；和完成集成電路以在 集成電路中的有源元件中包含電阻轉換材料。優選地，所述穩定化包括利 用選自碳和氨的外來配體。
在另一個方面中，本發明提供一種用於製造能夠在導電狀態和絕緣狀 態之間轉換的電阻轉換材料的前體，所述前體包括過渡金屬和配體，所述 配體能夠穩定所述絕緣狀態，使得所述材料在-50。C 75'C的溫度範圍內具 有變化小於50%的存儲窗口。優選地，所述過渡金屬選自鋁、鎘、鉻、鈷、 銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、錫、鈦、釩、鋅及其組 合。優選地，所述配體選自碳、碳化合物和氨。優選地，所述配體包括選 自以下的一種或多種元素氧、氫、氟、碳、氮、氯、溴、硫和碘。
在又一個方面中，本發明提供一種電阻轉換集成電路存儲器，包括 包含電阻轉換材料的電阻轉換存儲單元，所述電阻轉換材料包括過渡金屬 和碳；寫入電路，用於使電阻轉換存儲單元根據輸入存儲器中的信息而成 為第一電阻狀態或第二電阻狀態，其中電阻轉換材料的電阻在第二電阻狀 態中比在第一電阻狀態中更高；和讀取電路，用於感測存儲單元的狀態和 提供對應於存儲單元感測狀態的電信號。優選地，所述電阻轉換材料包括 含碳的過渡金屬化合物。
在再一個方面中，本發明提供一種製造電阻轉換集成電路存儲器的方 法，所述方法包括提供襯底和有機金屬前體，所述前體包含適合於形成 期望的可變電阻材料(VRM)的金屬部分；將前體施加於襯底以形成前體 薄膜；加熱襯底上的前體以形成VRM;和完成集成電路以在集成電路中 包含VRM作為有源元件。優選地，所述前體包括辛烷。優選地，所ii^ 加包括選自以下的工藝旋塗、浸漬、液源霧化沉積、化學氣相沉積和原 子層沉積。優選地，所述加熱包括在氧中退火。優選地，所述金屬部分包 括鎳。優選地，所述方法還利用蝕刻來圖案化電阻轉換材料。優選地，所 述蝕刻包括離子研磨(ion milling)。
本發明還提供一種製造可變電阻材料的方法，所述方法包括提供有 機金屬前體，所述有機金屬前體包含適合於形成期望的可變電阻材料 (VRM)的金屬部分；將所述前體施加於所述襯底以形成前體薄膜；和加
15熱襯底上的前體以形成VRM。
本發明還提供一種用於製造可變電阻材料(VRM)的前體，所述前體 包括有機金屬溶劑和一種或多種金屬。優選地，所述有機金屬溶劑包括辛 烷。優選地，所述金屬包括過渡金屬。優選地，所述過渡金屬包括鎳。
在另一個方面中，本發明提供一種具有存儲單元的集成電路存儲器， 包括具有第一有源區域、第二有源區域和在所述有源區域之間的溝道的 半導體；和在所述溝道正上方的可變電阻材料(VRM)層。優選地，所述 可變電阻材料包括關聯電子材料(CEM)。優選地，所述存儲單元還包含 在VRM和溝道之間的第一導電層。優選地，所述第一導電層包括多個導 電層。優選地，所述存儲單元還包括在VRM和溝道之間的絕緣材料層。 優選地，所述存儲單元包括場效應電晶體(FET )，如JFET結構、MESFET 結構或MOSFET結構。
在另一個方面中，本發明提供一種電阻轉換存儲器，包括以行和列 布置的多個存儲單元，每個存儲單元為電阻轉換存儲單元，所述電阻轉換 存儲單元包含電阻轉換材料，每個存儲單元包括在半導體中的溝道上形成 的導體/可變電阻材料/導體(M/VRM/M)堆疊體；寫入電路，用於使選定 的電阻轉換存儲單元根據輸入存儲器中的信息而成為第 一存儲單元電阻 狀態或第二存儲單元電阻狀態，其中所述材料的電阻在第二電阻狀態中比 在第一電阻狀態中更高；和讀取電路，用於感測存儲單元狀態和提供對應 於存儲單元感測狀態的電信號。優選地，每個單元包括場效應電晶體 (FET)。優選地，每個單元包括JTET。
本發明還提供一種操作集成電路存儲器的方法，所述方法包括提供 包含半導體的存儲單元，所述半導體具有第一有源區域、第二有源區域和
在所述有源區域之間的溝道；和利用可變電阻材料來控制溝道的電導。優 選地，所述控制包括利用可變電阻材料來控制穿過溝道的電壓或者溝道中 的電流。優選地，所述方法還包括讀取穿過溝道的電壓、溝道中的電流或 溝道中的電阻。
本發明還提供一種讀取非易失性的可變電阻存儲單元的方法，所述方 法包括測量所述存儲單元的電容；和利用所測得的電容來確定存儲單元 的邏輯狀態。本發明還提供一種製造非易失性集成電路存儲器的方法，所述方法包
括在半導體中的溝道正上方的半導體上沉積可變電阻材料(VRM);和 完成存儲器以在存儲器中的有源元件中包含VRM。優選地，所述沉積包 括形成導體/VRM/導體堆疊體。優選地，所述形成包括在JFET溝道上形 成堆疊體。優選地，所述沉積包括沉積關聯電子材料(CEM)。
本發明提供更密集的存儲陣列和更快速的編程和擦除周期，例如通過 如在常規快閃記憶體中那樣從矽襯底中消除Fowler-Nordheim隧道效應和 對熱載流子注入的依賴。此外，本發明提供比現有技術存儲器如快快閃記憶體儲 器具有更低的電壓編程和擦除周期的非易失性存儲器，由此使得能夠以較 低的功率操作。本發明還提供編程和擦除周期的更高壽命，例如通過消除 在快閃記憶體中用作隧道氧化物的柵極氧化物的擊穿(breakdown )。本發 明還提供存儲元件的繼續縮放，例如通過消除經由來自襯底的隧道效應的 編程和受溝道長度縮小的不利方面的影響。當通過結合附圖閱讀以下說明 時，本發明的4艮多其它特徵、目的和優點將變得顯而易見。
圖1顯示對於根據本發明的NiO電阻器的電流安培數-偏壓伏特數曲線。
除了在較小的電流值處顯示較高解析度的對數標度以外，圖2是與圖 l所示的相同的曲線；
圖3說明具有包括在兩個電極之間夾有根據本發明的CEM材料的 CEM"元件"的矽晶片；
圖4顯示沿著圖3的線4-4截取的圖3的"元件"之一的截面圖5是說明對於直徑為50微米的NiO元件的設定和復位功能的電壓-電流的圖6是說明對於具有摻雜有5%鈷的CEM材料和直徑為50微米的NiO 元件的設定和復位功能的電壓-電流的圖7顯示說明對於三個具有不同直徑的NiO元件的設定和復位功能的 電壓-電流的圖，以說明存儲窗口如何隨著元件直徑而改變；圖8顯示對於具有不同直徑的四個NiO夾層在高電阻狀態中電壓-電流
的圖9顯示對於圖8的四個元件在高電阻狀態中電壓-電流密度的圖10顯示在將NiO CEM在150'C下保持五分鐘之後，對於導通和斷 開狀態的電流安培數-偏壓伏特數的圖11顯示對於導通和斷開狀態的電阻歐姆數-溫度攝氏度數的圖，以 說明這些狀態在較高溫度下的穩定性；
圖12顯示對於具有單極轉換的電阻轉換膜的理想化的電流-電壓的曲 線，以說明導通、斷開、復位和設定模式；
圖13是選自Uichiro Mizutani的Introduction to the Electron Theory of Metals中的Mott-Hubbard絕緣體的能帶的示圖14 i兌明選自Uichiro Mizutani的Introduction to the Electron Theory of Metals中的電荷轉移型絕緣體的能帶的示圖15是M/CEM/M n-p 二極體轉換單元的截面圖16是圖15的M/CEM/M p-n二極體轉換單元的等效電路圖17是根據本發明的M/CEM/M-金屬/半導體或肖特基二極體轉換單 元的截面圖18是根據本發明的M/CEM/M-MESFET轉換單元的截面圖19是根據本發明的M/CEM/M-JFET轉換單元的截面圖20是圖19的M/CEM/M-JFET的等效電路圖21是根據本發明的M/VRM/M-MOSFET轉換單元的截面圖22是根據本發明的1電晶體/1電阻器CEM轉換單元的截面圖23是圖22的1電晶體/1電阻器CEM轉換單元的等效電路圖； 圖24是根據本發明的M/VRM-MESFET轉換電晶體的截面圖，其中VRM形成具有半導體溝道的肖特基勢壘；
圖25說明交叉連接(cross-tie)結構的CEM存儲器的截面等效電路
圖26說明交叉連接(cross-tie)結構的CEM存儲器一個替代實施方 案的截面等效電路圖27說明根據本發明的CEM存儲器的鏈單元結構；
圖28說明顯示圖27的存儲器的存儲單元的一個實施方案的結構的截 面圖29說明利用本文中公開的任意存儲單元的一個示例性存儲器；
圖30是對於圖15的二極體部分和圖15的具有氧化鎳作為CEM的轉 換單元的i殳定和復位功能，比較電壓-電流曲線的圖31是對於圖30的轉換單元，比較在導通和斷開狀態中的電壓-電流 的圖32是對於圖15的結構的僅二極體部分和圖15的具有氧化鎳CEM 的M/CEM/M-二極體轉換單元，比較電f電壓的圖33是對於圖15的轉換單元和僅二極體結構的導通和斷開狀態，比 較耗"ft-電壓曲線的圖34是對於圖19的結構的僅JFET部分和圖19的具有氧化鎳作為 CEM的轉換單元的設定和復位功能，比較電壓-電流曲線的圖35是顯示對於施加於圖19的具有氧化鎳作為CEM的轉換單元的 柵極和源極的電壓脈衝的時間-電壓的圖36是顯示在圖19的轉換單元的漏極上測量的電壓對如圖35所示施 加的電壓脈衝的相應的圖37是對於顯示高寄生電阻將產生不穩定條件的設定和復位狀態， CEM的電阻和串聯互連的寄生電阻-偏壓的圖；圖38是顯示製造圖3和4的CEM"電容器"的方法的流程圖39是對於現有技術的濺射NiO (沒有碳)的log 1/Tau-1/T(l/K)的 阿累尼烏斯(Arrhenius)曲線，說明從高電阻狀態至低電阻狀態的轉變是 由於電子從濺射NiO中的氧空位去俘獲所引起的；
圖40顯示對於根據本發明的CEM薄膜和現有技術薄膜的導通和斷開 狀態的開爾文溫度-電阻歐姆數的圖，其中現有技術薄膜在斷開狀態中結晶 並需要在顯示出可變電阻之前形成；和
圖41是對於根據本發明的CEM薄膜的導通和斷開狀態，讀取周期數 -電阻歐姆數的圖，說明幾乎沒有疲勞。
具體實施例方式
>^>開提供過渡金屬氧化物作為示例性的關聯電子材料(CEM)，但 是本發明也適用於其它CEM材料。公開了氧化鎳(NiO)作為示例性的 過渡金屬氧化物。本文討論的示例性的NiO材料摻雜有使可變電阻性能穩 定化的外來配體。通常，這可以寫作NiO(Lx)，其中Lx是配體元素或者化 合物，x表示對於一個單位的NiO的配體的單位數目。對於任意具體的配 體和配體與Nio或任意其它的過渡金屬的任意具體組合，本領域技術人員 簡單地通過價態配平即可確定x的值。本文/〉開的優選的NiO可變電阻材 料至少包括含有碳的配體，其可由NiO(Cx)表示。
本文討論的優選的可變電阻材料是關聯電子材料。關聯電子材料 (CEM)是從第 一 電阻狀態轉換為第二電阻狀態的材料，第二電阻狀態的 電阻是第一電阻狀態的電阻的至少一百倍，電阻的變化主要是由於電子之 間的關聯所致。優選地，當達到Mott轉變條件(nCa^.26時(其中n。是 電子濃度，"a，，是波爾半徑)，CEM材料從順磁導電狀態轉變為反鐵磁絕 緣狀態。更優選地，第二狀態的電阻為第一狀態的電阻的至少二百倍，最 優選為五百倍。通常，這些材料包括任意過渡金屬氧化物，如鈣鈥礦、Mott 絕緣體、電荷交換絕緣體、Anderson無序絕緣體(disorder insulator)。 代表轉換材料的幾個實施方案是氧化鎳、氧化鈷、氧化鐵、氧化釔和鉀鈥 礦如Cr摻雜的鈥酸鍶、鈥酸鑭,以及包括praesydium calcium manganate 和praesydium lanthanum manganate的猛酸鹽族。通常，具有不完全的d 和f軌道殼的氧化物引入元素(oxide incorporating element)表現出CEM電阻轉換性質。優選地，通過i殳定為一個電壓和重新^:定為第二電壓來改 變電阻。優選地，無需電成型來製備CEM。本發明認為許多其它的過渡 金屬化合物可用於本發明。例如，{M(chxn)2Br}Br2，其中M可以是Pt、 Pd或者M， chxn是lR，2R-環己烷二胺，也可使用其它這樣的金屬配位化 合物。
本發明的一個特徵是CEM材料的導電性與面積無關。這是由於導電 性是量子力學現象並與穿膜遷移概率有關。該導電性G由下式給出
G = (q2pmpNio/hm)T,
其中q是電子電荷，Pm是電極中的態密度，PNK)是氧化鎳中的態密度，
m是電荷載流子的質量，T是穿膜遷移概率。
圖1顯示對於根據本發明的NiO(Cx)CEM的電流的安培數(amps)-偏壓的伏特數的曲線圖。圖2顯示相同的曲線，除了對電流的絕對值進行 對數製圖以更詳細地顯示低電流值以夕卜。作為現有技術中的術語，CEM的 電阻從導體改變為絕緣體的點被稱為復位點(RESET point),而電阻從絕 緣體改變為導體的點被稱為設定點(SETpoint)。和其它的可變電阻材料 不同，CEM在導電狀態下是結晶的。我們將其稱為導通狀態，將絕緣狀 態稱為斷開狀態。實線40;1對於正電壓的導通狀態曲線，實線60;l:對於 負電壓的導通狀態。虛線54是對於正電壓的斷開狀態，而虛線62^一對於 負電壓的斷開狀態。隨著電壓增加，電流在47處升高，直至達到復位電壓， 其為約0.65伏特，這也是達到臨界電子密度的點，然後，在點48處，材 料突然變成絕緣的並且電流沿著曲線49銳減。隨著電壓升高，電流沿著線 52保持低位，直至在約1.65伏特處達到設定電壓，其對應於這些材料的奈 爾溫度(Neel temperature )，材料在該點再次變成導電的並且電流沿著線 54升高。如果當CEM為絕緣狀態時電壓回到零並然後再次提高，則電流 沿著線44變化，而如果材料變得導電之後(即在V設定點之後)電壓回到 零，則電流沿著線47變化。由圖1和2明顯可見，寫入存儲窗口存在於V 復位和V設定之間，而讀取存儲窗口存在於導通和斷開狀態的電流水平之間。 由圖l和2還明顯可見，這些存儲窗口易於足夠大以用於商業可行的存儲 器。因此，可見CEM是優選的VRM，雖然可採用任意可變電阻轉換材料 用於本文所 >開的結構。現在轉向圖3和4，顯示的是其上形成有CEM集成電路元件如77和80的矽晶片1。圖4顯示沿著圖3的線4-4截取的穿itit件80的截面。元件80形成在具有二氧化矽塗層84的矽襯底82上。任選地，在氧化物層84上可形成鈥或者二氧化鈦的薄層86，儘管本文所記載的元件不具有這種層。優選為鉑的層88形成在層86上或者直接形成在氧化物層84上。層86是粘附層，以輔助使鉑粘合至二氧化矽層84。優選通過液相沉積方法如旋塗、霧化沉積、CVD或原子層沉積，將CEM材料卯形成在鉑底電極88上。然後在CEM層卯上形成優選為鉑的頂電極92。然後通過向下蝕刻至底電極88來圖案化元件77、 80等。然後可通過將一個探針附著至鉑表面88並且使微探針接觸待測試元件如80的頂電極如92,來測試各種元件77、 88。以下討論的各種曲線是通過此方法產生的。
應理解諸如顯示集成電路器件的圖3、 4、 15、 17-19、 22和24的圖並非是指實際集成電路器件的任何特定部分實際的平面圖或者截面圖。在實際器件中，所述層可以不力現則的，並且厚度可具有不同的比例。實際器件中的各種層經常是彎曲的並且具有重疊邊緣。相反地，附圖示出理想化模式，其用於比其它可能的方式更加清晰和完全地解釋本發明的方法。而且，附圖所示的是使用本發明的設計和方法可製造的器件的無數變化方案中的僅僅之一。如現有技術中常用的，當指的是電極或者其它的配線層時，術語"金屬"通常表示導體。如本領域所已知的，這種"金屬"電極和/或配線層可由多晶矽或其它的導電材料製成，而並非必須由金屬製成。
圖5是說明直徑為50微米的NiO電阻器的i殳定和復位功能的電壓-電流圖，圖6是說明對於摻雜有5%鈷和直徑為50微米的NiO電容器的設定和復位功能的電壓-電流圖。圖5類似於以上討論的圖1的曲線並且表示為有利於與圖6的對比。導通曲線110和122以及114和130的一般形狀保持基4^目同，斷開曲線112和127的形狀也基;^目同。當比較圖31和32的曲線時，觀察到NiO(Cx)CEM的復位點115在約0.8伏特處，而摻雜有鈷的CEM的復位點125在約1.15伏特處。此外，MO(Cx)CEM的i殳定點116在約2.5伏特處，而摻雜有鈷的CEM的設定點129在約3伏特處。此外，窗口 120的寬度W為約1.75伏特，而窗口 132的寬度W為約1.85伏特。因此，絕緣狀態的起始點已經偏移，使得總的窗口 W加寬。這些圖表明採用選擇性的摻雜，可以調節狀態的起始點和電壓窗口的寬度。
圖7顯示說明直徑分別為50微米、150微米和250微米的三個NiO夾層元件的設定和復位功能的電壓-電流圖136、 137和138,以說明存儲窗口如何隨元件直徑而改變。圖8顯示直徑分別為250微米、150微米、100微米和50微米的四個NiO夾層元件在高電阻狀態中的電壓-電流圖140、142、 144和146，圖9顯示圖8的四個元件分別在高電阻狀態中的電壓-電流密度的圖148、 150、 152和154。
圖10顯示在將NiO關聯電子材料在150'C下保持五分鐘之後，電流安培數-偏壓伏特數的圖。該圖顯示導通狀態156或者斷開狀態158沒有劣化，表明根據本發明的電阻變化現象的溫度穩定性。圖ll顯示電阻歐姆數-熱板溫度攝氏度數的圖。為了產生該曲線，將CEM元件置於熱板上並加熱到所示溫度。該圖顯示斷開狀態160在高於150'C時劣化，如下降曲線164所示，但是導通狀態162沒有劣化。高於410'C時，轉換能力對於斷開狀態而言沒有恢復，而對於導通狀態而言則僅僅是恢復有困難。該圖表明採用根據本發明的CEM材料製成的存儲器應該在所有合理的溫度下是穩定的。
圖12顯示對於具有單極轉換的電阻轉換膜的理想化電流-電壓曲線，以更好地i兌明導通、斷開、復位和i史定才莫式。材料在導通狀態下結晶，並且隨著電壓增大直至V復位，電流沿著導通曲線升高。然後，電流下降至斷開曲線並沿著斷開曲線逐漸地增大直至達到V設定，在其該點處電流朝嚮導通曲線增大。然而，在器件中，電流是受限的，虛線I設定來防止過電流。讀寫容限如圖所示。如圖6和7所示，根據本發明的NiO(Cx)膜比任何現有技術材料都更好地符合這些理想化曲線。
CEM是由在周期表中具有部分填充的3d能帶的元素和具有部分填充的3f能帶的材料形成的典型氧化物。這些氧化物中最眾所周知的是氧化釩和氧化鎳。具有部分填充的3d能帶或者部分填充的3f能帶的材料有時也被描述為金屬/絕緣體相變材料。然而，這種金屬至絕緣體的轉變也可以在過渡金屬與諸如硫化物、碘、碲化物及其它不涉及氧的其它體系材料的組合中出現。在所有這樣的材料中，其包括IIIB族直至並且包括IIB族(從穿過周期表第三列至第十二列-半填充的3d材料)，以及半填充3f能帶的元素57~71和89~103,由於電子之間強庫倫關聯性，所以仍然缺乏電子能帶的清晰描述。然而，窄的3d和窄的3f軌道引起強電子關聯，並且這種關聯性導致可電壓活化的轉換機理。為了理解本發明，重要的是將通過分。本文中，我們將採用上述轉換過程的材料稱為"關聯電子材料"(CEM),而電^l/CEM/電極的基本單位稱為"Mott-Bardeen開關"(MBS)。這種材料的最容易的概念描述是在絕緣狀態中，電子之間的相互作用能如此之強以致電子氣相中的有效質量(m* )遠重於電子質量，這已知為Rice-Bhckman描述。因此，在一定的操作電壓組下，質量之間的轉換(由在3d-次能帶(或者3f次能帶)中電子波函數的重疊所導致)通過增加或者減小相對於能隙的相互作用能，從而將材料的狀態從絕緣體設定至金屬(反之亦然)。過去，電子質量的這種改變主要是通過溫度改變來獲得，對這些材料的熱力學性質進4於研究，意^^未著物理結構的改變。然而，如本文中所說明的，在室溫下或在器件操作的有用的溫度範圍內並且在外加電壓的兩極中產生由於關聯電子所導致的電子躍遷。因此，當術語"相變，，在本文中相對於CEM使用時，其涉及電子相的改變。並且，躍遷導致電流-電壓特性的滯後，產生兩個電阻狀態，其對於產生非易失性存儲性能的未確定時間段而言是穩定的。這種存儲器是相當有希望的，這是由於它們不僅是非易失性的，而且電子相變可抗輻射損傷，因此存儲器可非常緻密地製造。
具有單個導電電極和接觸絕緣體或者另 一個CEM的其它表面的CEM將被稱為"金屬/CEMBardeen勢壘"或者"MCB勢壘"，通過在文獻中已知為"Bardeen傳輸哈密頓函數"對其進行了更好的描述，當與穿過金屬至CEM勢壘的不同有效質量張量一起使用時，在有或者沒有空位的協助下，其很好地描述了由於電子從公共金屬電極ii^ CEM而產生的具有有M量轉換的金屬至CEM隧道效應，因此引起產生轉換效應的電子相變；並且當這樣的MCB勢壘接觸半導體材料(如作為常用的浮置柵極材料的多晶矽)時，這應該稱為"MCB至浮置柵極轉換"。隨著以下對本發明的許多實施方案的複雜性的描述，這些定義將變得有用。無論理論描述稱為有效質量的轉換或者CEM的態密度中的次能帶的打開和關閉，或者到達臨界電子密度，轉換效應的應用和最終狀態(金屬或者絕緣的)的穩定性以及這種效應的控制是用於非易失性存儲器應用的本發明的中心點。
在本文中描述的優選的CEM中，將形成外來配體的摻雜劑加入過渡金屬化合物。然而，應理解關聯電子轉換可出現在除了包含配體的材料以外的材料中。外來配體使化合物中的金屬穩定化成為穩定的價態。由於這種穩定性，所以不再需要電成型。本文中，穩定化意味著相對於時間和溫度兩者。特別地，這是指對於可靠的存儲操作至為關鍵的電性能，包括復位電壓、設定電壓、以及存儲窗口 (即非導電和導電狀態之間電壓差或電容差)，在操作時間段和溫度範圍內(即在三年、更優選五年和最優選十
年的時間段內，以及在0 60。C、更優選-20 80。C和最優選-50 100。C的溫度範圍內)改變不超過30%。更優選地，這些電子參數的改變不超過25%，並且最優選改變不超過20%。
某些配體由於不是在所有的情況下都穩定化，所以可能不如其它配體有用。優選地，本發明利用穩定軌道價態尤其是3d軌道狀態的的配體。例如，配合物[11(1120)63+對於常規的CMOS加工不穩定，這是由於當其退火時，水蒸發留下可具有許多不同價態的未補償(uncompensated)的鈦。這種材料將需要電成型。然而其在其它的工藝中可以是穩定的。
優選的配體包括選自以下的一種或多種元素氧、氫、氟、碳、氮、氯、溴、硫和碘。用於不同金屬的某些有用的配體如表l所示。在該表中，關注的金屬以粗體標出，隨後為金屬與所關注的配體形成的配合物的化學式。鋁-[AIFe產2-c/.s-Cd(NH3)4CI2
鉻
Cr(3c3c)34-3+4-3+3+2-
c/s-Cr(acac)2(OH2)2
的A7s-Cr(acac)2(OH2)2
c/s-[Cr(NH3)4CI2]+
fraA7S-[Cr(NH3)4CI2]+2+2++
c/.s-[Cr(OH2)4C12]+
fraA s-[Cr(OH2)4C12]+2+2+2-
鈷2-[CoBr6]4-[CoCI4〗2-[Co(CN)6]3-[Co(en)3廣3-3+2++
fra/ s-[Co(en)2Cl2]+
c/'s-[Co(OH2)4(SCN)2]+
frans-[Co(OH2)4(SCN)2]
c/'s-[Co(NH3)4CI2]+
fra/is-[Co(NH3)4CI2]+
c/'s-Co(NH3)4(N02)2
fra/is-Co(NH3)4(N02)2
c/s-Co(NH3)4(ONO)2
frans-Co(NH3)4(ONO)2
c/s-[Co(ox)2(OH2)2r
frans-[Co(ox)2(OH2)2]-
c,s-[Co(en)2(N02)CI]+
frans-[Co(en)2(N02)CI]+2+2+
c/s-[Co(NH3)Br(en)2]2+
frans-[Co(NH3)Br(en)2]2—
銅-2+2+
c/s-[Cu(en)2(0H2)2]2+
frans-[Cu(en)2(OH2)2]2+
金-鐵3-4-
Fe(CO)53+2+3++
fraA7s-[Fe(en)2(N02)2] [Fe(OH)(OH2)5]2+4-4-2+-
汞2--2-
鉬2-鎳2+2+2+2-2+
c/s-Ni(en)2CI2
fra/ s-Ni(en)2Cl2
把2-粕2-2+ Pt(en)CI2
c/.s-Pt(NH3)2CI2
frans-Pt(NH3)2CI2
cZs-Pt(NH3)2CI4
frans-Pt(NH3)2CI4
Pt(NH3)2(ox)+
frar7S-[Pt(NH3)4CI2]
c's-[Pt(NH3)4CI2]2+
c/.s-[R(NH3)4l2]2+
frans-[Pt(NH3)4l2]2+
錸-銠3-[Rhl2(CO)2]—C/S[Rh(phen)2CI2: 釕2+ [Ru(phen)3]2+ [Ru(NH3)5CI]2+ 銀3-+
錫2-[Sn(OH)6產 [Sn(OH)3]-鈦2+ 釩3+2+
,+2-
鋅2-[Zn(NH3)4]2+
表l
基於以上發現，本申請人第一次將配位場理論應用於過渡金屬化合物 的電阻轉換機理的理解。配位場理論提出於20世紀30和40年代，作為晶 體場理論的延伸。參見例如免費百科全書Wik印edia中的"Ligand Field Theory", http:〃en.wikipedia.org/wik/Ligand field theory, 通過引用將其 併入本文至和本文中完全公開相同的程度。;本文所說明的，特定分子軌 道(MO's)之間的能差稱為A。，其中"o"代表八面體。該能差A。的大小確 定d軌道的電子結構。我們已經發現，在用於製造根據本發明的器件的薄膜狀態下，斷開狀態和導通狀態之間的存儲窗口的穩定性基本正比於A。 的穩定性。因此，優選的摻雜劑配體是產生大且穩定的A。的那些。某些有 用的摻雜劑配體以它們產生的Ao的大小的遞減順序排列為CO、 CN—、 PPh3、 N02、 phen(l，10畫菲咯啉)、biby(2,2，畫雙吡咬)、en(乙二胺)、NH3、 py (吡咬)、CH3CN、 NCS、 H20、 C2042 、 OH 、 F、 N3 、跳、CI 、 SCN-、 S\ Br-和r。理論上，晶體場分裂能(A。)不直接與Mott-電荷轉 移勢壘或Rice-Bhckman質量相關。但是，由於鍵合和晶體結構的細微差 別設定在適當的位置，所以金屬-本生配體配位球的穩定性使得誘導這些轉 變的電子-電子關聯出現在特定的材料中。在任何情況下，技術相關作用是 控制或者穩定化氧化數(或者配位球)，使得局部化學計量比是"標稱的"， 或以其它方式適於引起必要的電子關聯條件。
"外來配體"或"摻雜劑配體，，在本文中限定為加入過渡金屬配合物以穩 定過渡金屬多個價態的配體材料。配體分裂d-軌道。我們使用術語"外來 的"或"摻雜劑"，是由於配體配合物是加入晶格的外來材料，而不是過渡金 屬化合物晶格結構所固有的。例如，在MO中，氧是固有配體，而在形成 Ni(CO)4中，(CO)4是夕卜來配體。類似地，其它的變化方案如Nis(CO)u(碳 酸鎳)包括一種對於基本NiO晶格作為外來配體的CO形式。這類似於半 導體技術中術語摻雜劑的使用。即，在半導體技術中，例如將摻雜劑加入 矽對於矽的改變並不足以使我們將其稱為另一種化合物。同樣地，加入摻 雜劑配體至例如氧化鎳並不改變材料是氧化鎳的事實。但是，利用配體獲 得了 Ni的許多可能的氧化數(價態)的局部校正，如改變標稱的"+ 2"價 態值的Ni空位、填隙原子和氧空位，所述配體與固有配體一起調節從而產 生穩定的淨氧化數並消除誘導電荷狀態變化的缺陷。
根據本發明的關聯電子材料的能帶結構是複雜的，並且不僅依賴於過 渡金屬的d-軌道而且依賴於相鄰氧原子的p軌道。在Introduction to The Electron Theory of Metals, Uichiro Mizutani, Cambridge University Press, Cambridge, UK, 2001， 444-447頁中對此有詳細的說明。在本文中在圖13 和14處複製了該書的446頁的圖14.9 (a)和14.9 (b)。用於本節的A不 同於以上討論的，所以我們將其表示為At，這是由於其是電荷轉移能量， 即3d電子轉移至氧原子的能量。在這些圖中，U是d軌道庫倫能，有時
稱為關聯能，EF是過渡金屬的費米能級。
在圖13的Mott-Hubbard絕緣體和圖14的電荷轉移型絕緣體兩者中，當電子密度小時，U小，並且d-軌道183、 192和184、 193重疊，形成幾 乎沒有電子的寬d能帶，同時填滿的p-軌道182、 191從d-能帶分裂並低 於d-能帶。d-軌道因此表現得很像金屬，並且該材料是導電的。由於電子 密度變大，所以產生差異。當At變大時，則U變大，如圖13所示，d-軌 道分裂成一對分離的能帶189和l卯，p-軌道188保持低於d-軌道能帶。
當At小於U時，固有配體的p-軌道分裂d-軌道，這趨於穩定d-軌道 價態，產生零的淨氧化態，例如Ni+2(T2。在這種條件下，絕緣體是電荷-轉移絕緣體，其導致較低的操作電壓。因此，其中At<U的關聯電子系統 是優選的系統。利用圖14，可最容易地看到理解CEM材料的電阻改變的 一種方法。如上所指出，當電子密度小時，兩個d-軌道能帶192和193重 疊並且產生導體。隨著電子密度增加，會達到庫侖斥力如此高以使得d-軌 道194和195分裂的點，此時在它們之間具有填滿的p-軌道價帶。 一個d 軌道194是基本填滿的，而另一個196是空的。需要大量的能量使電子從 低能帶194躍遷i^V高能帶196。並且，即使d-d躍遷可藉助於p-軌道能 帶中的空穴而發生，但這仍然需要較高的電壓，這在絕緣體至金屬的轉變 中是有用的，但是在金屬至絕緣體的轉變中是無用的。因此，當純粹由於 電子局部密度增加導致較低的電壓引起金屬至絕緣體的轉變時，該材料將 是具有高電阻的絕緣體。然而，當由外加電壓產生的電場變得足夠大時， 某些電子會開始躍遷到較高能帶196上。這產生較高的空帶和較低的d滿 帶的重疊，具有小的庫侖斥力的高度導電狀態的務fr，並且系統塌陷回到 圖14中左側顯示的狀態。由圖14,也很清楚可產生由p-軌道至d-軌道的 躍遷，這產生"空穴"，其可被來自d-滿帶的電子填充。d-d軌iti沃遷的相 互作用高度依賴於這些CEM化合物中p-軌道的存在。晶格中氧原子的缺 失引起a+2電荷，即帶2個電荷的空位，如果氧返回其-2價態，那麼其將 會發生中和。由於一^_缺陷在原位那麼這就不4^發生，所以Ni或其它的過 渡金屬通常不再與氧配位或鍵合，因此，放出最多兩個電子進入該正電位， 使得Ni變為+4，結果就是其對於Mott或電荷轉移條件不再有用。在此， 缺陷和外來配體之間的調節再度建立鎳的氧化態。沒有所述配體，則失衡 且不穩定的絕緣狀態是被破壞氧空位的配體所重度飽和的或者是同等有 害的，並JbNl關過量的鎳陰離子在晶格中的填隙位置中。
在某些實施方案中，使關聯電子材料穩定化的金屬-配體-陰離子 (MLA)鍵可以採擬艮多方法來形成。例如，其可以在退火或者其它的反應過程中形成。例如，CEM可在包含配體化學元素、陰離子元素並且優 選還包含配體元素和陰離子兩者的氣體中退火。可使用引入任意上述配體 的任何氣體。所述氣體可通過常規的前體蒸發工藝諸如加熱和起泡來形 成。作為另一個例子，在包含配體化學元素、陰離子或者兩者的氣體中， 可反應性'減射CEM。同樣地，可使用任意上述配體。作為一個例子，對 於NiO，具有碳配體和氧陰離子，CO和C02是可能的退火氣體。可採用 這些氣體中的一種或多種來實施退火，或者可在不活潑氣體如氬或氮與包 含配體元素、陰離子元素或者兩者的氣體的混合物中來實施。
為了進一步理解配位場理論和相關配體化學，參見An Introduction to Transition -Metal chemistry:ligand-Field Theory, Leslie E. Orgal， Methuen Co. Ltd., Landon, 1960。
由Mott絕緣體理論可獲得電阻轉變現象的一個替代理解，如在例如 Metal -Insulator Transitions, Sir Nevill Mott, Second Edition, Taylor Francis, Landon, 1990中所說明的那樣，和例如在Hubbard Model, Arianna Montorsi Ed.， World Scientific, Singapore, 1992中所說明的 Hubbard模型。通過考慮顯示隨著電壓增加，電阻轉變對電流的影響的基 本電壓-電流曲線，如例如在圖5中所示，可簡要總結該理解。在零電壓處， NiO是順磁性相，具有零電流。隨著電壓增加，電流在區域110中升高， 這是由於電場賦予電子足夠能量以向上躍遷ii^導帶的事實所導致。電子 的數目繼續增加直至在點115處達到Mott轉變狀態(ne)1 ^.26,其中nc 是電子密度，a是玻爾半徑。如Mott所述，在該點處，電子氣凝聚並且材 料變為反鐵磁的絕緣體。這是復位狀態。隨著電壓沿著線112繼續提高， 電流存在微小的增加直至點116處，在此處電場能變得等於材料在奈爾溫 度下的熱能，對於NiO而言，奈爾溫度是約550K。在該點處，存在材料 回到順磁性狀態的電子相變，即使電壓減小回到曲線的低電壓範圍部分， 該狀態仍然得到保持。這是設定狀態。在對該相變的某些現代理論研究方 法中，術語"電子液體"指的是重質量狀態和這種"電子冷凝"現象，而電子 氣指的是非關聯電子。電子液體，諸如在"費米液體"的朗道理論中仍然是 凝聚態物理的非常不成熟的領域，此處使用該術語僅僅描述如在液態中那 樣的高度關聯的電子，相對於如在電子氣中那樣的不互相作用的電子。
圖15-28說明根據本發明的某些非易失性存儲器。在此處，措詞"襯 底"可表示下方的半導體材料82 (圖4) 331、 351等，其上形成集成電路以及任意對象如圖4中的層88或圖15中的層342,其上分別沉積薄膜層 如卯或344。在本公開中，"襯底，，通常表示對其施加所關注的層的對象。 例如，當我們談論圖4的薄膜卯時，其上初始沉積薄膜的襯底可包括各種 元件，尤其是底電極88。
襯底82、 331、 351等的長7jC平尺寸限定本文中認為是"水平"平面的
平面，垂直於該平面的方向被認為是"垂直的"。術語"橫向的"或"橫向地" 表示半導體襯底平坦平面的方向，即平行於水平方向。本文中的方位術語
如"上方"、"頂部"、"上部"、"下方"、"底部"和"下部"是指相對於襯底82、 331、 351等，即如果第二元件在第一元件"上方"，則表示其遠離半導體襯 底82、 331、 351等；如果其在另一個元件"下方，，，那麼其更比另一個元件 接近於半導體襯底82、 331、 351等。術語如"上方"、"下方"或者"在...上" 本身不表示直楱接觸。然而，術語如"直接在…上"或"到…上，，則的確表示 一層與下層的直接接觸。然而"正上方"不需要直接接觸，而是指如果垂直 於下方襯底畫線並且該線穿過第一元件，則其還會穿過第二元件。應理解 根據本發明製造的CEM的薄膜具有各種形狀和符合集成電i^H"底的各種 形貌和特徵。因此，根據本發明的CEM的薄膜形成在平面襯底上、溝槽 和通孔中、在垂直側壁上，並且形成為其它的各種非水平的和三維的形狀。
術語"薄膜"在本文中和其在集成電i^支術中的使用相同。通常，其 表示厚度小於1微米的膜。本文公開的薄膜的厚度通常小於500納米(nm )。 通過根據本發明的方法製造的關聯電子材料的薄膜通常最終厚度為約 20~300 nm,優選為約25 ~ 150 nm。厚度為約60 nm或以下的薄膜在本 說明書中具體指定為"超薄膜"。
圖15是M/CEM/M n-p 二極體轉換單元330的截面圖。圖16是圖 15的M/CEM/M p-n 二極體轉換單元的等效電路圖。單元330形成在半導 體晶片上，所述半導體晶片優選為矽，但是也可以是砷化鎵、鍺、絕緣體 上矽(SOI)或其它任何合適的半導體襯底。晶片331優選包括隔離層332、 n-型區域334、 p+有源區336以及在有源區336上形成的金屬/CEM/金屬 電子相變器件340。 N-型區域334和p+有源區336形成n-p結二極體335。 器件340包括底電極342、 CEM層344和頂電極348。電子相變器件340 優選為交叉連接(cross-tie)結構的一部分。
圖17是根據本發明的M/CEM/M-金屬/半導體或者肖特基二極體轉 換單元350的截面圖。單元350包括在半導體晶片351上製造的金屬/CEM/金屬轉換元件352。晶片351包括隔離層354和n-型摻雜區域355。可變 電阻元件352包括下電極357、 CEM層355和頂電極359。肖特基二極 管形成在n-型區域355和電極357的界面處。可變電阻器件352優選為交 叉連接結構的一部分。
圖18是根據本發明的M/CEM/M-MESFET 370的截面圖。單元370 本質上是MESFET,其中CEM可變電阻元件380是MESFET 370的柵極。 單元370包括在半導體晶片371上製造的金屬/CEM/金屬轉換元件380， 所述半導體晶片371優選為砷化鎵，但是也可以是鍺、矽或者任何其它合 適的半導體。晶片371包括隔離層374、包含溝道378的n-型摻雜區域 375、以及p+型有源區376和377。可變電阻轉換元件380包括下電極 381、 CEM層382和頂電極383。可變電阻器件380優選為交叉連接結構 的一部分。
圖19是根據本發明的M/CEM/M-JFET存儲器轉換單元400的截面 圖，圖20是圖19的M/CEM/M-JFET 400的等效電路圖。該結構本質上 是JEFET，其中可變電阻轉換元件404形成JFET柵極的一側。在半導體 晶片401上形成M/CEM/M-JFET400,所述半導體晶片401包括背側柵 極接觸層410、 p+襯底和n-型區域414，其優選為外延層。在n-型區域414 中形成N+有源區417和418以及p+區域419。在有源區417和418上分 別形成金屬化接觸422和422。在p+區域419上形成金屬層426、 CEM 427 和金屬層425。
圖21是根據本發明的M/VRM/M-MNOSFET存儲器轉換單元430 的截面圖。器件430包括在隔離層432上的p-型半導體433、 n+有源區 439和^t極堆疊體434。柵極堆疊體434包括優選為二氧化矽的絕緣體 435、導電柵極436、 VRM層437和頂電極438。
圖22是根據本發明的1電晶體/1電阻CEM轉換單元440的截面圖， 圖23是圖22的1電晶體/1電阻CEM轉換單元的等效電路圖。單元440 形成在半導體晶片444上，所述半導體晶片444優選為p-型矽，但是也可 以是任何其它的半導體。如在常規的CMOS結構中那樣，在晶片444中形 成N-型有源區452和453,在有源區之間的溝道區域455上形成柵極絕緣 體456和^t極458。在一個有源區453上形成CEM器件446，並且在其它 的有源區上形成金屬化接觸層466。 CEM器件包括底電極460、 CEM 層462和頂電極464。雖然該結構類似於1T/1C DRAM和鐵電存儲器結構，但是CEM層462不存儲電荷，而是轉換電阻狀態。通過穿過CEM器件 446的電壓降可確定電阻狀態。
圖24是根據本發明的M/I/S轉換電晶體530的截面圖，其中絕緣體 是CEM，即是金屬/VRM/半導體開關。M/CEM/S開關530形成在半導體 晶片532上，所述半導體晶片532優選為矽，但是也可以是任何其它合適 的半導體。在晶片的底部處形成隔離層540，並且p-型或者n-型區域534 形成溝道區555，在其任一側上是形成有源區的注入物542和544。在溝道 555上形成CEM層552，然後在CEM層552上形成金屬層560。
圖25中顯示了基本的CEM交叉連接陣列。圖25說明對於交叉連 接結構的CEM存儲器的截面等效電路圖。在交叉連接結構中，以第一方 向行進的第一導線616與以第二方向行進的第二導線615形成交叉連接， 所述第二方向優選垂直於所述第一方向。在其中線交叉的每個點處，形成 存儲器單元。在圖25所示的最簡單的交叉連接存儲器中，在導體615和 616之間夾入CEM層如617。優選通過設定所有單元為導電狀態來操作該 存儲器，它們寫入選定的單元至絕緣狀態。例如，如果復位電壓是l伏特， 則可通過在線616上施加1/2伏特和在線615上施加1/2伏特而復位CEM 元件617為絕緣狀態。其它的線保持為零伏特。由於施加於它們上的電壓 將總是小於復位電壓，所以非選定的CEM元件如617將不會復位。通過 穿過對應於該單元的線施加小的讀取電壓和保持所有其它的線為打開狀 態，可讀取各個單元。如果選定的單元是導電的，那麼穿過其的電壓降將 比其絕緣時的電壓降小得多。因此，單元的狀態可通過本領域已知的傳感 放大器來讀取。雖然該筒單的單元結構優選使用塊擦除來操作，但是使用 對於寫入和讀取均為真正的隨;IM^取存儲器CEM的其它交叉連接單元結 構將在以下進行討論。
圖26說明根據本發明的在交叉連接電極102和107之間具有CEM 層105的另一個交叉連接存儲器100。除了肖特基二極體109在CEM層 105和頂電極102的交叉處形成以外，這和圖25的存儲器600相同。
圖27說明根據本發明的原理的鏈單元CEM存儲器陣列650。存儲 器陣列650由包含與開關621並聯的CEM存儲元件629的存儲單元如120 構成。在一個實施方案中，開關621可以是MOS電晶體。或者，可使用 其它類型的電晶體。通過形成存儲單元620的串或鏈638可配置存儲器陣列650。如圖所示，存儲單元620的鏈可沿著位線BL1-BL4進行連接。字 線WL1-WL4如630可經由開關的柵極端子如626而沿著存儲單元620的 行636連接至存儲單元。每個位線可具有選擇開關如640和感測開關如 644，對其進行連接以用於沿著相應的位線BL1-BL4來控制對存儲單元620 的存取。例如，為了存取具有開關621的存儲單元620，可選擇性地打開 選擇開關640和控制開關644。在每個控制開關如644下方，可以是感測 放大器SL1-SL4，用於沿著相應的位線讀取在存儲單元中存儲的數據，如 在現有技術中所理解的那樣。
圖28是顯示圖27的鏈單元存儲器陣列650的存儲單元620的優選 物理結構的截面圖。該物理結構也可用於具有包括電晶體和電阻器的存儲 單元的其它存儲器。存儲單元620包括電晶體621和相變電阻器629。晶 體管629包括半導體770 (優選為矽)，具有摻雜的源極有源區624和摻雜 的漏極有源區622、 二氧化矽層772和柵極626 (優選多晶矽)。層間電介 質776覆蓋電晶體621。通孔778和779形成在層間氧化物776中並填充 金屬以形成用作電極的柱782和786。沉積薄的CEM層629以連接柱782 和786。如現有技術中已知的，元件629的電阻R是R-pl/A，其中p是電 阻率，1是圖28所示的CEM元件的長度，A是垂直於電流流動的CEM 元件的面積。如圖28所示，A很小，等於層629的厚度乘以其i^紙張的 寬度。由於厚度可以極小並且相當精確地控制，所以可容易地使得該結構 的電阻大並受控。圖28的結構還使得其易於和圖27的鏈單元連接到一起， 一個電晶體621的漏極和下一個電晶體639的源極共享相同的摻雜區域， 柱782和786也具有作為用於相鄰單元的柱的雙重用途。優選地，元件629 是CEM，但是也可以是具有可變電阻的任何材料。
如前所述，開關如分別在位線BL1-BL4的頂部和底部的640和644 分別是行/列選擇開關和感測開關。選擇開關640和感測開關644用於選擇 特定的位和使存儲器陣列650和外部電路隔離。例如，如果要選擇存儲單 元620，那麼打開選擇開關640和感測開關644並且關閉另外的選擇和感 測開關。此外，字線630接地，即信號WL1歸零，並且將每個其它的字 線信號WL2、 WL3和WL4調高。通逸拖加低電壓到字線WL1上，保留 或關閉開關621，使得電流強制通過與開關621並聯的元件629。由於字線 信號WL2、 WL3、和WL4是高的，所以打開每個相應的開關639、 640 和641使得電流通過開關和繞過分別並聯的每個其它的電阻元件。所述方法能夠沿著位線選定一個存儲單元，使得能夠隨M取、寫入和讀取。當
不寫入或者M儲器陣列650讀取時，可關閉選擇開關如640和感測開關 如644， 4吏得存儲器陣列650與外部電路隔離，由此使得存儲器陣列650 免受電噪聲影響。應理解存儲器陣列650顯示為4x4鏈陣列，並且可以根 據期望來調整尺寸，如128x128或更大。
圖29是包括連接至寫入和讀取電路的根據本發明的原理的示例性 電子相變存儲器陣列卯2的存儲電路卯0的框圖。相變存儲器陣列卯2中 的存儲單元可以是任意上述存儲單元。在一個實施方案中，相變存儲器陣 列卯2由128x128個存儲單元形成。然而，可變電阻存儲器陣列卯2 (優 選電子相變存儲器陣列)可具有現有技術中所理解的任何有效尺寸。可變 電阻存儲器陣列卯2可經由字線906連接至7-位解碼器字線驅動電路卯4。 存儲器陣列卯2可進一步經由位線912連接到3-至-l位復用器卯8和感測 放大器/輸入-輸出電晶體910。控制邏輯電路914可(i)經由控制線916 與解碼器卯4， (ii)經由控制線918與復用器卯8，和(iii)經由控制線 920與感測放大器910,進行連接。外部輸入線可包括尋址輸入線922和控 制線924。數據輸出線926可用於從存儲器電路卯O經由感測放大器/M 器910來輸出數據。
在^作中，外部處理器可用於驅動控制邏輯914。控制邏輯電路914 與解碼器卯4、復用器卯8和感測放大器910通訊，其組合用於寫婆:據進 入相變存儲器陣列卯2和讀取在相變存儲器陣列卯2中存儲的數據。控制 邏輯914和解碼器904包括寫入電路928，用於使電阻轉換存儲單元根據 輸入存儲器的信息成為第一電阻狀態或第二電阻狀態，並且控制邏輯914、 復用器卯8和感測放大器910包括讀取電路929，用於感測存儲單元的狀 態和提供對應於存儲單元感測狀態的電信號。如現有技術已知的，第一電 阻狀態可對應於邏輯"O"狀態，第二電阻狀態可對應於邏輯"l"狀態，或反 之亦然。本文中，為方便起見，我們將第一電阻狀態稱為導通或者4氐電阻 狀態，將第二電阻狀態稱為斷開或者高電阻狀態。
關聯電子電阻轉換材料尤其是適用於存儲器，優選非易失性存儲器。 廣泛類型的這種存儲器是可能的，其中有一些前面已經進行了討論。
由於CEM在不對其施加電壓或電場的前提下可無限期地保持其被 給予的電阻狀態，所以本文中描述的全部CEM器件是固有的非易失開關 器件。如現有技術所已知的，非易失性開關器件可用作或用於非易失性存儲器。因此，上述全部器件還包括非易失性存儲器單元，或在顯示多個CEM元件的結構的情況下的單元。因此，應理解無論所述器件是否稱作CEM層，上述的開關、開關單元、存儲單元或存儲器已經通過上下文進行確定，並且在所有情況下，還可應用其它的術語。
通過在底電極和頂電極之間施加設定或復位電壓，或在圖16的器件情況下，穿過電極682和686，或在圖12的器件530情況下，或在上電極560與源極542、漏極544和半導體534中的一個或多個之間，可對以上全部單元進行寫入。具有位於溝道上方的VRM堆疊體的器件通過控制具有VRM材料狀態的溝道的導電性來讀取。例如，在圖6的370中，如果對上電極383施加讀取電壓，那麼如果VRM382是導電的，則下電極381上的電壓將較高，而如果VRM382是高電阻的，那麼下電極381上的電壓將較低。底電極381上的該電壓差將導致溝道378的不同的導電性，其可通過穿過源極377和漏極376施加電壓來讀取，並且讀取電阻、電壓或電流。使用選擇電晶體454來選定待讀取或者寫入的單元，圖10的CEM開關單元440可類似於鐵電或DRAM存儲器來讀取。使得電壓或電流穿過單元，並且通過感測放大器910，使CEM的電阻狀態確定穿過單元所產生的電壓或電荷。顯然如果CEM是導電的，那麼穿過CEM的電壓降將遠遠小於當CEM絕緣時的電壓降。顯然該讀取可以根據讀取電阻、電壓或電流來進行描述。即，參考圖l,如果穿過單元施加約0.3伏的讀取電壓，則將在處於曲線47所表示的狀態中的單元和處於曲線44所表示的狀態中的單元之間存在大的電阻、電壓或電流差。在任何描述中，顯然讀取是固有的、非破壞性的，這是由於讀取電壓遠遠低於V復位和V設定。
如圖15所示的可變電阻-二極體結構和如圖19所示的可變電阻-JFET結構提供用於存儲操作的重要優點。在可變電阻器-二極體結構中，二極體的單向電流流動效應引入I-V滯後的不對稱。在反向偏壓下，二極體僅僅允許小的反向飽和電流(在約nAmp範圍內)流動。電流小並且幾乎所有的電勢穿過二極體而降低，這是防止可變電阻轉換的另 一個特徵。因此，反向偏壓滯後跡線是平坦的。在正向偏壓條件下，在二極體導通電壓下二極體開始電流流動。高於該導通電壓，二極體或多或少表現為短路，因此通常發生可變電阻的轉換。正向偏壓下的滯後曲線中的主要結果是它們為二極體的內建電勢所抵銷。該結構的重要性是我們現在可以在用於寫入存儲器狀態的正向偏壓下正常地開關可變電阻元件。我們也可以施加反向偏壓而不用擔心幹擾存儲器狀態。該反向偏壓條件對實施非破壞性讀取
(NDRO)是有用的。這可通過測量反向偏壓二極體的私^電容來實現。在得到可變電阻-二極體結構的NDRO之前，首先回顧單獨的二極體的電^電壓特性是有幫助的。在反向偏壓條件下，在pn結的界面處存在^
自由載流子的層。將其稱為耗盡層。M層在較大的偏壓下變得較寬，而在較小的偏壓下變得較薄。*層可被認為是平行板電容器，耗盡層的寬度為板之間的間隙。因此，二極體的電容在大的反向偏壓下將較小，而在小的反向偏壓下將較大。通過在靜止反向偏壓上重疊高頻AC信號可測量該電容。現在考慮可變電阻器與二極體串聯。當可變電阻器為導通U氐電阻)狀態時，由於可變電阻僅僅引入小的串聯電阻，所以對於C-V曲線沒有4艮大效果。然而，當可變電阻為斷開(高電阻)狀態時，存在顯著的串聯電阻和電容。這些串聯組件減小了總的測量的^層電容。這樣，由測量的電容可確定可變電阻元件的電阻狀態。由於測量的是電容而不是電壓或電流，所以讀取過程與存儲器的通常的讀取過程顯著不同。然而，應理解如以上討論的包括電阻、電壓或電流的測量的讀取過程是優選的讀取方法。
如圖19所示的CeRAM-JFET的寫入操作類似於CeRAM-二極體的寫入操作。相對於漏極(或源極)線對柵極施加正向偏壓。CeRAM-JFET的柵極堆疊體具有和CeRAM-二極體結構相同的結構和等效電路。和其中柵極氧化物防止任何電流流動的MOSFET不同，可對JFET的柵極施加正向偏壓以4吏得電流流動，用於寫入電阻狀態。
對於讀取操作，由JFET柵極堆疊體產生的耗盡區直接負責調整源極和漏極之間的電導率。隨著柵札良向偏壓增加，^區延伸ii^溝道區並減小源極-漏極電導率。在極限情況下，溝道變得完全"斷開"，因此JFET斷開。在一定意義上，CeRAM-JFET類似於快閃(FLASH)結構。FLASH是使用能夠存儲靜電荷由此改變溝道電導的柵極堆疊體的單個電晶體。CeRAM-JFET也是在作為可編程電壓分配器的柵極堆疊體中使用可變電阻器的單個電晶體。通過使可變電阻器斷開，部分^h極偏壓在可變電阻器上下降，這減小了施加於JFET柵極的偏壓水平。這進而增加了源極-漏極電導率。FLASH和CeRAM-JFET器件之間主要的差異是FLASH柵極上的控制電荷是靜態的，而CeRAM-JFET的電壓分配性能是動態的並且由柵極堆疊體的RC常數所確定。由此通過電壓脈沖的瞬態響應來實現CeRAM-JFET的讀取操作。同時對柵極和源極施加脈衝。這些脈衝需要具有相反的極性以保持對柵極施加反向偏壓。漏極線上測量的電壓產生可變電阻器的存儲狀態。對於可變電阻器導通狀態，整個柵極脈衝在JFET柵極上降低，因此使得JFET溝道被斷開。這導致較低的溝道電導率和較低的漏極線上電壓。對於可變電阻斷開狀態，只有柵極偏壓脈沖的一部分在JFET柵極上降低。所得的源極-漏極電導較高，並且測量到較大的漏極電壓。
利用合適的設計，圖9所示的柵極器件430上具有VRM的MOSFET可用於替代上述JFET-VRM方案。同時，如上所述，MOSFET柵極氧化物435防止DC電流流過VRM437, VRM/MOS柵極堆疊體434的RC特性使得瞬態電流/電壓響應足以在脈衝期間轉換VRM。通it^t VRM和柵極氧化物的厚度和面積進行合適的縮放，可改變MOS電容和VRM電阻以準許轉換VRM材料437的寫入功能。因此，即使沒有直流電流可流過柵極堆疊體，也可實現對VRM的寫入。通過和上述JFET-VRM讀取功能相同的方法，實施MOSFET-VRM電路的讀取。
本領域技術人員可認識到在利用n和/或p摻雜的上述存儲器結構中，n和p摻雜可互換。
圖30是比較圖15的二極體部分的電壓-電流曲線和圖15的具有氧化鎳作為CEM的M/CEM/M-二極體轉換單元330的i殳定和復位功能的圖。二極體曲線在210處，引起復位功能的導通曲線在212處，引起設置功能的斷開曲線在214處。如現有^t術所已知的，當對二極體施加正向偏壓時，器件不導電直至達到閾值然後電流呈指數性升高。釆用在二極體上方形成的CEM器件，由於二極體的作用，使得電流基本上是零直至閾值電壓，然後升高，但由於CEM層的電阻而不是十分快速地升高。該二極體閾值電壓是約1.7伏。由於電阻顯著增大，使得在約2.3伏處電流開始減小並在約2.6伏處基本變為零。然後，在約3.1伏處，電流再次增大，表明CEM材料已轉換回到低電阻狀態。如果電壓降低，那麼電流將遵循導通曲線。M/CEM/M-二極體器件330的特徵是電阻轉換僅在對二極體施加正向偏壓時才發生。反向偏壓阻止轉換。由於該特徵防止交叉連接存儲器中的幹擾，所以這是對現有技術的重要改進。
圖31是比較圖15的具有氧化鎳-碳CEM的M/CEM/M-二極體轉換單元在斷開和導通狀態中的電壓-電流的圖。圖32比較對於導通和斷開狀態和對於只是二極體的電^_電壓曲線，圖33比較對於導通和斷開狀態的 耗散-電壓。由圖31可看出，斷開狀態中的電阻率是llk歐姆，而在導通 狀態中是僅58歐姆。結果，採用指示很小的施加電壓如0.5伏，即可容易 地將導通狀態中的電流與斷開狀態中電流進行區分。因此，存儲窗口非常 大。由圖32可看出，讀取容限超過300皮法。在導通或者低電阻狀態中， 電壓主要是穿過反偏壓二極體而降低。這是私^電容狀態。圖32所示的電 容和圖33所示的耗散類似於在只是二極體中的相同的量。在斷開或者高電 阻狀態中，穿過CEM電阻器電壓部分降低，耗散根據tan(d)=oRC而增 加。由於可利用遠遠低於復位或設定電壓的電壓來讀取開關或存儲器的狀 態，因此除非達到復位或設定電壓，否則系統始終保持相同狀態， M/CEM/M-二極體轉換單元使得能夠製造無幹擾且非破壞性讀取的存儲 器。
圖34是對於圖19的具有氧化鎳作為CEM的M/CEM/M-JFET轉 換單元400的JFET設定和復位功能，比較電壓-電流曲線的圖，並且還將 這些曲線與JEFET的電壓-電流曲線進行了比較。已知的JFET曲線在250 處，引起復位功能的導通曲線在254處，引起設定功能的斷開曲線在256 處。由圖可看出，當對JFET柵;fel/漏極結施加反向偏壓時，不可能進行轉 換。施加正向偏壓時，器件直至達到閾值才導電，然後電流呈指數性升高。 採用在二極體上方形成的CEM器件時，由於二極體的作用，使得電流基 本上是零直至閾值電壓，然後升高，但是由於CEM層的電阻而不會十分 快。對於該二極體，閾值電壓是約0.8伏。由於電阻顯著增加，導致在約 1.4伏處電流開始下降並且在約1.6伏處基本變為零。然後，在約3.1伏處， 電流再次增加，表明CEM材料轉換回到低電阻狀態。如果電壓降低，那 麼電流將遵循導通曲線。M/CEM/M-JFET器件400的特徵是電阻轉換隻 在對JFET施加正向偏壓時才發生。反向偏壓阻止轉換。由於該特徵防止 交叉連接存儲器中的幹擾，所以這是優於現有技術存儲器的重要改進。
圖35是顯示對於施加於圖19的具有氧化4Mt為CEM的轉換單元 400的柵極和源極的電壓脈沖的時間-電壓的圖，圖36是顯示在圖19的轉 換單元400的漏極上測量的響應於如圖34所示施加的電壓Ji^衝的電壓的 圖。在圖34中，柵極電壓是約-1伏曲線274，源極電壓是約6伏曲線272。 由於柵極電壓對M/CEM/M堆疊體404施加反向偏壓，所以沒有發生轉換。 當CEM層導通時，在CEM電阻器上基本上沒有柵極電壓降，因此柵極
42偏壓是所施加的約-1伏偏壓。當CEM層斷開時，穿過CEM層產生顯著 的柵極電壓降，因此柵極具有較小的偏壓電壓。因此，當CEM開關導通 時的柵極電壓大於當CEM開關斷開時的柵極電壓，在導通狀態中，JFET 溝道將4艮小，即更接近於斷開，因此測量的漏極電壓在導通狀態的288處 低於在導通狀態的280處。因此，通過調節JFET跨導，開關CEM元件 404的狀態有效地控制了漏極電壓。漏極電壓之間的差異大於0.5伏，因此 容易測量。因此，提供的M/CEM/M-JFET19進一步確保當對器件的源極 和柵極存儲器施加脈衝時，存儲器讀取將是無幹擾、非破壞性的存儲器讀 取。
圖37是CEM的電阻和串聯互連的寄生電阻相對於設定偏壓和相對 於復位電壓的圖；顯示高寄生電阻將產生不穩定條件。寄生電阻和CEM 電阻作為電壓分配器，在各自上方的電壓降大致正比於電阻。由於寄生電 阻與斷開狀態的電阻相比是可忽略的，所以設定電壓曲線2卯是平坦的。 隨著串聯電阻上升，復位CEM所需要的電壓上升。在點294處，復位電 壓變得大於設定電壓。在該條件下，當達到復位電壓時，CEM將突然變 得絕緣，系統將下降至線2卯，然後系統將要設定或者轉換為導電狀態。 因此，所述材料將在導電和絕緣狀態之間來回振蕩。為了避免這種情況， 應該保持寄生電阻低於約50歐姆。為此，如某些現有技術論文所提出的， 原陣列型存儲器除非再分成較小陣列，否則不能工作。
根據本發明的一個方面，通過液相沉積方法，優選在材料中引入碳 的方法，來沉積電阻關聯電子材料如氧化鎳的薄膜。這些工藝包括 MOCVD、旋塗、浸漬、液源霧化沉積、原子層沉積(ALD)、其它的CSD (化學溶液沉積)方法，或通過沉積金屬然後採用存在於氣氛中的碳施主 化合物將其氧化。在優選的CSD方法中，4吏有機金屬前體沉積並>^應，以 形成期望的材料。辛烷是用於過渡金屬氧化物前體的優選的溶劑。單層膜 顯示出破裂，但是多層膜具有電子器件品質。這些表示"初試"的結果，申 請人的經驗表明採用任意液源沉積工藝，包括MOCVD，和採用沉積金屬 然後將其氧化的工藝，得到極其良好的薄膜是可能的。450。C爐管退火的結 果顯示在Pt上，這些膜是平滑的和微細晶粒化的。我們已經示出在 550 650'C的範圍內退火，可保持良好結果。而且，如在別處更完整討論 的，發現在材料中包含碳配體摻雜是有利的。此外，已經發現在包含配體 材料的氣體中退火是有利的。此外，所述氣體優選還包含配體鍵合於金屬的陰離子。例如，氧化鎳在一氧化碳(CO )或二氧化碳(co2)中的退火，
提供在穩定氧化鎳的金屬-配體-陰離子鍵中的碳配體和氧陰離子。或者，
可'減射CEM材料然後在包含配體的氣體中退火，或可在包含配體的氣體 中進行反應性濺射。例如，鎳可以在CO或C02中進行反應性'減射。
圖38是顯示製造圖3和4的CEM夾層元件的優選方法930的流程 圖。在過程932中，準備襯底。襯底優選是具有二氧化矽塗層的矽晶片。 可烘烤襯底以移除任何汙染物。同時，在931處，準備CEM前體。前體 包含在沉積和加熱時適合於形成期望的CEM或其它可變電阻材料的金屬 部分。例如，如果氧化鎳是期望的可變電阻材料，那麼前體將包*。前 體優選是含碳的液體，優選是有機金屬前體。這可以是從諸如日本東京的 Kojundo Chemical Co.的化學公司購買的市售的前體。或者可僅僅在沉積 之前製備前體。
在934處，沉積底電極。如本領域已知的，該電極可包括粘附層和/ 或勢壘層。優選地，電極是賴。然後，在過程936中沉積前體。這可以是 上述工藝中的任意一種。沉積之後，加熱前體以形成結晶的CEM或者其 它的可變電阻材料。在優選實施方案中，加熱過程包括烘烤過程938和退 火過程942。然而，可使用各種加熱工藝，包括熱板上烘烤、爐管退火、 快速熱處理(RTP)(有時稱為快速熱退火(RTA)),或者可H度結晶的任 何其它的工藝。在過程938中，將晶片上沉積的前體進行烘烤，如在熱板 上烘烤，並且優選在100 300。C的溫度下進行1 10分鐘時間。優選地， 在不同溫度下進行兩次烘烤，更優選在較高的溫度下進行第二烘烤。在940 處，根據需要，重複沉積和烘烤步驟多次以獲得期望的膜厚度。達到期望 厚度之後，在942處，使乾燥的層退火以形成結晶膜。優選地，在450~ 650'C下退火，最優選較低的溫度，並且進行20分鐘~1小時時間。退火 可在氧氣或者在包含期望配體的氣體中實施。在944處，沉積頂電極。其 優選為鉑。
然後優選通過幹蝕刻並最優選通過採用氬的離子研磨來圖案化頂電 極和CEM材料。該蝕刻被認為有助於獲得穩定的材料。然後進行恢復退 火，優選在450 650'C下，優選進行30分鐘~1.5小時，並優選在氧氣中 進行。然後在954處完成集成電路，以在集成電路中包含CEM材料或其 它的可變電阻材料作為有源元件。此處"有源元件"表示響應於電流或電壓 的施加而改變的元件，即，與鈍化絕緣體相反。實施例1
在具有二氧化矽塗層的晶片上沉積2000A (埃)的鉑層。然後通過 在3000rpm (轉/分)下旋塗鉑層來沉積辛烷溶液中的0.2摩爾的氧化鎳前 體。氧化鎳前體得自日本東京的Kojundo Chemical Company。在150。C下 烘烤前體1分鐘，然後在260。C下烘烤4分鐘，以製備約IOO人的幹層。重 復旋塗沉積和焙烤工藝六次，得到600A的總厚度。然後，在氧氣氛中， 在450。C的爐管中實施結晶退火40分鐘，以製備600A的根據本發明的 CEM氧化鎳層。電子顯微鏡表明所述材料中存在顯著量的碳，其中碳來 自於辛烷前體。沉積2000A的鉑的頂電極。然後，通過幹蝕刻優選離子研 磨來圖案化頂電極和CEM層，向下直至底電極鉑層。最後，在450'C的 爐管中在氧氣氛中實施恢復退火約一個小時，以制名—目對於以上的圖9-12 所討論的膜。
實施例II
除了在前體中加入5%的氨以外，以與以上實施例1相同的方法來 實施本實施例。所製備的膜產生類似的結果。
本發明包括用於CEM的退火工藝。所述CEM可在包含用於形成使 CEM的電子性能穩定化的配體的至少一種化學元素的氣體中進行退火。 優選地，CEM是過渡金屬，化學元素包括碳。優選地，氣體包括選自CO 和C02的氣體。優選地，CEM^j緣。
本發明還提供製造CEM的'濺射方法。所述材料可進行'減射然後如 上所述進行退火。或者可採用CEM在包含用於形成4吏CEM的電子性能 穩定化的配體的至少 一種化學元素的氣體中進行反應性濺射。優選地， CEM是過渡金屬，化學元素包括碳。優選地，氣體包括選自CO和C02 的氣體。優選地，CEM是氧化鎳。
圖39是對於現有技術濺射的NiO (沒有碳)的log 1/Tau-1/T(l/K) 阿累尼烏斯(Arrhenius)曲線，說明從高電阻狀態至低電阻狀態的轉換是 由於電子從濺射的NiO中的氧空位去俘獲所引起的。為產生該阿累尼烏斯 曲線，對於通過'減射製得並不包含任何碳配體的NiO膜，在提出的可變電 阻存儲器的工作範圍內的大量溫度(低於70'C )下，測量材料在設定之後 恢復到絕緣狀態的弛豫時間Tau。由現有技術已知，阿累尼烏斯曲線960 的斜率與導致弛豫的機理的活化能成正比。曲線960的斜率產生約0.47eV的活化能。這基本上是用於在NiO中使電子從氧空位中去俘獲的活化能。 參見"Surface Metallic Nature Caused By an in國Gap state of Reduced NiO:a Photoemission Study", N. Nakajima et al.， Journal of Electron Spectroscopy and Related Phenomena, 144 147 (2005 ) pp. 873-875。因此， 現有技術MO器件的可變電阻現象由電子在氧空位中的俘獲和去俘獲所 支配。
圖40顯示對於根據本發明的CEM薄膜和現有技術薄膜的導通和斷 開狀態的開爾文溫度-電阻歐姆數的圖，現有技術薄膜在斷開狀態中結晶並 需要在顯示出可變電阻之前形成。如該圖所示，對於CEM材料而言，在 這種情況下為NiO(Cx)，在整個400°K的溫度範圍內導通和斷開狀態改變 4艮小。在較高的溫度下，兩個曲線稍有上升。對於導通和斷開狀態，上升 U本均一的，所以電阻窗口保持基本相同。顯然，釆用CEM材料製得 的存儲器在存儲器應該穩定的任何溫度範圍內都將是穩定的。然而，對於 現有技術的無碳NiO膜，斷開狀態隨著溫度線性地改變，而導通狀態U 本平坦的。電阻窗口改變超過500%。只要超過存儲器必須工作的合理範 圍，從約250 ~約350。K，存儲窗口改變約100%以上。該現有技術材料顯 然不能用於存儲器。
圖41是對於根據本發明的CEM薄膜的導通和斷開的狀態的讀取周 期數-電阻歐姆數的圖。在25'C和85。C下進行測量。讀取疲勞測量電阻歐 姆數-讀取周期數，其中讀取周期包括跨電阻元件施加1伏的讀取電壓足夠 長時間，以與參比電壓達到平衡，1C^除去電壓足夠長時間，以在零電壓 處達到平衡。對於導通狀態和斷開狀態，在85'C和25。C下進行讀取疲勞的 測量。導通狀態測量101個周期，由於時間限制，斷開狀態但 f5l測量108 個周期。兩個曲線均是平坦的，即，對於25。C的測量顯示測量的電阻值基 本上無變化，對於85'C的測量顯示約2%的較小的變化。該圖表明CEM 材料有很小的疲勞或者沒有疲勞。因此，由CEM材料製成的存儲器在任 何可能的讀取周期內都將^1穩定的。由於時間限制，尚未測量寫入疲勞， 儘管所有的指示是其還將基本上是零。
本發明的特徵在於在根據本發明的CEM中消除了氧空位的影響。 原樣沉積的CEM為低電阻狀態或者導通狀態的事實表明該空位配位鈍化 效應。空位配位i^是圍繞離子或電子的區域，其中空位可影響該離子或電 子。如圖39所示，該空位配位球內的空位俘獲電子，該電子l^進行熱去
46俘獲。這使得高電阻狀態不穩定。這是現有技術可變電阻材料不穩定性的
主要原因。在根據本發明的材料中，通過根據本發明的CeRAM材料的配 體結構，氧空位的影響得到消除。如圖IO、 11和40所示，才艮據本發明的 CEM的電阻狀態是熱穩定的。這ii^明空位配位鈍化。
本文中描述的特定的系統、存儲器設計和方法意圖是說明本發明的 功能性和通用性，但是本發明不應被解釋為限於那些特定的實施方案。顯 然本領域寺支術人員可對所描述的具體實施方案作出大量的應用和改變，或 者等同結構和工藝可替代所描述的結構和過程。例如，存儲器顯示具有電 子相變元件，並且其相關的電晶體以列進行布置。所i^目變元件也可僅僅 以行進行布置。因此，本文中，所述布置稱為行/列布置。此外，雖然在有 些情況下，已經指定了優選類型的半導體晶片，但是應理解在描述的任意 器件中，可使用任意半導體。此外，在許多情況下，半導體的具體類型已 經指定，例如n-型、p-型、n+、 p+等，本領域技術人員將會認識到可使用 其它的類型。例如，如果用p-型替換n-型和用n-型替換p-型，那麼多數 器件工作基本上相同。作為另一個實施例，雖然已經給出鉑電極作為實施 例，但是本領域技術人員可認識到這樣的電極優選形成具有薄的鈦粘附 層，而且可應用全部的鉑/鈥電極上的氧化物結構的文獻和涉及柏、鈦、鵠 及其它材料的頂電極文獻。在任何位置提到半導體時，本領域技術人員可 認識到砷化鎵、鍺、鍺/^A其它半導體技術可進行替代。如上所述，本文 中使用的術語"金屬，，或者"M"表示任何適合的導體，包括金屬如鉑和鴿， 或者多晶矽或者本領域中已知的其它常規的導體。由於在上述系統和方法 中可做出特定改變而不脫離本發明的範圍，所以意圖是使包含於上述說明 中的或者顯示於附圖中的所有主題可被認為是說明性的而不是限制性的。
權利要求
1.一種電阻轉換集成電路存儲器，包括包含關聯電子材料(CEM)的電阻轉換存儲單元；寫入電路，用於使所述電阻轉換存儲單元根據輸入所述存儲器中的信息而成為第一電阻狀態或第二電阻狀態，其中所述CEM的電阻在所述第二電阻狀態中比在所述第一電阻狀態中更高；和讀取電路，用於感測所述存儲單元的狀態和提供對應於所述存儲單元的感測狀態的電信號。
2. 根據權利要求l所述的電阻轉換存儲器，其中所述存儲器能夠被讀取 108次，同時具有小於50%的疲勞。
3. 根據權利要求1所述的電阻轉換存儲器，其中所述存儲器具有在 -50'C ~ 75。C的溫度範圍內變化小於50%的存儲窗口 。
4. 根據權利要求l所述的電阻轉換存儲器，其中由於在所述CEM的大 部分體積中的Mott-轉變導致所述CEM轉換電阻狀態。
5. 根據權利要求l所述的電阻轉換存儲器，其中所述CEM包括選自以 下的材料鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、 銀、錫、鈦、釩、鋅、及其組合。
6. 根據權利要求1所述的電阻轉換存儲器，其中所述CEM是實質上均 勻的。
7. —種形成電阻轉換存儲器的方法，所述方法包括 提供襯底；通過直接將過渡金屬氧化物結晶成為導電狀態而非採用電成型工藝從 而在所述襯底上形成所述過渡金屬氧化物；和完成所述存儲器，以在所述存儲器中的有源元件中包含所述過渡金屬 氧化物。
8. —種對電阻轉換薄膜存儲元件進行寫入的方法，所述方法包括對所 述薄膜施加電場或電壓，以引起在所述材料的大部分體積中的能帶中的電 子密度nc增加到或者大於由(nc)^a^.26所給定的值,其中"a，，是玻爾半徑。
9. 一種製造非易失性集成電遊^存儲器的方法，所述方法包括沉積關聯電子材料(CEM);和完成所述存儲器，以在所述存儲器的有源元件中包含所述CEM。
10. —種對非易失性的電阻轉換薄膜存儲元件進行寫入的方法，所述方法包括， ， 提供包含關聯電子材料(CEM)薄膜的存儲^元；對所述薄膜施加電場或電壓，以引起在所述材料的大部分體積中的能 帶中的電子密度iie增加到或者大於由(ne)1 4.26所給定的值，其中"a"是 玻爾半徑。
11. 一種電阻轉換集成電路存儲器，包括包含電阻轉換材料的電阻轉換存儲單元，所述電阻轉換材料包括含有 外來配體的過渡金屬化合物；寫入電路，用於使所述電阻轉換存儲單元根據輸入所述存儲器中的信 息而成為第一電阻狀態或第二電阻狀態，其中所述電阻轉換材料的電阻在 所述第二電阻狀態中比在所述第一電阻狀態中更高；和讀取電路，用於感測所述存儲單元的狀態和提供對應於所述存儲單元 的感測狀態的電信號。
12. 根據權利要求ll所述的電阻轉換存儲器，其中所述過渡金屬化合物是 過渡金屬氧化物。
13. 根據權利要求ll所述的電阻轉換存儲器，其中所述外來配體包括碳。
14. 根據權利要求ll所述的電阻轉換存儲器，其中所述電阻轉換材料包括 選自以下的材料鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、 錸、釕、銀、錫、鈦、釩、鋅及其組合。
15. 根據權利要求ll所述的電阻轉換存儲器，其中所述外來配體包括氨。
16. —種製造非易失性的電阻轉換集成電路存儲器的方法，所述方法包括 提供集成電路襯底；在所述襯底上形成電阻轉換材料，所述電阻轉換材料包含過渡金屬氧 化物和外來配體，所述外來配體能夠使得圍繞所述過渡金屬的每個原子的 至少配位區域內的所述過渡金屬氧化物中的氧空位鈍化；和完成所述集成電路，以在所述集成電路中的有源元件中包含所述電阻轉換材料。
17. 根據權利要求16所述的方法，其中所述外來配體選自碳和氨。
18. —種製造非易失性的電阻轉換集成電路存儲器的方法，所述方法包括: 提供集成電5Mt底；，在所述襯底上形成電阻轉換材料，所述電阻轉換材料包含能夠在導電 狀態和絕緣狀態之間轉換的過渡金屬化合物；使所述過渡金屬化合物中的空位穩定化；和完成所述集成電路，以在所述集成電路中的有源元件中包含所述電阻 轉換材料。
19. 根據權利要求18所述的方法，其中所述過渡金屬選自鋁、鎘、鉻、鈷、 銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、錫、鈦、釩、鋅、及其 組合。
20. 根據權利要求18所述的方法，其中所述穩定化包括利用外來配體，所 述外來配體選自碳、碳化合物和氨。
21. —種用於製造能夠在導電狀態和絕緣狀態之間轉換的電阻轉換材料的 前體，所述前體包括過渡金屬和配體，所述配體能夠穩定所述絕緣狀態， 使得所述材料在-50。C ~ 75。C的溫度範圍內具有變化小於50%的存儲窗口 。
22. 根據權利要求21所述的前體，其中所述過渡金屬選自鋁、鎘、鉻、鈷、 銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、錫、鈦、釩、鋅、及其 組合。
23. 根據權利要求21所述的前體，其中所述配體選自碳、碳化合物和氨。
24. —種電阻轉換集成電路存儲器，包括包含電阻轉換材料的電阻轉換存儲單元，所述電阻轉換材料包括過渡 金屬和碳；寫入電路，用於使所述電阻轉換存儲單元根據輸入所述存儲器中的信 息而成為第 一電阻狀態或第二電阻狀態，其中所述電阻轉換材料的電阻在 所述第二電阻狀態中比在所述第一電阻狀態中更高；和讀取電路，用於感測所述存儲單元的狀態和提供對應於所述存儲單元 的感測狀態的電信號。
25. 根據權利要求24所述的電阻轉換存儲器，其中所述電阻轉換材料包括 含碳的過渡金屬化合物。
26. —種製造電阻轉換集成電路存儲器的方法，所述方法包括提供襯底和有機金屬前體，所述有機金屬前體包含適合於形成期望的 奇變電阻材料(VRM)的金屬部分； '將所述前體施加至所述襯底以形成所述前體的薄膜；加熱所述襯底上的所述前體以形成所述VRM;和完成所述集成電路，以在所述集成電路中包含所述VRM作為有源元件。
27. 根據權利要求26所述的方法，其中所述前體包括辛烷。
28. 根據權利要求26所述的方法，其中所述施加包括選自以下的工藝旋 塗、浸漬、液源霧化沉積、化學氣相沉積和原子層沉積。
29. 根據權利要求26所述的方法，其中所述加熱包括在氧中退火。
30. 根據權利要求26所述的方法，其中所述金屬部分包括鎳。
31. 根據權利要求26所述的方法，還包括利用蝕刻來圖案化所述電阻轉換 材料。
32. 根據權利要求31所述的方法，其中所述蝕刻包括離子研磨。
33. —種製造可變電阻材料的方法，所述方法包括提供有機金屬前體，所述有機金屬前體包含適合於形成期望的可變電 阻材料(VRM)的金屬部分；將所述前體施加至襯底以形成所述前體的薄膜；和加熱所述襯底上的所述前體以形成所述VRM。
34. 根據權利要求33所述的方法，其中所述前體包括辛垸。
35. 根據權利要求33所述的方法，其中所述施加包括選自以下的工藝旋 塗、浸漬、液源霧化沉積、化學氣相沉積和原子層沉積。
36. —種用於製造可變電阻材料(VRM)的前體，所述前體包括有機金屬 溶劑和一種或多種金屬。
37. 根據權利要求36所述的前體，其中所述有機金屬溶劑包括辛烷。
38. 根據權利要求36所述的前體，其中所述金屬包括過渡金屬。
39. 根據權利要求21所述的前體，其中所述過渡金屬包括鎳。
40. —種具有存儲單元的集成電路存儲器，所述存儲單元包括具有第 一有源區域、第二有源區域和在所述有源區域之間的溝道的半 導體；和在所述溝道正上方的可變電阻材料(VRM)層。
41. 根據權利要求40所述的集成電路存儲器，其中所述可變電阻材料包括 關聯電子材料(CEM)。
42. 根據權利要求40所述的集成電路存儲器，其中所述存儲單元還包含在 所述VRM和所述溝道之間的第一導電層。
43. 根據權利要求42所述的集成電路，其中所述第一導電層包括多個導電 層。
44. 根據權利要求40所述的集成電路，其中所述存儲單元還包含在所述 VRM和所述溝道之間的絕緣材料層。
45. 根據權利要求40所述的集成電路，其中所述存儲單元包括場效應晶體 管(FET)。
46. 根據權利要求45所述的集成電路,其中所述存儲單元包括JFET結構。
47. 根據權利要求45所述的集成電路，其中所述存儲單元包括MESFET 結構。
48. 根據權利要求45所述的集成電路，其中所述存儲單元包括MOSFET 結構。
49. 一種電阻轉換存儲器，包括以行和列布置的多個存儲單元，每個所述存儲單元是電阻轉換存儲單 元，所述電阻轉換存儲單元包含電阻轉換材料，並且每個所述存儲單元包體；寫入電路，用於使選定的所述電阻轉換存儲單元根據輸入所述存儲器 中的信息而成為第 一存儲單元電阻狀態或第二存儲單元電阻狀態，其中所 述材料的電阻在所述第二電阻狀態中比在所述第 一電阻狀態中更高；和讀取電路，用於感測所述存儲單元的狀態和提供對應於所述存儲單元 的感測狀態的電信號。
50. 根據權利要求49所述的存儲器，其中每個所述單元均包括場效應晶體 管(FET)。
51. 根據權利要求49所述的存儲無，其中每個所述單元均包括JFET。
52. —種操作集成電路存儲器的方法，所述方法包括提供包含半導體的存儲單元，所述半導體具有第一有源區域、第二有 源區域和在所述有源區域之間的溝道；和利用可變電阻材料來控制所述溝道的電導。
53. 根據權利要求52所述的方法，其中所述控制包括利用所述可變電阻 材料來控制穿過所述溝道的電壓或所述溝道中的電流。
54. 根據權利要求52所述的方法，還包括讀取穿過所述溝道的電壓、所 述溝道中的電流或所述溝道中的電阻。
55. —種讀取非易失性的可變電阻存儲單元的方法，所述方法包括 測量所述存儲單元的電容；和利用所述測得的電容來確定所述存儲單元的邏輯狀態。
56. 根據權利要求20所述的方法，其中所述存儲單元包括與所述VRM串 聯的二極體，並且所述測量包括測量與所述VRM串聯的所述二極體的電 容。
57. —種製造非易失性集成電路存儲器的方法，所述方法包括 在半導體中的溝道的正上方的所述半導體上沉積可變電阻材料(VRM);和完成所述存儲器，以在所述存儲器中的有源元件中包含所述VRM。
58. 根據權利要求57所述的方法，其中所述沉積包括形成導體/VRM/導體 堆疊體。
59. 根據權利要求57所述的方法，其中所述形成包括在JFET溝道上形成 所述堆疊體。
60. 根據權利要求57所述的方法，其中所述沉積包括沉積關聯電子材料 (CEM )。
全文摘要
一種非易失性電阻轉換存儲器，包含由於電子之間的關聯性，尤其是經由Mott轉變，而導致在絕緣和導電狀態之間變化的材料。所述材料結晶成為導電狀態並且不需要進行電成型。
文檔編號H01L27/10GK101681911SQ200780041664
公開日2010年3月24日 申請日期2007年11月8日 優先權日2006年11月8日
發明者卡洛斯·A·帕斯德阿勞若, 約蘭塔·切林斯卡, 馬修·D·布魯貝克 申請人:思美公司