可調節電晶體器件的製作方法

2023-10-30 23:54:31 2

可調節電晶體器件的製作方法
【專利摘要】一種電晶體器件，包括：至少一個第一類型的電晶體單元，包括漂移區域、源極區域、布置在源極區域和漂移區域之間的本體區域、漏極區域、與本體區域相鄰並且通過柵極電介質與本體區域介電絕緣的柵極電極、以及與所述漂移區域相鄰並且通過場電極電介質與漂移區域介電絕緣的場電極。柵極端子耦合到柵極電極，源極端子耦合到源極區域，並且控制端子被配置成接收控制信號。可變電阻器連接在場電極與柵極端子或源極端子之間。可變電阻器包括被配置成通過在控制端子處接收的控制信號進行調節的可變電阻。
【專利說明】可調節電晶體器件

【技術領域】
[0001]本發明的實施例涉及電晶體器件，特別是可調節電晶體器件。

【背景技術】
[0002]MOSFET (金屬氧化物半導體場效應電晶體)特別是功率MOSFET被廣泛用作用於切換電氣負載的電子開關或者用作所有種類的開關轉換器中的電子開關。功率MOSFET典型地包括均具有第一導電類型的漏極區域、與漏極區域鄰接的漂移區域和源極區域，以及布置在漂移區域和源極區域之間的第二導電類型的本體區域。柵極電極用於控制源極區域與漂移區域之間的本體區域中的導電溝道。源極區域電連接到源極電極，源極電極也連接到本體區域，漏極區域電連接到漏極電極。通過向柵極端子施加適當的驅動電位可以使MOSFET導通和截止。
[0003]在特定類型的MOSFET中，場電極布置在漂移區域中並且通過介電層與漂移區域介電絕緣。場電極通常耦合到源極電極。藉助於場電極，漂移區域可以比常規MOSFET中更高摻雜，從而導致在給定電壓阻擋能力下的減小的導通電阻。減小的導通電阻導致電晶體器件的減少的歐姆損耗。
[0004]然而，場電極增加電晶體器件的輸出電容，這增加了在電晶體器件的操作中可能出現的電容損耗。
[0005]因此需要提供具有可以在電容損耗和歐姆損耗方面得以優化的場電極的電晶體器件。


【發明內容】

[0006]第一實施例涉及一種電晶體器件，包括:至少一個第一類型的電晶體單元，包括漂移區域、源極區域、布置在源極區域和漂移區域之間的本體區域、漏極區域、與本體區域相鄰並且通過柵極電介質與本體區域介電絕緣的柵極電極、以及與所述漂移區域相鄰並且通過場電極電介質與漂移區域介電絕緣的場電極。柵極端子耦合到至少一個第一類型的電晶體單元的柵極電極，源極端子耦合到至少一個第一類型的電晶體單元的源極區域，並且控制端子被配置成接收控制信號。此外，可變電阻器連接在至少一個第一類型的電晶體單元的場電極與柵極端子和源極端子之一之間。可變電阻器包括被配置成通過在控制端子處接收的控制信號進行調節的可變電阻。
[0007]第二實施例涉及一種電晶體器件，包括:至少一個第一類型的電晶體單元，包括漂移區域、源極區域、布置在源極區域和漂移區域之間的本體區域、漏極區域、與本體區域相鄰並且通過柵極電介質與本體區域介電絕緣的柵極電極、以及與所述漂移區域相鄰的耗盡控制區域。柵極端子耦合到至少一個第一類型的電晶體單元的柵極電極，源極端子耦合到至少一個第一類型的電晶體單元的源極區域，並且控制端子被配置成接收控制信號。此外，可變電阻器連接在至少一個第一類型的電晶體單元的場電極與柵極端子和源極端子之一之間。可變電阻器包括被配置成通過在控制端子處接收的控制信號進行調節的可變電阻。此外，第一可控開關連接在至少一個第一類型的電晶體單元的柵極電極和柵極端子之間並且被配置成根據控制信號進行驅動。

【專利附圖】

【附圖說明】
[0008]現在將參照【專利附圖】

【附圖說明】示例。附圖用於圖示基本原理，所以僅圖示了對於理解基本原理所需的方面。附圖並不是按照比例繪製的。在附圖中，相同的參考標號標示類似的特徵。
[0009]圖1圖示了包括至少一個電晶體單元和可變電阻器的電晶體器件的第一實施例。
[0010]圖2示出了圖示電晶體器件的操作原理的圖1的細節。
[0011]圖3示出了圖示圖3的電晶體器件的操作原理的時序圖。
[0012]圖4圖示了包括至少一個電晶體單元和可變電阻器的電晶體器件的第二實施例。
[0013]圖5圖示了包括至少一個電晶體單元和可變電阻器的電晶體器件的第三實施例。
[0014]圖6圖示了電晶體器件的一個實施例，電晶體器件包括至少一個電晶體單元和實現為耗盡型MOSFET的可變電阻器。
[0015]圖7圖示了圖6的電晶體器件的等效電路圖。
[0016]圖8圖示了電晶體器件的一個實施例，電晶體器件包括多個垂直電晶體單元和實現為橫向耗盡型MOSFET的可變電阻器。
[0017]圖9詳細地示出了圖8的電晶體單元的一個實施例。
[0018]圖10示出了圖9的電晶體器件的改型。
[0019]圖11圖示了電晶體器件的一個實施例，電晶體器件包括至少一個電晶體單元、可變電阻器和與可變電阻器串聯連接的開關。
[0020]圖12圖示了電晶體器件的一個實施例，電晶體器件包括多個垂直電晶體單元、實現為橫向耗盡型MOSFET的可變電阻器和實現為橫向耗盡型MOSFET的開關。
[0021]圖13圖示了圖12的電晶體器件的等效電路圖。
[0022]圖14示出了圖12的電晶體器件的改型。
[0023]圖15示出了圖14的橫向耗盡型MOSFET的垂直截面圖。
[0024]圖16圖示了根據另一實施例的電晶體器件的等效電路圖。
[0025]圖17圖示了圖16的電晶體器件的一種可能的實現。
[0026]圖18圖示了根據另一實施例的電晶體器件的等效電路圖。
[0027]圖19圖示了圖18的電晶體器件的一種可能的實現。
[0028]圖20圖示了包括多個電晶體單元組的電晶體器件的等效電路圖。
[0029]圖21圖示了圖20的電晶體器件的操作原理。
[0030]圖22圖示了作為圖20的電晶體器件的改型的電晶體器件的等效電路圖。
[0031]圖23圖示了電晶體器件，電晶體器件包括多個垂直電晶體單元和可變電阻器，每個垂直電晶體單元包括補償區域，可變電阻器被實現為橫向耗盡型MOSFET。
[0032]圖24示出了圖23的電晶體器件的等效電路圖。
[0033]圖25示出了圖24的電晶體器件的改型的等效電路圖。
[0034]圖26圖示了圖25的電晶體器件的第一種可能的實現。
[0035]圖27圖示了圖25的電晶體器件的第二種可能的實現。
[0036]圖28圖示了圖25的電晶體器件的第三種可能的實現。
[0037]圖29圖示了包括電晶體器件和驅動電路的電子電路的第一實施例。
[0038]圖30圖示了包括電晶體器件和驅動電路的電子電路的第一實施例。

【具體實施方式】
[0039]在下面的詳細描述中，參照附圖。附圖形成描述的一部分並通過圖示的方式示出其中可以實施本發明的特定實施例。將理解到的是，除非另外特別指出，否則這裡描述的各種實施例的特徵可以彼此組合。
[0040]圖1示意性地圖示了電晶體器件(具體而言是MOSFET器件)的第一實施例。電晶體器件包括至少一個電晶體單元10，其中在半導體本體100中包括漂移區域11、源極區域
12、位於漂移區域11和源極區域12之間的本體區域13以及與漂移區域11相鄰的漏極區域14。漏極區域14可以與漂移區域11鄰近(如圖示)。根據另一實施例，場停止區域15(圖1中虛線所示)布置在漂移區域11和漏極區域14之間，場停止區域15具有與漂移區域11相同的摻雜類型，但比漂移區域11更高摻雜。此外，電晶體單元10包括柵極電極21，柵極電極21與本體區域13相鄰並且通過柵極電介質22與本體區域13介電絕緣。在常規方式中，柵極電極21用於控制源極區域12和漂移區域11之間的本體區域13中的導電溝道。此外，電晶體單元10包括場電極31，場電極31與漂移區域11相鄰並且通過場電極電介質32與漂移區域11介電絕緣。下面在這裡更詳細地說明場電極的功能。
[0041]參照圖1，源極區域12和本體區域13都電連接到源極端子S，漏極區域14電連接到漏極端子D，並且柵極電極21電連接柵極端子G。圖1僅示意性地圖示了這些電連接。根據一個實施例，電晶體器件包括多個電晶體單元10。通過使各個電晶體單元的源極區域12和本體區域13連接到源極端子S並且通過使各個電晶體單元的柵極電極21連接到柵極端子G，將這些電晶體單元並聯連接。此外，如圖所示，各個電晶體單元10可以共享漂移區域11和漏極區域14。此外，兩個或更多電晶體單元可以共享一個柵極電極21或一個場電極31，並且兩個或更多電晶體單元可以共享一個源極區域12和一個本體區域13。在圖1的實施例中，用實線圖示了兩個電晶體單元10。在本實施例中，兩個電晶體單元共享柵極電極21和場電極31，並且共同具有漂移區域11和漏極區域14 (然而，圖1所示電晶體單元10也可以稱為半單元，並且圖1中用實線所示的器件拓撲可以被視為一個電晶體單元)。
[0042]圖1示出了半導體本體100的垂直截面圖，其中實現了至少一個電晶體單元10的器件區域，即源極區域12、本體區域13、漂移區域11和漏極區域14。在本實施例中，電晶體器件為垂直電晶體器件。即，源極區域12和漏極區域14位於半導體本體100的相反表面101、102附近。在本實施例中，源極區域12位於半導體本體100的第一表面101附近，而漏極區域14位於半導體本體100的相反第二表面102附近。然而，將電晶體器件實現為垂直電晶體器件僅為示例，其中源極區域12和漏極區域14在半導體本體100的垂直方向上是遠離的。這裡公開的基本原理也適用於橫向電晶體器件。「橫向電晶體器件」為其中源極區域和漏極區域在半導體本體的橫向(水平)方向上遠離的電晶體器件。
[0043]半導體本體100可以包括常規半導體材料，諸如矽(Si)、碳化矽(SiC)、砷化鎵(GaAs)等。
[0044]圖1的電晶體器件可以實現為η型電晶體器件(η型MOSFET)或實現為p型電晶體器件(P型MOSFET)。在η型電晶體器件中，源極區域12、漂移區域11和漏極區域14是η摻雜的，並且本體區域13是P摻雜的。在P型電晶體器件中，各個器件區域的摻雜類型與η型電晶體器件的摻雜類型是互補的。即，源極區域12、漂移區域11和漏極區域14是P摻雜的，本體區域13是η摻雜的。此外，電晶體器件可以實現為增強型(通常截止)電晶體器件或實現為耗盡型(通常導通)電晶體器件。在增強型電晶體器件中，摻雜類型與源極區域12和漂移區域11的摻雜類型相反的本體區域13與柵極電介質22相鄰，從而電晶體器件僅當柵極電極21在源極區域12和漂移區域11之間的本體區域13中產生反型溝道時處於導通狀態。在耗盡型電晶體器件3中，沿著源極區域12和漂移區域11之間的柵極電介質22，存在與源極12和漂移區域11相同摻雜類型的溝道區域16 (圖1中虛線所示)。在本實施例中，當柵極電極21在溝道區域16中產生耗盡區域時電晶體器件被阻隔(關斷)。
[0045]出於說明的目的，特別是為了說明圖1的電晶體器件的操作原理，假設電晶體器件為η型增強型電晶體器件(MOSFET)。然而，操作原理也適用於P型MOSFET或耗盡型M0SFET3。在P型MOSFET的情況下，下面說明的電壓的極性不得不反轉。出於說明的目的，進一步假設電晶體器件的漏極-源極路徑與負載Z串聯連接，並且假設與負載Z和電晶體器件的串聯電路連接在正向供給電位V+和負向供給電位或參考電位(諸如接地)的端子之間。首先，描述電晶體器件的基本操作原理，其中假設可變電阻器具有零電阻。
[0046]當漏極端子D和源極端子S (漏極-源極電壓)之間的電壓為正時並且當在柵極端子G和源極端子S之間施加驅動電壓(柵極-源極電壓)時，電晶體器件處於導通狀態(導通)，驅動電壓在源極區域12和漂移區域11之間的本體區域13中產生反型溝道。在η型電晶體器件中，使電晶體器件導通的柵極-源極電壓Ves是比閾值電壓Vth更高的正向電壓。閾值電壓Vth例如在0.5V和5V之間。在導通狀態下，電流從源極區域12流動通過本體區域13、漂移區域11和漏極區域14中的溝道而到達漏極端子D。
[0047]當本體區域13中的導通溝道被阻斷時電晶體器件截止。例如當電晶體器件的閾值電壓為正向電壓時，通過將柵極-源極電壓Ves設置為零，換言之通過向柵極端子G施加源極電位，可以使電晶體器件截止。當本體區域13中的導通溝道阻斷時，並且當在漏極端子D和源極端子S之間仍然存在正電壓時，使漂移區域11和本體區域13之間的ρη結17反向偏置，從而空間電荷區域(耗盡區域)在Pn結17處開始的漂移區域11中擴展。隨著耗盡區域在漂移區域11中擴展，漏極-源極電壓Vds的電壓電平增加。耗盡區域的寬度，作為耗盡區域的在與ρη結17垂直的方向上的尺寸，依賴於使ρη結17反向偏置的漏極_源極電壓Vds，其中耗盡區域的寬度隨著漏極-源極電壓Vds的增加而增加。
[0048]在耗盡區域內，在漂移區域11中存在離子化摻雜劑原子。這些離子化摻雜劑原子當漂移區域11為η摻雜時具有正電荷(並且當漂移區域11為P摻雜時具有負電荷)。漂移區域11中的正電荷對應的負電荷位於ρη結17的另一側上的本體區域13中。一般而言，當漂移區域11中的離子化摻雜原子和對應的本體區域13中的相反電荷產生的電場達到臨界電場時，達到電晶體器件的電壓阻擋能力。臨界電場是半導體本體100的半導體材料的材料參數。在Pn結17處達到臨界電場時的反向偏置電壓依賴於漂移區域11的摻雜濃度，並且因此依賴於當向ρη結17施加反向偏置電壓時可以離子化的摻雜劑原子的數目。
[0049]在圖1的電晶體器件中，漂移區域11中的離子化摻雜原子不僅在本體區域13中找到對應的相反電荷，而且在場電極31中找到對應的相反電荷。場電極31具有與源極電位對應的電位，電位比圍繞電晶體器件的截止狀態的場電極31的漂移區域11的電位更負。因而，在η型電晶體器件中，在截止狀態中，場電極31相對於周圍的漂移區域11被負向充電。S卩，電子沿著場電極電介質32在場電極31中積累，其中這些電子提供漂移區域11中的離子化(正向充電)摻雜劑原子的相反電荷。這在圖2中進行示意性地圖示。
[0050]藉助於向漂移區域11中的離子化摻雜劑原子提供相反電荷的場電極31，圖1的電晶體器件的漂移區域11可以比不包括場電極的常規電晶體器件的漂移區域更高摻雜，而不降低電晶體器件的電壓阻擋能力。因而，在給定電壓阻擋能力下，具有場電極31的電晶體器件具有較低的導通電阻(RDS，m)。源極區域12和漏極區域14的摻雜濃度例如在lE19cm_3和lE21cm_3之間，本體區域13的摻雜濃度例如在lE16cm_3和lE18cm_3之間，並且漂移區域11的摻雜濃度例如在lE14cm_3和lE17cm_3之間。
[0051]場電極31、場電極電介質32和與場電極電介質32相鄰的漂移區域11的那些區域形成耗盡型M0SFET3，耗盡型M0SFET3包括作為柵極電極的場電極31、作為柵極電介質的場電極電介質32以及作為源極、體和漏極區域的漂移區域11。耗盡型MOSFET的電路符號在圖1中示出。在η型電晶體器件中，耗盡型M0SFET3為η型耗盡型M0SFET3。當場電極31的電位相對於漂移區域11的電位為負時該耗盡型M0SFET3開始關斷。這在ρη結17反向偏置並且漂移區域11的電位增加時發生。
[0052]圖3示出了柵極-源極Ves和漏極-源極電壓Vds的示例性時序圖，以便圖示圖1的電晶體器件的操作原理。圖3示出了一個切換周期，其中電晶體器件在導通時段Tw期間導通，並且在導通時段Ton之後截止。在導通時段Ton期間，漏極電壓Vds與跨負載Z的電壓相比較低並且依賴於導通電阻RDS，m和通過負載的電流。典型地，在具有100V和600V之間的電壓阻擋能力的電晶體器件中，漏極-源極電壓Vds在導通狀態下最多為幾伏。當電晶體器件截止時，漏極-源極電壓增加，直到幾乎整個供給電壓(在本實施例中為V+)跨電晶體器件下降。漏極-源極電壓在柵極-源極電壓Ves下降到閾值電壓Vth以下之後增加的速率可以通過調節可變電阻器的電阻來進行調節。
[0053]出於說明的目的，假設可變電阻器4可以至少具有兩個不同電阻水平，具體為低水平Rl和高水平R4h。在下面更進一步地說明調節可變電阻器的該電阻水平的方式。進一步假設當電晶體器件截止時可變電阻器4具有低電阻水平。低水平使得場電極31被(負向)充電，從而場電極31在電晶體器件處於截止狀態時對電荷載流子的補償作出貢獻。為了說明的目的，進一步假設當電晶體器件截止時電阻水平變為高水平並且當在電晶體器件再次導通時停留在高水平上。導通時的高電阻水平使場電極31的放電緩慢下來，從而與其中可變電阻器4在導通時具有低電阻水平的情形相比，電晶體器件從截止狀態切換到導通狀態更慢。換言之，可變電阻器4的較高電阻水平導致具有漏極-源極電壓VDS的相對平滑切換邊緣的緩慢切換過程。這是因為漂移區域11中沿著場電極電介質32的耗盡區域相對較慢地消失，從而在導通狀態開始時導通電阻相對較高。然而，場電極31最終放電，導致電晶體器件的較低導通電阻。此時或者甚至之前，可以將電阻水平降低到較低水平，直到電晶體器件再次導通。圖3示意性地圖示了電阻水平的時序圖。
[0054]根據圖4所示的一個實施例，場電極31耦合到柵極端子G，而不是源極端子S。在截止狀態中，當柵極電位(柵極端子G處的電位)對應於源極電位(源極端子S處的電位)時，圖3的電晶體器件類似於圖1的電晶體器件那樣操作。在導通狀態下，場電極31具有柵極電位，柵極電位比源極端子S和漏極端子D處的電位高，從而導通狀態中的場電極31可以誘髮漂移區域11中沿著場電極電介質32的累積溝道。累積溝道有助於進一步降低電晶體器件的導通電阻。例如，電晶體器件實現為具有10V和600V或更大之間的電壓阻擋能力。在該類型的電晶體器件中，使電晶體器件導通的柵極-源極電壓例如在7V和15V之間，而導通狀態下漏極端子D和源極端子S之間的電壓通常在3V以下。
[0055]根據圖5所示的一個實施例，電晶體器件包括至少一個電晶體單元10，電晶體單元10具有場電極31，場電極31通過可變電阻器4耦合到源極端子S (如圖所示)或柵極端子G (未示出)，並且該電晶體器件包括至少一個其它電晶體單元10』，電晶體單元10』具有直接連接到源極端子S (如圖所示)或柵極端子G (未示出)的場電極31，並且穿過電導體。導體可以包括導電材料，諸如金屬或高摻雜多晶半導體材料。必然地，電導體具有電阻。電阻可以根據溫度變化，而該電阻無法以與可以改變可變電阻器的電阻的相同方式通過施加驅動信號來進行變化。在下文中，電晶體單元10將被稱為可變電晶體單元(第一類型的電晶體單元)，並且在下文中，電晶體單元10』將被稱為常規電晶體單元(第二類型的電晶體單元)。
[0056]圖4的電晶體器件中的各個電晶體單元10、10』並聯連接。換言之，各個電晶體單元具有連接到源極端子S的源極區域12和本體區域13，並且具有連接到柵極端子的柵極電極21。此外，各個電晶體單元10、10』共同具有漂移區域11和漏極區域14。在圖5的電晶體器件中，通過調節電阻水平，可以使具有可變電阻器4的至少一個電晶體單元去激活，從而在電晶體器件第一次截止之後使得場電極31無法放電。當場電極31無法放電時，漂移區域11中沿著場電極電介質32的耗盡區域無法消失，從而永久地阻斷了電晶體單元的漂移區域11中的導通溝道，或者使得電晶體單元10在高導通電阻的情況下操作。
[0057]根據圖6所示的一個實施例，可變電阻器4包括具有負載路徑(漏極-源極路徑)和柵極端子G4的耗盡型MOSFET。負載路徑連接在場電極31與源極端子S (如圖所示)和柵極端子(未示出)之一之間。柵極端子G4連接到控制端子或形成電晶體器件的控制端子CC0控制端子CC被配置成接收驅動信號，其中該驅動信號被配置為調節耗盡型M0SFET4的導通電阻，導通電阻為耗盡型MOSFET的漏極端子D4和源極端子S4之間的電阻。根據一個實施例，當電晶體器件為η型電晶體器件時，耗盡型M0SFET4為ρ型耗盡型MOSFET。參照圖6，耗盡型M0SFET4的源極端子S4可以連接到電晶體器件的源極端子S，並且耗盡型M0SFET4的漏極端子D4可以連接到場電極31。
[0058]圖7圖示了圖6的電晶體器件的等效電路圖。等效電路圖包括串聯電路，串聯電路具有連接在電晶體器件的源極端子和漏極端子之間的第一 M0SFET20和第二 M0SFET3。串聯電路表示圖6的至少一個電晶體單元10，其中第一 M0SFET20由柵極電極21、柵極電介質
22、源極區域12和本體區域13以及漂移區域11的一部分形成，所述第一 M0SFET20在本實施例中為η型增強型MOSFET。第二 M0SFET3由漂移區域11的另一部分和至少一個電晶體單元10的漏極區域14、場電極31和場電極電介質32形成，所述第二 M0SFET3在本實施例中為η型耗盡型MOSFET。由至少一個電晶體單元形成的具有第一 M0SFET20和第二 M0SFET3的串聯電路在下文中將被稱為負載M0SFET1。參照圖7，等效電路圖進一步包括其它耗盡型M0SFET，其為參照圖6說明的ρ型耗盡型M0SFET4。控制負載M0SFET1的場電極的充電和放電的該耗盡型M0SFET4在下文中將被稱為控制M0SFET4。控制M0SFET4具有其漏極-源極路徑，路徑連接在第二 M0SFET3的柵極端子和電晶體器件的源極端子S之間。控制MOSFET的柵極端子G4耦合到控制端子CC。
[0059]通過在漏極端子D和源極端子S之間施加漏極-源極電壓並且通過在柵極端子G和源極端子S之間施加適當的驅動電壓，圖7的電晶體器件可以如常規電晶體器件(常規MOSFET)那樣操作。此外，通過控制在控制端子CC處的電位，可以控制對形成負載M0SFET1的至少一個電晶體單元10的場電極31進行充電和放電的過程。
[0060]應注意，除至少一個可變電晶體單元10之外，負載電晶體I還可以包括至少一個常規電晶體單元10』。至少一個常規電晶體單元由具有第三M0SFET20』和第四M0SFET3』的串聯電路表示。串聯電路與具有第一 M0SFET20和第二 M0SFET3的串聯電路不同之處在於:第四M0SFET3』的柵極節點耦合到電晶體器件的源極端子S (如圖所示)或柵極端子G (未示出)。
[0061]在以下的論述中，參照【專利附圖】

【附圖說明】電晶體器件的若干實施例。在這些附圖中，僅示出負載M0SFET1的可變電晶體單元10。然而，負載MOSFET也可以包括至少一個常規電晶體單元10』，g卩，負載M0SFETl可以包括至少一個電晶體單元10』，電晶體單元10』具有未連接到控制M0SFET4的場電極31。
[0062]圖8示意性地示出了半導體本體100的透視截面圖，其中實現負載M0SFET1和控制M0SFET4的若干電晶體單元。如本文之前結合圖1說明的那樣實現負載M0SFET1的各個電晶體單元10。這些電晶體單元在本實施例中為縱向電晶體單元。即，源極區域12和本體區域13、柵極電極21和柵極電介質22、場電極31和場電極電介質32為伸長區域，均在半導體本體100的水平方向上延伸。負載M0SFET1為垂直MOSFET，是指源極區域12位於半導體本體的第一表面101附近，並且漏極區域14位於半導體本體100的第二表面102附近。
[0063]參照圖8，控制M0SFET4為橫向M0SFET，包括源極區域41、本體區域42和漏極區域43。源極區域41和漏極區域43在半導體本體的橫向方向上是遠離的，並且本體區域42位於源極區域41和漏極區域43之間。源極區域41、本體區域42和漏極區域43具有相同的摻雜類型，當負載M0SFET1為η型MOSFET時為該摻雜類型是ρ型。源極區域41和漏極區域43的摻雜濃度例如在lE18cm_3和lE21cm_3之間，並且本體區域42的摻雜濃度例如在IE15cm 3 和 IE17cm 3 之間。
[0064]參照圖8，控制M0SFET4進一步包括至少一個柵極電極44，柵極電極44與源極區域41、本體區域42和漏極區域43介電絕緣，並且在半導體本體100的橫向方向中從源極區域41到漏極區域43延伸。在圖8的實施例中，控制M0SFET4包括兩個相反的柵極電極44，從而源極區域41、本體區域42和漏極區域43布置在兩個相反柵極電極44之間。然而，這僅為不例。根據另一實施例(未不出)，兩個柵極電極44和對應的柵極電介質45之一替換為絕緣材料，諸如氧化物和可選的其它(浮置)電極。
[0065]至少一個柵極電極44電連接到控制端子CC，漏極區域43電連接到負載M0SFET1的場電極31，並且源極區域41電連接到負載M0SFET1的電晶體單元10的源極區域12和源極端子S。在圖8的垂直負載M0SFET1中，在半導體本體100中掩埋場電極31。本文以下部分進一步參照圖9說明將掩埋場電極31電連接到控制M0SFET4的漏極區域43的一種方式。
[0066]在之前說明的實施例中，一個電晶體單元10的場電極31位於一個共同溝槽中的電晶體單元的柵極電極21下方。然而，這僅為示例。這裡公開的基本原理不限於具有在與柵極電極21相同溝槽中的場電極31的負載MOSFET。也可以實現負載M0SFET，使得一個電晶體單元的柵極電極21和場電極31位於分開的溝槽中。
[0067]參照圖8，負載M0SFET1和控制M0SFET4的電晶體單元具有類似的柵極結構。即，控制MOSFET類似於負載M0SFET1，包括在至少一個柵極電極44下方的場電極46。場電極46可以連接到電晶體單元的場電極31，或可以連接到另一限定電位，諸如電晶體單元10的源極電位或柵極電位，或連接到控制端子CC。在經濟生產電晶體器件方面，實施具有類似柵極結構的負載M0SFET1和控制M0SFET4是有益的。可以使用相同的方法步驟生產負載MOSFETI的柵極電極21和場電極31以及對應的電介質22、32和控制M0SFET4的柵極電極44以及對應的柵極電介質45。
[0068]圖8的控制M0SFET4如可變電阻器那樣動作，其中可以通過施加到控制端子CC的電位來控制源極區域41和漏極區域43之間的電阻。當在ρ型控制M0SFET4的類型中，控制電位高於源極電位，在本體區域42中沿著柵極電介質45產生耗盡區域，其中源極區域41和漏極區域43之間的本體區域42的電阻增加，因為耗盡區域進一步擴展。隨著相對於源極端子S處的電位在控制端子CC處的電位電平增加，耗盡區域進一步擴展。
[0069]圖9示出了負載M0SFET1的一個實施例，其中負載M0SFET1的電晶體單元的場電極31可以容易地連接到控制M0SFET4 (控制M0SFET4在圖9中未示出)的漏極區域43。在本實施例中，與柵極電極21相比，場電極31在橫向方向上進一步延伸，並且包括場電極部分33，場電極部分33與柵極電極21介電絕緣並且延伸到半導體本體的第一表面101。延伸到第一表面101的部分33可以使用例如常規半導體布線技術來電連接到控制M0SFET4的漏極區域43。
[0070]參照圖8，半導體本體100可以包括兩個半導體層，即形成漏極區域14的第一半導體層110以及第二半導體層120。第一半導體層110可以為半導體襯底，特別是具有漏極區域14的摻雜濃度的高摻雜半導體襯底。第二半導體層120可以為外延層並且可以具有對應於漂移區域11的摻雜濃度的基本摻雜。可以通過在第二半導體層120中的注入和/或擴散技術來生產負載M0SFET1的源極區域12和本體區域13以及控制M0SFET4的源極區域41、本體區域42和漏極區域43。在圖8的實施例中，摻雜濃度對應於漂移區域11的摻雜濃度的半導本體區域被布置在控制M0SFET4的場電極46之間。根據圖10所示的另一實施例，半導體本體100的垂直方向上的本體區域42延伸到柵極電極44以外並且也與場電極46相鄰(並且由將場電極46與半導體本體100絕緣的電介質層47而與場電極46介電絕緣)。在圖10的實施例中，控制M0SFET4的本體區域42具有比圖8的實施例中更大的截面積，從而圖10的控制型M0SFET4具有較低的最小導通電阻。場電極46可以連接到柵極電極44，柵極電極44將連接到控制端子CC。
[0071]在先前說明的實施例中，當電阻低至足以允許電流在柵極和源極端子之一與場電極31之間流動時，可變電阻器4使得場電極31的充電和放電緩慢下來，但無法阻止場電極31完全充電或放電。然而，也可以如允許電流流動(導通狀態)或阻止電流流動(截止狀態)的開關那樣操作可變電阻器4。根據圖11所示的另一實施例，開關5與可變電阻器4串聯連接。這在可變電阻器4操作為使得場電極31的充電和放電緩慢下來但不阻止電流流動時特別有用。
[0072]參照圖11，與可變電阻器4和開關5的串聯電路連接在場電極31與電晶體器件的源極端子S (如圖10所示)和柵極端子G (圖10中未示出)之一之間。在圖11的實施例中，可變電阻器4直接連接到場電極31，所以開關5連接在可變電阻器4與源極端子S和柵極端子G之一之間。然而，次序可以改變，使得開關5直接連接到場電極31，並且可變電阻器4連接在開關5與源極端子S和柵極端子G之一之間。
[0073]根據一個實施例，開關5具有耦合到電晶體器件的柵極端子G的控制節點，從而電晶體器件和開關5由施加到電晶體器件的柵極端子G的相同驅動電位所控制。
[0074]該開關5可以為電子開關，特別是MOSFET。在其中可變電阻器4和開關5都實現為MOSFET的這些實施例中，控制M0SFET4將被稱為第一控制M0SFET4，開關M0SFET5將被稱為第二控制M0SFET5。第二控制M0SFET5可以是導電類型與電晶體器件的導電類型互補的耗盡型MOSFET。即，當電晶體器件為η型電晶體器件時，開關5為ρ型耗盡型MOSFET。
[0075]圖12示出了半導體本體100的透視截面圖，其中實現負載M0SFET1的器件區域以及第一控制M0SFET4和第二控制M0SFET5的器件區域。在本實施例中，第一控制M0SFET4為之前在本文中參照圖8或圖10說明的類型的橫向MOSFET。第二控制M0SFET5也實現為橫向MOSFET。在本實施例中，開關第二控制M0SFET5的器件拓撲對應於第一控制M0SFET4的器件拓撲。具體而言，第二控制M0SFET5包括源極區域51、本體區域52和漏極區域53，其中源極區域51和本體區域53在半導體本體的橫向方向上是遠離的並且由本體區域52隔開。源極區域51、本體區域52和漏極區域53具有相同摻雜類型，在其中第二控制M0SFET5為P型耗盡型MOSFET的實施例中為ρ型。至少一個柵極電極54與源極區域51、本體區域52和漏極區域53相鄰，並且由柵極電介質55與這些器件區域51-53介電絕緣。第二控制M0SFET5可以包括兩個相對的柵極電極54 (如圖所示)或者可以包括僅一個柵極電極54。在後一情況中，圖12的柵極電極54之一可以由諸如氧化物之類的電介質區域和任選的其它電極之類代替。
[0076]參照圖12，開關5的漏極區域53電連接到負載M0SFET1的電晶體單元的場電極31，第二控制M0SFET5的源極區域51連接到控制M0SFET4的漏極區域43，並且第一控制M0SFET4的源極區域41連接到源極端子S。然而，也可以改變第一控制M0SFET4和第二控制M0SFET5在場電極31和源極端子S之間的次序，即，第一控制M0SFET4的漏極43可以連接到場電極31並且第二控制M0SFET5的源極區域51可以連接到源極端子S。
[0077]圖13示出了圖11的半導體器件的等效電路圖。電路圖基於圖7的電路圖並且附加地包括與第一控制M0SFET4串聯的第二控制M0SFET5。表示電晶體器件的至少一個常規電晶體單元的第三M0SFET20』和第四M0SFET3』是任選的。
[0078]在圖12和圖13的電晶體器件中，不僅可以控制在電晶體器件導通之後的預定時間段內可能流動到場電極區域31 (或從場電極區域31流出)的電荷量，而且可以控制在場電極31與源極端子S和柵極端子G之一之間流動的電荷總量。控制在電晶體器件導通後從場電極31流出的電荷實現對輸出電容的調節，並且因而實現對電晶體器件的導通電阻的調節。儘管在先前說明的實施例中，可變電晶體單元10的場電極31當可變電阻器的電阻非常高時保持浮置(導致低輸出電容但高導通電阻)或者被放電(其中補償區域32放電的速率可能變化)，但圖12和圖13的電晶體器件的場電極31可以被部分地放電。因而，可以持續地改變電晶體器件的輸出電容和導通電阻。在電晶體器件導通後從場電極31流出的電荷量由第一控制M0SFET4和第二控制M0SFET5來控制。
[0079]下面說明圖12和圖13的電晶體器件的操作原理。出於說明的目的，假設電晶體器件處於截止狀態，從而對場電極31進行了充電。當通過施加適當的柵極-源極電壓VGS使電晶體器件導通時，施加到控制端子CC的控制電位限定第一控制M0SFET4的電阻，並且因此限定在預定時間段內可能在場電極31和源極端子S之間流動的電荷量。第二控制M0SFET5限定可以在場電極31和源極端子S之間傳送電荷的時間段的持續時間。第二控制M0SFET5通過柵極端子G控制，並且當柵極端子G和源極端子S之間的電壓達到第二控制M0SFET5的閾值電壓(關斷電壓)時截止。調節第二控制M0SFET5的閾值電壓，使得它低於當電晶體器件處於導通狀態時最終施加在柵極端子G和源極端子S之間的柵極-源極電壓Ves。在電晶體器件的導通狀態下施加在柵極端子G和源極端子S之間的柵極-源極電壓例如在5V和20V之間，特別是在7V和15V之間。第二控制M0SFET5的閾值電壓低於該電壓。
[0080]當電晶體器件導通時，柵極-源極電壓Vgs從截止值增加到導通值。在η型電晶體器件中截止值例如為0V，並且導通值對應於前面說明的最終值。當柵極-源極電壓Ves增加時，第二控制M0SFET5導通，直到柵極-源極電壓達到該第二控制M0SFET5的閾值。在第二控制M0SFET5關斷之前的時間段中，可以對場電極31進行放電，其中在預定時間段內從場電極31流到源極端子S的電荷量由第一控制M0SFET4所限定。在第二控制M0SFET5已經關斷之後，與施加在控制端子CC和源極端子S之間的控制電壓無關，不再對場電極31進行放電。因而，在本實施例中，可以通過第一控制M0SFET4和第二控制M0SFET5來控制在電晶體器件導通之後保留在場電極中的電荷量。
[0081]圖14示出了圖11的電晶體器件的改型。在圖13的電晶體器件中，第一控制M0SFET4和第二控制M0SFET5共享源極區域41、漏極區域43和本體區域42。在本實施例中，兩個柵極電極與本體區域42、源極區域41和漏極區域43相鄰，即第一控制M0SFET4的至少一個柵極電極44和第二控制M0SFET5的柵極電極54。在本實施例中，控制M0SFET4的至少一個柵極電極44為溝槽電極，如在前面本文結合圖8、圖10和圖12說明的實施例中那樣，並且開關的柵極電極54位於第一表面101上方。然而，當然可以改變控制M0SFET4的柵極電極44以及開關的柵極電極54的位置。
[0082]圖15圖示了圖14的經組合的第一控制M0SFET4和第二控制M0SFET5的在截面中的垂直截面圖，截面在本體區域42的縱向方向上延伸並且穿過本體區域42、源極區域41和漏極區域43、柵極電極54以及柵極電介質55。
[0083]圖16示出了根據另一實施例的電晶體器件的等效電路圖。電晶體器件包括另一開關6，另一開關6連接在負載M0SFET1的可變電晶體單元10的柵極電極21 (在圖14中未示出)與柵極端子G之間。在圖16的等效電路圖中這些可變電晶體單元10由第一M0SFET20和第二 M0SFET3表示，從而本實施例中另一開關6連接在電晶體器件的柵極端子G與第一 M0SFET20的柵極節點之間。電晶體器件進一步包括在圖16的等效電路圖中由第四M0SFET20』和第五M0SFET3』表示的至少一個常規電晶體單元10』(圖16中未示出)。至少一個常規電晶體單元的柵極電極直接連接到電晶體器件的柵極端子(由直接連接到柵極端子G的第三M0SFET20』的柵極節點表示)。
[0084]參照先前的說明，在電晶體器件的操作期間出現的電容損耗源自場電極31的充電和放電以及至少一個電晶體單元10的漂移區域11的對應充電和放電，並且源自至少一個電晶體單元10的柵極電極21的充電和放電(柵極-源極電容)。在其中調節可變電阻器4的電阻使得當電晶體器件導通時不對場電極31進行放電的操作場景中，使電晶體單元10去激活。即，電晶體單元10在漂移區域11中不傳導電流。由於在該操作場景中不存在場電極31的充電和放電，所以對應電晶體單元10的電容損耗顯著降低。在其中將可變電阻器4實現為耗盡型MOSFET的電晶體器件中，可以通過調節在控制端子CC處的控制電位(控制信號)來阻止場電極31的充電和放電，使得耗盡型M0SFET4截止。
[0085]然而，即使在其中當電晶體器件導通時場電極31未放電的操作場景中，也可能仍然存在源自柵極-源極電容的充電和放電的電容損耗。這些源自柵極-源極電容的充電和放電的電容損耗在圖16的電晶體器件中可以被阻止，在該電晶體器件中另一開關6連接在至少一個電晶體單元10的柵極電極和柵極端子G之間。參照圖16，另一開關6可以實現為M0SFET，特別是實現為耗盡型M0SFET，其由控制端子CC處的控制電位控制並且其負載路徑(漏極-源極路徑)連接在至少一個電晶體單元10的柵極電極和柵極端子G之間。根據一個實施例，形成另一開關6的MOSFET具有與控制M0SFET4相同的導電類型。S卩，當控制M0SFET4為ρ型耗盡型MOSFET時，形成另一開關6的MOSFET為ρ型耗盡型MOSFET。因而，當控制M0SFET4截止時，另一開關6截止。在這種情況下，不僅場電極31的充電和放電被阻止，而且至少一個電晶體單元10的柵極電極的充電和放電也被阻止。在該操作場景中，可以通過柵極端子G僅控制(使得導通和截止)常規電晶體單元(在圖16中由M0SFET20』、3』表示)。
[0086]圖17示出了其中被實現為耗盡型MOSFET的負載M0SFET1、控制M0SFET4和另一開關6的半導體本體100的透視截面圖。在本實施例中，另一開關6實現為拓撲對應於控制M0SFET4的拓撲的橫向MOSFET。即，另一開關6包括同一導電類型的源極區域61、本體區域62和漏極區域63。根據一個實施例，當控制M0SFET4為耗盡型MOSFET時，另一開關為ρ型耗盡型M0SFET，並且負載M0SFET1為η型MOSFET。在這種情況下，源極區域61、本體區域62和漏極區域63為ρ摻雜，其中源極區域61和漏極區域63具有比本體區域62更高的摻雜濃度。在本實施例中，開關6的漏極區域63連接到柵極端子G，源極區域61連接到負載M0SFET1的電晶體單元的柵極電極21，並且至少一個柵極電極64連接到控制端子CC，至少一個柵極電極64由柵極電介質65與源極區域61、本體區域62和漏極區域63介電絕緣。
[0087]可選地，介電層66布置在本體區域62和襯底(漂移區域11)之間。介電區域66可以阻止從柵極端子G到漏極端子D的寄生電流。
[0088]根據圖18所示的另一實施例，第二開關7連接在負載M0SFET1的電晶體單元10的柵極電極21與源極端子S之間(關於圖18的實施例，另一開關6將被稱為第一開關)。參照圖7，第二開關7可以實現為導電類型與控制M0SFET4的導電類型互補的增強型M0SFET，並且與電晶體器件具有相同導電類型。即，當控制M0SFET4為ρ型MOSFET並且負載M0SFET1為η型MOSFET時，形成第二開關7的MOSFET為η型MOSFET (圖18所示)。
[0089]圖19示出了其中實現負載M0SFET1、控制M0SFET4以及第一開關6和第二開關7的半導體本體100的透視截面圖。在本實施例中，第二開關7類似於第一開關6那樣被實現為拓撲對應於控制M0SFET4的拓撲的橫向MOSFET。即，形成第二開關7的MOSFET包括同一導電類型(當M0SFET7為η型MOSFET時為η型)的源極區域71和漏極區域73以及互補導電類型的本體區域72 (當M0SFET7為η型MOSFET時為ρ型)。第二開關M0SFET7與控制M0SFET4和第一開關M0SFET6之一共享柵極電極。在本實施例中，第二開關M0SFET7的源極區域71、本體區域72和漏極區域73位於控制M0SFET4的至少一個柵極電極44和第一開關M0SFET6的至少一個柵極電極64附近並且位於二者之間，其中這些柵極電極44、64都連接到控制端子CC。
[0090]第二開關M0SFET7配置成當第一開關M0SFET6阻斷(截止)時傳導(導通)。因而，當第一開關M0SFET6截止時第二開關M0SFET7阻止寄生效應對柵極-源極電容充電。
[0091]圖20示出了根據另一實施例的電晶體器件的等效電路圖。電晶體器件包括多個不同可變電晶體單元組。這些電晶體單元組中的每一組包括對應於本文之前說明的電晶體單元10的至少一個可變電晶體單元。這些可變電晶體單元組中的每一組形成多個負載MOSFETl1U2Un (均包括之前說明的第一 M0SFET20r20n和第二 M0SFET3r3n)中的一個，其中這些負載MOSFET並聯連接在漏極端子和源極端子之間，並且這些負載MOSFETl1U2Un中的每一個的柵極端子連接到電晶體器件的柵極端子G。此外，電晶體器件包括多個控制MOSFET+-^，其中控制MOSFET+-^中的每一個耦合到負載MOSFETl1-1n之一併且被配置成以本文之前說明的方式控制對應負載M0SFET1的場電極的充電和放電。各個控制MOSFET具有連接到控制端子CC的柵極電極(柵極端子)。
[0092]可選地，電晶體器件包括在圖20的實施例中由第三M0SFET20』和第四M0SFET3』表示的至少一個常規電晶體單元。各個負載MOSFETl1-1n可以附加地包括第一開關6或者第一開關6和第二開關7，如本文之前參照圖16至圖10說明的那樣。然而，這些開關並未在圖20中示出。
[0093]各個控制MOSF ETl-l可以具有不同的關斷電壓。例如參照其中示出一個控制M0SFET4的圖7，通過適當地選擇本體區域42的寬度和/或本體區域42的摻雜濃度，可以調節控制M0SFET4的關斷電壓。本體區域42的寬度是本體區域42在與柵極電極44垂直的方向上的尺寸。關斷電壓隨著該寬度減小而減小並且隨著該寬度增加而增加。此外，關斷電壓隨著摻雜濃度減小而減小並且隨著該摻雜濃度增加而增加。
[0094]在圖20的電晶體器件中，通過適當地調節施加到控制端子CC的控制電位，可以使各個負載MOSFETl1-1n激活和去激活。根據一個實施例，各個控制MOSFET+-^具有不同的關斷電壓並且施加到控制端子CC的控制電位可以具有n+1個不同控制電平。這在圖21中示意性示出。
[0095]圖21圖示了施加到控制端子CC的控制信號V。。的可能的控制電平，並且圖示了在對應電平處去激活的負載MOSFET。在圖21中，Vrai表示控制電位V。。的第一信號電平。選擇該信號電平，使得負載MOSFETl1-1n被去激活。在第二信號電平Vra處第一負載MOSFETli被去激活，在第二信號電平\C2處，第一負載MOSFETii和第二負載MOSFETi2被去激活，並且在第η信號電平Vmi處負載MOSFETl1-1n中的每一個被去激活。在該控制電平Vccn處，僅由常規電晶體單元(圖20中M0SFET20』和3』所示)形成的負載M0SFET1。被激活。圖20的電晶體器件包括η=3個負載M0SFET。然而，這僅為示例。也可以實現任意其它的多個負載MOSFETo
[0096]通過在每組的電晶體單元的柵極電極和柵極端子G之間連接第一開關並且通過在每組的電晶體單元的柵極電極與源極端子S之間連接可選的第二開關，可以容易地修改圖20的電晶體器件。這在圖20中示意性地示出，其中第一負載MOSFETii表示第一組第一類型的電晶體單元，並且其中第二負載MOSFETi2表示第二組第一類型的電晶體單元。電晶體器件可以包括更多組第一類型的電晶體單元和第二類型的電晶體單元的組。然而，這些組並未在圖20中示出。參照圖20，每組電晶體單元具有與之關聯的第一開關6p62和第二開關7^7」第一開關6p62連接在柵極端子G與對應組電晶體單元的第一 Mosfetzo1Jo2的柵極節點之間，並且第二開關7p72連接在對應組電晶體單元的第一 Mosfetzo1Jo2的柵極節點與源極端子S之間。每組的第一開關61、62適用於對應組的控制MOSFETld2,使得當對應控制MOSFETld2截止時第一開關61、62截止。相應地，每組的第二開關71、72適用於對應組的第一開關6^6；^,使得當對應第一開關6p62截止時第二開關71、72導通。
[0097]本文之前說明的電晶體器件包括具有至少一個第一類型的電晶體單元10的負載MOSFET和耦合到該至少一個電晶體單元的場電極的控制M0SFET4。負載M0SFET1可以包括諸如幾百、幾千(103)、幾萬(14)或幾十萬(15)個之類的多個電晶體單元10。控制M0SFET4連接到多個這樣的電晶體單元的場電極。
[0098]控制M0SFET4並不限於結合包括之前說明的諸如場電極31之類的場電極的電晶體單元來使用，而是也可以結合具有另一類型的耗盡控制區域的電晶體單元來使用，耗盡控制區域諸如導電類型與漂移區域11的導電類型互補的補償區域33。
[0099]圖23示出了其中集成了均具有補償區域33的多個電晶體單元10的半導體本體100的透視截面圖。圖23的實施例基於圖8的實施例，並且不同於圖8實施例之處在於:補償區域33代替場電極31通過控制M0SFET4耦合到源極端子S和柵極端子G之一。具有補償區域33的電晶體單元10的操作原理類似於具有場電極31和場電極電介質32的電晶體單元10的操作原理。即，在電晶體器件的截止狀態中，補償區域33類似於場電極31那樣，提供漂移區域11中的離子化開放(opened)原子的相反電荷。
[0100]圖24中圖示了圖23的半導體器件的等效電路圖。等效電路圖基於圖7的電路圖，其中圖7的耗盡型M0SFET3、3』由圖23中的JFET30、30』取代。JFET30表示補償區域33以及漂移區域11的與補償區域33鄰接的那些部分。與本文之前說明的電晶體器件類似，圖22中的電晶體器件可以附加地包括常規電晶體單元。常規電晶體單元是具有與柵極端子G和源極端子S之一永久連接的補償區域(圖22中的33)的電晶體單元。圖23中的M0SFET20』和JFET30』表示可任選的常規電晶體單元。
[0101]以與參照圖7說明的電晶體器件相同的方式，可以修改圖24的電晶體器件，電晶體器件包括具有補償區域作為耗盡控制區域而不是場電極的電晶體單元。根據一個實施例，電晶體器件附加地包括第一開關6和任選的第二開關。這在稍後參照圖25進行說明。
[0102]圖25示出了電晶體器件的等效電路圖，電晶體器件基於圖23和圖24的電晶體器件。圖25的電晶體器件包括第一開關6以及可選地包括本文之前參照兩個圖16和圖18說明的第二開關7。圖25的電晶體器件的操作原理對應於圖18的電晶體器件的操作原理。圖25的電晶體器件與圖18的電晶體器件之間的差別在於:M0SFET1的電晶體單元包括補償區域(圖22中的33)而不是場電極31。
[0103]圖26示出了其中實現圖25的電晶體器件的半導體本體100的透視截面圖。圖26的電晶體器件基於圖19的電晶體器件，並且與圖19的電晶體器件不同之處在於:由補償區域33代替場電極31和對應的場電極電介質32。
[0104]圖27示出了實現圖25的電晶體器件的另一方式。圖27示出了半導體本體的第一截面的垂直截面圖和半導體本體100的第二截面的透視截面圖。在半導體本體100的第一截面中，實現多個第一類型的電晶體單元10。與在本文之前說明的實施例中類似，每個電晶體單元10實現為垂直電晶體並且包括漂移區域11、源極區域12、布置在漂移區域11和源極區域12之間的本體區域13以及柵極電極21，柵極電極21與本體區域13相鄰並且通過柵極電介質22與本體區域13介電絕緣。與在本文之前說明的實施例中類似，柵極電極21為溝槽電極，其布置在從第一表面101延伸到半導體本體100中的溝槽中。
[0105]參照圖27，控制M0SFET4包括多個電晶體單元，其中控制M0SFET4的每個電晶體單元布置在半導體本體100的第一表面101與一個補償區域33之間。控制M0SFET4的每個電晶體單元包括耦合到源極端子S (如圖所示)和柵極端子G (未示出)之一的源極區域41、與補償區域33鄰近的漏極區域43、在源極區域41與漏極區域43之間的本體區域42、以及與本體區域42相鄰並且通過柵極電介質45與本體區域42介電絕緣的柵極電極44。漏極區域43可以為具有比補償區域33 (如圖所示)更高摻雜濃度的分離區域，或者可以由補償區域33的一部分形成。在本實施例中，控制M0SFET4的電晶體單元的柵極電極44為溝槽電極。控制MOSFET的各個電晶體單元並聯連接。
[0106]參照圖27，以本文之前參照圖19說明的方式，第一開關6和可選的第二開關7均實現為橫向耗盡型MOSFET。第一開關M0SFET6和第二開關M0SFET7共享一個柵極電極64，SP，第一開關M0SFET6的本體區域62與第二開關M0SFET7的本體區域72之間的柵極電極。其它柵極電極84、86是可選的，其它柵極電極84、86分別由電介質層85、87與本體區域62、72介電絕緣並且位於柵極電極64對面。
[0107]圖28示出了圖27的電晶體器件的改型。在圖28的電晶體器件中，每個第一類型的電晶體單元10包括場電極25，場電極25與漂移區域11相鄰、與漂移區域11介電絕緣並且耦合到源極端子S。等同地，場電極可以位於橫向開關M0SFET6、7的柵極電極64 (84、86)下方。這些場電極也耦合到源極端子S。
[0108]圖29示出具有先前說明的電晶體器件並且具有驅動電路9的電路布局，驅動電路9被配置成驅動電晶體器件。在圖29的電路中，電晶體器件由參照圖7說明的等效電路圖表示。然而，也可以使用本文之前說明的電晶體器件的改型中的每一個。
[0109]參照圖29,驅動電路9包括第一輸出91和第二輸出92,第一輸出91 I禹合到電晶體器件的柵極端子G，第二輸出92耦合到電晶體器件的控制端子CC。根據一個實施例，驅動電路9被配置為依賴於輸入信號Sin來使電晶體器件導通和截止，輸入信號Sin指示電晶體器件的期望的切換狀態。驅動電路9依賴於輸入信號Sin生成柵極-源極電壓(驅動電壓)Ves。驅動電路9進一步被配置為生成施加到控制端子的控制信號V。。。依賴於具體實現，控制信號Vcc可以限定當電晶體器件導通時場電極31放電的速率，或者可以用於使第一類型的電晶體單元激活或去激活。根據一個實施例，驅動電路9依賴於驅動電路9接收到的負載條件信號I。生成控制信號。負載條件信號S。表示電晶體器件的負載條件。根據一個實施例，負載條件信號表示導通狀態下通過電晶體器件的負載電流。電晶體器件的負載電流為導通狀態下在漏極端子D和源極端子S之間的電流。根據另一實施例，驅動電路被配置成以預定切換頻率使電晶體器件周期性地導通和截止。在這種情況下，切換頻率限定電晶體器件的負載條件。
[0110]當電晶體器件操作時，出現歐姆損耗和電容損耗。歐姆損耗是源自當電晶體器件處於導通狀態時在電晶體器件的漏極端子D和源極端子S之間流動的電流的那些損耗。這些損耗主要依賴於導通電阻。電容損耗源自對電晶體器件中的寄生電容進行充電和放電。第一寄生電容為柵極-源極電容(通常稱為Ces)。柵極-源極電容由柵極電極21、柵極電介質22和源極區域12形成。當電晶體器件導通時，柵極電容被充電，並且當電晶體器件截止時，柵極電容被放電。另一寄生電容是場電極31、場電極電介質32和漏極區域11形成的電容。電容可以被視為耗盡型M0SFET3的柵極-源極電容。電容是電晶體器件的漏極-源極電容(通常稱為Cds)的一部分，其中漏極-源極電容是電晶體器件的輸出電容的一部分(輸出電容，通常稱為Cres,等於漏極-源極電容Cds加上柵極-漏極電容CeD，其中柵極-漏極電容是柵極電極21和漂移區域11之間的電容)。
[0111]在之前說明的具有限制場電極31的放電的第一開關5和/或包括至少一個第二類型的電晶體單元的那些電晶體器件中，可以調節輸出電容和導通電阻。在導通電阻和輸出電容之間存在折中在於:隨著導通電阻增加，輸出電容減小，反之亦然。在包括第一開關5的電晶體器件中，可以通過當電晶體器件導通時僅使得場電極31部分放電來降低輸出電容。然而，這增加了導通電阻，因為漂移區域11部分耗盡。
[0112]在包括第一類型和第二類型的電晶體單元的電晶體器件中，通過使第一類型的電晶體單元去激活，可以降低輸出電容(並且可以增加導通電阻)。
[0113]根據一個實施例，驅動電路9當負載電流高於預定電流水平時調節第一輸出電容(和第一導通電阻)，並且當負載電流低於預定電流水平時調節低於第一輸出電容的第二輸出電容(和高於第一導通電阻的第二導通電阻)。在這種情況下，隨著負載電流增加，導通電阻降低(並且導通損耗降低)。
[0114]根據另一實施例，當切換頻率低於預定頻率水平時，驅動電路調節第一輸出電容(和第一導通電阻)，並且當切換頻率高於預定頻率水平時，驅動電路調節低於第一輸出電容的第二輸出電容(和高於第一導通電阻的第二導通電阻)。在這種情況下，隨著頻率增加，輸出電容降低(和電容損耗降低)。
[0115]在之前說明的實施例中，可變電阻器4、第一開關5、第二開關6和第三開關7可以集成在與至少一個第一類型的電晶體單元相同的半導體本體100中。然而，這僅為示例。也可以在一個半導體本體(集成電路)中實現可變電阻器4和開關5-7，並且在另一半導體本體中實現至少一個電晶體單元。
[0116]根據一個實施例，可變電阻器4、第二開關6以及可選的第一開關5和第三開關7中的至少一個的功能集成在驅動電路中。在圖30所示的本實施例中，驅動電路9控制場電極31的充電和放電，控制驅動至少一個第一類型的電晶體單元(由圖30中的M0SFET20和3表示)，並且獨立於驅動至少一個第一類型的電晶體單元而控制驅動至少一個第二類型的電晶體單元(由圖30中的M0SFET20和3表示)。
[0117]在圖30的實施例中，驅動電路9獨立地控制圖30中的至少一個可變電晶體單元(由圖30中的電晶體20、3表示)的操作和至少一個常規電晶體單元(由電晶體20』、3』表示)的操作。即，驅動電路可以使這些電晶體單元彼此獨立地導通和截止。當然，多個可變電晶體單元可以並聯連接(在圖30中由電晶體20、3表示)並且由驅動電路9驅動，並且多個常規電晶體單元可以並聯連接(在圖30中由電晶體20』、3』表示)並由驅動電路9驅動。此外，驅動電路9被配置成控制至少一個可變電晶體單元的場電極的充電和放電。場電極在圖30中由耗盡型MOSFET3表示。
[0118]根據作為圖20的實施例的改型的另一實施例，存在若干組可變電晶體單元，其中驅動電路9獨立地控制各個組。即，在圖20的實施例的該改型中，驅動電路9獨立地控制均表示一組可變電晶體單元的電晶體並且獨立地控制均表示一個場電極的耗盡型電晶體3^3#此外，驅動電路9被配置成獨立於其他電晶體控制表示至少一個常規電晶體單元的電晶體2(V根據一個實施例，驅動電路9被配置成檢測電晶體器件的負載條件，並且被配置成根據負載條件使電晶體單元組去激活。根據一個實施例，驅動電路9根據負載條件改變去激活的組數。負載條件例如由通過電晶體器件的負載電流或者電晶體的期望切換頻率表示。
[0119]在前面的描述中，參照所述圖的方向使用方向術語，諸如「頂部」、「底部」、「前部」、「後部」、「開頭」、「結尾」等。由於可以在大量不同方向上定位實施例的組件，所以方向術語用於說明目的，而決不進行任何限制。將理解到，可以使用其它實施例並且可以進行結構或邏輯的改變，而不脫離本發明的範圍。因此下面的詳細描述並不是在限制的意義上進行的，並且本發明的範圍由所附權利要求限定。
[0120]儘管已經公開了本發明的各種示例性實施例，但本領域技術人員將明白的是，可以進行各種改變和修改，這將實現本發明的一些優勢，而不脫離本發明的精神和範圍。對於本領域普通技術人員而言，將顯而易見的是，可以適當地替代執行相同功能的其它組件。應提及的是，參照特定圖說明的特徵可以與其它圖的特徵組合，即使在其中它沒有明確提及的情況下也是如此。此外，可以在所有軟體實現中、使用適當的處理器指令或在利用硬體邏輯和軟體邏輯的組合實現相同結果的混合實現，來實現本發明的方法。旨在通過所附權利要求覆蓋對本發明概念的這種改型。
[0121]為容易描述，使用空間相關術語諸如「下方」、「下面」、「低」、「上方」、「上面」等來說明一個元件相對於第二元件的定位。除了圖中描述那些不同方向之外，這些術語旨在涵蓋器件的不同方向。此外，也可使用諸如「第一」、「第二」等的術語來描述各種元件、區域、部分等，並且也不旨在於進行限制。整個描述中，類似的術語指代類似的元件。
[0122] 如這裡使用的，術語「具有」、「含有」、「包括」、「包含」等為開放式術語，其表明所述元件或特徵的存在，但不排除附加元件或特徵。冠詞「一」、「一個」和「該」旨在包括複數以及單數，除非上下文另外清楚地表明。
[0123]考慮上述變型和應用的範圍，應理解到，本發明並不受前面的描述限制，也不受附圖限制。相反，本發明僅受隨後的權利要求和其合法的等同方案限制。
[0124]應理解到的是，除非另外特別指出，否則這裡描述的各種實施例的特徵可以彼此結合 。
【權利要求】
1.一種電晶體器件，包括: 至少一個第一類型的電晶體單元，包括漂移區域、源極區域、布置在所述源極區域和所述漂移區域之間的本體區域、漏極區域、與所述本體區域相鄰並且由柵極電介質與所述本體區域介電絕緣的柵極電極、以及與所述漂移區域相鄰並且由場電極電介質與所述漂移區域介電絕緣的場電極； 耦合到所述至少一個第一類型的電晶體單元的所述柵極電極的柵極端子、耦合到所述至少一個第一類型的電晶體單元的所述源極區域的源極端子、以及被配置成接收控制信號的控制端子； 可變電阻器，連接在所述至少一個第一類型的電晶體單元的所述場電極與所述柵極端子和所述源極端子之一之間，其中所述可變電阻器包括被配置成通過在所述控制端子處接收的所述控制信號進行調節的可變電阻。
2.根據權利要求1所述的電晶體器件，其中所述可變電阻器包括MOSFET。
3.根據權利要求2所述的電晶體器件，其中所述可變電阻器的MOSFET包括源極區域、漏極區域、在所述源極區域與所述漏極區域之間的本體區域、以及與所述本體區域相鄰並且由柵極電介質與所述本體區域介電絕緣的柵極電極。
4.根據權利要求3所述的電晶體器件，其中所述可變電阻器的所述MOSFET是導電類型與所述至少一個第一類型的電晶體單元的所述源極區域的導電類型互補的耗盡型M0SFET。
5.根據權利要求3所述的電晶體器件，其中所述至少一個第一類型的電晶體單元和所述可變電阻器的所述MOSF ET被集成在共同的半導體本體中。
6.根據權利要求5所述的電晶體器件， 其中所述至少一個第一類型的電晶體單元的所述源極區域和所述漏極區域在所述半導體本體的垂直方向上是遠離的；以及 其中所述可變電阻器的所述MOSFET的所述源極區域和所述漏極區域在所述半導體本體的橫向方向上是遠離的。
7.根據權利要求6所述的電晶體器件，其中所述至少一個第一類型的電晶體單元的所述柵極電極和所述可變電阻器的所述MOSFET的所述柵極電極具有相同拓撲。
8.根據權利要求1所述的電晶體器件，包括多個第一類型的電晶體單元，其中所述可變電阻器連接在所述多個第一類型的電晶體單元中的每一個的所述場電極與所述源極端子和所述柵極端子之一之間。
9.根據權利要求1所述的電晶體器件，還包括: 至少一個第二類型的電晶體單元，包括場電極，所述場電極直接耦合到所述柵極端子和所述源極端子之一。
10.根據權利要求1所述的電晶體器件，還包括: 第一開關，與所述可變電阻器串聯連接，並且所述第一開關被配置成根據在所述電晶體器件的所述柵極端子處接收的驅動信號而被驅動。
11.根據權利要求1所述的電晶體器件，還包括: 第一可控開關，連接在所述至少一個第一類型的電晶體單元的所述柵極電極與所述柵極端子之間，並且所述第一可控開關被配置成根據所述控制信號而被驅動。
12.根據權利要求11所述的電晶體器件，還包括:第二可控開關，連接在所述至少一個第一類型的電晶體單元的所述柵極電極與所述源極端子之間，並且所述第二可控開關被配置成根據所述控制信號而被驅動。
13.根據權利要求1所述的電晶體器件，包括: 多個電晶體單元組，每個電晶體單元組包括至少一個第一類型的電晶體單元，以及 多個可變電阻器，其中所述多個可變電阻器中的每個可變電阻器連接在一個電晶體單元組的所述至少一個第一類型的電晶體單元的所述場電極與所述柵極端子和所述源極端子之一之間，以及 其中所述多個可變電阻器中的每個可變電阻器包括耗盡型MOSFET，所述耗盡型MOSFET被配置成通過所述控制信號而被驅動，並且其中所述耗盡型MOSFET具有相互不同的關斷電壓。
14.一種電晶體器件，包括: 至少一個第一類型的電晶體單元，包括漂移區域、源極區域、布置在所述源極區域與所述漂移區域之間的本體區域、漏極區域、與所述本體區域相鄰並且由柵極電介質與所述本體區域介電絕緣的柵極電極、以及與所述漂移區域相鄰的耗盡控制區域； 耦合到所述至少一 個第一類型的電晶體單元的所述柵極電極的柵極端子、耦合到所述至少一個第一類型的電晶體單元的所述源極區域的源極端子、以及被配置成接收控制信號的控制端子； 可變電阻器，連接在所述至少一個第一類型的電晶體單元的所述耗盡控制區域與所述柵極端子和所述源極端子之一之間，其中所述可變電阻器包括可變電阻，所述可變電阻被配置成通過在所述控制端子處接收的所述控制信號而被調節；以及 第一可控開關，連接在所述至少一個第一類型的電晶體單元的所述柵極電極與所述柵極端子之間，並且所述第一可控開關被配置成根據所述控制信號而被驅動。
15.根據權利要求14所述的電晶體器件，還包括: 第二可控開關，連接在所述至少一個第一類型的電晶體單元的所述柵極電極與所述源極端子之間，並且所述第二可控開關被配置成根據所述控制信號而被驅動。
16.根據權利要求14所述的電晶體器件，其中所述耗盡控制區域選自包括以下項的組: 場電極，由場電極電介質與所述漂移區域介電絕緣；以及 摻雜類型與所述漂移區域的摻雜類型互補的補償區域。
17.根據權利要求14所述的電晶體器件，還包括: 至少一個第二類型的電晶體單元，包括與所述柵極端子和所述源極端子之一直接耦合的耗盡控制區域。
【文檔編號】H01L27/088GK104051462SQ201410096342
【公開日】2014年9月17日 申請日期:2014年3月14日 優先權日:2013年3月15日
【發明者】W·雷吉, H·韋伯, M·特羅伊, G·諾鮑爾, M·珀爾齊爾, M·菲勒梅耶, F·希爾勒 申請人:英飛凌科技奧地利有限公司