一種在低增益時線性度優化的可變增益放大器的製作方法
2023-10-20 05:11:52 1
專利名稱：：一種在低增益時線性度優化的可變增益放大器的製作方法
技術領域：
：本發明屬於模擬集成電路
技術領域：
，具體涉及一種在低增益時線性度優化的可變增益放大器(variablegainamplifier,VGA)的設計。可作為無線通信接收機的模擬基帶後端、模數轉換器的前置驅動放大器使用。
背景技術：
：VGA位於無線通信接收機的模擬後端，結合自動增益控制系統，它可以增大或減小接收到的信號功率以匹配驅動模數轉換器。相對於離散調節的可編程增益放大器(programmablegainamplifier，PGA)，模擬信號控制的VGA的一個顯著優勢就在於它可以連續調節增益變化，即其增益步長可以無限小，這對於提高無線通信接收機增益準確性是至關重要的。偽指數近似VGA是一種常見的模擬信號控制VGA，其基本電路結構如圖2所示。其增益可以表示為formulaseeoriginaldocumentpage3其中K為工藝參數。可以看出，增益分貝數與V。tel成線性關係，即滿足按分貝線性(dB-linear)變化。從(1)可以看出，Av與V。tel的增益曲線關於原點中心對稱，換而言之，該結構有多少增益範圍，它就同時擁有對等的衰減範圍。因此，該結構的VGA通常和一級固定增益的放大器級聯以實現正的可變增益，具體結構如圖3所示，一級偽指數近似，增益範圍-2020dB的VGA，和一級20dB固定增益放大器級聯，就可以實現040dB的VGA。存在的問題偽指數近似的VGA在小增益，即衰減的情況下，會出現線性度大幅度惡化的情況。觀察圖2虛線框中的跨導結構，可以得出以下關係式formulaseeoriginaldocumentpage3(2)根據⑵式，我們可以繪出輸出差分電流Ip-In與輸入差分電壓Vp-VnW關係如圖4所示。從圖4中，我們可以看出，一般差分結構線性度惡化的主要原因就是尾電流對可以處理信號擺幅的限制，如果尾電流確定，則電路就只能處理一定擺幅的信號，即圖4中的-Δν+AV。在偽指數近似的VGA中，由於可變跨導的偏置會變化，VGA的信號處理能力隨增益的減小而降低，當VGA處於最小增益時，其能夠處理的信號擺幅已經非常小，這就與無線接收機設計的初衷相左。在一個無線接收機中，設計者設計VGA是為了如下目的當接收到的信號幅度較小時，VGA實現大增益，將信號大幅度放大，實現與模數轉換器的匹配(即足夠的電壓輸出驅動模數轉換器以滿足轉換精度)；當接收到的信號幅度較大時，VGA實現小增益甚至零增益，將信號小幅度放大或不放大，同樣實現與模數轉換器的匹配。因此當VGA小增益時，一般都是處理大信號的，如果不解決VGA小增益時處理信號擺幅的限制這一問題，則將一個大信號置於該VGA的輸入端必然會導致非常嚴重的非線性，增益必然會嚴重壓縮。
發明內容本發明的目的是提供一種偽指數近似的VGA，並且其在低增益情況下通過電路結構的改進，拓寬其可以處理的信號擺幅，以滿足接收機設計的需要。本發明提供的VGA，結構如圖1所示，該VGA由可變跨導陣列，偏置電流陣列，數字控制電路，二極體連接的電晶體可變負載以及共模反饋電路構成。其中可變跨導陣列的每一位權重都以2的指數次方增長，以匹配偏置電流的變化。可變跨導陣列的有效跨導值由數字控制信號控制，數位訊號控制的開關位於陣列中每一位跨導電晶體的柵端。可變跨導的偏置電流陣列每一位權重以2的指數次方增長，並且同可變跨導陣列的有效跨導值變化方向相反。偏置電流陣列由數字控制信號控制，數位訊號控制的開關位於陣列中每一位偏置電晶體的柵端。負載為二極體連接的有源負載。在理想情況下，為了使可變增益放大器的可變增益範圍關於OdB對稱，並且實現版圖匹配，二極體連接的有源負載電晶體的寬長比應與可變跨導陣列的最大有效寬長比相同。共模反饋環路中的共模電平提取電阻(圖1中的R)必須比有源負載的等效阻抗大一個數量級以上，以減小其對可變增益放大器增益的影響。與圖1所示原理相同但採用與圖1中互補的PM0S電晶體作為可變跨導的組成元件，以及/或者採用頂置偏置電流陣列的可變增益放大器結構。與圖1所示原理相同但增加了可變跨導陣列和電流偏置陣列的位數的可變增益放大器結構。本發明中，可變跨導陣列以NM0S管陣列為例，陣列中的所有的NM0S管的源極與結點1相連，即結點1為所有NM0S管源極的連結點，NM0S管柵通過開關與輸入信號相連接，NM0S管漏連接到圖1中的結點2和結點3，即VGA的差分輸出，即結點2為一部分NM0S管漏極的連結點，結點3為另一部分NM0S管漏極的連結點；可變跨導陣列中NM0S的寬長比按照2的指數次方增長；電流偏置陣列管為NM0S管，陣列中所有NM0S管的漏端與結點1相連，即與可變跨導陣列中所有NM0S管的源極相連，電流偏置管中所有NM0S管的柵通過開關連接到外部模擬控制電壓Vbias+V。tel，其中Vbias為固定偏置電壓，Vctrl為可變模擬控制電壓，通過改變它可以實現增益按分貝線性(dB-linear)變化，電流偏置陣列中NM0S管的寬長比按照2的指數次方增長；數字控制電路的信號控制開關的打開或關斷，改變可變跨導寬長比和電流偏置的有效值，數字控制信號由比較器產生，設計人員可以根據工藝以及線性度指標認為設定多個(圖1中是3個)閾值電壓來控制開關的打開或關斷；二極體連接的電晶體作為VGA的負載，其漏端和柵端連接到結點2和結點3，作為VGA的差分輸出，其源端連接到結點4，與負載部分的偏置電流NM0S管的漏端相連，負載部分的偏置電流NM0S管的柵端連接到模擬控制電壓Vbias-V。tel。為了實現增益對稱和版圖的匹配，二極體連接的負載管4以及其相應的電流偏置的寬長比應與可變跨導陣列和電流偏置陣列的最大寬長比相同；共模反饋的共模電平提取電阻連接於VGA的差分輸出端(結點2或結點3)和結點5之間，圖1省去了共模反饋環路。本發明的改進之處及工作原理本發明的思路來源於圖4，由於在低增益情況下VGA跨導管的偏置電流下降導致能夠處理的信號幅度下降，如果在低增益情況下，增加跨導管的偏置電流，那麼VGA的線性度就會有所改觀，同時如果保持此時VGA的增益不變，則VGA增益按分貝線性(dB-linear)變化的特性就不會被破壞。電晶體的跨導值可以由(3)式表示formulaseeoriginaldocumentpage5在低增益情況下，如果將Ibias增加為原來的兩倍，同時跨導管的寬長比減小為原來的二分之一，則理論上可以增加偏置電流的同時不改變跨導管的跨導值，不破壞增益特性曲線。所以本設計就考慮將跨導管和電流偏置管用陣列形式實現，並且每一位的權重按照2的指數次方增長。在處理信號時，隨著VGA增益的減小，跨導管的偏置電流會相應變小，當線性度惡化到一定程度時，即Vbias+V。tel減小到某個閾值電壓時，可以通過比較器關閉跨導陣列中某個電晶體，使其寬長比的有效值減小到原來的二分之一，同時，可變跨導陣列的電流偏置陣列導通某個電晶體，使其有效偏置電流增加為原來的兩倍，從而保持電路跨導值的恆定。當可變跨導的偏置電流增加為原來的兩倍時，假設其他特性不變，電路能夠處理的信號擺幅理論上可以增加為原來的兩倍，這可以從圖4看出。在實際設計中，一個主要問題就是關斷或打開開關前後跨導值不連續，當設計人員將跨導陣列的有效寬長比之減小(增大)為原來的二分之一，或者將可變跨導陣列的電流偏置陣列中管子的有效寬長比增大(減小)為原來的二分之一，電路的跨導值並不一定保持不變，這有可能是由於管子工藝的偏差，或者二級效應(如體效應)造成。所以在設計時，可以根據實際情況進行調整。圖1本發明VGA電路結構示意圖。圖2通用的偽指數近似VGA結構示意圖。圖3正增益VGA的實現方法。圖4全差分結構差分輸出電流與差分輸入電壓關係圖。圖5本設計具體實施實例之電路圖。圖6(a)000情況下，通過AC仿真的電路增益。(b)111情況下，通過AC仿真的電路增益。圖7(a)000情況下，通過瞬態仿真的頻譜分析。(b)111情況下，通過瞬態仿真的頻譜分析。圖8(a)000情況下，通過瞬態仿真的波形。(b)lll情況下，通過瞬態仿真的波形。圖9000(未優化VGA)和111(優化VGA)情況下的性能比較。具體實施例方式本發明的VGA結構具體設計的電路參數如圖5所示，在TSMC0.13um工藝下進行實踐，仿真工具為CadenceSpectreRF。針對圖5所示的實驗電路，保持輸入信號幅度和電路增益不變，改變數字控制信號，觀察輸出信號幅度和3階諧波的情況，輸入信號頻率為1MHz。實驗結果如表1所示。表1實驗結果比較tableseeoriginaldocumentpage6圖6，圖7和圖8分別為000和111情況下VGA幅頻響應曲線，瞬態波形以及頻譜分析，數據已在表1中總結。從表1中可以看出，隨著電流偏置陣列有效電流的增加，電路的線性度有顯著的改善；同時可以發現，輸出信號幅度也隨之增加，這是由於隨著電流偏置陣列有效電流的增加，VGA的ldB壓縮點也會增加，促使輸出信號擺幅增加，這一情況不會在AC仿真中體現出來，所以表1中才會出現電路增益不變，而輸出擺幅卻發生變化的情況。圖9給出了在000和111情況下，輸出HD3隨輸入擺幅的變化。從圖9可以看到，相對於000，111情況下等效電流偏置提高為原來的8倍，等效可變跨導的寬長比減小為原來的1/8，000情況下80mV輸入信號所對應的HD3與111情況下220mV輸入信號所對應的HD3相同，換而言之，通過線性度優化的VGA在同等條件下能夠處理的信號幅度提高了275%。權利要求一種在低增益時線性度優化的可變增益放大器，其特徵在於該可變增益放大器包含五部分可變跨導陣列，偏置電流陣列，數字控制電路，二極體連接的電晶體可變負載以及共模反饋電路；其中可變跨導陣列的每一位權重都以2的指數次方增長，以匹配偏置電流的變化；可變跨導陣列的有效跨導值由數字控制信號控制，數位訊號控制的開關位於陣列中每一位跨導電晶體的柵端；可變跨導的偏置電流陣列每一位權重以2的指數次方增長，並且同可變跨導陣列的有效跨導值變化方向相反；偏置電流陣列由數字控制信號控制，數位訊號控制的開關位於陣列中每一位偏置電晶體的柵端；負載為二極體連接的有源負載，二極體連接的有源負載電晶體的寬長比與可變跨導陣列的最大有效寬長比相同；共模反饋環路中的共模電平提取電阻比有源負載的等效阻抗大一個數量級以上。2.根據權利要求1所述的在低增益時線性度優化的可變增益放大器，其特徵在於可變跨導陣列採用NM0S管陣列；偏置電流陣列採用NM0S管陣列。全文摘要本發明屬於模擬集成電路
技術領域：
，具體公開了一種在低增益時線性度優化可變增益放大器。該可變增益放大器採用偽指數近似實現按分貝線性變化。它由可變跨導陣列，偏置電流陣列，數字控制電路，二極體連接的電晶體可變負載以及共模反饋電路構成。該VGA通過改變可變跨導與可變負載的偏置電流實現VGA的增益可變，並實現在VGA低增益時線性度的優化。由於在低增益情況下，可變跨導陣列的偏置電流很小，其寬長比有效值的變化對VGA整體功耗影響不大。該電路結構可用CMOS工藝實現。文檔編號H03F1/32GK101826843SQ20101016754公開日2010年9月8日申請日期2010年5月6日優先權日2010年5月6日發明者任俊彥,李寧,李巍,樊錦涵,高亭申請人:復旦大學