氧化物薄膜電晶體及其製造方法

2023-10-25 19:55:12

氧化物薄膜電晶體及其製造方法
【專利摘要】本公開涉及氧化物薄膜電晶體及其製造方法。在根據本公開的利用非晶氧化鋅（ZnO）半導體作為有源層的氧化物薄膜電晶體中，可通過將源極和漏極形成為具有至少兩層的多層結構、以及在多層源極和多層漏極上採用包括用於克服缺陷的下層和用於最小化外部影響的上層的雙鈍化層結構以提高器件的穩定性和可靠性，來最小化由幹法蝕刻導致的對氧化物半導體的損害。
【專利說明】氧化物薄膜電晶體及其製造方法

【技術領域】
[0001] 本公開涉及氧化物薄膜電晶體（TFT)及其製造方法，更具體地，涉及具有非晶氧化 鋅半導體作為有源層的氧化物TFT及其製造方法。

【背景技術】
[0002] 隨著消費者對信息顯示器的興趣的增長以及對於可攜式(移動）信息設備的需求 的增加，對代替常規顯示設備陰極射線管（CRT)的輕且薄的平板顯示器（FPD)的研究和商 品化已經增加。在FPD中，液晶顯示器（IXD)是利用液晶的光學各向異性來顯示圖像的設 備。LCD設備呈現優良的解析度、色彩顯示、以及畫面質量，因此其通常用於筆記本電腦或臺 式機監視器等。
[0003] LCD包括濾色器基板、陣列基板、以及形成在濾色器基板和陣列基板之間的液晶 層。
[0004] 通常用於IXD的有源矩陣（AM)驅動方法是通過利用非晶矽薄膜電晶體（a-SiTFT) 作為開關元件來驅動像素部分中的液晶分子的方法。
[0005] 現在將參照圖1詳細描述相關技術的IXD。
[0006] 圖1是示出相關技術的LCD設備的結構的分解透視圖。
[0007] 如圖1所示，IXD包括濾色器基板5、陣列基板10、以及形成在濾色器基板5和陣 列基板10之間的液晶層30。
[0008] 濾色器基板5包括：包括實現紅色、綠色和藍色的多個子濾色器7的濾色器（C)， 用於劃分子濾色器7並阻擋光透射通過液晶層30的黑底6,以及用於向液晶層30施加電壓 的透明公共電極8。
[0009] 陣列基板10包括垂直和水平設置以限定多個像素區域（P)的選通線16和數據線 17、在選通線16和數據線17的各個交叉處形成的開關元件TFT (T)、以及在像素區域（P) 上形成的像素電極18。
[0010] 濾色器基板5和陣列基板10通過在圖像顯示區域的邊緣處形成的密封劑(未示 出）以相面對的方式附接，以形成液晶面板，濾色器基板5和陣列基板10的附接是通過在濾 色器基板5或陣列基板10上形成的附接鍵（attachment key)來進行的。
[0011] 如上所述的IXD輕便並且具有低功耗，因此，IXD受到很多關注，但IXD是光接收 設備，而不是光發射設備，其在亮度、對比度、視角等方面具有技術局限性。因此，正在積極 開發能夠克服這些缺點的新型顯示設備。
[0012] 有機發光二極體（0LED)，作為新型平板顯示設備之一，是自發光的，並且與IXD相 t匕，其具有良好的視角和對比度，且因為其不需要背光，其能夠形成得更輕和更薄。而且， 0LED在功耗上具有優勢。此外，0LED能夠用低DC電壓驅動，並具有快的響應速度，並且0LED 尤其在製造成本上具有優勢。
[0013] 最近，對於增加0LED顯示設備的尺寸的研究在積極進行，為了實現這種大型0LED 顯示設備，需要開發一種能夠確保恆定的電流特性以確保穩定操作和耐用性的電晶體作為 OLED的驅動電晶體。
[0014] 用於如上所述的IXD的非晶矽薄膜電晶體（TFT)可在低溫工藝中製造，但是具有 非常低的遷移率，並且不能滿足恆定電流偏置條件。同時，多晶矽TFT具有高遷移率，並且 滿足恆定電流偏置條件，但是不能確保均勻特性，使得難以具有大的面積，並且需要高溫工 藝。
[0015] 因此，正在開發包括由氧化物半導體形成的有源層的氧化物TFT。這裡，當氧化物 半導體應用到傳統的底柵型TFT時，在蝕刻源極和漏極期間，該氧化物半導體被損害。這可 使氧化物半導體變性（denature )。
[0016] 圖2是示意地示出相關技術的氧化物薄膜電晶體（TFT)的結構的截面圖。
[0017] 如圖2所示，相關技術的氧化物TFT包括形成在基板10上的柵極21和柵絕緣層 15、以及形成在柵絕緣層15上且由氧化物半導體材料製成的有源層24。
[0018] 之後，源極22和漏極23形成在有源層24上。這裡，當對源極22和漏極23進行 沉積和蝕刻時，下部的有源層24 (特別是，A部分的背溝道（back channel)區）可能被損害 從而變性。這可能會導致設備的可靠性的問題。
[0019] 也就是說，由於由氧化物半導體材料製成的有源層在源極和漏極蝕刻期間相對於 溼法蝕刻不具有選擇性，所以通常採用幹法蝕刻。近來，正在嘗試具有改進的選擇性的溼法 蝕刻，但由於部分蝕刻而引起器件特性的劣化，這是由於低的均勻性造成的。
[0020] 當採用溼法蝕刻時，由於氧化物半導體易受蝕刻劑損害的屬性，造成有源層 的損耗或損害。即使當採用幹法蝕刻形成源極和漏極時，由於氧化物半導體的後濺射 (back-sputtering)和缺氧（oxygen deficiency),使得有源層變性。
[0021] 具體地，考慮到與氧化物半導體的接觸電阻，當應用鑰（Mo)基金屬形成源極和漏 極時，難以開發相對於易於受酸損害的氧化物半導體具有選擇性的蝕刻劑。
[0022] 因此，由於氧化物半導體的環境敏感性以及氧化物半導體一旦曝光時經過後處理 的急劇劣化，必須應用蝕刻阻擋結構。但是，這可能增加工藝和掩模的數量，導致大規模生 產的減少。


【發明內容】

[0023] 本公開的目的是提供一種使用非晶氧化鋅半導體作為有源層的氧化物薄膜晶體 管（TFT)及其製造方法。
[0024] 本公開的另一目的是提供一種能夠無需附加工藝而防止圖案化源極和漏極時可 能造成的對有源層的損害、並且通過應用雙(兩個）鈍化層結構提高器件的穩定性和可靠性 的氧化物TFT及其製造方法。
[0025] 本公開的實施方式的附加特徵和優點將在下面的描述中描述且將從描述中部分 地顯現，或者可以通過本公開的實施方式的實踐來了解。通過書面的說明書及其權利要求 以及附圖中特別指出的結構將實現和獲得本公開的實施方式的目的和其他優點。
[0026] 為了實現上述目的和優點，本發明採用一種薄膜電晶體，該薄膜電晶體包括：由第 一導電膜製成的柵極；形成在柵極上的柵絕緣層；形成在柵絕緣層上的有源層，所述有源 層由具有鋅基氧化物的氧化物半導體製成；形成在有源層上的源極和漏極；形成在源極和 漏極上以及布置在源極和漏極之間的有源層上的下鈍化層，該下鈍化層由包括氧化物的絕 緣層製成；形成在下鈍化層上的上鈍化層，該上鈍化層由比下鈍化層具有更高的密度的絕 緣層製成。
[0027] 另外，本發明可採用一種薄膜電晶體，該薄膜電晶體包括：由具有鋅基氧化物的氧 化物半導體製成的有源層；形成在有源層上的源極和漏極；形成在布置在源極和漏極之間 的有源層上的柵絕緣層；由第一導電膜製成且形成在柵絕緣層上的柵極；形成在源極和漏 極上以及布置在源極和漏極之間的有源層上的下鈍化層，該下鈍化層由包括氧化物的絕緣 層製成；形成在下鈍化層上的上鈍化層，該上鈍化層由比下鈍化層具有更高的密度的絕緣 層製成。
[0028] 源極和漏極包括由第二導電膜製成且形成在有源層上的第一源極和第一漏極，以 及由第三導電膜製成且形成在第一源極和第一漏極上的第二源極和第二漏極。
[0029] 所述薄膜電晶體進一步包括通過氧化第二導電膜形成的原位（in-situ)保護層， 所述保護層形成在除源極和漏極之外的區域上。
[0030] 第一源極和第一漏極包括Ti、Ti合金、Mo和Mo合金中的至少一種，第二源極和第 二漏極包括Cu、Ag和Mo中的至少一種。
[0031] 下鈍化層包括TiOx、TaOx、AlOx和SiOx中的至少一種。如上所述，根據一個示例 性實施方式的氧化物薄膜電晶體及其製造方法可提供優良的均勻性，且由於採用非晶氧化 鋅半導體作為有源層而可應用於大型顯示裝置。
[0032] 因為在圖案化源極和漏極的過程中氧化物半導體沒有被損害，所以根據一個示例 性實施方式的氧化物薄膜電晶體及其製造方法可確保穩定的和優良的器件特性。
[0033] 根據一個示例性實施方式的氧化物薄膜電晶體及其製造方法可通過藉助雙層源 極和漏極的使用而適當地選擇下層來最小化接觸電阻，且當Ti被用於形成源極和漏極的 下層時通過將Ti氧化為TiO並使用氧化後的TiO作為原位保護層來簡化工藝。
[0034] 根據一個示例性實施方式的氧化物薄膜電晶體及其製造方法可通過在雙層源極 和漏極上形成包括用於克服缺陷的下層和用於最小化外部影響的上層的雙鈍化層結構來 提供器件的改進的穩定性和可靠性。
[0035] 根據一個示例性實施方式的氧化物薄膜電晶體及其製造方法由於不包含用於圖 案化蝕刻阻擋塊的掩模工藝，可通過簡化工藝和降低器件尺寸來提供改進的器件性能。
[0036] 應當理解，上述一般描述和下述詳細描述是示例性和說明性的，且旨在提供所要 求保護的實施方式的進一步解釋。

【專利附圖】

【附圖說明】
[0037] 附圖被包括以提供對本公開的進一步的理解，並結合到本說明書中且構成本說明 書的一部分，附圖示出了本公開的實施方式，且與描述一起用於解釋本公開的原理。
[0038] 附圖中：
[0039] 圖1是示意地示出相關技術的液晶顯示（IXD)設備的分解透視圖；
[0040] 圖2是示意地示出相關技術的氧化物薄膜電晶體（TFT)的結構的截面圖；
[0041] 圖3是示意地示出根據本公開的第一示例性實施方式的氧化物TFT的結構的截面 圖；
[0042] 圖4A到4F是順序地示出圖3中的根據本公開的第一示例性實施方式所例示的氧 化物TFT的製造工藝的截面圖；
[0043] 圖5是示意地示出根據本公開的第二示例性實施方式的氧化物TFT的結構的截面 圖；
[0044] 圖6A到6G是順序地示出圖5中的根據本公開的第二示例性實施方式所例示的氧 化物TFT的製造工藝的截面圖；
[0045] 圖7是示意地示出根據本公開的第三示例性實施方式的氧化物TFT的結構的截面 圖；以及
[0046] 圖8A到8G是順序地示出圖7中的根據本公開的第三示例性實施方式所例示的氧 化物TFT的製造工藝的截面圖。

【具體實施方式】
[0047] 現在將參照附圖描述根據本公開的示例性實施方式的氧化物薄膜電晶體（TFT)及 其製造方法，從而本公開所屬領域的技術人員能夠容易地實施本公開。
[0048] 本公開的優點和特徵以及實現其的方法通過下面參考附圖詳細描述的示例性實 施方式將被顯而易見地理解。然而，本公開不應被理解為受限於示例性實施方式，而是可以 以各種形式實施。例示本公開的示例性實施方式僅僅是為了全面描述本公開並且提供本公 開的示例性實施方式僅僅是為了幫助本領域技術人員理解本公開的範圍。本公開僅由權利 要求限定。貫穿說明書的相同/相似的符號或數字指代相同/相似的部件。為了清楚地理 解本說明書，附圖中的層和區域的尺寸以及相對大小被誇大了。
[0049] 術語"元件或層位於/形成在另一元件或層上"不僅可表示元件或層位於另一元 件或層上，還可表示元件或層位於另一元件或層上，且二者之間插入有另一層或元件。另一 方面，術語"元件或層直接位於…上"指的是沒有另一元件或層插入在它們之間。
[0050] 可使用如圖所示的空間相對術語"之下或下方"、"下部"、"之上"、"上部"以便於容 易地描述一個元件或多個部件與另一元件或多個部件之間的關係。所述空間相對術語應理 解為除圖中所示的方向以外包括元件在使用或操作中的不同方向的術語。例如，如果圖中 所示的元件被翻轉，被描述為在一個元件"之下"或"下方"的另一元件可位於該另一元件 "之上"。因此，示例性術語"之下"或"下方"將涵蓋"之下"和"之上"。
[0051] 本文所用的術語僅僅是示例性的，而不是被理解為對本公開的限制。除非上下文 中另有明顯說明，否則此說明書中單數形式的表述將涵蓋複數形式的表述。這裡所使用的 術語"包含"、"包括"和/或"具有"應該被理解為它們旨在表示說明書中公開的幾個部件 或幾個步驟、幾個操作和/或元件的存在或添加。
[0052] 圖3是示意地示出根據本公開的第一示例性實施方式的氧化物TFT的結構的截面 圖。這裡示意地例示了使用非晶氧化鋅半導體作為有源層的氧化物TFT的結構。
[0053] 如圖3所示，根據本公開的第一示例性實施方式的氧化物TFT可包括在預定基板 110上形成的柵極121、在柵極121上形成的柵絕緣層115a、由非晶氧化鋅半導體製成且形 成在柵絕緣層115a上的有源層124、以及與有源層124的預定區域電連接的源極122和漏 極 123。
[0054] 這裡，根據第一示例性實施方式的氧化物TFT可具有擁有雙層結構的源極122和 漏極123。這可防止在圖案化源極122和漏極123的過程中可能導致的對非晶氧化鋅半導 體、即有源層124的損害，並最小化有源層124與源極122和漏極123之間的接觸電阻。
[0055] 也就是說，根據第一示例性實施方式的源極122和漏極123可包括形成在上層的 第二源極122b和第二漏極123b，由諸如銅（Cu)、金（Au)、鑰（Mo)等不論與非晶氧化鋅半導 體的接觸電阻如何均具有低的電阻率的金屬製成；以及形成在與有源層124接觸的下層的 第一源極122a和第一漏極123a，由諸如鈦（Ti)、鈦（Ti)合金(例如鑰鈦（MoTi))、鑰（Mo)等 在溼法蝕刻期間均相對於第二源極122b和第二漏極123b具有選擇性且相對於非晶氧化鋅 半導體具有低的接觸電阻的金屬製成。
[0056] 這裡，可通過最小化需要通過幹法蝕刻處理的金屬的厚度來最小化在幹法蝕刻第 一源極122a和第一漏極123a的過程中可能導致的對有源層124的損害。
[0057] 這裡，在例如根據本公開的第一示例性實施方式的氧化物TFT中，有源層可使用 非晶氧化鋅（ZnO)半導體來形成以滿足高遷移率和恆定電流測試條件並確保均勻特性，具 有可應用於大型顯示器的優點。
[0058] 氧化鋅（ZnO)是一種能夠根據氧的含量來實現導電性、半導體特性、以及電阻率三 種屬性的材料，所以，採用非晶氧化鋅半導體材料作為有源層的氧化物TFT可應用於包括 IXD設備和0LED設備的大型顯示器。
[0059] 另外，近來，很多興趣和活動都關注於透明電子電路，在這種情況下，由於採用非 晶氧化鋅半導體材料作為有源層的氧化物TFT具有高的遷移率並可在低溫下製造，因而其 可用於透明電子電路。
[0060] 具體地，在根據本公開的第一示例性實施方式的氧化物TFT中，可利用通過在ZnO 中包含諸如銦（In)、鎵（Ga)等的重金屬而獲得的a-IGZ0半導體來形成有源層。
[0061] a-IGZ0半導體是透明的，允許可見光從其透射，並且使用a-IGZ0半導體製造的氧 化物TFT具有Ι-lOOcmVVs的遷移率，與非晶矽TFT相比呈現出高的遷移率。
[0062] 另外，由於a-IGZ0半導體具有寬的帶隙，所以其可用於製造具有高色純度的UV發 光二極體（LED)、白色LED以及其它部件，而且，因為a-IGZ0半導體在低溫下進行處理，所以 能夠用於生產輕和柔性的產品。
[0063] 此外，由於使用a-IGZ0半導體製成的氧化物TFT呈現出與非晶矽TFT類似的均勻 特性，所以其可有利地具有像非晶矽薄膜電晶體一樣的簡單部件結構，並且可應用於大型 顯示器。
[0064] 在具有這些特性的根據第一示例性實施方式的氧化物TFT中，可通過在濺射期間 控制反應氣體中的氧濃度來調整有源層124的載流子濃度。這可允許調整TFT的器件特性。 作為一個示例，可採用在1-10%的氧濃度的條件下沉積的a-IGZ0半導體形成有源層124。 [0065] 由於根據第一示例性實施方式的上述的氧化物TFT具有形成為具有兩層以上的 多層結構的源極122和漏極123,所以可選擇具有低電阻率的材料作為上層金屬，不論與 a-IGZ0半導體的接觸電阻如何，且下層可形成為薄層。這可導致最小化幹法蝕刻對氧化物 半導體造成的損害。
[0066] 這裡，即使源極122和漏極123形成為多層結構，也不可能完全防止對氧化物半導 體的損害。可能依然存在由於對有源層124的一部分的損害導致缺陷的可能性。
[0067] 因此，在根據第一示例性實施方式的氧化物TFT中，可通過表面處理穩定缺陷區 域，而且可使用上鈍化層穩定缺陷層。為了克服或修復缺陷區域，可形成雙(兩個）鈍化層。 可沉積下鈍化層115b以克服缺陷，且可沉積上鈍化層115c以最小化外部影響。
[0068] 也就是說，下鈍化層115b可由包含氧(優選地，等於或大於ΙΕ+20/cm2)和少量的氫 (優選地，等於或小於ΙΕ+20/cm 2)的絕緣膜形成，用於治療（cure)在圖案化第一源極122a 和第一漏極123a時由於幹法蝕刻而經受缺氧的背溝道區。作為一個示例，下鈍化層115b 可包括ΜΟχ，諸如Ti0x、Ta0x、A10x等，或SiOx。這裡，為了形成多孔絕緣層，沉積溫度可優 選為250°C以下。例如，下鈍化層115b可在100°C -250° °C溫度下被沉積為具有ΙΟΑ-ΙΟΟΑ 的厚度。在上述條件下沉積下鈍化層115b之後，可進一步在20(TC -30(TC溫度下執行熱處 理。
[0069] 上鈍化層115c可為將TFT完全與外部環境阻斷開的層，且可實現為包含Si02的 高密度層。
[0070] 在下文中，將參照附圖詳細描述根據第一示例性實施方式的具有該配置的氧化物 TFT的製造方法。
[0071] 圖4A到4F是順序地示出圖3中根據本公開的第一示例性實施方式所例示的氧化 物TFT的製造工藝的截面圖。
[0072] 如圖4A所示，在由透明絕緣材料製成的基板110上可形成預定的柵極121。
[0073] 在此情況下，可在低溫下沉積應用於氧化物TFT的非晶氧化鋅複合半導體，因此 可以使用諸如塑料基板、鈉鈣玻璃等的可應用於低溫工藝的基板110。另外，由於氧化物半 導體呈現非晶特性，所以可用於在大型顯示設備中採用的基板。
[0074] 可通過在基板110的整個表面上沉積第一導電膜並通過光刻工藝(第一掩模工藝） 選擇性地圖案化第一導電膜來形成柵極121。
[0075] 這裡，第一導電膜可由諸如鋁（A1)、鋁合金、鎢（W)、銅（Cu)、鎳（Ni)、鉻（Cr)、鑰 (Mo)、鈦（Ti)、鉬（Pt)、鉭（Ta)等的低電阻率不透明導電材料製成。第一導電膜也可由諸如 氧化銦錫（ΙΤ0)、氧化銦鋅（ΙΖ0)等的透明導電材料製成。另外，第一導電膜可具有通過堆 疊兩種或更多種導電材料形成的多層結構。
[0076] 接著，如圖4B所示，可在其上形成有柵極121的基板110的整個表面上形成由諸 如氮化矽膜（SiNx)、二氧化矽膜（Si0 2)等的無機絕緣層或諸如氧化鉿（Hf)或氧化鋁的高電 介質氧化膜形成的柵絕緣層115a。
[0077] 可通過化學氣相沉積（CVD)或等離子體增強化學氣相沉積（PECVD)形成柵絕緣層 115a〇
[0078] 可在其上形成有柵絕緣層115a的基板110的整個表面上形成由非晶氧化鋅半導 體製成的非晶氧化鋅半導體層，接著，通過光刻工藝(第二掩模工藝）對非晶氧化鋅半導體 層進行圖案化，以在柵極121的上側形成由非晶氧化鋅半導體製成的有源層124。
[0079] 這裡，可通過濺射諸如氧化鎵（Ga203)、氧化銦（Ιη 203)和氧化鋅（ZnO)的複合靶來 形成非晶氧化鋅複合半導體，尤其是a-IGZ0半導體。另外，諸如CVD或原子層沉積（ALD) 的化學沉積可以是可用的。這裡，本公開可不限於a-IGZ0半導體。有源層124可由諸如 MaMbMcOd (Ma、Mb、Mc :金屬）的氧化物半導體來製成。
[0080] 另外，a-IGZ0半導體可使用分別含有原子比例為1:1:1、2:2 :1、3:2:1和4:2:1等 的鎵、銦和鋅的複合氧化物靶，形成非晶氧化鋅半導體層。
[0081] 通過在用於形成非晶氧化鋅半導體層的濺射期間控制反應氣體中的氧濃度，可允 許根據第一示例性實施方式的氧化物TFT調整有源層124的載流子濃度。這裡，在1%到 10%的氧濃度的條件下，可確保均勻的器件特性。
[0082] 如圖4C所示，可在其上具有有源層124的基板110的整個表面上順序地形成第二 導電膜120及第三導電膜130。
[0083] 第二導電膜120可由諸如鈦、鈦合金(例如鑰鈦)、鑰等的金屬製成，該金屬在用於 形成下第一源極和下第一漏極的溼法蝕刻時相對於上第二源極和上第二漏極具有選擇性， 且相對於非晶氧化鋅半導體具有低的接觸電阻。第二導電膜120還可具有多層結構，其中 至少一個另一導電材料被堆疊在諸如鈦、鑰鈦、鑰等的金屬上。
[0084] 這裡，根據第一示例性實施方式的第二導電膜120可具有大約在50A至200A的範 圍內的厚度，而採用幹法蝕刻時具有大約在50A至300人的範圍內的厚度。因此，可最小化由 幹法蝕刻造成的對氧化物半導體的損害。
[0085] 另外，由於第三導電膜130形成上第二源極和上第二漏極，該第三導電膜130可由 諸如銅（Cu)、金（Au)、鑰（Mo)等的金屬製成，這些金屬中的每一個均具有低電阻率，而不論 與非晶氧化鋅半導體的接觸電阻如何。
[0086] 這裡，在其上形成有有源層124的基板110上沉積第二導電膜120之前，可執行諸 如氧等離子體處理的預定表面處理。這是為了當鈦被選擇作為第二導電膜120時因為鈦的 強氧化性而向非晶氧化鋅半導體的表面提供額外的氧。
[0087] 如圖4D所示，可通過光刻工藝(第三掩模工藝）選擇性地圖案化第三導電層130， 從而在第二導電膜120上形成由第三導電膜130形成的第二源極122b和第二漏極123b。
[0088] 這裡，對第三導電膜130的蝕刻可以是適合於大規模和均勻性的溼法蝕刻。
[0089] 通過對下第二導電膜120進行選擇性圖案化，可形成由第二導電膜120形成的第 一源極122a和第一漏極123a。這裡，對第二導電膜120的蝕刻可以是幹法蝕刻。如上所 述，由於第二導電膜120形成得薄，大約在50A-300A的範圍內，所以可最小化由幹法蝕刻導 致的對氧化物半導體的損害。
[0090] 如圖4E所示，在其上形成有源極122和漏極123的基板110的整個表面上，可形 成下鈍化層115b，用於治療由幹法蝕刻第二導電膜120導致的對有源層124的背溝道的損 害。
[0091] 也就是說，如上所述，下鈍化層115b可由包含氧(優選地，等於或大於ΙΕ+20/cm2) 和少量的氫(優選地，等於或小於ΙΕ+20/cm 2)的絕緣膜形成，用於治療在圖案化第一源極 122a和第一漏極123a時由於幹法蝕刻而經受缺氧的背溝道區。作為一個示例，絕緣膜可包 括 ΜΟχ (M :金屬），諸如 TiOx、TaOx、AlOx 等，或 SiOx。
[0092] 這裡，為了形成多孔絕緣層，沉積溫度可優選為250°C以下。作為一個示例，下鈍化 層115b可在100°C _250°C溫度下形成為具有10A-100A的厚度。在上述條件下沉積下鈍化 層115b之後，可進一步在200°C -300°C溫度下針對下鈍化層115b執行熱處理。
[0093] 如圖4F所示，上鈍化層115c可形成在其上具有下鈍化層115b的基板110的整個 表面上，以將TFT與外部環境完全阻斷開。
[0094] 這裡，上鈍化層115c可由包含Si02的高密度膜形成。
[0095] 因此，根據第一示例性實施方式的氧化物TFT可具有雙層結構的鈍化層115b和 115c，以克服或修復缺陷區域。
[0096] 同時，當源極和漏極的下層由Ti形成時，它可被氧化成要用作原位保護層的TiO。 這可在簡化工藝和最小化接觸電阻方面具有優勢。將根據本公開的第二示例性實施方式對 此進行詳細描述。
[0097] 圖5是示意地示出根據本公開的第二示例性實施方式的氧化物TFT的結構的截面 圖。除了源極和漏極的下層由Ti形成並氧化成要用作原位保護層的TiO之外，根據第二示 例性實施方式的氧化物TFT可包括與根據第一示例性實施方式的氧化物TFT相同的部件。
[0098] 如圖5所示，根據本公開的第二示例性實施方式的氧化物TFT可包括形成在預定 基板210上的柵極221、形成在柵極221上的柵絕緣層215a、由非晶氧化鋅半導體製成且形 成在柵絕緣層215a上的有源層224、以及與有源層224的預定區域電連接的源極222和漏 極 223。
[0099] 這裡，與根據第一示例性實施方式的氧化物TFT相同，在根據本公開的第二示例 性實施方式的氧化物TFT中，有源層可使用非晶氧化鋅（ZnO)半導體來形成以滿足高遷移 率和恆定電流測試條件並確保均勻特性，具有可應用於大型顯示器的優點。
[0100] 在根據本公開的第二示例性實施方式的氧化物TFT中，可利用通過在ZnO中包含 諸如銦（In)、鎵（Ga)等的重金屬而獲得的a-IGZO半導體形成有源層224。
[0101] 在具有上述特性的根據第二示例性實施方式的氧化物TFT中，可通過在濺射期間 控制反應氣體中的氧濃度來調整有源層224的載流子濃度。這可允許調整TFT的器件特性。 作為一個示例，有源層224可使用在1%-10%氧濃度的條件下沉積的a-IGZ0半導體來形成。
[0102] 這裡，根據第一示例性實施方式的氧化物TFT可包括形成為具有雙層結構的源極 222和漏極223,以防止在圖案化源極222和漏極223的過程中可能導致的對非晶氧化鋅半 導體、即有源層224的損害，並最小化有源層224與源極222和漏極223之間的接觸電阻。
[0103] 也就是說，與第一示例性實施方式相同，根據第二示例性實施方式的源極222和 漏極223可包括形成在上層的第二源極222b和第二漏極223b，由諸如銅（Cu)、金（Au)、鑰 (Mo)等不論與非晶氧化鋅半導體的接觸電阻如何均具有低的電阻率的金屬製成；以及形成 在與有源層124接觸的下層的第一源極122a和第一漏極123a，由諸如鈦（Ti)、鈦（Ti)合金 (例如鑰鈦（MoTi))、鑰（Mo)等在溼法蝕刻期間均相對於第二源極222b和第二漏極223b具 有選擇性且相對於非晶氧化鋅半導體具有低的接觸電阻的金屬製成。
[0104] 由於根據第二示例性實施方式的上述的氧化物TFT包括形成為具有兩層以上的 多層結構的源極222和漏極223,所以可選擇低電阻率的材料作為上層金屬，不論與a-IGZ0 半導體的接觸電阻如何。當源極222和漏極223的下層由Ti形成時，Ti可被氧化成用作 原位保護層215的TiO。
[0105] 為了克服或修復缺陷區域，可沉積雙(兩個)鈍化層。可沉積下鈍化層215b以克服 缺陷，且可沉積上鈍化層215c以最小化外部影響。
[0106] 也就是說，下鈍化層215b可由包含氧(優選地，等於或大於ΙΕ+20/cm2)和少量的 氫(優選地，等於或小於ΙΕ+20/cm 2)的絕緣膜形成，用於治療經受缺氧的背溝道區。作為一 個示例，下鈍化層215b可包括M0x，諸如Ti0x、Ta0x、A10x等，或SiOx。這裡，為了形成多孔 絕緣層，沉積溫度可優選為250°C以下。例如，下鈍化層215b可在100°C _250°C溫度下被沉 積為具有10A-100A的厚度。在上述條件下沉積下鈍化層215b之後，可在200°C -300°C溫度 下進一步執行熱處理。
[0107] 上鈍化層215c可為將TFT與外部環境完全阻斷開的層，且可實現為包含Si02的 高密度層。
[0108] 在下文中，將參照附圖詳細描述根據第二示例性實施方式的具有該配置的氧化物 TFT的製造方法。
[0109] 圖6A到6G是順序地示出圖5中根據本公開的第二示例性實施方式所例示的氧化 物TFT的製造工藝的截面圖。
[0110] 如圖6A所示，在由透明絕緣材料製成的基板210上可形成預定的柵極221。
[0111] 在此情況下，應用於氧化物TFT的非晶氧化鋅複合半導體可在低溫下被沉積，因 此可以使用諸如塑料基板、鈉鈣玻璃等的可應用於低溫工藝的基板210。另外，由於複合半 導體呈現非晶特性，所以可用於在大型顯示設備中採用的基板210。
[0112] 可通過在基板210的整個表面上沉積第一導電膜並通過光刻工藝(第一掩模工藝） 選擇性地圖案化第一導電膜來形成柵極221。
[0113] 這裡，第一導電膜可由諸如鋁（A1)、鋁合金、鎢（W)、銅（Cu)、鎳（Ni)、鉻（Cr)、鑰 (Mo)、鈦（Ti)、鉬（Pt)、鉭（Ta)等的低電阻率不透明導電材料製成。第一導電膜也可由諸如 氧化銦錫（ΙΤ0)、氧化銦鋅（ΙΖ0)等的透明導電材料製成。第一導電膜也可具有通過堆疊兩 種或更多種導電材料形成的多層結構。
[0114] 接著，如圖6B所示，可在其上形成有柵極221的基板210的整個表面上形成由諸 如氮化矽膜（SiNx)、二氧化矽膜（Si0 2)等的無機絕緣層或諸如氧化鉿（Hf)或氧化鋁的高電 介質氧化膜形成的柵絕緣層215a。
[0115] 可在其上形成有柵絕緣層215a的基板210的整個表面上形成非晶氧化鋅半導體 層，接著，通過光刻工藝(第二掩模工藝）選擇性地圖案化非晶氧化鋅半導體層，以在柵極 221的上側形成由非晶氧化鋅半導體製成的有源層224。
[0116] 這裡，可通過濺射諸如氧化鎵（Ga203)、氧化銦（Ιη 203)和氧化鋅（ZnO)的複合靶來 形成非晶氧化鋅複合半導體，尤其是a-IGZO半導體。另外，諸如CVD或原子層沉積（ALD)的 化學沉積可以是可用的。這裡，本公開可不限於氧化物複合半導體。有源層224可由諸如 MaMbMcOd (Ma、Mb、Mc :金屬）的氧化物半導體來形成。
[0117] 另外，a-IGZO半導體可使用分別含有原子比例為1:1:1、2:2:1、3 :2:1和4:2:1等 的鎵、銦和鋅的複合氧化物靶，形成非晶氧化鋅半導體層。
[0118] 通過在用於形成非晶氧化鋅半導體層的濺射期間控制反應氣體中的氧濃度，可允 許根據第二示例性實施方式的氧化物TFT調整有源層224的載流子濃度。這裡，在1%_10% 的氧濃度的條件下，可確保均勻的器件特性。
[0119] 如圖6C所示，可在其上具有有源層224的基板210的整個表面上形成第二導電膜 220及第三導電膜230。
[0120] 第二導電膜220可由鈦製成，其在用於形成下第一源極和下第一漏極的溼法蝕刻 時相對於上第二源極和上第二漏極具有選擇性，且相對於非晶氧化鋅半導體具有低的接觸 電阻。第二導電膜220還可具有多層結構，其中至少一個另一導電材料堆疊在鈦上。
[0121] 這裡，根據第一示例性實施方式的第二導電膜220可具有大約在50人至200A的範 圍內的厚度。
[0122] 另外，由於第三導電膜230形成上第二源極和上第二漏極，該第三導電膜230可使 用諸如銅（Cu)、金（Au)、鑰（Mo)等的金屬，這些金屬中的每一個均具有低的電阻率，而不論 與非晶氧化鋅半導體的接觸電阻如何。
[0123] 這裡，在其上形成有有源層224的基板210上沉積第二導電膜220之前，可執行諸 如氧等離子體處理的預定表面處理。這是為了當鈦被選擇作為第二導電膜220時因為鈦的 強氧化性而向非晶氧化鋅半導體的表面提供額外的氧。
[0124] 如圖6D所示，可通過光刻工藝(第三掩模工藝）選擇性地圖案化第三導電層230， 從而在第二導電膜220上形成由第三導電膜230形成的第二源極222b和第二漏極223b。
[0125] 這裡，對第三導電膜230的蝕刻可以是適合於大規模和均勻性的溼法蝕刻。
[0126] 如圖6E所示，當採用鈦作為第二導電膜220時，在對第三導電膜230進行溼法蝕 刻後，暴露的第二導電膜220可在含氧氣氛下通過氧等離子體處理或預定熱處理被氧化成 TiO,形成由TiO製成的原位保護層215。
[0127] 這裡，位於有源層224上的原位保護層215可保護有源層224的背溝道。其上設 置有第二源極222b和第二漏極223b的第二導電膜220可形成與原位保護層215隔開的第 一源極222a和第一漏極223a。
[0128] 因此，當源極222和漏極223的下層由鈦形成時，鈦可被氧化成要用作原位保護層 215的TiO。這可造成工藝的簡化和接觸電阻的最小化。
[0129] 也就是說，當鈦被用作第二導電膜220時，鈦在室溫下被氧化的程度可為 Λ H=-940KJ/mol，其是鋅在室溫下被氧化的程度（?350KJ/mol)的2. 5倍。因此，非晶氧化 鋅半導體在有源層224的與第一源極222a和第一漏極223a接觸的源區和漏區上可轉變成 導體。這可最小化接觸電阻，從而改善器件性能。
[0130] 如圖6F所示，可在其上形成有源極222和漏極223的基板210的整個表面上形成 下鈍化層215b，用於治療對有源層224的背溝道的損害。
[0131] 也就是說，如上所述，下鈍化層215b可由包含氧(優選地，等於或大於ΙΕ+20/cm2) 和少量的氫(優選地，等於或小於ΙΕ+20/cm 2)的絕緣膜形成，用於治療經受缺氧的背溝道 區。作為一個示例，下鈍化層215b可由諸如Ti0x、Ta0x、A10x等的ΜΟχ (M:金屬）或SiOx 製成。
[0132] 這裡，為了形成多孔絕緣層，沉積溫度可優選為250°C以下。作為一個示例，下鈍化 層215b可在100°C _250°C溫度下被沉積為具有10A至100A的厚度。在上述條件下沉積下鈍 化層215b之後，可進一步在200°C -300°C溫度下執行熱處理。
[0133] 如圖6G所示，上鈍化層215c可形成在其上具有下鈍化層215b的基板210的整個 表面上，以將TFT與外部環境完全阻斷開。
[0134] 這裡，上鈍化層215c可由包含Si02的高密度膜形成。
[0135] 同時，雙層鈍化結構可應用於共面TFT和底柵型TFT。將根據本公開的第三示例性 實施方式對此進行詳細描述。
[0136] 圖7是示意地示出根據本公開的第三示例性實施方式的氧化物TFT的結構的截面 圖，其例示了具有自對準共面結構的氧化物TFT。
[0137] 如圖7所示，根據第三示例性實施方式的氧化物TFT可包括在預定基板310上的 緩衝層311，形成在緩衝層311上且由非晶氧化鋅半導體製成的有源層324,形成在有源層 324上且其間插入有柵絕緣層311a的柵極321，形成在有源層324上且與有源層324的預 定區域、即源區324a和漏區324b電連接的源極322和漏極323。
[0138] 這裡，附圖標記324c表示由上部柵極321限定以形成源區324a和漏區324b之間 的導電溝道的溝道區。
[0139] 這裡，在根據本公開的第三示例性實施方式的氧化物TFT中，與根據第一和第二 示例性實施方式的氧化物TFT相同，有源層324可使用非晶氧化鋅（ZnO)半導體來形成以 滿足高遷移率和恆定電流測試條件並確保均勻特性，具有可應用於大型顯示器的優點。
[0140] 在根據本公開的第三示例性實施方式的氧化物TFT中，可利用通過在ZnO中包含 諸如銦（In)、鎵（Ga)等的重金屬而獲得的a-IGZO半導體來形成有源層324。
[0141] 在具有上述特性的根據第三示例性實施方式的氧化物TFT中，可通過在濺射期間 控制反應氣體中的氧濃度來調整有源層324的載流子濃度。這可允許調整TFT的器件特性。 作為一個示例，可使用在1%_1〇%氧濃度條件下沉積的a-IGZO半導體來形成有源層324。
[0142] 由於根據第三示例性實施方式的氧化物TFT可採用柵極321及源極322和漏極 323位於有源層324上的共面結構，所以可防止在蝕刻源極322和漏極323時可能導致的對 有源層324的溝道區324c的損害，以確保優良的器件特性。
[0143] 這裡，共面的氧化物TFT可具有偏移區，其被定義為有源層324的源區324a和漏 區324b之間的接觸區，且源極322和漏極323與柵極321隔開預定距離。在這種情況下， 由於偏移區作為相比接觸區具有更高電阻的電阻區域，所以可能呈現不穩定的器件特性。
[0144] 根據第三示例性實施方式的氧化物TFT可採用共面結構，且在圖案化柵極321的 過程中可通過幹法蝕刻過蝕刻（over-etch)有源層324,使得包括偏移區的源區324a和漏 區324b導電，從而實現穩定的器件特性。這裡，本公開可並不限於此。使相應的區域導電 可通過保留（留下）柵絕緣層315a的一部分然後在圖案化源極322和漏極323的過程中移 除保留的（留下的）的柵絕緣層315a來實現。這在防止圖案化源極322和漏極323時使得 已響應於完全移除柵絕緣層315a而變得導電的區域再次導電的風險方面可具有優勢。
[0145] 根據第三示例性實施方式的氧化物TFT可包括具有雙層結構的源極322和漏極 323,以最小化有源層324與源極322和漏極323之間的接觸電阻。
[0146] 也就是說，與第一和第二示例性實施方式相同，根據第三示例性實施方式的源極 322和漏極323可包括形成在上層的第二源極322b和第二漏極323b，由諸如銅（Cu)、金 (Au)、鑰（Mo)等不論與非晶氧化鋅半導體的接觸電阻如何均具有低的電阻率的金屬製成； 以及形成在與有源層324接觸的下層的第一源極322a和第一漏極323a，由諸如鈦（Ti)、鈦 (Ti)合金(例如鑰鈦（MoTi))、鑰（Mo)等在溼法蝕刻期間均相對於第二源極322b和第二漏 極323b具有選擇性且相對於非晶氧化鋅半導體具有低的接觸電阻的金屬製成。
[0147] 為了克服或修復缺陷區域，可沉積雙(兩個)鈍化層。可沉積下鈍化層315b以克服 缺陷，且可沉積上鈍化層315c以最小化外部影響。
[0148] 這裡，根據第三示例性實施方式的共面型氧化物TFT的背溝道區可通過柵絕緣 層315a進行保護，而與第一和第二示例性實施方式相似，下鈍化層315b可由包含氧(優選 地，等於或大於ΙΕ+20/cm 2)和少量的氫(優選地，等於或小於ΙΕ+20/cm2)的絕緣膜形成，用 於治療背溝道區。作為一個示例，下鈍化層315b可包括M0x，諸如TiOx、TaOx、AlOx等，或 SiOx。這裡，為了形成多孔絕緣層，沉積溫度可優選為250°C以下。例如，下鈍化層315b可 在100°C _250°C溫度下被沉積為具有丨〇A-IO〇A的厚度。在上述條件下沉積下鈍化層315b 之後，可進一步在200°C -30(TC溫度下執行熱處理。
[0149] 上鈍化層315c可為將TFT與外部環境完全阻斷開的層，且可實現為包含Si02的 高密度層。
[0150] 在下文中，將參照附圖詳細描述根據第三示例性實施方式的具有該配置的氧化物 TFT的製造方法。
[0151] 圖8A到8G是順序地示出圖7中根據本公開的第三示例性實施方式所例示的氧化 物TFT的製造工藝的截面圖。
[0152] 如圖8A所示，可在由透明絕緣材料製成的基板310上沉積諸如非晶氧化鋅半導體 的預定氧化物半導體，隨後通過光刻工藝(第一掩模工藝）選擇性地圖案化該預定氧化物半 導體，以在基板310上形成由氧化物半導體製成的有源層324。
[0153] 在基板310上沉積氧化物半導體之前，可在基板310上形成緩衝層311。
[0154] 這裡，緩衝層311可用來防止存在於基板310中的諸如鈉等的雜質在如熱處理的 工藝期間滲透入上層。在本公開中，由於使用氧化物半導體形成有源層324,所以緩衝層 311也可被移除。
[0155] 在這種情況下，應用於氧化物TFT的氧化物半導體可在低溫下被沉積，因此可以 使用諸如塑料基板、鈉鈣玻璃等的可應用於低溫工藝的基板110。另外，由於氧化物半導體 呈現非晶特性，所以可用於在大型顯示設備中採用的基板110。
[0156] 這裡，可通過濺射諸如氧化鎵（Ga203)、氧化銦（Ιη203)和氧化鋅（ZnO)的複合靶來 形成非晶氧化鋅複合半導體，尤其是a-IGZO半導體。另外，諸如CVD或原子層沉積（ALD)的 化學沉積可以是可用的。這裡，本公開可不限於氧化物複合半導體。有源層324可由諸如 MaMbMcOd (Ma、Mb、Mc :金屬）的氧化物半導體來製成。
[0157] 另外，a-IGZO半導體可使用分別含有原子比例為1:1:1、2:2:1、3 :2:1和4:2:1等 的鎵、銦和鋅的複合氧化物靶，形成非晶氧化鋅半導體層。
[0158] 通過在濺射期間控制反應氣體中的氧濃度，可允許根據第三示例性實施方式的氧 化物TFT調整有源層324的載流子濃度。這裡，在1%到10%的氧濃度的條件下，可確保均 勾的器件特性。
[0159] 如圖8B所示，可在其上形成有有源層324的基板310上沉積預定的絕緣膜和第一 導電膜，然後通過光刻工藝(第二掩模工藝）選擇性地圖案化該絕緣膜和第一導電膜，以在 有源層324上形成由第一導電膜製成的柵極321。
[0160] 柵極321可形成在有源層324上，且由絕緣膜製成的柵絕緣層315a插入在柵極 321和有源層324之間。這裡，有源層324和柵極321也可通過利用衍射掩模或半色調掩模 的一次掩模工藝來形成。
[0161] 這裡，絕緣膜可為諸如氧化矽膜等的無機絕緣膜或諸如氧化鉿（Hf)或氧化鋁的高 電介質氧化膜，且可採用諸如氧等離子處理的幹法蝕刻。此外，當絕緣膜由諸如Si0x、HfOx 或AlOx的氧化物形成時，可在沉積絕緣膜之前先執行表面處理或熱處理。
[0162] 此外，第一導電膜可由諸如鋁（Al)、A1合金、鎢（W)、銅（Cu)、鎳（Ni)、鉻（Cr)、鑰 (Mo)、鈦（Ti)、鉬（Pt)、鉭（Ta)等的低電阻率不透明導電材料製成。第一導電膜也可由諸如 氧化銦錫（ΙΤ0)、氧化銦鋅（ΙΖ0)等的透明導電材料製成。另外，第一導電膜可具有通過堆 疊兩種或更多種導電材料形成的多層結構。
[0163] 可執行這樣的幹法蝕刻以過蝕刻有源層324的暴露區域，形成包括偏移區的源區 324a和漏區324b。
[0164] 也就是說，在通過氧等離子體處理過蝕刻絕緣膜以圖案化柵絕緣層315a時已被 暴露的有源層324可由於氧等離子而具有降低的電阻。因此，源區324a和漏區324b可形 成在有源層324上。這裡，本公開可並不限於此。源區324a和漏區324b也可通過改變在 圖案化柵絕緣層315a之後通過諸如氧等離子體的表面處理或熱處理而暴露的有源層324 的電阻來形成。此外，可通過保留柵絕緣層315a的局部部分並隨後在圖案化源極322和漏 極323的過程中移除保留的柵絕緣層315a而使得源區324a和漏區324b導電。
[0165] 這裡，在柵絕緣層315a的下方的有源層324可限定形成導電溝道的溝道區324c。
[0166] 如圖8C所示，可在其上形成有有源層324的整個表面上順序形成第二導電膜320 和第三導電膜330。
[0167] 第二導電膜320可使用諸如鈦、鈦合金(例如鑰鈦)、鑰等的金屬，該金屬在用於形 成下層的第一源極和第一漏極的溼法蝕刻時相對於上第二源極和上第二漏極具有選擇性， 且相對於非晶氧化鋅半導體具有低的接觸電阻。第二導電膜320可具有多層結構，其中至 少一個另一導電材料被堆疊在諸如鈦、鑰鈦、鑰等的金屬上。
[0168] 這裡，根據第三示例性實施方式的第二導電膜320可具有大約在50A至200A的範 圍內的厚度，而採用幹法蝕刻時具有大約在50A至300A的範圍內的厚度。因此，可最小化由 幹法蝕刻造成的對氧化物半導體的損害。
[0169] 另外，由於第三導電膜330形成上第二源極和上第二漏極，該第三導電膜330可由 諸如銅（Cu)、金（Au)、鑰（Mo)等的金屬製成，這些金屬中的每一個均具有低電阻率，而不論 與非晶氧化鋅半導體的接觸電阻如何。
[0170] 這裡，在其上形成有有源層324的基板310上沉積第二導電膜320之前，可執行諸 如氧等離子體處理的預定表面處理。這是為了當鈦被選擇作為第二導電膜320時因為鈦的 強氧化性而向非晶氧化鋅半導體的表面提供額外的氧。
[0171] 如圖8D所示，可通過光刻工藝(第三掩模工藝）選擇性地圖案化第三導電層330， 從而在第二導電膜320上形成由第三導電膜330形成的第二源極322b和第二漏極323b。
[0172] 這裡，對第三導電膜330的蝕刻可以是適合於大規模和均勻性的溼法蝕刻。
[0173] 通過對下第二導電膜320進行選擇性圖案化，可形成由第二導電膜320形成的第 一源極322a和第一漏極323a。這裡，對第二導電膜320的蝕刻可以是幹法蝕刻。如上所 述，由於第二導電膜320形成得薄，大約在50A-300A的範圍內，所以可最小化由幹法蝕刻導 致的對氧化物半導體的損害。
[0174] 如圖8F所示，可在其上形成有源極322和漏極323的基板310的整個表面上形成 下鈍化層315b。
[0175] 也就是說，下鈍化層315b可由包含氧和少量的氫的絕緣膜製成。作為一個示例， 下鈍化層315b可由諸如TiOx、TaOx、AlOx等的ΜΟχ (M :金屬）、或SiOx製成。
[0176] 這裡，為了形成多孔絕緣層，沉積溫度可優選為250°C以下。例如，下鈍化層315b 可在100°C -250°c溫度下被沉積為具有]OA-IOOA的厚度。在上述條件下沉積下鈍化層315b 之後，可進一步在200°C -30(TC溫度下執行熱處理。
[0177] 另選地，當採用鈦作為第二導電膜320時，在溼法蝕刻第三導電膜330之後，暴露 的第二導電膜320可在含氧氣氛下通過氧等離子體處理或預定熱處理被氧化成TiO,形成 由TiO製成的原位保護層315。
[0178] 如圖8G所示，上鈍化層315c可形成在其上具有下鈍化層315b的基板310的整個 表面上，以將TFT與外部環境完全阻斷開。
[0179] 這裡，上鈍化層315c可由包含Si02的高密度膜形成。
[0180] 如上所述，除IXD設備外，本公開可應用於使用TFT製造的其它顯示設備。例如， 本公開甚至可應用於與0LED相連的0LED顯示設備。
[0181] 另外，由於採用具有高遷移率並可通過低溫工藝進行處理的非晶氧化鋅半導體材 料，本發明可具有用於透明電子電路或柔性顯示器的優點。
[0182] 由於本公開可通過多種形式來實現而不脫離其精神或基本特性，應當理解如上所 述的實施方式不受限於上述描述的任何細節，除非另有規定，而應在所附權利要求限定的 精神和範圍內寬泛地進行理解，並且因此落入權利要求的邊界和範圍內的或落入所述邊界 和範圍的等同物內的全部變化和修改旨在由所附權利要求包含。
【權利要求】
1. 一種薄膜電晶體，該薄膜電晶體包括： 由第一導電膜製成的柵極； 形成在柵極上的柵絕緣層； 形成在柵絕緣層上的有源層，所述有源層由具有鋅基氧化物的氧化物半導體製成； 形成在有源層上的源極和漏極； 形成在源極和漏極上以及布置在源極和漏極之間的有源層上的下鈍化層，所述下鈍化 層由包括氧化物的絕緣層製成； 形成在下鈍化層上的上鈍化層，所述上鈍化層由比所述下鈍化層具有更高的密度的絕 緣層製成。
2. -種薄膜電晶體，該薄膜電晶體包括： 由具有鋅基氧化物的氧化物半導體製成的有源層； 形成在有源層上的源極和漏極； 形成在布置在源極和漏極之間的有源層上的柵絕緣層； 由第一導電膜製成且形成在柵絕緣層上的柵極； 形成在源極和漏極上以及布置在源極和漏極之間的有源層上的下鈍化層，所述下鈍化 層由包括氧化物的絕緣層製成； 形成在下鈍化層上的上鈍化層，所述上鈍化層由比所述下鈍化層具有更高的密度的絕 緣層製成。
3. 根據權利要求1或2所述的薄膜電晶體，其中，源極和漏極包括由第二導電膜製成且 形成在有源層上的第一源極和第一漏極，以及由第三導電膜製成且形成在第一源極和第一 漏極上的第二源極和第二漏極。
4. 根據權利要求3所述的薄膜電晶體，所述薄膜電晶體還包括通過氧化所述第二導電 膜形成的原位保護層，所述保護層形成在除源極和漏極之外的區域上。
5. 根據權利要求3所述的薄膜電晶體，其中，第一源極和第一漏極包括Ti、Ti合金、Mo 和Mo合金中的至少一種，第二源極和第二漏極包括Cu、Ag和Mo中的至少一種。
6. 根據權利要求1-5中任意一項所述的薄膜電晶體，其中，所述下鈍化層包括TiOx、 TaOx、AlOx和SiOx中的至少一種。
7. -種薄膜電晶體的製造方法，所述方法包括以下步驟： 形成由第一導電膜製成的柵極； 在柵極上形成柵絕緣層； 在柵絕緣層上形成有源層，所述有源層由具有鋅基氧化物的氧化物半導體製成； 在有源層上形成源極和漏極； 在源極和漏極上以及布置在源極和漏極之間的有源層上形成下鈍化層，所述下鈍化層 由包括氧化物的絕緣層製成； 在下鈍化層上形成上鈍化層，所述上鈍化層由比所述下鈍化層具有更高的密度的絕緣 層製成。
8. -種薄膜電晶體的製造方法，所述方法包括以下步驟： 形成由具有鋅基氧化物的氧化物半導體製成的有源層； 在布置在源極和漏極之間的有源層上形成柵絕緣層； 在柵絕緣層上形成由第一導電膜製成的柵極； 在有源層上形成源極和漏極； 在源極和漏極上以及布置在源極和漏極之間的有源層上形成下鈍化層，所述下鈍化層 由包括氧化物的絕緣層製成； 在下鈍化層上形成上鈍化層，所述上鈍化層由比所述下鈍化層具有更高的密度的絕緣 層製成。
9. 根據權利要求7或8所述的方法，其中，源極和漏極包括由第二導電膜製成且形成在 有源層上的第一源極和第一漏極，以及由第三導電膜製成且形成在第一源極和第一漏極上 的第二源極和第二漏極。
10. 根據權利要求9所述的方法，所述方法還包括通過氧化所述第二導電膜形成原位 保護層的步驟，所述保護層形成在除源極和漏極之外的區域上。
11. 根據權利要求9所述的方法，其中，第一源極和第一漏極包括Ti、Ti合金、Mo和Mo 合金中的至少一種，第二源極和第二漏極包括Cu、Ag和Mo中的至少一種。
12. 根據權利要求7-11中任意一項所述的方法，其中，所述下鈍化層包括Ti0x、Ta0x、 AlOx和SiOx中的至少一種。
【文檔編號】H01L21/316GK104157693SQ201310421396
【公開日】2014年11月19日 申請日期:2013年9月16日 優先權日:2013年5月14日
【發明者】裵鍾旭 申請人:樂金顯示有限公司