一種製造存儲器裝置及存儲單元的方法

2023-10-25 17:37:27 1

專利名稱：一種製造存儲器裝置及存儲單元的方法
技術領域：
本發明為另一美國申請案的部分延續案，其名稱為」 Resistance Type Memory Device and Fabrication Method and Operating Method Thereof", Φ it ^ 11/695, 780, 申請日為2007年4月3號，在此提供為參考數據。本發明主張2008年5月6日申請的美國臨時專利申請案第61/050，798號之優先權，其名稱為」 OPERATION METHOD FOR MULT I-LEVEL SWITCHING OF METAL-OXIDE BASED RRAM」，且納入本文作為參考。本發明是關於金屬-氧化物為基礎的存儲裝置、製造此種裝置的方法及操作此種裝置的方法。
背景技術：
許多不同的金屬-氧化物材料被提出用於具有二極體存取裝置的高密度一次性可程序(OTP)存儲器之用。金屬-氧化物為基礎的一次性可程序(OTP)存儲器通過施加電壓通過金屬-氧化物材料所導致此材料的永久電阻變化來進行編程。一代表性具有二極體存取裝置的高密度金屬-氧化物一次性可程序(OTP)存儲器可以參閱美國專利第7053406號。電性可程序可擦除非易失存儲器提供較一次性可程序(OTP)存儲器更有彈性的使用，因為儲存於其中的數據可以被寫入及擦除許多次。當施加可應用於集成電路的電脈衝至金屬-氧化物時，有些金屬-氧化物的電阻會產生可逆地變化於兩個或更多的穩定電阻範圍之間，而這類的金屬-氧化物正可應用於非易失電阻式隨機存取存儲器(RRAM)。電晶體存取裝置因此被提出作為金屬-氧化物為基礎的電性可程序可擦除非易失存儲器的驅動器。可參閱美國專利申請第11/955137號。然而，電晶體相較於二極體需要較大的剖面面積，且因此會產生較使用二極體的一次性可程序(OTP)存儲器為低的存儲器笛、度。因此，需要提供一種新的電性可程序可擦除非易失存儲器的金屬-氧化物存儲單元結構，其可以使用二極體存取裝置以作為高密度存儲裝置之用。也需要提供一種製造此種裝置的方法其可以適用於大型高密度裝置所需的較緊的工藝條件。

發明內容
本發明揭露一種新的電性可程序可擦除金屬-氧化物為基礎的存儲單元結構，其包括使用二極體存取裝置以作為高密度存儲裝置之用。此電性可程序可擦除金屬-氧化物為基礎的存儲單元可以通過使用調整偏壓對二極體存取裝置順向偏壓以使金屬-氧化物存儲元件在多個電阻狀態之間可逆地改變電阻值。本發明亦揭露製造此種裝置的方法。
本發明的一目的為提供一種存儲器裝置，包括多條字線、多條位線、及多個存儲單元位於該多條字線與位線之間。該多個存儲單元的存儲單元包括一二極體以及一金屬-氧化物存儲元件可編程至多個電阻狀態，其包含一第一電阻狀態與一第二電阻狀態，該二極體與該金屬-氧化物存儲元件是沿著一電流路徑上電性串聯安排，該電流路徑介於該多條字線中的一對應字線與該多條位線中的一對應位線之間。此裝置還包括偏壓電路以施加調整偏壓跨越於該多個存儲單元中的一個被選取存儲單元的該串聯安排的該二極體與該存儲元件。該調整偏壓包含一第一調整偏壓以對該被選取存儲單元的該二極體順向偏壓及改變該被選取存儲單元的該存儲元件的該電阻狀態自該第一電阻狀態至該第二電阻狀態。該調整偏壓也包含一第二調整偏壓以對該被選取存儲單元的該二極體順向偏壓及改變該被選取存儲單元的該存儲元件的該電阻狀態自該第二電阻狀態至該第一電阻狀態。本發明的另一目的為提供一種製造一存儲器裝置的方法，包括形成多條字線，其包含具有一第一導電型態的摻雜半導體材料。形成一介電層於該些字線之上及一介層孔陣列於該介電層中以裸露該些字線的一部分。形成多個摻雜半導體區域於該些字線的該裸露部分之內，該多個摻雜半導體區域具有與該第一導電型態相反的一第二導電型態。形成多個金屬-氧化物存儲元件於該介層孔陣列內，該金屬-氧化物存儲元件可編程至多個電阻狀態，其包含一第一電阻狀態與一第二電阻狀態。形成多條位線於該多個存儲元件之上。本發明的再一目的為提供一種操作一存儲器裝置的方法。該存儲器裝置包括一二極體與一金屬-氧化物存儲元件是電性串聯安排，該金屬-氧化物存儲元件可編程至多個電阻狀態。此方法包括施加一調整偏壓跨越該電性串聯安排的該二極體與該金屬-氧化物存儲元件以改變該金屬-氧化物存儲元件的該電阻狀態。該施加該調整偏壓包含施加一第一調整偏壓以對該二極體順向偏壓及改變該金屬-氧化物存儲元件的該電阻狀態自該多個電阻狀態的一第一電阻狀態至一第二電阻狀態。以及施加一第二調整偏壓以對該二極體順向偏壓及改變該金屬-氧化物存儲元件的該電阻狀態自該第二電阻狀態至該第一電阻狀態。本發明所描述的製造方法也包括固化金屬-氧化物存儲元件。此固化工藝包括裸露該金屬-氧化物存儲元件至一氣體環境包含氮、氫、氦至少一種，其溫度超過100°c。此處所描述的固化金屬-氧化物存儲元件可以改善金屬-氧化物存儲元件的電阻切換表現及循環承受力。此固化工藝可以於製造此處所描述的具有二極體存取裝置的金屬-氧化物存儲元件時使用。更通常地，此固化過程可以應用於不同型態存儲單元的金屬-氧化物存儲元件，包括具有電晶體存取裝置的存儲單元。一種此處所描述的存儲裝置製造方法包括形成一底電極、形成一金屬-氧化物存儲元件其與該底電極電性耦接。此方法包括裸露該金屬-氧化物存儲元件至一氣體環境包含氮、氫、氦至少一種，其溫度超過100°c。此方法更包括形成一頂電極於該金屬-氧化物存儲元件之上。為讓本發明的上述和其它目的、特徵、和優點能更明顯易懂，請參閱以下的圖式、 詳細發明說明及權利要求範圍，作詳細說明如下。


圖1為應用此處所描述的存儲單元的一交會存儲陣列的一部分的示意圖。
圖2A及圖2B為此處所描述的存儲單元一交會存儲陣列的一部分的剖面示意圖。圖2C顯示自存儲元件頂表面的鎢離子含量的深度分布圖。圖3顯示此存儲元件的單極性電阻狀態改變行為的概念示意圖。圖4顯示對一氧化鎢為基的存儲元件進行循環持續力測試的測量數據。圖5到圖8B顯示圖2A及圖2B中的交會存儲陣列的存儲單元的工藝步驟。圖9是可應用此處所描述的本發明包含交會點陣列存儲單元的具有金屬-氧化物為基礎的存儲元件與二極體存取元件的集成電路的簡化方塊圖。圖IOA到圖IOD顯示製造具有金屬-氧化物存儲元件的存儲單元的工藝剖面圖。圖IlA及圖IlB分別顯示沒有和有將此存儲元件進行固化的氧化鎢存儲元件的循環承受力的測量結果。主要元件符號說明
100存儲陣列
110字線
112字線分隔距離
114字線寬度
115,1000存儲單元
120位線
122位線分隔距離
124位線寬度
130二極1f
132摻雜半導體區域
134Pn結
140、1040存儲元件
146存儲元件頂表面
150,1050導電元件
170、172、1060介電層
300初始狀態
310低電阻狀態
320高電阻狀態
600,1100介層孔
610介層孔寬度
1010底電極
1020頂電極
10集成電路
14字線解碼器及驅動器
16字線
18位線解碼器
20位線
22總線
24感應放大器與數據輸入結構26數據總線28數據輸入線30其它電路32數據輸出線34控制器36偏壓調整供應電壓與電流源
具體實施例方式以下揭露的內容大多需配合參考特定結構實施例及方法，然而，揭露內容的範圍 並不僅限於該些特定結構實施例及方法，且揭露內容亦可透過其它特徵、元件、方法及實例 來實施。本發明所揭露的內容雖可透過較佳實施例來說明，但該些實施例不可用來限制本 發明的範圍，本發明專利權的範圍須以權利要求範圍為準。本領域具有通常知識者於參考 本發明揭露的內容後，應可了解其它可能的均等實施方式。此外，於後述的內容中，不同實 施例的相同元件乃以相同元件符號表示。圖1為應用此處所描述的存儲單元的一交會存儲陣列100的一部分的示意圖，每 一存儲單元包含一二極體存取裝置及一金屬-氧化物為基礎的存儲元件。如圖1中所示，陣列100中的每一存儲單元包含一二極體存取裝置及一金屬-氧 化物為基礎的存儲元件(在圖1中顯示為可變電阻)是沿著一介於ー對應的字線110與一 對應的位線120之間的電流路徑上電性串聯安排。如以下會再更仔細的描述，在一給定存 儲單元中的該存儲元件可以被編程至多個電阻狀態包括一第一電阻狀態及ー第二電阻狀 態。此陣列包含多條包含有字線110a、110b、IlOc的字線110，該些字線是平行地安排 於ー第一方向上，及多條包含有位線120a、120b、120c的位線120，該些位線是平行地安排 於一與第一方向垂直的第二方向上。此陣列100被稱為交會點陣列因為字線110與位線 120交錯於交會位置但不會實際接觸，而這些存儲單元就位於字線110與位線120交錯的交 會位置上。存儲單元115是此存儲陣列100中的代表存儲單元，其安排位於字線IlOb與位 線120b交錯的交會位置上，而此存儲單元115包含串連安排的一二極體130及一存儲元件 140。此ニ極管130與字線IlOb電性耦接而存儲元件140則與位線120b電性耦接。欲讀取或寫入存儲陣列100中的存儲單元115吋，可於對應的字線IlOb與位線 120b施加適當的偏壓脈衝，進而誘發通過選取的存儲單元115的電流。而偏壓脈衝的強度 與施加時間可端視所進行的操作而定，如讀取操作或編程操作。於讀取(或感應)儲存於存儲單元115的數據數值的操作中，耦接至對應的字線 IlOb與位線120b的偏壓電路(舉例來說，參見圖9的偏壓調整供應電壓及電流源36)可施 加通過存儲単元115的調整偏壓，其強度與時間可誘發電流且不會使存儲元件140發生電 阻狀態改變。通過存儲単元115的電流是由存儲元件140的電阻及儲存於存儲單元115的 數據數值所決定。此數據數值可以通過，舉例而言，由感應放大器(舉例來說，參見圖9的 感應放大器/數據輸入結構24)將位線120的電流與一合適的參考電流進行比較來決定。
於編程將一數據儲存於存儲單元115的操作中，耦接至對應的字線IlOb與位線 120b的偏壓電路(舉例來說，參見圖9的偏壓調整供應電壓及電流源36)可施加通過存儲單元115的調整偏壓，其強度與時間可誘發存儲元件140產生一可編程的改變以將此數據儲存於存儲單元115中，此存儲元件140的電阻是與儲存於存儲單元115的數據數值所對應。此調整偏壓包括一第一調整偏壓以足夠對該二極體130順向偏壓及改變該存儲元件140的電阻狀態自對應於該第一電阻狀態的電阻狀態至對應於該第二電阻狀態的電阻狀態。此調整偏壓也包括一第二調整偏壓以足夠對該二極體130順向偏壓及改變該存儲元件140的電阻狀態自對應於該第二電阻狀態的電阻狀態至對應於該第一電阻狀態的電阻狀態。在實施例中，此調整偏壓包括對此存儲元件140的單極性操作包含一個或多個電壓脈衝，且電壓的階級與脈衝時間可以由每一實施例實驗地決定。圖2A及圖2B為此處所描述的存儲單元(包括代表性存儲單元11 一交會存儲陣列100的一部分的剖面示意圖，圖2A為沿著位線120方向的剖面圖，而圖2B為沿著字線 110方向的剖面圖。請參閱圖2A及圖2B，此存儲單元115包含一摻雜半導體區域132於字線IlOb內。 字線Iio包含摻雜半導體材料，其具有一導電型態與摻雜半導體區域132的相反。因此，摻雜半導體區域132與字線IlOb定義一 pn結134於其間，且此二極體130包含摻雜半導體區域132與鄰近摻雜半導體區域132的一部份字線110b。在此例示實施例中，字線110包含P型摻雜半導體材料，例如多晶矽，而摻雜半導體區域132包含η型摻雜半導體材料。在一替代實施例中，字線110包含其它導電材料，例如鎢、氮化鈦、氮化鉭、鋁，且二極體可以由字線110中具有不同導電型態的第一及第二摻雜區域所形成。而在一替代實施例中，二極體可以由字線110中具有不同導電型態的第一較淡及第二較濃摻雜區域所形成，因為其被觀察到可以改善二極體的擊穿電壓。此存儲單元115包含一導電元件150延伸穿過介電層170且將二極體130與存儲元件140電性耦接。於此例示實施例中導電元件150包括鎢，而存儲元件140包括氧化鎢WOx。圖2C 顯示一具有140埃厚的的利用等離子體氧化鎢材料所形成的氧化鎢WOx化合物自其頂表面146的氧含量的深度分布。如圖2C中所示，在表面的氧含量趨近3表示在表面幾乎都是 WO3,而隨著深度增加氧含量逐漸降低，表示多重化合物包括W03、W205、W02等存在於較深的區域中。此用來形成存儲元件140的等離子體氧化會產生均勻遞減的離子價(W+6、W+5、W+4及 W0)以及深入區的低氧含量。此存儲元件的可切換狀態的行為可以由存儲元件中缺陷(包括氧空缺)狀態分布所誘發的靠近費米能級的區域狀態來解釋，例如由形成存儲元件的等離子體氧化所產生的。根據此模型，存儲元件的電阻狀態切換的理論是由費米能級與其邊緣區域狀態的可改變能量差之間所產生的結果。欲形成此實施例中包含氧化鎢的存儲元件140，可採用包括直接等離子體氧化、下遊等離子體氧化、濺射、反應性濺射。等離子體氧化工藝的實施例包括使用純氧氣或混合物質，如氧氣/氮氣或氧氣/氮氣/氫氣。於下遊等離子體的一實施例中，下遊等離子體的施加條件為壓力約1500毫託耳、功率約1000瓦特、氧氣/氮氣流量比約為0. 1到100之間，溫度約150°C、反應時間約10到2000秒。此部分可參見美國專利申請號第11/955，137號， 其乃併入本文作參考。於其它替代實施例中，存儲元件140可包括其它一種或多種金屬-氧化物，如選自下列群組的金屬氧化物鈦氧化物、鎳氧化物、鋁氧化物、銅氧化物、鋯氧化物、鈦-鎳氧化物、鍶鋯氧化物、以及鐠鈣鎂氧化物。位線120包含位線120b是作為存儲單元115的頂電極，與存儲元件140電性耦接， 且延伸進入與穿出圖2B中的剖面。此位線120包含一或多種選自下列群組的元素鈦、鎢、 鉬、鋁、鉭、銅、鉬、銥、鑭、鎳、氮、氧、釕及其組合。介電層174分隔相鄰的位線120。在此例示的實施例中，介電層170、172包含氧化矽。替代地，也可以使用其它介電材料。如圖2A及圖2B中的剖面圖顯示，這些陣列100中的存儲單元就位於字線110與位線120交錯的交會位置上。代表性的存儲單元115是安排位於字線IlOb與位線120b交錯的交會位置上。此外，存儲元件140與導電元件150具有一第一寬度其大致與字線110 的寬度114相等(見圖2A)。更進一步，存儲元件140與導電元件150、160具有一第二寬度其大致與位線120的寬度IM相等(見圖2B)。此處所使用的」大致」一詞是要用來安置工藝容許值。因此，陣列100中的存儲單元剖面區域是完全由字線110與位線120的尺寸所決定，允許此陣列一較高的存儲器密度。此字線110具有一字線寬度114，且相鄰的字線之間由一字線分隔距離112所分隔 (見圖2A)，此位線120具有一位線寬度124，且相鄰的位線之間由一位線分隔距離122所分隔(見圖2B)。於較佳實施例中，此字線寬度114與字線分隔距離112的總和為形成陣列 100所使用工藝的一特徵尺寸F的兩倍，而此位線寬度124與位線分隔距離122的總和亦為形成陣列100所使用工藝的一特徵尺寸F的兩倍。此外，F最好是形成字線110與位線 120所使用工藝的一最小特徵尺寸(通常是光刻工藝)，因此陣列100的存儲單元具有一存儲單元面積為4F2。在圖2A及圖2B中所示的存儲陣列100，存儲元件140是與導電栓塞150自動對準。在以下更仔細描述的工藝實施例中，存儲元件140是由導電元件150材料氧化所形成。在操作中，耦接至對應的字線IlOb與位線120b的偏壓電路(舉例來說，參見圖9 的偏壓調整供應電壓及電流源36)可施加通過存儲單元115的調整偏壓，以對該二極體130 順向偏壓及誘發存儲元件140產生一可編程的電阻狀態改變，此存儲元件140的電阻是指示儲存於存儲單元115的數據數值。圖3顯示此存儲元件140的單極性電阻狀態改變行為的概念示意圖。單極性操作包含決定儲存於存儲單元115的數據數值，然後通過施加通過存儲單元115中的串聯安排二極體130與存儲元件140的調整偏壓，以對該二極體130順向偏壓且儲存數據值於存儲單元115中來改變此存儲元件140的電阻狀態。此存儲元件140的單極性操作可以允許使用二極體存取裝置來實施高密度交會點陣列。如圖3中所示，此存儲元件140包括一初始狀態300，其與製造時所儲存於存儲單元115中的數據值相關，一個第一編程狀態310( 「較低的電阻狀態」)其與編程至存儲單元 115中的第一編程數據值相關，及一個第二編程狀態320( 「高電阻狀態」)其與編程至存儲單元115中的第二編程數據值相關。
如圖3中所示，每一個狀態300、310、320與此存儲元件140沒有重迭的電阻區間對應，且因此儲存於存儲單元115中的數據值可以被感應以決定存儲元件140的電阻值。在圖3中所示的單極性操作，此調整偏壓包含一第一調整偏壓以足夠對該二極體 130順向偏壓及改變該存儲元件140電阻的對應狀態自該第一編程狀態310至第二編程狀態320。此調整偏壓也包含一第二調整偏壓以足夠對該二極體130順向偏壓及改變該存儲元件140電阻的對應狀態自該第二編程狀態320至第一編程狀態310。在圖3中所示的單極性操作，此調整偏壓更包含一第三調整偏壓以足夠對該二極體130順向偏壓及改變該存儲元件140電阻的對應狀態自該初始狀態300至第一編程狀態 310。此調整偏壓也包含一第四調整偏壓以足夠對該二極體130順向偏壓及改變該存儲元件140電阻的對應狀態自該初始狀態300至第二編程狀態320。在實施例的單極性操作中，存儲元件140的每一個調整偏壓可以包含一個或多個電壓脈衝，且電壓的階級與脈衝時間可以由每一實施例實驗地決定。底下的表是對在圖3 中所示的單極性操作，施加於此氧化鎢(WOx)存儲元件140的調整偏壓進行歸納。在下表中，電壓(V)欄位是對應一特定調整偏壓時所施加通過存儲元件140的偏壓結果。這些脈衝的上升及下降時間，可以是舉例而言，介於0. 1到10納秒之間。在下表中，這些脈衝的上升及下降時間是2納秒。
調整偏壓電壓(V)脈衝長度(ns)上升時間(ns)下降時間(ns)13. 3202223. 35002232. 5502244. 55022圖4顯示對一氧化鎢(WOx)為基的存儲元件140進行循環持續力測試的測量數據，此測試使用之前所描述的第一及第二調整偏壓在第一編程狀態310與第二編程狀態 320之間進行。在圖4所示的結果中，第一調整偏壓(圖4中的」設置」)包含一大小為3. 3V 的電壓脈衝持續20納秒施加於存儲元件140，以誘發存儲元件140的電阻對應狀態自該第一編程狀態310改變至第二編程狀態320。在圖4所示的結果中，第二調整偏壓(圖4中的」復位」)包含一大小為3. 3V的電壓脈衝持續500納秒施加於存儲元件140，以誘發存儲元件140的電阻對應狀態自該第二編程狀態320改變至第一編程狀態310。可以由圖4中看出，存儲元件140的電阻比值是對應於第二編程狀態320與第一編程狀態310的電阻比值，於1000次第一及第二調整偏壓循環後是大於或等於10，顯示出存儲元件140具有良好的循環承受力。在圖4顯示的結果中，第一及第二調整偏壓分別包含一大小為3. 3V的電壓脈衝持續20納秒和500納秒施加於氧化鎢(WOx)為基的存儲元件140。因此，氧化鎢(WOx)為基的存儲元件140顯示出快速的操作切換速度，且也以顯示出低電壓的操作而不需要電壓磊電路。此外，因為這些實施例中第一及第二調整偏壓是使用相同的偏壓階級，此偏壓電路也可以被簡化。圖5到圖8顯示圖2A及圖2B中的交會存儲陣列100的存儲單元的工藝步驟。圖5A及圖5B顯示此工藝第一步驟的剖面圖，為形成字線110於一基板上，及形成介電層170於字線110之上。字線110延伸於一第一方向且進入與穿出圖5A中的剖面，而在此例示實施例中包含摻雜半導體材料。此字線110具有一字線寬度114，且相鄰的字線之間由一字線分隔距離112所分隔。之後，一具有寬度610的介層孔600 (change Fig_6B to 600)陣列形成於介電層 170之中以裸露字線110的一部分，且摻雜半導體區域132通過，舉例而言離子注入，形成於字線110之中，導致圖6A及圖6B所顯示的結構。此摻雜半導體區域132其具有一導電型態與字線110的相反。因此，摻雜半導體區域132與字線110定義一 pn結134於其間，且此二極體130包含摻雜半導體區域132與鄰近摻雜半導體區域132的一部份字線110。之後，導電元件150形成於圖6A及圖6B中的介層孔600內，導致圖7A及圖7B所顯示的結構。在此例示實施例中，導電元件150包含鎢材料，且可以利用化學氣相沉積鎢材料於介層孔600內之後，再進行一例如是化學機械拋光的平坦化步驟。之後，導電元件150的一部分進行氧化以使與存儲元件140與導電栓塞150的其餘部分自動對準，導致圖8A及圖8B所顯示的結構。此氧化步驟可以包含等離子體氧化及一選擇性的熱氧化步驟。舉例而言，可以使用直接等離子體氧化或是下遊等離子體氧化。實施例中包括使用純氧氣或混合物質，如氧氣/氮氣或氧氣/氮氣/氫氣。因為存儲元件140 是由氧化導電元件150而形成，所以不必使用額外的掩模。之後，此金屬-氧化物存儲元件140可以通過裸露此金屬-氧化物存儲元件140 於一包含氮、氫、或氦氣至少一者的氣體環境下於100°c進行選擇性的固化。較佳地，此金屬-氧化物存儲元件140於超過150°C裸露於氣體環境下。裸露此金屬-氧化物存儲元件 140於一氣體環境下可以使用任何合適的系統進行，包括舉例而言，一爐管系統或是快速熱脈衝(RTP)。此裸露工藝所使用的時間、溫度與壓力系取決於許多因素，包括所使用的系統且可以根據實施例的不同而改變。舉例而言，溫度可以介於150到500°C之間，進行10到 10000秒，而壓力是在10_5到10_2torr。如同以下圖IlA及圖IlB中會更仔細描述的一般， 此處所描述的固化金屬-氧化物存儲元件可以改善金屬-氧化物存儲元件140的電阻切換表現及循環承受力。之後，位線120形成於圖8A及圖8B所顯示的結構之上且由介電層174分隔，導致圖2A及圖2B所顯示的交會點陣列100。在某些實施例中，於圖8A及圖8B中所討論的存儲元件140選擇性裸露工藝是取代進行於位線120。例如是電壓或電流源供應偏壓電路可以形成於存儲元件相同的裝置中而與字線110和位線120耦接以提供此處所描述的調整偏壓。位線120與介電層174可以將圖8A及圖8B所顯示的結構中的位線材料圖案化而形成後，再於位線120之上形成介電層174，並進行一例如是化學機械拋光的平坦化步驟。圖9是可應用此處所描述的本發明包含交會點陣列100存儲單元的具有金屬-氧化物為基礎的存儲元件與二極體存取元件的集成電路10的簡化方塊圖。一個字線解碼器 14是與多條字線16耦接且電性溝通。一位線(行)解碼器18與多條位線20電性溝通以對陣列100中的存儲單元(未示)進行讀取及寫入數據。地址是透過總線22提供至字線解碼器及驅動器14及位線解碼器18。方塊M中的感應放大器與數據輸入結構，是透過數據總線26耦接至位線解碼器18。數據是由集成電路10上的輸入/輸出端或其它集成電路 10內或外的數據來源，透過數據輸入線觀傳送至方塊M的數據輸入結構。其它電路30可以被包含於該集成電路10中，例如一通用目的處理器或特殊目的應用電路，或是一模塊的組合，提供由陣列100所支持的單晶片系統功能。數據系由方塊M中的感應放大器，透過數據輸出線32，傳送至集成電路10上的輸入/輸出埠或其它集成電路10內或外的數據目的地。在此範例所實施的集成電路包含一控制器34，使用一偏壓調整狀態機構，控制偏壓調整供應電壓36的應用，例如讀取、編程和編程驗證電壓。控制器34的應用可以使用， 業界所熟知的技術，如特殊目的邏輯電路來實施。在另一替代實施例中，該控制器34包含一通用目的處理器，其可以實施在相同集成電路上，其執行一電腦程式以控制該裝置的操作。在另一實施例中，特殊目的邏輯電路和一通用目的處理器的組合可以被用來實施該控制器；34。如同之前於圖8A及圖8B中所討論的，於製造具有二極體存取裝置的存儲單元工藝時，金屬-氧化物存儲元件140可以通過裸露於一包含氮、氫、或氦氣至少一者的氣體環境下進行固化。更通常地，此固化過程可以應用於不同型態存儲單元的金屬-氧化物存儲元件，例如是具有電晶體存取裝置的存儲單元，如同以下會於圖IOA到圖IOD中所討論的。圖IOA到圖IOD顯示製造具有金屬-氧化物存儲元件1040的存儲單元1000的工藝剖面圖。圖IOA圖顯示此工藝第一步驟的剖面圖，為形成介電層1060於底電極1010之上， 然後刻蝕介電層1060以形成介層孔1100延伸穿過介電層1060至底電極1010。在此例示的實施例中，介電層1060包含氧化矽，但是也可以使用其它介電材料。底電極1010是電性導電元件。舉例而言，底電極1010可以是摻雜半導體材料例如是一存取電晶體的端點。替代地，底電極1010可以包含舉例而言，一或多種選自下列群組的元素鈦、鎢、鉬、鋁、鉭、銅、鉬、銥、鑭、鎳、氮、氧、釕及其組合。在某些實施例中，底電極 1010包含超過一層以上的材料。之後，導電元件1050形成於介層孔1100內，導致圖IOB剖面圖所顯示的結構。在此例示實施例中，導電元件1050包含鎢材料，且可以利用化學氣相沉積鎢材料於介層孔 1100內之後，再進行一例如是化學機械拋光的平坦化步驟。之後，導電元件1050的一部分進行氧化以使與存儲元件1040與導電栓塞1050的其餘部分自動對準，導致圖IOC所顯示的結構。在此例示的實施例中導電元件1050包括鎢材料，而因此存儲元件1040包含氧化鎢。在替代的實施例中存儲元件1040可以包括其它金屬氧化物材料，如氧化鈦、氧化鎳、氧化鋁、氧化銅、氧化鋯、氧化鈮、氧化鉭、氧化鈦鎳、摻雜鉻之SrfrO3、摻雜鉻之SrTiO3、PCMO及LaCaMnO等。形成存儲元件1040的方法包含，舉例而言，如同之前於圖1、圖8A及圖8B中所討論的。因此，在這些實施例中，存儲元件1040可以具有自其頂表面的氧含量的深度分布改變，其結果是導電元件1050材料離子價數值的持續遞減，及氧含量隨著自導電元件1050算起距離增加而持續遞減。之後，此金屬-氧化物存儲元件1040可以通過裸露此金屬-氧化物存儲元件1040 於一包含氮、氫、或氦氣至少一者的氣體環境下於100°c進行固化。較佳地，此金屬-氧化物存儲元件1040於超過150°C裸露於氣體環境下。此裸露工藝所使用的時間、溫度與壓力是取決於許多因素，包括所使用的系統且可以根據實施例的不同而改變。此固化工藝可以使用如圖8A及圖8B中所描述的系統進行。之後，頂電極1020形成於圖IOC所顯示的結構之上，導致圖IOD所顯示的結構剖面圖。此頂電極1020可以包含任何之前所討論過的底電極1010材料。欲讀取或寫入存儲單元1000時，可通過對存儲元件1040施加適當的調整偏壓達成。此調整偏壓包含施加偏壓至底電極1010和頂電極1020的一者或兩者，進而誘發通過存儲元件1040的電流。而偏壓脈衝的強度與施加時間可端視所進行的操作而定(如讀取操作或編程操作)，且可以根據每一實施例實驗性地決定。此調整偏壓可以包含具有自頂電極1020至底電極1010的一正電壓脈衝(稱為一正偏壓通過存儲元件1040)，及/或包含具有自頂電極1020至底電極1010的一負電壓脈衝(稱為一負偏壓通過存儲元件1040)。圖IlA及圖IlB顯示氧化鎢存儲元件的循環承受力的測量結果，其分別為沒有和有將此存儲元件於之前討論的一氣體環境中進行固化。用以形成氧化鎢存儲元件的氧化工藝為下遊等離子體氧化，於氧/氮比例20、溫度150°C進行400秒。圖IlA顯示一沒有固化的氧化鎢存儲元件與高低電阻狀態切換循環數目的電阻值測量結果。在圖IlA的數據中，一個2V的脈衝其脈衝寬度為80納秒被施加通過存儲元件以誘發一電阻狀態自一低電阻(開啟)狀態改變至一高電阻(關閉)狀態。而一個-1.5V 的脈衝其脈衝寬度為200納秒被施加通過存儲元件以誘發一電阻狀態自一高電阻狀態改變至一低電阻狀態。在圖IlA的數據中，使用的脈衝上升及下降時間為2納秒。在替代實施例中，脈衝上升及下降時間可以為，例如介於0. 1到10納秒。如圖IlA中所示，沒有固化的氧化鎢存儲元件顯示隨著循環次數的增加其高電阻狀態的電阻值顯著地降低。其結果是，沒有固化的氧化鎢存儲元件在經過幾百次循環之後就無法有電阻狀態切換的行為了。圖IlB顯示一有經過固化的氧化鎢存儲元件與高低電阻狀態切換循環數目的電阻值測量結果。此氧化鎢存儲元件系使用氮氣於溫度400°C進行33分鐘的固化。在圖IlB 的數據中，一個3V的脈衝其脈衝寬度為50納秒被施加通過存儲元件以誘發一電阻狀態自一低電阻(開啟)狀態改變至一高電阻(關閉)狀態。而一個-1.5V的脈衝其脈衝寬度為 100納秒被施加通過存儲元件以誘發一電阻狀態自一高電阻狀態改變至一低電阻狀態。在圖IlB的數據中，使用的脈衝上升及下降時間為2納秒。在替代實施例中，脈衝上升及下降時間可以為，例如介於0. 1到10納秒。如圖IlB中所示與圖IlA進行比較，有經過固化的氧化鎢存儲元件其高電阻狀態具有較高的電阻值，且於10000次循環後顯著地改善其循環承受力與穩定的電阻切換行為。一種理論是此改善的循環承受力或許是由存儲元件1040與由固化過程最終形成的頂電極1020之間的接口改善所造成。在圖IOA到圖IOD的實施例中，此金屬-氧化物存儲元件1040是將金屬-氧化物存儲元件曝露於氣體中進行固化，之後再形成頂電極1020。替代地，頂電極1020可以在固化之前形成，在此方式中頂電極1020而不是存儲元件1040曝露於氣體中。因為理論是此改善的循環承受力或許是由存儲元件1040與由固化過程最終形成的頂電極1020之間的接口改善所造成，將頂電極1020曝露於氣體中也可以導致循環承受力的改善。
此處所描述的將氧化鎢存儲元件固化顯示出改善存儲元件的循環承受力與電阻切換行為。如同以下所描述的，此固化過程也可以使用於其它金屬氧化物材料，如氧化鈦、 氧化鎳、氧化鋁、氧化銅、氧化鋯、氧化鈮、氧化鉭、氧化鈦鎳、摻雜鉻的SrfrO3、摻雜鉻的 SrTi03、PCM0及LaCaMnO等。此氧化鎢及其它金屬氧化物存儲元件的電阻可切換狀態的行為可以由或許是因為傳導細絲(可以包含離子或空隙)的組成或破裂緣故，且剩餘傳導細絲的數目可以決定此金屬氧化物的電阻值。因此，此處所描述的固化方法可以延伸至其它金屬氧化物，因為其特性可以被歸納為根據傳導細絲的組成或破裂所產生的電阻切換行為。雖然本發明已參照實施例來加以描述，然本發明創作並未受限於其詳細描述內容。替換方式及修改樣式系已於先前描述中所建議，且其它替換方式及修改樣式將為熟習此項技藝的人士所思及。特別是，所有具有實質上相同於本發明的構件結合而達成與本發明實質上相同結果者，皆不脫離本發明的精神範疇。因此，所有此等替換方式及修改樣式是意欲落在本發明於隨附權利要求範圍及其均等物所界定的範疇之中。
權利要求
1.一種製造一存儲器裝置的方法，其特徵在於，該方法包括 形成一底電極；形成一金屬-氧化物存儲元件其與該底電極電性耦接；裸露該金屬-氧化物存儲元件至一氣體環境包含氮、氫、氦至少一種，其溫度超過 IOO0C ；以及形成一頂電極於該金屬-氧化物存儲元件之上。
2.根據權利要求1所述的方法，其特徵在於，該裸露該金屬-氧化物存儲元件的步驟包含裸露於一溫度介於150°C至500°C的環境下。
3.根據權利要求1所述的方法，其特徵在於，該形成該金屬-氧化物存儲元件的步驟包含形成一介電層於該底電極之上；形成一介層孔於該介電層中以裸露該底電極；形成一導電元件於該介電層內；以及氧化該導電元件的一部分以形成該金屬-氧化物存儲元件。
4.根據權利要求3所述的方法，其特徵在於，該氧化該導電元件的一部分是通過該金屬-氧化物存儲元件的氧含量會隨著自該導電元件的距離增加而增加的一工藝。
5.根據權利要求1所述的方法，其特徵在於，該金屬-氧化物存儲元件包含氧化鎢。
6.一種製造一存儲單元的方法，其特徵在於，該方法包括 形成一底電極；形成一金屬-氧化物存儲元件其與該底電極電性耦接；形成一頂電極於該金屬-氧化物存儲元件之上；以及裸露該頂電極至一氣體環境包含氮、氫、氦至少一種，其溫度超過100°C。
7.根據權利要求6所述的方法，其特徵在於，該裸露該頂電極的步驟包含裸露於一溫度介於150°C至500°C的環境下。
8.根據權利要求6所述的方法，其特徵在於，該形成該金屬-氧化物存儲元件的步驟包含形成一介電層於該底電極之上；形成一介層孔於該介電層中以裸露該底電極；形成一導電元件於該介電層內；以及氧化該導電元件的一部分以形成該金屬-氧化物存儲元件。
9.根據權利要求8所述的方法，其特徵在於，該氧化該導電元件的一部分是通過該金屬-氧化物存儲元件的氧含量會隨著自該導電元件的距離增加而增加的一工藝。
10.根據權利要求6所述的方法，其特徵在於，該金屬-氧化物存儲元件包含氧化鎢。
全文摘要
本發明公開了一種製造存儲器裝置及存儲單元的方法。此處所描述的製造存儲器裝置的方法包括形成一底電極；形成一金屬-氧化物存儲元件其與該底電極電性耦接；裸露該金屬-氧化物存儲元件至一氣體環境包含氮、氫、氦至少一種，其溫度超過100℃；以及形成一頂電極於該金屬-氧化物存儲元件之上。該存儲器裝置包括多個存儲單元位於字線與位線之間。該多個存儲單元的存儲單元包括一二極體以及一金屬-氧化物存儲元件可編程至多個電阻狀態，其包含一第一電阻狀態與一第二電阻狀態。此裝置還包括偏壓電路以施加調整偏壓跨越於該多個存儲單元中的一個被選取存儲單元的該串聯安排的該二極體與該存儲元件。
文檔編號H01L27/10GK102437115SQ20111032720
公開日2012年5月2日 申請日期2010年4月29日 優先權日2009年4月29日
發明者葉建宏, 李明道, 簡維志, 謝光宇, 賴二琨 申請人:旺宏電子股份有限公司