SiC基器件的柵介質層結構及柵介質層的形成方法與流程
2023-10-05 23:46:54
本發明屬於半導體技術領域，尤其涉及一種SiC基器件的柵介質層的形成方法和SiC基器件的柵介質層結構。
背景技術：
碳化矽(SiC)是一種性能優異的寬禁帶半導體材料，不但具有禁帶寬、熱導率高、擊穿場強高、飽和電子漂移速率高等特點，而且還具有極好的物理及化學穩定性、極強的抗輻照能力和機械強度等。因此，SiC可用於研製高溫、大功率、高頻功率器件。
目前，SiC基MOS功率器件的絕緣柵介質層主要通過高溫熱氧化SiC表面，形成SiO2介質層，再進行退火處理。但是，熱氧化SiC襯底而形成的SiO2層的介電常數和SiC相比較低，使得SiO2內部的場強比SiC襯底高，常常導致SiO2比SiC先被擊穿，顯示不出SiC材料的優越性。其次、SiO2與SiC襯底之間有較多的界面態，界面態對載流子的散射導致MOS器件溝道的載流子遷移率比SiC體材料低一個數量級，另外，由於SiC表面高溫氧化後，還有大量碳顆粒殘餘，SiO2介質層質量偏差，SiC基MOS器件的電子遷移率及可靠性得不到保障。
技術實現要素：
本發明旨在至少在一定程度上解決相關技術中的技術問題之一。為此，本發明的一個目的在於提出一種SiC基器件的柵介質層的形成方法，該形成方法可以提高SiC基器件的抗擊穿能力和穩定性。
本發明的另一個目的在於提出一種採用該形成方法形成的SiC基器件的柵介質層結構。
為達到上述目的，本發明一方面實施例提出一種SiC基器件的柵介質層的形成方法，該形成方法包括以下步驟：提供SiC襯底；在所述SiC襯底之上形成氧化矽層；在所述氧化矽層之上形成金屬層；對所述金屬層進行熱處理以形成金屬氧化物層；以及在所述金屬氧化層之上形成柵電極。
根據本發明實施例的SiC基器件的柵介質層的形成方法，通過在SiC襯底之上形成氧化矽層，進而在氧化矽層之上形成金屬層，並對金屬層進行熱處理以形成金屬氧化物層， 也就是說，介質層包括氧化矽膜和金屬氧化物層複合層，與單純的二氧化矽介質層相比，在同樣厚度下，金屬氧化物層具有更大的電容參數，擊穿強度更大，具有更大的擊穿電壓，所以可以提高SiC基器件的抗擊穿能力和穩定性。
為達到上述目的，本發明另一方面實施例還提出一種SiC基器件的柵介質層結構，該柵介質層結構包括：SiC襯底；形成在所述SiC襯底之上的氧化矽層；形成在所述氧化矽層之上的金屬氧化物層；以及形成所述金屬氧化層之上的柵電極。
根據本發明實施例的SiC基器件的柵介質層結構，介質層包括氧化矽膜和金屬氧化物層複合層，與單純的二氧化矽介質層相比，在同樣厚度下，金屬氧化物層具有更大的電容參數，擊穿強度更大，具有更大的擊穿電壓，所以可以提高SiC基器件的抗擊穿能力和穩定性。
附圖說明
圖1是根據本發明的一個實施例的SiC基器件的柵介質層的形成方法的流程圖；
圖2是根據本發明的一個具體實施例的在SiC襯底上形成氧化矽層的示意圖；
圖3是根據本發明的另一個具體實施例的在氧化矽層上沉積金屬的示意圖；以及
圖4是根據本發明的再一個實施例的在氧化矽層上形成金屬氧化物層的示意圖。
具體實施方式
下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，旨在用於解釋本發明，而不能理解為對本發明的限制。
針對目前SiC基MOS器件柵介質層存在介電常數低、界面態密度高和載流子遷移率低等缺點，本發明實施例提供一種具有高介電常數、高臨界電場以及與SiC界面態密度低的主要用於MOS器件的絕緣柵介質層及其形成方法。
下面參照附圖描述根據本發明實施例的SiC基器件的柵介質層的形成方法和採用該方法形成的SiC基器件的柵介質結構。
首先對本發明實施例的SiC基器件的柵介質層的形成方法進行說明。
圖1為根據本發明的一個實施例的SiC基器件的柵介質層的形成方法的流程圖，如圖1所示，該形成方法包括以下步驟：
S1,提供SiC襯底。
具體地，按照常規的工藝步驟，還需要對SiC襯底進行清洗和乾燥，以保證SiC襯底的清潔。具體地，將SiC襯底打標、清洗乾淨，並且乾燥例如烘乾水分。
S2，在SiC襯底之上形成氧化矽層。
在本發明的一個實施例中，可以通過等離子體化學氣相沉積PECVD的方法在SiC襯底之形成氧化矽層(SiO2)，可以通過優化其生長溫度、生長氣壓和生長時間來減少氧化矽層與SiC襯底的界面態密度，從而可以減低對載流子輸運的散射，提高載流子遷移率。另外，由化學氣相沉積得到的SiO2層沒有如熱氧化SiC得到的SiO2存在的大量殘留物碳(C)，從而可以減小器件的漏電流，增強器件的可靠性。
具體地，如圖2所示，利用PECVD方法將一層二氧化矽(SiO2)沉積至按照標準清洗、乾燥後的SiC襯底上，其中，SiC襯底10和氧化矽層20。氧化矽層的厚度很薄，具體地厚度可以為7-9nm，例如沉積8nm的SiO2，沉積溫度為300-400度例如設置溫度350℃，並控制功率、氣體流量以及沉積氣壓，以得到較有質量的SiO2薄膜，在本發明的一個實施例中，氣體流量可以為500-1500毫升每分鐘、沉積氣壓為1500-2500毫託、沉積功率為10-30瓦，例如，設置氣體流量為900sccm(毫升每分鐘)、沉積氣壓為2000mTorr(毫託)、沉積功率為20W(瓦)。
進一步地，可以對氧化矽層進行氧氣氛圍的熱處理即退火和冷卻，形成富氧的高質量膜層，其中，在本發明的一個實施例中，退火溫度可以為1000-1100℃，例如，設置退火溫度為1050℃，退火氣氛為高純(99.999％)氮氣和氧氣的混合物,退火時間可以為30分鐘，從而可以儘量減小SiC和氧化矽層之間的界面態密度，並且使得氧化矽層的上表面呈現富氧態，為後續步驟提供方便。
S3，在氧化矽層之上形成金屬層。
具體地，通過電子束沉積方法在氧化矽層上沉積金屬層例如金屬為鋁(Al)，如圖3所示，金屬層30，金屬層的厚度可以為20-40nm，例如沉積30nm的Al層。
S4，對金屬層進行熱處理以形成金屬氧化物層。
在本發明的一個實施例中，對金屬層進行熱處理時，熱處理的溫度可以為400-500度，熱處理的氣氛為氮氣和氧氣的混合氣體。具體地，將沉積金屬層即Al層之後的SiC在氧氛圍中進行熱處理，通過控制氧化時間，使得金屬Al完全氧化，形成氧化鋁即Al2O3，如圖4所示，金屬氧化物層40，熱處理的溫度設置為450℃。
另外，通過上述對氧化矽層的氧氛圍中的熱處理，使得氧化矽層的上表面處於富氧態，從而更加便於金屬氧化物即Al2O3的形成。與SiO2層相比，Al2O3層的介電常數大，因此在同樣厚度下其具有更大的電容參數，同時Al2O3層的擊穿強度大，在同樣厚度下，Al2O3層具有更大的擊穿電壓，所以可以提高SiC基器件的抗擊穿能力和穩定性。
S5，在金屬氧化層之上形成柵電極。
具體地，本發明實施例的SiC基器件柵介質層由兩層材料膜層組成，即氧化矽層 和金屬氧化物層例如SiO2層和Al2O3層，在對金屬氧化物層進行熱處理之後，在複合絕緣介質疊柵結構即SiO2/Al2O3結構上沉積柵電極，形成SiC基器件，完成製備。其中，金屬鋁(Al)和化學氣相沉積的SiO2薄膜的沉積速率遠大於熱氧化SiC得到SiO2，因此，可以提高器件的製備效率，降低成本。
基於上述方面實施例的SiC基器件的柵介質層的形成方法，本發明的另一方面實施例提出一種SiC基器件的柵介質層結構。
如圖4所示，本發明實施例的SiC基器件的柵介質層結構包括SiC襯底10、氧化矽層20、金屬氧化物層40和柵電極(圖中未標示)。
氧化矽層20形成在SiC襯底10之上，金屬氧化物層30形成在氧化矽層20之上，柵電極形成金屬氧化層40之上。
具體地，將SiC襯底10打標、清洗乾淨，並且乾燥，進而利用化學氣相沉積方法，將一層氧化矽沉積到清洗、乾燥後的SiC襯底10上形成氧化矽膜20，如圖2所示。通過等離子體化學氣相沉積PECVD的方法在SiC襯底之形成氧化矽層(SiO2)，可以通過優化其生長溫度、生長氣壓和生長時間來減少氧化矽層與SiC襯底的界面態密度，從而可以減低對載流子輸運的散射，提高載流子遷移率。另外，由化學氣相沉積得到的SiO2層沒有如熱氧化SiC得到的SiO2存在的大量殘留物碳(C)，從而可以減小器件的漏電流，增強器件的可靠性。
進而對氧化矽層20進行氧氣氛圍的高溫退火併且冷卻，形成上表面富氧的高質量膜層，氧化矽層20的厚度可以為7-9nm，例如為8nm。使得氧化矽層的上表面處於富氧態，從而更加便於金屬氧化物即Al2O3的形成。
進一步地，通過電子束方法在氧化矽層20上沉積金屬例如金屬鋁，如圖3所示，並將金屬鋁在氧氛圍進行熱處理，使金屬鋁完全氧化，形成金屬氧化物層40即氧化鋁(Al2O3)，在熱處理後的複合絕緣介質疊層結構即SiO2/Al2O3上沉積柵電極，形成MOS器件結構，完成製備。
其中，金屬鋁(Al)和化學氣相沉積的SiO2薄膜的沉積速率遠大於熱氧化SiC得到SiO2，因此，可以提高器件的製備效率，降低成本。
根據本發明實施例的SiC基器件的柵介質層結構，介質層包括氧化矽膜和金屬氧化物層複合層，與單純的二氧化矽介質層相比，在同樣厚度下，金屬氧化物層具有更大的電容參數，擊穿強度更大，具有更大的擊穿電壓，所以可以提高SiC基器件的抗擊穿能力和穩定性。
流程圖中或在此以其他方式描述的任何過程或方法描述可以被理解為，表示包括一個或更多個用於實現特定邏輯功能或過程的步驟的可執行指令的代碼的模塊、片段或部分， 並且本發明的優選實施方式的範圍包括另外的實現，其中可以不按所示出或討論的順序，包括根據所涉及的功能按基本同時的方式或按相反的順序，來執行功能，這應被本發明的實施例所屬技術領域的技術人員所理解。
在流程圖中表示或在此以其他方式描述的邏輯和/或步驟，例如，可以被認為是用於實現邏輯功能的可執行指令的定序列表，可以具體實現在任何計算機可讀介質中，以供指令執行系統、裝置或設備(如基於計算機的系統、包括處理器的系統或其他可以從指令執行系統、裝置或設備取指令並執行指令的系統)使用，或結合這些指令執行系統、裝置或設備而使用。就本說明書而言，"計算機可讀介質"可以是任何可以包含、存儲、通信、傳播或傳輸程序以供指令執行系統、裝置或設備或結合這些指令執行系統、裝置或設備而使用的裝置。計算機可讀介質的更具體的示例(非窮盡性列表)包括以下：具有一個或多個布線的電連接部(電子裝置)，可攜式計算機盤盒(磁裝置)，隨機存取存儲器(RAM)，只讀存儲器(ROM)，可擦除可編輯只讀存儲器(EPROM或閃速存儲器)，光纖裝置，以及可攜式光碟只讀存儲器(CDROM)。另外，計算機可讀介質甚至可以是可在其上列印所述程序的紙或其他合適的介質，因為可以例如通過對紙或其他介質進行光學掃描，接著進行編輯、解譯或必要時以其他合適方式進行處理來以電子方式獲得所述程序，然後將其存儲在計算機存儲器中。
應當理解，本發明的各部分可以用硬體、軟體、固件或它們的組合來實現。在上述實施方式中，多個步驟或方法可以用存儲在存儲器中且由合適的指令執行系統執行的軟體或固件來實現。例如，如果用硬體來實現，和在另一實施方式中一樣，可用本領域公知的下列技術中的任一項或他們的組合來實現：具有用於對數據信號實現邏輯功能的邏輯門電路的離散邏輯電路，具有合適的組合邏輯門電路的專用集成電路，可編程門陣列(PGA)，現場可編程門陣列(FPGA)等。
本技術領域的普通技術人員可以理解實現上述實施例方法攜帶的全部或部分步驟是可以通過程序來指令相關的硬體完成，所述的程序可以存儲於一種計算機可讀存儲介質中，該程序在執行時，包括方法實施例的步驟之一或其組合。
此外，術語「第一」、「第二」僅用於描述目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術特徵的數量。由此，限定有「第一」、「第二」的特徵可以明示或者隱含地包括至少一個該特徵。在本發明的描述中，「多個」的含義是至少兩個，例如兩個，三個等，除非另有明確具體的限定。
在本發明中，除非另有明確的規定和限定，第一特徵在第二特徵「上」或「下」可以是第一和第二特徵直接接觸，或第一和第二特徵通過中間媒介間接接觸。而且，第一特徵在第二特徵「之上」、「上方」和「上面」可是第一特徵在第二特徵正上方或 斜上方，或僅僅表示第一特徵水平高度高於第二特徵。第一特徵在第二特徵「之下」、「下方」和「下面」可以是第一特徵在第二特徵正下方或斜下方，或僅僅表示第一特徵水平高度小於第二特徵。
在本說明書的描述中，參考術語「一個實施例」、「一些實施例」、「示例」、「具體示例」、或「一些示例」等的描述意指結合該實施例或示例描述的具體特徵、結構、材料或者特點包含於本發明的至少一個實施例或示例中。在本說明書中，對上述術語的示意性表述不必須針對的是相同的實施例或示例。而且，描述的具體特徵、結構、材料或者特點可以在任一個或多個實施例或示例中以合適的方式結合。此外，在不相互矛盾的情況下，本領域的技術人員可以將本說明書中描述的不同實施例或示例以及不同實施例或示例的特徵進行結合和組合。
儘管上面已經示出和描述了本發明的實施例，可以理解的是，上述實施例是示例性的，不能理解為對本發明的限制，本領域的普通技術人員在本發明的範圍內可以對上述實施例進行變化、修改、替換和變型。